DE102008026347B4 - Power electronic device with a substrate and a base body - Google Patents

Power electronic device with a substrate and a base body Download PDF

Info

Publication number
DE102008026347B4
DE102008026347B4 DE102008026347A DE102008026347A DE102008026347B4 DE 102008026347 B4 DE102008026347 B4 DE 102008026347B4 DE 102008026347 A DE102008026347 A DE 102008026347A DE 102008026347 A DE102008026347 A DE 102008026347A DE 102008026347 B4 DE102008026347 B4 DE 102008026347B4
Authority
DE
Germany
Prior art keywords
substrate
electrically conductive
edge
power electronic
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008026347A
Other languages
German (de)
Other versions
DE102008026347A1 (en
Inventor
Thomas Dr. Stockmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE102008026347A priority Critical patent/DE102008026347B4/en
Publication of DE102008026347A1 publication Critical patent/DE102008026347A1/en
Application granted granted Critical
Publication of DE102008026347B4 publication Critical patent/DE102008026347B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Leistungselektronische Anordnung mit einem Substrat (4) und mit einem sich an eine zweite Hauptfläche (420) des Substrats (4) anschließenden und mit diesem verbundenen, ein Grundpotential aufweisenden Grundkörper (60) aus einem elektrisch leitenden Material, wobei auf einer ersten elektrisch isolierend ausgebildeten Hauptfläche (410) des Substrats (4) mindestens eine erste, ein hohes Potential gegenüber dem Grundkörper (60) aufweisende Leiterbahn (10) angeordnet ist, deren Außengrenze (102) von dem Außenrand (402) des Substrats (4) beabstandet ist und wobei in diesem Randbereich (430) zwischen der Außengrenze (102) der Leiterbahn (10) und dem Substratrand (402) mindestens ein erster und ein zweiter elektrisch leitender Bereich (20, 30) angeordnet sind, wobei die Anordnung zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) eine elektrisch leitende Verbindung (70) aufweist, wobei die elektrisch leitende Verbindung (70) zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) mittels einer Durchkontaktierung (76) durch den Isolierstoffkörper (40) des Substrats (4) ausgebildet...Power electronic assembly comprising a substrate (4) and a main body (60) of an electrically conductive material connected to and connected to a second main surface (420) of the substrate (4) and connected thereto, wherein on a first electrically insulating formed Main surface (410) of the substrate (4) at least a first, a high potential relative to the base body (60) having conductor track (10) is arranged, whose outer boundary (102) from the outer edge (402) of the substrate (4) is spaced apart and at least a first and a second electrically conductive region (20, 30) are arranged in this edge region (430) between the outer boundary (102) of the conductor track (10) and the substrate edge (402), the arrangement being arranged between the second conductive region (30 ) and the base body (60) has an electrically conductive connection (70), wherein the electrically conductive connection (70) between the second conductive region (3 0) and the base body (60) by means of a through-hole (76) formed by the insulating material (40) of the substrate (4) ...

Figure 00000001
Figure 00000001

Description

Die Erfindung beschreibt eine leistungselektronische Anordnung mit einem Substrat und einem Grundkörper, wie sie beispielhaft Teil eines Leistungshalbleitermoduls ist.The Invention describes a power electronic device having a Substrate and a body, as an example, part of a power semiconductor module.

Grundsätzlich bekannt sind Leistungshalbleitermodule mit einem Grundkörper, der als Grundplatte des Leistungshalbleitermoduls selbst oder als zusätzlicher Kühlkörper ausgebildet ist. Derartige Leistungshalbleitermodule bieten gegenüber diskreten Leistungsschaltern (z. B. Scheibenzellen, TO220) den großen Vorteil der inneren Isolierung gegenüber einer Wärmesenke, hier beispielhaft dem Grundkörper. Diese innere Isolierung wird gemäß dem Stand der Technik beispielhaft durch den Einsatz von keramischen Substraten erreicht, die eine hohe Durchschlagsfestigkeit mit einer großen Wärmeleitfähigkeit verbinden. Sie erlauben den effizienten Aufbau von Leistungsschaltungen, da sie neben der Basisisolierung, der Isolation zur Umgebung auch eine Funktionsisolierung, die Isolierung verschiedener Bereiche gegeneinander auf einer strukturierten und mit Bauelementen versehenen Fläche, bereitstellen. Derartige Leistungshalbleitermodule, mit keramischen Substraten sind beispielhaft aus der US 5,466,969 A , aus der EP 0 750 345 A2 sowie der DE 197 00 963 A1 bekannt. Basically known are power semiconductor modules with a base body, which is designed as a base plate of the power semiconductor module itself or as an additional heat sink. Compared to discrete circuit breakers (eg disc cells, TO220), such power semiconductor modules offer the great advantage of internal insulation compared to a heat sink, here by way of example the main body. This internal insulation is achieved according to the prior art by way of example by the use of ceramic substrates which combine a high dielectric strength with a high thermal conductivity. They allow the efficient construction of power circuits, as they provide not only basic insulation, insulation to the environment but also functional insulation, the insulation of different areas against each other on a structured and component-provided surface. Such power semiconductor modules, with ceramic substrates are exemplified in US 5,466,969 A , from the EP 0 750 345 A2 as well as the DE 197 00 963 A1 known.

All diesen Ausgestaltungen von Leistungshalbleitermodulen nach dem Stand der Technik ist gemeinsam die Verwendung eines keramischen Isolierstoffkörpers mit Leiterbahnen auf dessen erster und einer flächigen Metallkaschierung auf dessen zweiter Hauptfläche, hergestellt z. B. durch eine Spinellbindung zwischen Aluminiumoxid (Al2O3) und Kupferoxid nach dem ”Direct Copper Bonding”(DCB)-Verfahren oder durch ein Aktivlötverfahren ”Active Metal Brazing” (AMB).All these embodiments of power semiconductor modules according to the prior art, the use of a ceramic insulating material with interconnects on the first and a flat metal lamination on the second major surface, prepared z. Example by a spinel bond between alumina (Al 2 O 3 ) and copper oxide by the "Direct Copper Bonding" (DCB) method or by an active soldering method "Active Metal Brazing" (AMB).

Bei allen bekannten Ausgestaltungen dieser Substrate dehnen sich die Leiterbahnen nicht bis an den Rand des Substrats aus, wodurch dort ein elektrisch nicht leitender Bereich ausgebildet wird. Typischerweise reicht auch die flächige Metallkaschierung auf der zweiten Hauptfläche des Isolierstoffkörpers nicht an den somit durch diesen gebildeten Rand des Substrats heran. Durch diese Anordnung ergibt sich eine bis zu gewissen Spannungsgrenzen ausreichende Durchschlagsfestigkeit der Anordnung aus Substrat, hierauf angeordneten Leiterbahn und einem typischerweise auf Grundpotential liegendem Grundkörper. Es ist aus der DE 100 63 714 A1 bekannt diese Spannungsgrenze zu erhöhen, indem der Außenrand der flächigen Metallkaschierung gegenüber dem Außenrand der Leiterbahnen auf der ersten Hauptfläche des Substrats zurückversetzt ausgebildet ist.In all known embodiments of these substrates, the conductor tracks do not extend to the edge of the substrate, whereby an electrically non-conductive region is formed there. Typically, the flat metal lamination on the second main surface of the insulating material does not reach the edge of the substrate thus formed by it. As a result of this arrangement, the dielectric strength of the arrangement made up of substrate, conductor track arranged thereon, and a base body typically lying at ground potential is sufficient, up to certain voltage limits. It is from the DE 100 63 714 A1 Known to increase this voltage limit by the outer edge of the sheet-metal coating against the outer edge of the conductor tracks on the first main surface of the substrate is set back.

Beispielhaft aus der nicht vorveröffentlichten DE „10 2007 062 305 A1” ist es bekannt bei Leistungshalbleiterbauelementen, vorzugsweise auch bei Leistungsdioden, in einem Randbereich um den aktiven Bereich herum eine Feldringstruktur vorzusehen, die zum Erreichen einer geforderten Sperrspannungsfestigkeit beiträgt. Diese Feldringe sind konzentrisch um den aktiven Bereich herum angeordnet.Exemplary from the not previously published DE "10 2007 062 305 A1" It is known in power semiconductor devices, preferably also in power diodes, to provide in a peripheral region around the active region around a field ring structure, which contributes to achieve a required reverse voltage resistance. These field rings are arranged concentrically around the active area.

Aus der EP 1 063 700 A2 ist es bekannt ein Substrat beispielhaft ein DCB Substrat mit einer Mehrzahl von umlaufenden leitenden Bereichen auf der ersten Hauptfläche auszubilden und den äußersten dieser Bereiche beispielhaft mittels einer den Isolierstoffkörper umschließenden leitenden Schicht mit der leitfähigen Schicht auf der zweiten Hauptfläche zu verbinden, wobei das DCB Substrat mittels einer Lötverbindung mit seiner zweiten Hauptfläche auf einer Bodenplatte angeordnet sein kann. Hier wie auch in der DE 101 35 348 A1 sind verschiedene Ausgestaltungen des genannten Randbereichs des Substrats offenbart.From the EP 1 063 700 A2 For example, it is known to form a substrate by way of example of a DCB substrate having a plurality of circumferential conductive regions on the first main surface and to connect the outermost of these regions by way of example by means of a conductive layer enclosing the insulating material body to the conductive layer on the second main surface, the DCB substrate by means of a solder joint with its second major surface may be disposed on a bottom plate. Here as well as in the DE 101 35 348 A1 various embodiments of said edge region of the substrate are disclosed.

Der Erfindung liegt die Aufgabe zugrunde eine leistungselektronische Anordnung mit einem Substrat und einem Grundkörper weiterzubilden, wobei die Durchschlagsfestigkeit am Randbereich unabhängig von der Art des Substrats erhöht wird.Of the Invention is based on a power electronic Form further arrangement with a substrate and a base body, wherein the dielectric strength at the edge area regardless of the type of substrate elevated becomes.

Diese Aufgabe wird erfindungsgemäß gelöst, durch ein Leistungshalbleitermodul mit den Merkmalen des Anspruchs 1. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.These The object is achieved by, by a power semiconductor module having the features of claim 1. Preferred embodiments are in the dependent claims described.

Ausgangspunkt der erfindungsgemäßen Lösung sind Leistungshalbleitermodule gemäß dem oben beschrieben Stand der Technik, wobei die folgenden Ausführungen nicht nur hierauf und auch nicht auf die oben genannten Ausbildung der Substrate beschränkt sind.starting point the solution according to the invention are Power semiconductor modules according to the above described prior art, the following statements not only on this and not on the above mentioned training limited to the substrates are.

Die erfindungsgemäße leistungselektronische Anordnung weist ein Substrat und einen Grundkörper, beispielhaft einen Kühlkörper eines Leistungshalbleitermoduls, auf. Dieser Grundkörper schließt sich an der zweiten Hauptfläche des Substrats an und ist mit diesem zumindest thermisch leitend verbundenen. Der Grundkörper besteht hierbei aus einem elektrisch leitenden oder leitfähigen Material und liegt auf Grundpotential.The inventive power electronic Arrangement comprises a substrate and a base body, for example a heat sink of a Power semiconductor module, on. This basic body closes at the second main surface of the Substrate and is connected to this at least thermally conductive. The main body consists of an electrically conductive or conductive material and is at ground potential.

Auf einer ersten elektrisch isolierend ausgebildeten Hauptfläche des Substrats ist mindestens eine erste, hohes Potential gegenüber dem Grundkörper aufweisende, Leiterbahn angeordnet. In Leistungshalbleitermodulen sind auf derartigen Leiterbahnen die Leistungshalbleiterbauelemente angeordnet, ebenso sind die schaltungsgerechten Verbindungen zumindest teilweise mittels derartiger Leiterbahn ausgebildet. Typischerweise sind in Leistungshalbleitermodulen eine Mehrzahl derartiger Leiterbahn angeordnet, die im Betrieb unterschiedliches Potential aufweisen.On a first electrically insulating main surface of the substrate at least one first, high potential relative to the main body having, conductor track is arranged. In power semiconductor modules, the power semiconductor components are arranged on such interconnects, as are the circuit-oriented connections at least partially by means of such conductors track trained. Typically, in power semiconductor modules, a plurality of such interconnects are arranged, which have different potential during operation.

Gemäß dem Stand der Technik sind diese Leiterbahnen räumlich begrenzt wobei ihre Außengrenze diejenige dem Rand des Substrats zugewandte Begrenzung darstellt. Diese Außengrenze ist von dem Außenrand des Substrats beabstandet. In dem hierdurch gebildeten Randbereich sind zwischen der Leiterbahn und der Außengrenze mindestens ein erster und ein zweiter elektrisch leitender Bereich angeordnet. Es ist hierbei offensichtlich bevorzugt, wenn der mindestens eine erste und der zweite leitende Bereich voneinander und von der mindestens einen ersten hohes Potential aufweisenden Leiterbahn elektrisch isoliert sind. Weiteres Kennzeichnen für die erfindungsgemäße Anordnung ist hierbei, dass zwischen dem zweiten leitenden Bereich und dem Grundkörper eine elektrisch leitende Verbindung, die als eine Durchkontaktierung durch den Isolierstoffkörper des Substrats ausgebildet ist, angeordnet ist. Es kann hierbei bevorzugt sein, wenn diese Verbindung hochohmig ausgebildet ist.According to the state Technically, these tracks are spatially limited while their external border represents the boundary facing the edge of the substrate. This external border is from the outer edge spaced from the substrate. In the edge area formed thereby are at least a first between the track and the outer border and a second electrically conductive region. It is obviously preferred here, if the at least one first and the second conductive region from each other and from the at least one a first high potential conductor track electrically are isolated. Further labeling for the arrangement according to the invention is here that between the second conductive region and the body an electrically conductive connection acting as a via through the Isolierstoffkörper is formed of the substrate is arranged. It may be preferred here be, if this connection is formed high impedance.

Es kann ebenso bevorzugt sein, wenn das Substrat einen Isolierstoffkörper und hiermit verbunden eine flächige elektrisch leitende Schicht, ein Metallkaschierung, gemäß dem oben beschriebenen Stand der Technik aufweist. Hierbei bildet die dem Isolierstoffkörper abgewandte Oberfläche dieser Metallkaschierung die zweite Hauptfläche des Substrats aus.It may also be preferred if the substrate is an insulating body and connected herewith a surface electrically conductive layer, a Metallkaschierung, according to the above has described prior art. Here, the insulating material facing away from the body forms surface of this metal lamination of the second major surface of the substrate.

Eine besonders bevorzugte Anordnung ergibt sich, wenn die mindestens eine erste und die zweite leitende Schicht auf dem Randbereich des Substrats vollständig umlaufend um diesen Randbereich ausgebildet sind. Hierbei bilden sich um den aktiven Bereich, hier die auf dem Substrat angeordnete Schaltung, eine Art Feldringstruktur vergleichbar einer Leistungsdiode aus, wodurch die Durchschlagsfestigkeit der Anordnung erhöht wird.A particularly preferred arrangement results when the at least a first and second conductive layers on the edge region of the substrate Completely are formed circumferentially around this edge region. Form this around the active area, here the circuit arranged on the substrate, a kind of field ring structure comparable to a power diode, whereby the dielectric strength of the arrangement is increased.

Aus Gründen der inneren Isolation, beispielhaft im Inneren eines Leistungshalbleitermoduls ist es bevorzugt, wenn die die Zwischenräume zwischen der ersten Leiterbahn und dem ersten leitenden Bereich und zwischen den leitenden Bereichen mit einem Isolationsstoff verfüllt sind.Out establish the internal insulation, for example inside a power semiconductor module it is preferable if the the spaces between the first trace and the first conductive region and between the conductive regions filled with an insulating material are.

Besonders bevorzugte Weiterbildungen dieser Schaltungsanordnung sind in der jeweiligen Beschreibung der Ausführungsbeispiele genannt. Die erfinderische Lösung wird zudem an Hand der Ausführungsbeispiele der 1 bis 6 weiter erläutert.Particularly preferred developments of this circuit arrangement are mentioned in the respective description of the embodiments. The inventive solution is also based on the embodiments of the 1 to 6 further explained.

1 zeigt das Wirkprinzip einer erfindungsgemäßen Anordnung als Teilschnitt. 1 shows the operating principle of an inventive arrangement as a partial section.

2 zeigt eine Ausgestaltung dieses Wirkprinzips zur Erläuterung der Erfindung als Teilschnitt. 2 shows an embodiment of this principle of action for explaining the invention as a partial section.

3 zeigt eine Ausgestaltung einer erfindungsgemäßen Anordnung als Teilschnitt. 3 shows an embodiment of an arrangement according to the invention as a partial section.

4 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung als Teilschnitt. 4 shows a further embodiment for explaining the invention as a partial section.

5 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung in Draufsicht. 5 shows a further embodiment for explaining the invention in plan view.

6 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung in Draufsicht. 6 shows a further embodiment for explaining the invention in plan view.

1 zeigt das Wirkprinzip einer erfindungsgemäßen Anordnung als Teilschnitt. Dargestellt ist hier ein Grundkörper (60), beispielhaft ein Kühlkörper zur Verbindung mit einem Leistungshalbleitermodul. Auf diesem Grundkörper (60) ist thermisch leitend verbunden ein Substrat (4) mit dessen zweiter Hauptfläche (420) angeordnet. Dieses Substrat (4) weist einen Isolierstoffkörper (40) gemäß dem Stand der Technik auf. 1 shows the operating principle of an inventive arrangement as a partial section. Shown here is a basic body ( 60 ), for example, a heat sink for connection to a power semiconductor module. On this basic body ( 60 ) is thermally conductively connected to a substrate ( 4 ) with its second major surface ( 420 ) arranged. This substrate ( 4 ) has an insulating body ( 40 ) according to the prior art.

Auf der ersten Hauptfläche (410) dieses Substrats (4) ist ohne Beschränkung der Allgemeinheit nur eine Leiterbahn (10) dargestellt, wobei diese im Betrieb hohes Potential, beispielhaft über 2500 V aufweist. Nicht dargestellt, aber üblich, sind auf diesen Leiterbahnen angeordnete und schaltungsgerechte verbundene Leistungshalbleiterbauelemente.On the first main surface ( 410 ) of this substrate ( 4 ) is, without restriction of generality, only one interconnect ( 10 ), which in operation has a high potential, for example over 2500 V. Not shown, but common, are arranged on these interconnects and circuit-connected connected power semiconductor devices.

Diese Leiterbahn (10) weist eine Außengrenze (102) auf, die dem Substratrand (402) zugewandt ist, ohne dass weitere Leiterbahnen, also elektrisch leitende Bereich, die der inneren schaltungsgerechten Funktion dienen, hierzwischen im Randbereich (430) des Substrats (4) angeordnet sind.This track ( 10 ) has an external border ( 102 ), which are the substrate edge ( 402 ) facing, without further interconnects, so electrically conductive area, which serve the inner circuit-oriented function, herebetween in the edge region ( 430 ) of the substrate ( 4 ) are arranged.

In diesem Randbereich (430) des Substrats (4) sind erfindungsgemäß mindestens ein, hier genau ein erster (20) und eine zweiter (30) leitender Bereich angeordnet. Der erste leitenden Bereich (20) ist von der Leiterbahn (10) beabstandet und somit elektrisch isoliert und weist eine Innengrenze (200) und eine Außengrenze (202) auf. Die Innengrenze (200) des ersten leitenden Bereichs (20) ist der Außengrenze (102) der Leiterbahn (10) zugewandt, während die Außengrenze (202) des ersten leitenden Bereichs (20) der Innengrenze (300) des zweiten leitenden Bereichs (30) zugewandt ist. Dieser zweite leitenden Bereich (30) ist vom ersten (20) ebenfalls beabstandet und elektrisch isoliert. Die Außengrenze (302) des zweiten elektrisch leitenden Bereichs ist in dieser Ausgestaltung vom Substratrand (402) ebenfalls beabstandet.In this border area ( 430 ) of the substrate ( 4 ) are according to the invention at least one, here exactly a first ( 20 ) and a second ( 30 ) conductive area arranged. The first conductive area ( 20 ) is from the track ( 10 ) and thus electrically isolated and has an inner boundary ( 200 ) and an external border ( 202 ) on. The inner border ( 200 ) of the first conductive area ( 20 ) is the external border ( 102 ) the conductor track ( 10 ), while the external border ( 202 ) of the first conductive area ( 20 ) of the internal border ( 300 ) of the second conductive area ( 30 ) is facing. This second conductive area ( 30 ) is from the first ( 20 ) also spaced and electrically isolated. The external border ( 302 ) of the second electrically conductive region is in this embodiment of the substrate edge ( 402 ) also spaced.

Für die Ausbildung des ersten (20) und des zweiten (30) elektrisch leidenden Bereichs ist es besonders bevorzugt, wenn diese gleichzeitig und mit dem gleichen Herstellungsverfahren wie die Leiterbahn (10) ausgebildet werden. Nach den bekannten Verfahren hergestellte Leiterbahn (10) und elektrisch leitenden Bereiche (20, 30) bilden im Rahmen der Herstellungstoleranzen Kanten senkrecht zur Substratebene aus.For the training of the first ( 20 ) and the second ( 30 ), it is particularly preferred if these are used simultaneously and with the same production method as the conductor track (FIG. 10 ) be formed. Printed circuit produced by the known processes (US Pat. 10 ) and electrically conductive regions ( 20 . 30 ) form edges perpendicular to the substrate plane within the manufacturing tolerances.

Weiterhin ist schematisch dargestellt, dass der zweite elektrisch leitende Bereich (30) mit dem Grundkörper (60) eine nieder- oder auch möglicherweise bevorzugt hochohmige (72) Verbindung (70) aufweist. Hierdurch wird der zweite elektrisch leitende Bereich (30) auf das Potential des Grundkörpers (60) gebracht, wodurch die Anordnung der ersten (20) und zweiten (30) elektrisch leitenden Bereiche eine ähnliche Funktion wie die Feldringstruktur einer Leistungsdiode übernehmen und die Durchschlagsfestigkeit der gesamten Anordnung verbessern.Furthermore, it is shown schematically that the second electrically conductive region (FIG. 30 ) with the basic body ( 60 ) a low or possibly preferred high impedance ( 72 ) Connection ( 70 ) having. As a result, the second electrically conductive region ( 30 ) to the potential of the basic body ( 60 ), whereby the arrangement of the first ( 20 ) and second ( 30 ) electrically conductive regions perform a similar function as the field ring structure of a power diode and improve the dielectric strength of the entire assembly.

2 zeigt zur weiteren Erläuterung eine Ausgestaltung diese Wirkprinzips als Teilschnitt. Diese unterscheide sich von derjenigen gemäß 1 dadurch, dass das Substrat (4) nicht nur aus einem Isolierstoffkörper (40) besteht, sondern zusätzlich auf der den Leiterbahnen (10) abgewandten Seite eine flächige Metallkaschierung (42) aufweist, die allerdings hier nicht bis zum Substratrand (402) reicht. 2 shows for further explanation, an embodiment of this principle of action as a partial section. This differs from the one according to 1 in that the substrate ( 4 ) not only from a Isolierstoffkörper ( 40 ), but additionally on the tracks ( 10 ) facing away from a flat metal lamination ( 42 ), which, however, does not reach the substrate edge ( 402 ) enough.

Weiterhin unterscheidet sich diese Ausgestaltung dahingehend, dass die Außengrenze (302) des zweiten elektrisch leitenden Bereichs (30) mit dem Substratrand (402) fluchtet und von diesem Bereich eine Drahtbondverbindung (74), als eine Ausgestaltung der elektrisch leitenden Verbindung (70), von dem zweiten Bereich (30) zum Grundkörper (60) reicht.Furthermore, this embodiment differs in that the external border ( 302 ) of the second electrically conductive region ( 30 ) with the substrate edge ( 402 ) and from this area a wire bond ( 74 ), as an embodiment of the electrically conductive connection ( 70 ), from the second area ( 30 ) to the main body ( 60 ) enough.

3 zeigt eine Ausgestaltung einer erfindungsgemäßen Anordnung als Teilschnitt. Diese unterscheidet sich wesentlich von derjenigen gemäß 2 dadurch, dass die Innen- (200, 300) und Außengrenzen (202, 302) der elektrisch leitenden ersten (20) und zweiten (30) Bereiche keine senkrechten Kanten aufweisen, sondern einen sanften Abfall ihrer Dicke in Richtung der jeweiligen Grenze aufweisen. In dieser Ausgestaltung ist die Außengrenze (302) des zweiten elektrisch leitenden Bereichs (30) vom Substratrand (402) beabstandet, während der die Metallkaschierung (42) bis zu diesem reicht. 3 shows an embodiment of an arrangement according to the invention as a partial section. This differs significantly from the one according to 2 in that the interior ( 200 . 300 ) and external borders ( 202 . 302 ) of the electrically conductive first ( 20 ) and second ( 30 ) Areas have no vertical edges, but have a gentle drop in thickness in the direction of the respective boundary. In this embodiment, the external border ( 302 ) of the second electrically conductive region ( 30 ) from the substrate edge ( 402 ), during which the metal lamination ( 42 ) until this is enough.

Weiterhin dargestellt ist die elektrisch leitende Verbindung (70) des zweiten elektrisch leitenden Bereichs (30) zum Grundkörper (60) mittels einer erfindungsgemäßen Durchkontaktierung (76) durch den Isolierstoffkörper (40) des Substrats (4). Diese Durchkontaktierung (76) verbindet die zweite elektrisch leitende Schicht (30) mit der flächigen Metallkaschierung (42) des Substrats (4), die wiederum mit dem Grundkörper (60) elektrisch und thermisch leitend verbunden ist.Also shown is the electrically conductive connection ( 70 ) of the second electrically conductive region ( 30 ) to the main body ( 60 ) by means of a through-connection according to the invention ( 76 ) through the Isolierstoffkörper ( 40 ) of the substrate ( 4 ). This via ( 76 ) connects the second electrically conductive layer ( 30 ) with the flat metal lamination ( 42 ) of the substrate ( 4 ), in turn with the main body ( 60 ) is electrically and thermally conductively connected.

4 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung als Teilschnitt. Diese unterscheidet sich von derjenigen gemäß 1 dadurch, dass die drei hier dargestellten ersten (20) und der zweite (30) elektrisch leitenden Bereich nicht gleiche Dicke aufweisen wie die Leiterbahn (10) und vorzugsweise auch nicht mit dem gleichen Herstellungsverfahren erzeugt wurden. Ein geeignetes Herstellungsverfahren hierfür wäre das Abscheiden von Metall auf dem Isolierstoffkörper (40) aus der Dampfphase. 4 shows a further embodiment for explaining the invention as a partial section. This differs from the one according to 1 in that the three first (here shown 20 ) and the second ( 30 ) electrically conductive region do not have the same thickness as the conductor track ( 10 ) and preferably also not produced by the same production process. A suitable manufacturing method for this would be the deposition of metal on the Isolierstoffkörper ( 40 ) from the vapor phase.

Weiterhin dargestellt und speziell auch bei diese Ausgestaltung der ersten (20) und zweiten (30) leitenden Schichten vorteilhaft ist, dass hier eine Mehrzahl von ersten leitenden Schichten (20) nicht zwangsläufig gleicher geometrischer Abmessungen angeordnet sind. Die elektrisch leitende Verbindung (70) zum Grundkörper (60) ist nur schematisch dargestellt.Furthermore shown and especially in this embodiment of the first ( 20 ) and second ( 30 ) conductive layers is advantageous in that here a plurality of first conductive layers ( 20 ) are not necessarily arranged the same geometric dimensions. The electrically conductive connection ( 70 ) to the main body ( 60 ) is shown only schematically.

Ebenso kann es bevorzugt sein, wenn die Zwischenräume (50, 52, 54) zwischen der ersten Leiterbahn (10) und dem ersten leitenden Bereich (20) und zwischen den ersten und dem zweiten (30) leitenden Bereichen mit einem Isolationsstoff (80) verfüllt sind. Typisch hierfür ist eine Verfüllung mit einem Monomer des Silikonkautschuks, der nach Entgasen polymerisiert wird. Durch diesen Silikonkautschuk (80) wird hauptsächlich die Funktionsisolierung im Inneren eines beispielhaften Leistungshalbleitermoduls hergestellt.Likewise, it may be preferable if the gaps ( 50 . 52 . 54 ) between the first track ( 10 ) and the first conductive area ( 20 ) and between the first and the second ( 30 ) conductive areas with an insulating material ( 80 ) are filled. Typical of this is a filling with a monomer of the silicone rubber, which is polymerized after degassing. Through this silicone rubber ( 80 ), functional insulation is mainly produced inside an exemplary power semiconductor module.

5 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung in Draufsicht, wobei auf die Darstellung des Grundkörpers (60, vgl. 1) verzichtet wurde und auch die elektrisch leitenden Verbindung (70) des zweiten elektrisch leitenden Bereichs (30) mit diesem ist nur schematisch, nicht erfindungsgemäß, als Drahtbondverbindung (74) angedeutet ist. 5 shows a further embodiment for explaining the invention in plan view, wherein the representation of the main body ( 60 , see. 1 ) and also the electrically conductive connection ( 70 ) of the second electrically conductive region ( 30 ) with this is only schematically, not according to the invention, as Drahtbondverbindung ( 74 ) is indicated.

Dargestellt ist hier nicht nur eine Leiterbahn (10), sondern drei Leiterbahnen, wie sie in Leistungshalbleitermodulen für die Führung der beiden Gleichspannungs- und des Wechselstrompotentials notwendig sind. Diese Leiterbahnen (10) bilden die innere schaltungsgerechten Funktion aus. Demgegenüber dienen der hier eine erste (20) und der zweite (30) elektrisch leitende Bereich der Verbesserung der Durchschlagsfestigkeit der Anordnung. Es ist bevorzugt diesen ersten (20) und den zweiten (30) leitenden Bereich um alle Leiterbahnen (10) herum diese umschließend im Randbereich (430, vgl. 1) des Substrats (4) anzuordnen.Shown here is not just a trace ( 10 ), but three tracks, as they are necessary in power semiconductor modules for the management of the two DC and AC potential. These tracks ( 10 ) train the inner circuit-like function. In contrast, here serve a first ( 20 ) and the second ( 30 ) electrically conductive region to improve the dielectric strength of the device. It is preferable to use this first ( 20 ) and the second ( 30 ) conductive area around all traces ( 10 ) around it in the border area ( 430 , see. 1 ) of the substrate ( 4 ).

6 zeigt eine weitere Ausgestaltung zur Erläuterung der Erfindung in Draufsicht, wobei wiederum auf die Darstellung des Grundkörpers (60, vgl. 1) verzichtet wurde und auch die elektrisch leitenden Verbindung (70, vgl. 4) des zweiten elektrisch leitenden Bereichs (30) nicht dargestellt ist. 6 shows a further embodiment for explaining the invention in plan view, wherein in turn on the representation of the main body ( 60 , see. 1 ) and also the electrically conductive connection ( 70 , see. 4 ) of the second electrically conductive region ( 30 ) is not shown.

Dargestellt sind hier ebenfalls wie unter 5 die drei Leiterbahnen (10), wie sie in Leistungshalbleitermodulen für die Führung der beiden Gleichspannungs- und des Wechselstrompotentials notwendig sind. Im Gegensatz zur Darstellung gemäß 5 umschließen der erste (20) und zweite (30) elektrisch leitende Bereich nicht alle Leiterbahnen (10) vollständig. Hier werden ausschließlich die dem Substratrand (402) zugewandten Außengrenzen (102) der Leiterbahnen (10) hohem, hier mit positivem Gleichspannungs- und Wechselspannungspotential, im Randbereich (430, vgl. 1) des Substrats (4) hin umschlossen.Shown here are also as below 5 the three tracks ( 10 ), as they are necessary in power semiconductor modules for the management of the two DC and AC potential. In contrast to the representation according to 5 enclose the first ( 20 ) and second ( 30 ) electrically conductive area not all tracks ( 10 ) Completely. Here, only the substrate edge ( 402 ) ( 102 ) of the tracks ( 10 ) high, here with positive DC voltage and AC potential, in the border area ( 430 , see. 1 ) of the substrate ( 4 ) enclosed.

Claims (7)

Leistungselektronische Anordnung mit einem Substrat (4) und mit einem sich an eine zweite Hauptfläche (420) des Substrats (4) anschließenden und mit diesem verbundenen, ein Grundpotential aufweisenden Grundkörper (60) aus einem elektrisch leitenden Material, wobei auf einer ersten elektrisch isolierend ausgebildeten Hauptfläche (410) des Substrats (4) mindestens eine erste, ein hohes Potential gegenüber dem Grundkörper (60) aufweisende Leiterbahn (10) angeordnet ist, deren Außengrenze (102) von dem Außenrand (402) des Substrats (4) beabstandet ist und wobei in diesem Randbereich (430) zwischen der Außengrenze (102) der Leiterbahn (10) und dem Substratrand (402) mindestens ein erster und ein zweiter elektrisch leitender Bereich (20, 30) angeordnet sind, wobei die Anordnung zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) eine elektrisch leitende Verbindung (70) aufweist, wobei die elektrisch leitende Verbindung (70) zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) mittels einer Durchkontaktierung (76) durch den Isolierstoffkörper (40) des Substrats (4) ausgebildet ist.Power electronic device with a substrate ( 4 ) and with a to a second main surface ( 420 ) of the substrate ( 4 ) and connected thereto, having a basic potential basic body ( 60 ) made of an electrically conductive material, wherein on a first electrically insulating main surface ( 410 ) of the substrate ( 4 ) at least a first, a high potential relative to the main body ( 60 ) conductor track ( 10 ) whose external border ( 102 ) from the outer edge ( 402 ) of the substrate ( 4 ) and wherein in this edge region ( 430 ) between the external border ( 102 ) the conductor track ( 10 ) and the substrate edge ( 402 ) at least a first and a second electrically conductive region ( 20 . 30 ), wherein the arrangement between the second conductive region ( 30 ) and the basic body ( 60 ) an electrically conductive connection ( 70 ), wherein the electrically conductive connection ( 70 ) between the second conductive region ( 30 ) and the basic body ( 60 ) by means of a via ( 76 ) through the Isolierstoffkörper ( 40 ) of the substrate ( 4 ) is trained. Leistungselektronische Anordnung nach Anspruch 1, wobei der mindestens eine erste (20) und der zweite leitende Bereich (30) voneinander und von der mindestens einen ersten, ein hohes Potential aufweisenden Leiterbahn (10) elektrisch isoliert angeordnet sind.A power electronic device according to claim 1, wherein the at least one first ( 20 ) and the second conductive area ( 30 ) of each other and of the at least one first, high potential conductor track ( 10 ) are arranged electrically isolated. Leistungselektronische Anordnung nach Anspruch 1, wobei das Substrat (4) einen Isolierstoffkörper (40) und hiermit verbunden eine flächige elektrisch leitende Metallkaschierung (42) mit der zweiten Hauptfläche (420) des Substrats (4) aufweist.A power electronic device according to claim 1, wherein the substrate ( 4 ) an insulating material body ( 40 ) and connected thereto a planar electrically conductive metal coating ( 42 ) with the second main surface ( 420 ) of the substrate ( 4 ) having. Leistungselektronische Anordnung nach Anspruch 1, wobei die elektrisch leitende Verbindung (70) hochohmig (72) ausgebildet ist.Power electronic device according to claim 1, wherein the electrically conductive connection ( 70 ) high resistance ( 72 ) is trained. Leistungselektronische Anordnung nach Anspruch 1, wobei der mindestens eine erste (20) und der zweite leitende Bereich (30) auf dem Randbereich (430) des Substrats (4) vollständig umlaufend um diesen Randbereich (430) ausgebildet sind.A power electronic device according to claim 1, wherein the at least one first ( 20 ) and the second conductive area ( 30 ) on the edge area ( 430 ) of the substrate ( 4 ) completely circumferentially around this edge region ( 430 ) are formed. Leistungselektronische Anordnung nach Anspruch 1, wobei der mindestens eine erste (20) und der zweite elektrisch leitende Bereich (30) die mindestens eine erste Leiterbahn (10) an allen direkt dem Substratrand (430) zugewandten Außengrenzen (102) umschließt.A power electronic device according to claim 1, wherein the at least one first ( 20 ) and the second electrically conductive region ( 30 ) the at least one first conductor track ( 10 ) at all directly to the substrate edge ( 430 ) ( 102 ) encloses. Leistungselektronische Anordnung nach Anspruch 1, wobei die Zwischenräume (50, 52, 54) zwischen der ersten Leiterbahn (10) und dem ersten leitenden Bereich (20) und zwischen den leitenden Bereichen (20, 30) mit einem Isolationsstoff (80) verfüllt sind.A power electronic device according to claim 1, wherein the gaps ( 50 . 52 . 54 ) between the first track ( 10 ) and the first conductive area ( 20 ) and between the leading areas ( 20 . 30 ) with an insulating material ( 80 ) are filled.
DE102008026347A 2008-05-31 2008-05-31 Power electronic device with a substrate and a base body Expired - Fee Related DE102008026347B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102008026347A DE102008026347B4 (en) 2008-05-31 2008-05-31 Power electronic device with a substrate and a base body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008026347A DE102008026347B4 (en) 2008-05-31 2008-05-31 Power electronic device with a substrate and a base body

Publications (2)

Publication Number Publication Date
DE102008026347A1 DE102008026347A1 (en) 2010-02-18
DE102008026347B4 true DE102008026347B4 (en) 2010-08-19

Family

ID=41527853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008026347A Expired - Fee Related DE102008026347B4 (en) 2008-05-31 2008-05-31 Power electronic device with a substrate and a base body

Country Status (1)

Country Link
DE (1) DE102008026347B4 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011004544B4 (en) 2011-02-22 2013-06-13 Semikron Elektronik Gmbh & Co. Kg circuitry
FR2975528B1 (en) 2011-05-17 2014-02-28 Alstom Transport Sa DEVICE FOR ELECTRICALLY INSULATING A CONDUCTIVE PLAN HAVING A FIRST ELECTRICAL POTENTIAL IN RELATION TO A SECOND POTENTIAL, COMPRISING MEANS FOR REDUCING THE ELECTROSTATIC FIELD VALUE AT A POINT OF THE PERIPHERAL EDGE OF THE CONDUCTIVE PLANE
DE102016214741B4 (en) 2016-08-09 2022-05-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Structure for at least one carrier fitted with electronic and/or electrical components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10135348A1 (en) * 2001-07-20 2003-01-30 Abb Research Ltd Method for manufacturing. semiconductor modules, or structures for them, or semiconductor elements for HV

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772184B2 (en) 1991-11-07 1998-07-02 株式会社東芝 Semiconductor device
DE19522173C1 (en) 1995-06-19 1996-10-17 Eupec Gmbh & Co Kg Power semiconductor module
DE19700963C2 (en) 1997-01-14 2000-12-21 Telefunken Microelectron Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components
EP1818980A3 (en) * 1999-06-22 2010-08-11 Infineon Technologies AG Substrate for high voltage modules
DE10063714C2 (en) 2000-12-20 2002-11-07 Semikron Elektronik Gmbh Power semiconductor module with high insulation strength

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE10135348A1 (en) * 2001-07-20 2003-01-30 Abb Research Ltd Method for manufacturing. semiconductor modules, or structures for them, or semiconductor elements for HV

Also Published As

Publication number Publication date
DE102008026347A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
DE102007006706B4 (en) Circuit arrangement with connecting device and manufacturing method thereof
DE102008017454B4 (en) Power semiconductor module with hermetically sealed circuit arrangement and manufacturing method for this purpose
DE102005047567B3 (en) Power semiconductor module comprises a housing, connecting elements and an electrically insulated substrate arranged within the housing and semiconductor components with a connecting element and an insulating molded body
DE102006015198A1 (en) Connecting device for electronic components
DE102010039824B4 (en) Power module with a flexible connection device
DE102013226544A1 (en) Semiconductor device
DE102012211952B4 (en) Power semiconductor module with at least one stress-reducing matching element
DE4132947C2 (en) Electronic circuitry
DE102016226231A1 (en) INSULATED BUSBAR, METHOD FOR MANUFACTURING AN INSULATED BUSBAR AND ELECTRONIC DEVICE
DE102008026347B4 (en) Power electronic device with a substrate and a base body
EP3281218A1 (en) Method for electrically contacting a component by means of galvanic connection of an open-pored contact piece, and corresponding component module
DE102011078806B4 (en) Manufacturing method for a power electronic system with a cooling device
DE102014209690A1 (en) Kommutierungszelle
WO2007045112A1 (en) Power housing for semiconductor chips and the arrangement thereof for heat dissipation
WO2022263543A1 (en) Circuit board assembly
DE102017211336A1 (en) Power module with surface-mounted electrical contacting elements
DE102004019568B4 (en) Power semiconductor module with a substrate
DE102012103191A1 (en) Method for electrically connecting e.g. capacitor with ceramic circuit carrier, involves providing surface mounted device component with surfaces, and connecting component terminals with strip conductors of circuit carrier by bonding wires
DE102019112477B4 (en) Power semiconductor component with a contact device
DE102012213555B4 (en) Process for the production of a power semiconductor module
DE102008033410B4 (en) Power electronic connection device with a power semiconductor component and manufacturing method for this purpose
DE102014203310A1 (en) electronic module
DE10121969C1 (en) Circuit arrangement in pressure contact and method for its production
DE102021104389A1 (en) condenser device
WO2022053397A1 (en) Printed circuit board and circuit arrangement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee