DE102008010467A1

DE102008010467A1 - Schaltungsanordnung und Verfahren zum verlustarmen Schalten einer Schaltungsanordnung

Info

Publication number: DE102008010467A1
Application number: DE200810010467
Authority: DE
Inventors: Michael Hornkamp
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-02-21
Filing date: 2008-02-21
Publication date: 2009-09-03

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (100) mit einem ersten steuerbaren Halbleiterbauelement (1) und einem zweiten steuerbaren Halbleiterbauelement (2). Das zweite steuerbare Halbleiterbauelement (2) weist einen Halbleiterkörper mit dem Halbleitergrundmaterial Siliziumkarbid (SiC) auf. Wird bei einer solchen Schaltungsanordnung (100) zunächst das zweite steuerbare Halbleiterbauelement (2) und erst etwas später das erste steuerbare Halbleiterbauelement (1) eingeschaltet, so liegt der Schwerpunkt der in der Anfangsphase des Einschaltvorgangs besonders hohen Belastung beim zweiten steuerbaren Halbleiterbauelement (2), das jedoch wegen seines auf Siliziumkarbid basierenden Halbleiterkörpers in Bezug auf Lawinendurchbrüche vergleichsweise unempfindlich ist. Zu einem späteren Zeitpunkt des Einschaltvorgangs wechselt der Schwerpunkt der Belastung vom zweiten steuerbaren Halbleiterbauelement (2) zum ersten steuerbaren Halbleiterbauelement (1), das einen im Vergleich zum zweiten steuerbaren Halbleiterbauelement (2) geringen Durchlasswiderstand besitzt.

Description

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Ansteuerung einer Schaltungsanordnung. Halbleiterschalter, wie sie beispielsweise bei der elektrischen Versorgung von Frequenzumrichtern, Wechselrichtern, Motorsteuerungen, Hochspannungs-Gleichstromübertragungsanlagen oder dergleichen eingesetzt werden, unterliegen im Schaltbetrieb extremen Belastungen. Beim Betrieb der Halbleiterschalter entstehen hohe Verluste und hohe Temperaturen, was einen hohen Aufwand zur Kühlung der Halbleiter nach sich zieht.
Um diese Probleme gering zu halten, werden Halbleiterschalter mit einer niedrigen Sättigungsspannung, beispielsweise IGBTs, eingesetzt. Insbesondere beim Schalten induktiver Lasten kann es beim Abschalten der Halbleiterschalter zu hohen Induktionsspannungen und in der Folge zu einem Lawinendurchbruch kommen, der die Halbleiterschalter schädigen oder zerstören kann.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltungsanordnung zum Schalten eines elektrischen Verbrauchers bereitzustellen, die beim Schalten geringe Gesamtverluste aufweist und die unempfindlich gegenüber Lawinendurchbrüchen ist. Eine weitere Aufgabe der Erfindung besteht darin, eine Halbbrückenanordnung mit diesen Eigenschaften bereitzustellen, sowie Verfahren, durch die sich ein Schaltbetrieb einer Schaltungsanordnung mit einem Halbleiterschalter mit geringen Gesamtverlusten und einer geringen Empfindlichkeit gegenüber einem Lawinendurchbruch realisieren lässt.
Diese Aufgaben werden durch eine Schaltungsanordnung gemäß Patentanspruch 1, durch eine Halbbrückenanordnung gemäß Patentanspruch 11, sowie durch Verfahren zum Betrieb einer Schaltungsanordnung gemäß den Patentansprüchen 16, 20 und 22 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
Die zur Lösung dieser Aufgaben vorgesehene Schaltungsanordnung umfasst ein erstes und ein zweites steuerbares Halbleiterbauelement. Das zweite steuerbare Halbleiterbauelement besitzt einen Halbleiterkörper basierend auf dem Halbleitergrundmaterial Siliziumkarbid (SiC). Solche Siliziumkarbid-Halbleiterbauelemente besitzen hohe Schaltgeschwindigkeiten und sind unempfindlich gegenüber hohen Stromspitzen und gegenüber Lawinendurchbrüchen. Im Vergleich zum zweiten steuerbaren Halbleiterbauelement kann das erste steuerbare Halbleiterbauelement, beispielsweise ein IGBT, eine geringere Sättigungsspannung aufweisen.
Es ist daher vorgesehen, den Schaltbetrieb einer Schaltungsanordnung mit einem derartigen ersten steuerbaren Halbleiterbauelement und einem derartigen zweiten steuerbaren Halbleiterbauelement so auszugestalten, dass der Strom durch eine von der Schaltungsanordnung versorgte Last in der Einschaltphase und/oder in der Ausschaltphase ganz oder zumindest überwiegend über das zweite steuerbare Siliziumkarbid-Halbleiterbauelement fließt. Ein zeitlich außerhalb der Einschalt- bzw. Ausschaltphase fließender Strom hingegen fließt ganz oder zumindest überwiegend über das erste steuerbare Halbleiterbauelement.
Im Einzelnen umfasst eine solche Schaltungsanordnung ein erstes steuerbares Halbleiterbauelement, das eine Laststrecke mit einem ersten Lastanschluss und mit einem zweiten Lastanschluss aufweist, sowie ein zweites steuerbares Halbleiterbauelement, das ebenfalls eine Laststrecke mit einem ersten Lastanschluss und mit einem zweiten Lastanschluss aufweist. Außerdem umfasst das zweite steuerbare Halbleiterbauelement einen Halbleiterkörper mit dem Halbleitergrundmaterial Siliziumkarbid (SiC).
Das erste steuerbare Halbleiterbauelement und das zweite steuerbare Halbleiterbauelement sind nun so miteinander verschaltet, dass der erste Lastanschluss des ersten steuerbaren Halbleiterbauelements an einem ersten Schaltungsknoten elektrisch mit dem ersten Lastanschluss des zweiten steuerbaren Halbleiterbauelements gekoppelt ist. Weiterhin ist der zweite Lastanschluss des ersten steuerbaren Halbleiterbauelements an einem zweiten Schaltungsknoten elektrisch mit dem zweiten Lastanschluss des zweiten steuerbaren Halbleiterbauelements gekoppelt.
Im Sinne der vorliegenden Anmeldung ist der Ausdruck "gekoppelt" so zu verstehen, dass zwei miteinander gekoppelte Elemente niederohmig miteinander verbunden sind. Eine solche niederohmige Verbindung kann beispielsweise unter Verwendung metallischer Leiterbahnen, Bonddrähte oder metallischer Laschen und Schienen ebenso erfolgen wie unter Verwendung von Dioden oder von Laststrecken eines oder mehrerer steuerbarer Halbleiterbauelemente. Weiterhin werden zwei Elemente als miteinander "koppelbar" bezeichnet, wenn diese durch Betätigen eines zwischengeschalteten Schalters, beispielsweise durch einen steuerbaren Halbleiterschalter, über dessen Laststrecke elektrisch niederohmig miteinander verbunden werden können. Ein elektrisches Signal, das einer elektrischen Komponente beispielsweise mittels eines steuerbaren Halbleiterbauelements zugeschaltet werden kann, wird nachfolgend auch als auf diese elektrische Komponente "aufschaltbar" bezeichnet.
Auf Basis von zwei derartigen Schaltungsanordnungen kann auch eine Halbbrückenanordnung realisiert werden, bei der eine erste und eine zweite solche Schaltungsanordnung miteinander verschaltet werden, indem der zweite Schaltungsknoten der ersten Schaltungsanordnung elektrisch mit dem ersten Schaltungsknoten der zweiten Schaltungsanordnung gekoppelt oder koppelbar ist.
Die Ansteuerung einer Schaltungsanordnung kann so erfolgen, dass nach dem Anlegen einer elektrischen Spannung zwischen dem ersten Schaltungsknoten und dem zweiten Schaltungsknoten zu einem ersten Zeitpunkt ein leitender Zustand der Laststrecke des zweiten steuerbaren Halbleiterbauelements und zu einem späteren zweiten Zeitpunkt ein leitender Zustand der Laststrecke des ersten steuerbaren Halbleiterbauelements hergestellt werden. Hierdurch übernimmt das auf einem Siliziumkarbid-Halbleitergrundkörper basierende zweite steuerbare Halbleiterbauelement die Last beim Einschalten des Stromes.
Beim Ausschalten des Stromes kann das auf einem Siliziumkarbid-Halbleitergrundkörper basierende zweite steuerbare Halbleiterbauelement ebenfalls die Schaltlast übernehmen. Hierzu wird bei einer zwischen dem ersten Schaltungsknoten und dem zweiten Schaltungsknoten angelegten elektrischen Spannung zu einem dritten Zeitpunkt ein sperrender Zustand der Laststrecke des ersten steuerbaren Halbleiterbauelements, und zu einem späteren vierten Zeitpunkt ein sperrender Zustand der Laststrecke des zweiten steuerbaren Halbleiterbauelements hergestellt.
Sowohl beim Einschalten als auch beim Ausschalten der ersten und zweiten steuerbaren Halbleiterbauelemente der beteiligten Schaltungsanordnungen ist dabei jeweils auf den Zeitpunkt abzustellen, zu dem die Laststrecke des jeweiligen steuerbaren Halbeiterbauelements tatsächlich in den leitenden bzw. in den sperrenden Zustand übergeht, und nicht auf den Zeitpunkt, an dem die Steuersignale zur Erzeugung des leitenden bzw. sperrenden Zustands am Steueranschluss des betreffenden Halbleiterbauelements anliegen. In der Praxis erfolgt nämlich die Reaktion der Laststrecke auf ein dem Steueranschluss zugeführtes Steuersignal verzögert, was in bestimmten Schaltungsvarianten bei der Ansteuerung der steuerbaren Halbleiterbauelemente entsprechend berücksichtigt werden muss oder sogar vorteilhaft genutzt werden kann.
Ein Schaltwechselbetrieb mit einer derartigen Schaltungsanordnung lässt sich nun dadurch realisieren, dass ein erstes Teil-Verfahren, bei dem das zweite steuerbare Halbleiterbauelement den Laststrom beim Einschalten übernimmt, und ein zweites Teil-Verfahren, bei dem das zweite steuerbare Halbleiterbauelement die Last beim Ausschalten des Stromes übernimmt, abwechselnd aufeinanderfolgend durchgeführt werden.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert. Es zeigen:
1 eine Halbbrücke mit zwei identischen Schaltungsanordnungen, von denen jede einen IGBT aufweist, zu dessen Laststrecke die Laststrecke eines selbstleitenden J-FET parallel geschaltet ist,
2 Signalverläufe, wie sie bei einer Ansteuerung einer in 1 gezeigten Schaltungsanordnung an unterschiedlichen Stellen der Schaltung auftreten können,
3 eine Halbbrücke mit zwei identisch aufgebauten Schaltungsanordnungen, von denen jede einen IGBT umfasst, sowie eine zu dessen Laststrecke parallel geschaltet Reihenschaltung der Laststrecken eines selbst leitenden J-FETs und eines MOSFETs,
4 Signalverläufe, wie sie bei einer Ansteuerung einer in 3 gezeigten Schaltungsanordnung an unterschiedlichen Stellen der Schaltung auftreten können.
Sofern nicht anders angegeben, bezeichnen gleiche Bezugszeichen gleiche Elemente mit gleicher Funktion.
1 zeigt eine Halbbrückenanordnung mit zwei miteinander verschalteten Schaltungsanordnungen 100 und 100'. Bei dem Beispiel gemäß 1 sind die Schaltungsanordnungen 100 und 100' identisch geschaltet und werden daher nachfolgend anhand der Schaltungsanordnung 100 näher erläutert. Für einander entsprechende Komponenten der Schaltungsanordnungen 100 und 100' sind die Bezugszeichen – abgesehen von einem dem jeweiligen Bezugszeichen nachgestellten Apostroph (') bei den Komponenten der Schaltungsanordnung 100' – identisch gewählt.
Die Schaltungsanordnung 100 umfasst ein erstes steuerbares Halbleiterbauelement 1, das beispielhaft als IGBT ausgebildet ist, ein zweites steuerbares Halbleiterbauelement 2, das einen Halbleiterkörper mit dem Halbleitergrundmaterial Siliziumkarbid (SiC), das beispielhaft als J-FET gebildet ist, sowie ein optionales Gleichrichterbauelement 4, das beispielhaft als Diode ausgebildet ist, umfasst. Das erste steuerbare Halbleiterbauelement 1 weist eine Laststrecke mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 auf, sowie einen Steueranschluss 13, der zur Steuerung der Lastrecke dient. Entsprechend weist auch das zweite Halbleiterbauelement 2 eine Laststrecke mit einem ersten Lastanschluss 21 und einem zweiten Lastanschluss 22 auf, die mittels eines Steueranschlusses 23 ansteuerbar ist. Der erste Lastanschluss 11 des ersten steuerbaren Halbleiterbauelements 1 ist an einem ersten Schaltungsknoten 91 elektrisch mit dem ersten Lastanschluss 21 des zweiten steuerbaren Halbleiterbauelements 2 koppelbar oder gekoppelt. Weiterhin ist der zweite Lastanschluss 12 des ersten steuerbaren Halbleiterbauelements 1 an einem zweiten Schaltungsknoten 92 elektrisch mit dem zweiten Lastanschluss 22 des zweiten steuerbaren Halbleiterbauelements 2 koppelbar oder gekoppelt.
Eine positive elektrische Betriebsspannung +U_B, die dem ersten Schaltungsknoten 91 beispielsweise über einen Anschluss 81 zugeführt wird oder die anderweitig auf den ersten Schaltungsknoten aufschaltbar ist, kann – abgesehen von einem im Vergleich zu der positiven Betriebsspannung +U_B geringen Spannungsabfall an den Laststrecken der leitenden der steuerbaren Halbleiterbauelemente 1 bzw. 2 – im Wesentlichen unverändert dem zweiten Schaltungsknoten 92 zugeführt werden, wenn sich zumindest eine der Laststrecken der steuerbaren Halbleiterbauelemente 1 und 2 in einem leitenden Zustand befindet.
Der zweite Schaltungsknoten 92 der ersten Schaltungsanordnung 100 ist mit einem Ausgang 83 der ersten Schaltungsanordnung 100 verbunden. Alternativ dazu kann der zweite Schaltungsknoten 92 der ersten Schaltungsanordnung 100 auch auf den Ausgang 83 aufschaltbar sein. Eine an dem Ausgang 83 angeschlossene Last 200, beispielsweise eine induktive Last wie z. B. ein Motor M, kann auf diese Weise schaltbar mit der positiven Betriebsspannung +U_B verbunden werden.
Analog dazu kann eine negative elektrische Betriebsspannung –U_B, die dem zweiten Schaltungsknoten 92' der zweiten Schaltungsanordnung 100' beispielsweise über einen Anschluss 82 zugeführt wird oder die anderweitig auf den zweiten Schaltungsknoten 92' aufschaltbar ist, – abgesehen von einem im Vergleich zu der negativen Betriebsspannung –U_B geringen Spannungsabfall an den Laststrecken der leitenden der steuerbaren Halbleiterbauelemente 1' bzw. 2' der zweiten Schaltungsanordnung 100' – im Wesentlichen unverändert dem ersten Schaltungsknoten 91' der zweiten Schaltungsanordnung 100' zugeführt werden, wenn sich zumindest eine der Laststrecken der steuerbaren Halbleiterbauelemente 1' und 2' in einem leitenden Zustand befindet.
Der erste Schaltungsknoten 91' der zweiten Schaltungsanordnung 100' ist mit einem Ausgang 83' der zweiten Schaltungsanordnung 100' verbunden. Alternativ dazu kann der erste Schaltungsknoten 91' der zweiten Schaltungsanordnung 100' auch auf den Ausgang 83' aufschaltbar sein. Eine an dem Ausgang 83' angeschlossene Last 200, beispielsweise eine induktive Last wie z. B. ein Motor M, kann auf diese Weise schaltbar mit der negativen Betriebsspannung – U_B verbunden werden.
In 1 ist der zweite Schaltungsknoten 92 der ersten Schaltungsanordnung 100 identisch mit dem ersten Schaltungsknoten 91' der zweiten Schaltungsanordnung 100'. Alternativ dazu kann der zweite Schaltungsknoten 92 der ersten Schaltungsanordnung 100 auch mit dem ersten Schaltungsknoten 91' der zweiten Schaltungsanordnung 100' koppelbar oder gekoppelt sein.
Außerdem ist der Ausgang 83 der ersten Schaltungsanordnung 100 identisch mit dem Ausgang 83' der zweiten Schaltungsanordnung 100'. Alternativ dazu kann der Ausgang 83 der ersten Schaltungsanordnung 100 auch mit dem Ausgang 83' der zweiten Schaltungsanordnung 100' koppelbar oder gekoppelt sein.
2 zeigt signifikante Signalverläufe der in 1 gezeigten Schaltungsanordnung 100 und gibt eine Möglichkeit zur Ansteuerung von deren steuerbaren Halbleiterbauelementen 1 und 2, jeweils in Abhängigkeit von der Zeit t, wieder.
Zu einem Zeitpunkt t0 sind die Laststrecken beider steuerbarer Halbleiterbauelemente 1 und 2 gesperrt, d. h. die zugehörigen Lastströme I1 und I2 sind gleich Null. Hierzu liegt der Steueranschluss 13 des ersten steuerbaren Halbleiterbauelements 1 auf einem Potential, das die Laststrecke des ersten steuerbaren Halbleiterbauelements 1 in einen sperrenden Zustand versetzt. Das als J-FET ausgebildete zweite steuerbare Halbleiterbauelement 2 ist selbstleitend, d. h. ein Sperren der Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 muss durch eine aktive Ansteuerung von dessen Steueranschluss 23 erfolgen. Hierzu wird die dem Steueranschluss 23 zugeführte Ansteuerspannung U23 auf ein gegenüber dem Potential des zweiten Steueranschlusses 22 negatives Potential gelegt, das ausreicht, die Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 zu sperren. Da somit die Laststrecken beider steuerbarer Halbleitbauelemente 1 und 2 gesperrt sind und die Diode 4 ebenfalls in Sperrrichtung betrieben wird, ist die Spannung U1, welche über den Laststrecken der steuerbaren Halbleiterbauelemente 1 und 2 abfällt, identisch mit der positiven Betriebsspannung +U_B.
Zu einem Zeitpunkt t1 werden die an den Steueranschlüssen 101 und 102 anliegenden Ansteuersignale U13 bzw. U23 so verändert, dass sie ein Aufsteuern der Laststrecken des jeweiligen steuerbaren Halbleiterbauelements 1 bzw. 2 bewirken. Wegen des im Vergleich zum IGBT 1 schnelleren Schaltverhaltens des J-FETs 2 wird die Laststrecke des J-FETs 2 schneller aufgesteuert als die Laststrecke des IGBTs 1. Hierdurch bedingt fließt durch die Laststrecke des J-FETs 2 ein Teilstrom I2, der zunächst größer ist als ein Teilstrom I1 durch die Laststrecke des ersten steuerbaren Halbleiterbauelements 1, was bedeutet, dass die beim Einschalten auftretende Belastung der Halbleiterschalter 1, 2 im Wesentlichen vom J-FET 2 übernommen wird.
Im weiteren Verlauf des Einschaltvorgangs sinken die elektrischen Widerstände der Laststrecken sowohl des IGBTs 1 als auch des J-FETs 2, bis beide Laststrecken voll aufgesteuert sind. Damit einhergehend steigt der Gesamtstrom I weiter an. Im voll aufgesteuerten Zustand ist der elektrische Widerstand der Laststrecke des IGBTs 1 (Durchlasswiderstand) deutlich kleiner als der elektrische Widerstand (Durchlasswiderstand) der voll aufgesteuerten Laststrecke des J-FETs 2, d. h. bei voll aufgesteuerten Laststrecken ist der Teilstrom I1 größer als der Teilstrom I2. Der Hauptanteil des Gesamtstromes I fließt somit am Anfang der Einschaltphase über die Laststrecke des J-FET 2 und zu einem späteren Zeitpunkt der Einschalphase über die Laststrecke des IGBTs.
In dem Maße, in dem der Gesamtwiderstand der Laststrecken der steuerbaren Halbleiterbauelemente 1 und 2 während des Gesamteinschaltvorgangs abnimmt, sinkt auch die an den Laststrecken der steuerbaren Halbleiterbauelemente 1 und 2 abfallende Spannung U1, bis sie zu einem Zeitpunkt t2 einen Minimalwert annimmt. Der Gesamtstrom I durch die externe Last 200 ist durch die Summe der Teilströme I1 und I2 gegeben.
Um nun nach einiger Zeit den die Last 200 durchfließenden Gesamtstrom I abzuschalten, wird zu einem Zeitpunkt t3 zunächst das Ansteuersignal U13 so verändert, dass die Laststrecke des IGBTs 1 von ihrem leitenden Zustand in einen sperrenden Zustand übergeht. Dadurch verringert sich der die Laststrecke des IGBTs 1 durchfließende Strom I1 etwa ab dem Zeitpunkt t3.
Da die Laststrecke des J-FETs 2 zunächst noch voll aufgesteuert ist, steigt dessen Laststrom I2 bedingt durch das Abschalten des IGBTs 1 an. Zu einem Zeitpunkt t4 wird dem Steueranschluss 23 des J-FETs 2 eine Ansteuerspannung U23 zugeführt, die bewirkt, dass die Laststrecke des steuerbaren Halbleiterbauelements 2 von ihrem leitenden Zustand in einen sperrenden Zustand übergeht. Die mit dem Abschalten des J-FETs 2 verbundene Erhöhung des Widerstands von dessen Laststrecke erfolgt zu einem Zeitpunkt, zu dem die Laststrecke des IGBTs 1 entweder bereits voll gesperrt ist, oder zumindest nicht mehr vollständig leitet.
Während des Abschaltvorgangs des J-FETs 2 sinkt der Strom 12 durch dessen Laststrecke und damit der Gesamtstrom I – abgesehen von einem minimalen Leckstrom – auf den Wert Null. Somit trägt der J-FET 2 auch beim Abschalten des Stromes I die Hauptlast. Insbesondere wenn es sich bei der externen Last 200 um eine induktive Last handelt, kommt es wegen des steilen Abfalls des Stromes I in der induktiven Last 200 zu einer Induktionsspannung, die sich zur Versorgungsspannung +U_B addiert, was dazu führt, dass die an den Laststrecken der steuerbaren Halbleiterbauelemente 1 und 2 anliegende Spannung U1 bis auf einen Wert U1_max ansteigt, der größer ist, als die positive Versorgungsspannung +U_B. Wegen dieser Spannungsüberhö hung erhöht sich auch die von den steuerbaren Halbleiterbauelementen 1 und 2 aufzunehmende Abschaltbelastung.
Mit dem erläuterten Einschalt- und Ausschaltverfahren lässt sich erreichen, dass das zweite steuerbare Halbleiterbauelement 2 die Hauptlast beim Einschalten und/oder beim Ausschalten 2 übernimmt. Da das zweite steuerbare Halbleiterbauelement einen Halbleiterkörper basierend auf dem Halbleitergrundmaterial Siliziumkarbid (SiC) aufweist, ist es unempfindlicher gegen derartige Belastungen als das erste steuerbare Halbleiterbauelement 1, welches auf einem Halbleiterkörper mit einem Halbleitermaterial basiert, bei dem es sich nicht um Siliziumkarbid handelt. Beispielsweise kann das erste steuerbare Halbleiterbauelement 1 auf einem Halbleiterkörper mit dem Halbleitergrundmaterial Silizium basieren.
Außerhalb der Einschaltphase und außerhalb der Ausschaltphase des Gesamtstromes I fließt dieser vollständig oder zumindest zu einem signifikanten Anteil über die Laststrecke des ersten steuerbaren Halbleiterbauelements 1, deren Widerstand im voll aufgesteuerten Zustand sehr viel kleiner ist als der Widerstand der voll aufgesteuerten Laststrecke des zweiten steuerbaren Halbleiterbauelements 2. Durch die vorgeschlagene Schaltung in Verbindung mit der erläuterten Ansteuerung "übernimmt" das zweite steuerbare Halbleiterbauelement 2 die beim Einschalten und/oder beim Abschalten des Gesamtstromes I auftretenden Belastungen, während ein Gesamtstrom I außerhalb dieser Anschalt- und/oder Abschaltphasen über das im leitenden Zustand extrem niederohmige erste steuerbare Halbleiterbauelement 1 fließt.
Wie aus 1 ersichtlich ist, kann die Schaltungsanordnung 100 optional mit einer weiteren Schaltungsanordnung 100' zu einer Halbbrückenanordnung verschaltet werden. Dazu wird der zweite Schaltungsknoten 92 der ersten Schaltungsanordnung 100 entweder identisch zum ersten Schaltungsknoten 91' der zweiten Schaltungsanordnung 100' gewählt, oder mit diesem dauer haft oder aufschaltbar verbunden. Da der erste Halbleiterschalter 1' der zweiten Schaltungsanordnung 100' ebenso wie der erste Halbleiterschalter 1 der ersten Schaltungsanordnung 100 als n-Kanal-IGBT ausgebildet ist, erfolgt die Ansteuerung bezogen auf den mit dem jeweiligen Emitter 12 bzw. 12' verbundenen zweiten Schaltungsknoten 92 bzw. 92'. Entsprechendes gilt für die Ansteuerung der zweiten steuerbaren Halbleiterbauelemente 2 und 2', die jeweils als n-Kanal J-FET ausgebildet sind und deshalb mit einem auf den jeweiligen zweiten Schaltungsknoten 92 bzw. 92' bezogenen Steuerspannung U13, U23, U13' bzw. U23' angesteuert werden. Dies hat den Vorteil, dass zur Ansteuerung der steuerbaren Halbleiterbauelemente 1, 2, 1', 2' eine im Vergleich zu den Versorgungsspannungen +U_B und –U_B betragsmäßig geringe Ansteuerspannung U13, U23, U13' und U23' eingesetzt werden kann.
Grundsätzlich können jedoch für das erste steuerbare Halbleiterbauelement 1 der ersten Schaltungsanordnung 100 und für das erste steuerbare Halbleiterbauelement 1' der zweiten Schaltungsanordnung 100' auch zueinander komplementäre Bauelemente eingesetzt werden. Unabhängig davon können für die zweiten steuerbaren Halbleiterbauelemente 2 und 2' der ersten Schaltungsanordnung 100 bzw. der zweiten Schaltungsanordnung 100' ebenfalls zueinander komplementäre Bauelemente eingesetzt werden.
Beispielsweise wäre es möglich, ausgehend von der Anordnung gemäß 1 anstelle des als n-Kanal ausgebildeten IGBTs 1' einen p-Kanal IGBT und anstelle des n-Kanal J-FET 23' einen p-Kanal J-FET einzusetzen. In diesem Fall ist es vorteilhaft, die Ansteuerspannungen U13' und U23' nicht wie in 1 dargestellt auf den zweiten Schaltungsknoten 92' sondern auf den ersten Schaltungsknoten 91' zu beziehen, und so betragsmäßig geringe Ansteuerspannungen U13', U23' verwenden zu können.
Da die zweiten steuerbaren Halbleiterbauelemente 2, 2' bei dem in 1 gezeigten Beispiel als n-Kanal J-FETs ausgebildet sind, ist zu deren Ansteuerung die Bereitstellung einer bezogen auf die zweiten Schaltungsknoten 92 bzw. 92' negativen Hilfsspannung erforderlich. Dem gegenüber erfordert die Ansteuerung der ersten steuerbaren Halbleiterbauelemente 1, 1' bezogen auf die betreffenden zweiten Schaltungsknoten 92, 92' eine positive Hilfsspannung. Um den mit der Bereitstellung von Hilfsspannungen unterschiedlicher Polarität verbundenen Aufwand zu vermeiden, kann eine Schaltung gemäß 3 eingesetzt werden. Diese zeigt ebenso wie 1 eine Halbbrücke und besitzt den gleichen Grundaufbau. Allerdings ist zwischen die zweiten Lastanschlüsse 22 bzw. 22' der zweiten steuerbaren Halbleiterbauelemente 2 bzw. 2' und die jeweiligen zweiten Schaltungsknoten 92 bzw. 92' die Laststrecke eines dritten steuerbaren Halbleiterbauelements 3 bzw. 3' geschaltet. Hierzu weist die Laststrecke des dritten steuerbaren Halbleiterbauelements 3 einen ersten Lastanschluss 31 auf, der mit dem zweiten Lastanschluss 22 des zweiten steuerbaren Halbleiterbauelements 2 koppelbar oder gekoppelt ist, sowie einen zweiten Lastanschluss 32, der mit dem zweiten Schaltungsknoten 92 der ersten Schaltungsanordnung 100 koppelbar oder gekoppelt ist. Analog dazu weist die Laststrecke des dritten steuerbaren Halbleiterbauelements 3' der zweiten Schaltungsanordnung 100' einen ersten Lastanschluss 31' auf, der mit dem zweiten Lastanschluss 22' des zweiten steuerbaren Halbleiterbauelements 2' koppelbar oder gekoppelt ist, sowie einen zweiten Lastanschluss 32', der mit dem zweiten Schaltungsknoten 92' koppelbar oder gekoppelt ist.
Die Laststrecken des zweiten steuerbaren Halbleiterbauelements 2 und des dritten steuerbaren Halbleiterbauelements 3 der ersten Schaltungsanordnung 100 sind damit in Reihe geschaltet. Entsprechend sind die Laststrecken des zweiten steuerbaren Halbleiterbauelements 2' und des dritten steuerbaren Halbleiterbauelements 3' der Schaltungsanordnung 100' ebenfalls in Reihe geschaltet. Abweichend von der Anordnung gemäß 1 sind die Steueranschlüsse 23 bzw. 23' der zweiten steuerbaren Halbleiterbauelemente 2 bzw. 2' mit dem zweiten Schaltungsknoten 92 bzw. 92' koppelbar oder gekoppelt. Die externe Steuerung des Stroms I2 und I2' über die Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 bzw. 2' erfolgt über den Steueranschluss 33 bzw. 33' des zugehörigen dritten steuerbaren Halbleiterbauelements 3 bzw. 3'. Diese Schaltung ermöglicht es, den über die Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 bzw. 2' fließenden Strom I2 bzw. I2' mittels einer Ansteuerspannung U33 bzw. U33' zu steuern, die bezogen auf die jeweiligen zweiten Schaltungsknoten 92 bzw. 92' keine negativen Werte annehmen muss. Somit entfällt der Erfordernis, innerhalb einer der Schaltungsanordnungen 100, 100' Spannungen unterschiedlicher Polarität zur Erzeugung der Ansteuerspannungen U13 und U33 bzw. U13' und U33' bereitstellen zu müssen.
4, die den Verlauf verschiedener signifikanter Signale bei einer möglichen Ansteuerung der Anordnung gemäß 3 mit Ansteuerspannungen U13 und U33 zeigt, ist im Wesentlichen identisch mit den in 2 gezeigten Signalverläufen. Der Unterschied besteht lediglich darin, dass zum Schalten des zweiten steuerbaren Halbleiterbauelements 2 anstelle der Ansteuerspannung U23 eine Ansteuerspannung U33 verwendet werden kann, zu deren Erzeugung keine in Bezug auf den zweiten Schaltungsknoten 92 negative Hilfsspannung bereitgestellt werden muss.
Bei dem Signalverlauf der Ansteuerspannungen U13 und U23 gemäß 2 ist erkennbar, dass die Signalwechsel, welche das Einschalten der betreffenden steuerbaren Halbleiterbauelemente 1 bzw. 2 auslösen, synchron zum Zeitpunkt t1 erfolgen. Grundsätzlich können diese Signalwechsel in ihrer zeitlichen Reihenfolge beliebig zueinander versetzt sein, solange sichergestellt ist, dass das Aufsteuern der Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 eine ausreichende Zeit vor dem Aufsteuern der Laststrecke des ersten steuerba ren Halbleiterbauelements 1 beginnt. Ein eventueller zeitlicher Versatz zwischen diesen Signalwechseln ist in der Praxis in Abhängigkeit von der Einschaltverzögerung der jeweils verwendeten steuerbaren Halbleiterbauelemente 1 und 2 anzupassen. Unter dieser Maßgabe kann der Signalwechsel des Ansteuersignals U13 vor, zugleich mit oder nach dem Signalwechsel des Ansteuersignals U23 erfolgen.
Bei den vorangehend erläuterten Anordnungen gemäß den 1 und 2 wurden als erste steuerbare Halbleiterbauelemente 1 bzw. 1' IGBTs verwendet. Anstelle von IGBTs können jedoch grundsätzlich auch beliebige andere steuerbare Halbleiterbauelemente eingesetzt werden, solange deren Laststrecken im voll aufgesteuertem Zustand einen Widerstand aufweisen, der geringer ist, als der elektrische Widerstand der vollständig aufgesteuerten Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 (bei 1), oder geringer als die Summe der elektrischen Widerstände der voll aufgesteuerten Laststrecke des zweiten steuerbaren Halbleiterbauelements 2 und der voll aufgesteuerten Laststrecke des dritten steuerbaren Halbleiterbauelements 3 (bei 3).
Um auch beim Abschalten des einer Last 200 zugeführten Stromes I eine Überlastung der beteiligten Bauelemente zu vermeiden, kann als Gleichrichterbauelement, beispielsweise als Diode 4, 4' in den 1 und 3, ein Bauelement gewählt werden, dessen Sättigungsspannung kleiner ist als die Sättigungsspannung des zweiten steuerbaren Halbleiterbauelements derselben Schaltungsanordnung, in den 1 und 3 also kleiner als die Sättigungsspannung der J-FETs 2 bzw. 2'.
Da die Gleichrichterbauelemente 4, 4' bei den Anordnungen gemäß den 1 und 3 ebenfalls hohen Spannungsbelastungen unterliegen, kann optional für diese Gleichrichterbauelemente 4 und/oder 4' wegen seiner vergleichsweise geringen Empfindlichkeit gegenüber Lawinendurchbrüchen ebenfalls Siliziumkarbid (SiC) als Halbleitergrundmaterial verwendet werden.

Claims

Schaltungsanordnung (100) mit – einem ersten steuerbaren Halbleiterbauelement (1), das eine Laststrecke mit einem ersten Lastanschluss (11) und mit einem zweiten Lastanschluss (12) umfasst; – einem zweiten steuerbaren Halbleiterbauelement (2), das eine Laststrecke mit einem ersten Lastanschluss (21) und mit einem zweiten Lastanschluss (22) umfasst und einen Halbleiterkörper mit dem Halbleitergrundmaterial Siliziumkarbid (SiC) aufweist; wobei – der erste Lastanschluss (11) des ersten steuerbaren Halbleiterbauelements (1) an einem ersten Schaltungsknoten (91) elektrisch mit dem ersten Lastanschluss (21) des zweiten steuerbaren Halbleiterbauelements (2) gekoppelt oder koppelbar ist; und – der zweite Lastanschluss (12) des ersten steuerbaren Halbleiterbauelements (1) an einem zweiten Schaltungsknoten (92) elektrisch mit dem zweiten Lastanschluss (22) des zweiten steuerbaren Halbleiterbauelements (2) gekoppelt oder koppelbar ist.
Schaltungsanordnung nach Anspruch 1, bei der das erste steuerbare Halbleiterbauelement (1) einen Halbleiterkörper mit einem von Siliziumkarbid (SiC) verschiedenen Halbleitergrundmaterial aufweist.
Schaltungsanordnung nach Anspruch 1 oder 2, bei der das erste steuerbare Halbleiterbauelement (1) ein IGBT ist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der das zweite steuerbare Halbleiterbauelement (2) ein J-FET ist.
Schaltungsanordnung nach einem der vorangehenden Ansprüche mit einem Gleichrichterbauelement (4), das eine Laststrecke mit einem ersten Lastanschluss (41) und mit einem zweiten Lastanschluss (42) aufweist, wobei – der erste Lastanschluss (41) des Gleichrichterbauelements (4) elektrisch mit dem ersten Lastanschluss (11) des ersten steuerbaren Halbleiterbauelements gekoppelt oder koppelbar ist; und – der zweite Lastanschluss (42) des Gleichrichterbauelements (4) elektrisch mit dem zweiten Lastanschluss (12) des ersten steuerbaren Halbleiterbauelements gekoppelt oder koppelbar ist.
Schaltungsanordnung nach Anspruch 5, bei dem das Gleichrichterbauelement (4) eine Diode ist.
Schaltungsanordnung nach Anspruch 5 oder 6, bei der das Gleichrichterbauelement (4) einen Halbleiterkörper aus dem Halbleitergrundmaterial Siliziumkarbid (SiC) aufweist.
Schaltungsanordnung nach einem der Ansprüche 5 bis 7, bei der das Gleichrichterbauelement (4) eine Sättigungsspannung aufweist, die geringer ist als die Sättigungsspannung des zweiten steuerbaren Halbleiterbauelements (2).
Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der das erste steuerbare Halbleiterbauelement (1) und das zweite steuerbare Halbleiterbauelement (2) derart miteinander verschaltet sind, dass bei einer vorgegebenen, zwischen dem ersten Schaltungsknoten (91) und dem zweiten Schaltungsknoten (92) anliegenden Potenzialdifferenz durch Aufsteuern der ersten steuerbaren Laststrecke ein Strom über die erste steuerbare Laststrecke und durch Aufsteuern der zweiten steuerbaren Laststrecke ein Strom über die zweite steuerbare Laststrecke hervorgerufen werden kann.
Schaltungsanordnung nach einem der vorangehenden Ansprüche mit einem dritten steuerbaren Halbleiterbauelement (3), das eine Laststrecke mit einem ersten Lastanschluss (31) und mit einem zweiten Lastanschluss (32) umfasst, wobei die Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) und die Laststrecke des dritten steuerbaren Halbleiterbauelements (3) in Reihe geschaltet sind.
Halbbrückenanordnung mit – einer gemäß einem der vorangehenden Ansprüche ausgebildeten ersten Schaltungsanordnung (100); und – einer gemäß einem der vorangehenden Ansprüche ausgebildeten zweiten Schaltungsanordnung (100'); wobei – der zweite Schaltungsknoten (92) der ersten Schaltungsanordnung (100) elektrisch mit dem ersten Schaltungsknoten (91') der zweiten Schaltungsanordnung (100') identisch, gekoppelt oder koppelbar ist.
Halbbrückenanordnung nach Anspruch 11, bei der die erste Schaltungsordnung (100) gemäß Anspruch 10 ausgebildet ist.
Halbbrückenanordnung nach Anspruch 12, bei der die Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) der ersten Schaltungsanordnung (100) und die Laststrecke des dritten steuerbaren Halbleiterbauelements (3) der ersten Schaltungsanordnung (100) in Reihe geschaltet sind.
Halbbrückenanordnung nach einem der Ansprüche 11 bis 13, bei der die zweite Schaltungsordnung (100') gemäß Anspruch 10 ausgebildet ist.
Halbbrückenanordnung nach Anspruch 14, bei der die Laststrecke des zweiten steuerbaren Halbleiterbauelements (2') der zweiten Schaltungsanordnung (100') und die Laststrecke des dritten steuerbaren Halbleiterbauelements (3') der zweiten Schaltungsanordnung (100') in Reihe geschaltet sind.
Verfahren zum Betrieb einer gemäß einem der Ansprüche 1 bis 10 ausgebildeten Schaltungsanordnung (100) mit den Schritten: – Anlegen einer elektrischen Spannung (U1) zwischen dem ersten Schaltungsknoten (91) und dem zweiten Schaltungsknoten (92); – Herstellen eines leitenden Zustandes der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) zu einem ersten Zeitpunkt (t1); – Herstellen eines leitenden Zustandes der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) zu einem auf den ersten Zeitpunkt (t1) folgenden, späteren zweiten Zeitpunkt (t2).
Verfahren nach Anspruch 16, bei dem – die Schaltungsanordnung (100) einen ersten Schaltungsknoten (101) aufweist, der elektrisch mit einem Steueranschluss (13) des ersten steuerbaren Halbleiterbauelements (1) zum Ansteuern der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) gekoppelt oder koppelbar ist; – die Schaltungsanordnung (100) einen zweiten Schaltungsknoten (102) aufweist, der elektrisch mit einem Steueran schluss (23) zweiten steuerbaren Halbleiterbauelements (2) zum Ansteuern der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) gekoppelt oder koppelbar ist; – das Herstellen des leitenden Zustandes der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) dadurch erfolgt, dass dem ersten Schaltungsknoten (101) der Schaltungsanordnung (100) ein erstes Aufsteuersignal (U13(t1)) zugeführt wird; und – das Herstellen des leitenden Zustandes der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) dadurch erfolgt, dass dem zweiten Schaltungsknoten (102) der Schaltungsanordnung (100) ein zweites Aufsteuersignal (U23(t2)) zugeführt wird.
Verfahren nach Anspruch 17, bei dem das Zuführen des zweiten Aufsteuersignals (U23) vor oder gleichzeitig mit dem Zuführen des ersten Aufsteuersignals (U13) erfolgt.
Verfahren zum Betrieb einer gemäß einem der Ansprüche 1 bis 10 ausgebildeten Schaltungsanordnung (100), bei der eine elektrische Spannung (U1) zwischen dem ersten Schaltungsknoten (91) und dem zweiten Schaltungsknoten (92) angelegt ist, mit den Schritten: – Herstellen eines sperrenden Zustandes der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) zu einem dritten Zeitpunkt (t3); – Herstellen eines sperrenden Zustandes der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) zu einem auf den dritten Zeitpunkt (t3) folgenden, späteren vierten Zeitpunkt (t4).
Verfahren nach Anspruch 19, bei dem – die Schaltungsanordnung (100) einen ersten Schaltungsknoten (101) aufweist, der elektrisch mit einem Steueranschluss (13) des ersten steuerbaren Halbleiterbauelements (1) zum Ansteuern der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) gekoppelt oder koppelbar ist; – die Schaltungsanordnung (100) einen zweiten Schaltungsknoten (102) aufweist, der elektrisch mit einem Steueranschluss (23) zweiten steuerbaren Halbleiterbauelements (2) zum Ansteuern der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) gekoppelt oder koppelbar ist; – das Herstellen des sperrenden Zustandes der Laststrecke des ersten steuerbaren Halbleiterbauelements (1) dadurch erfolgt, dass dem ersten Schaltungsknoten (101) der Schaltungsanordnung (100) ein erstes Abschaltsignal (U13(t4)) zugeführt wird; und – das Herstellen des sperrenden Zustandes der Laststrecke des zweiten steuerbaren Halbleiterbauelements (2) dadurch erfolgt, dass dem zweiten Schaltungsknoten (102) der Schaltungsanordnung (100) ein zweites Abschaltsignal (U23(t3); U33(t3)) zugeführt wird.
Verfahren nach Anspruch 20, bei dem das Zuführen des zweiten Abschaltsignals (U23(t3); U33(t3)) vor dem Zuführen des ersten Abschaltsignals (U13(t4)) erfolgt.
Verfahren zum Betrieb einer Schaltungsanordnung (100), mit den Schritten: – Bereitstellen einer Schaltungsanordnung (100) gemäß einem der Ansprüche 1 bis 10; – Anlegen einer elektrischen Spannung (U1) zwischen dem ersten Schaltungsknoten (91) und dem zweiten Schaltungsknoten (92); und – Abwechselndes und aufeinander folgendes Durchführen eines ersten Teil-Verfahrens, das die Schritte gemäß einem der Ansprüche 16 bis 19 umfasst, und eines zweiten Teil-Verfahrens, das die Schritte gemäß einem der Ansprüche 20 bis 22 umfasst.