-
Die
vorliegende Erfindung betrifft ein oberflächenmontierbares
Bauelement. Weiterhin betrifft die Erfindung ein Verfahren zum Herstellen
eines oberflächenmontierbaren Bauelements.
-
Bei
herkömmlichen oberflächenmontierbaren Bauelementen
kommen als elektrische Kontaktiertechniken zwischen einem Halbleiterchip
und einem Träger mit darauf angeordneten Leitstrukturen überwiegend
Drahtbonden in Verbindung mit Löten oder eine Chipmontage
mit Leitkleber, zum Einsatz. Auf diese Weise entstehen beispielsweise
Bauelemente oder LED-Arrays für Beleuchtungsmodule. Im Zuge
der Miniaturisierung sind immer geringere Dimensionen des Bauelements,
wie beispielsweise die Bauelementhöhe und/oder die Grundfläche
des Bauelements, erwünscht.
-
Eine
miniaturisierte Aufbau- und Verbindungstechnik für LEDs
und optoelektronische Module ist beispielsweise aus der Offenlegungsschrift
DE 10 353 679 A1 bekannt.
Hierbei weist ein Bauelement einen Träger mit einem darauf
angeordneten Halbleiterchip auf, der planar kontaktiert ist.
-
Bauelemente
mit planar kontaktierten Halbleiterchips weisen mit Vorteil eine
geringe Bauelementhöhe auf, wodurch vorzugsweise ein minimaler Abstand
zwischen der Lichtaustrittsfläche des Halbleiterchips und
vorgesehenen optischen Komponenten erzielt werden kann. Die Grundfläche
des Bauelements kann durch die planare Kontaktierung jedoch nicht
reduziert werden, da auf dem Träger angeordnete Leitstrukturen,
die zur elektrischen Kontaktierung des Halbleiterchips dienen, elektrisch
isoliert in das Bauelement integriert werden müssen.
-
Zur
Miniaturisierung von Bauelementen ist ferner bekannt, einen Halbleiterchip
in das Bauelement zu integrieren, bei dem zwei elektrische Anschlusskontakte,
die zur elektrischen Kontaktierung des Halbleiterchips dienen, auf
einer Oberfläche, die gegenüber einer Lichtaustrittsfläche
des Halbleiterchips liegt, angeordnet sind, wie beispielsweise bei einer
Flip-Chip-Technologie. Eine substratfreie Licht emittierende Diode,
die mittels Flip-Chip-Technologie elektrisch kontaktiert ist, und
ein Verfahren zu deren Herstellung ist beispielsweise aus der Offenlegungsschrift
DE 10 2006 019 373
A1 bekannt.
-
Der
Erfindung liegt die Aufgabe zugrunde, ein oberflächenmontierbares
Bauelement bereitzustellen, das insbesondere eine geringe Bauhöhe
und gleichzeitig eine geringe Grundfläche aufweist.
-
Diese
Aufgabe wird durch ein oberflächenmontierbares Bauelement
mit den Merkmalen des Patentanspruchs 1 und ein Verfahren zu dessen
Herstellung mit den Merkmalen des Patentanspruchs 18 gelöst.
Vorteilhafte Ausführungsformen und bevorzugte Weiterbildungen
des Bauelements und des Verfahrens zu dessen Herstellung sind Gegenstand der
abhängigen Ansprüche.
-
Erfindungsgemäß ist
ein oberflächenmontierbares Bauelement vorgesehen, das
mindestens einen Halbleiterchip, der zwischen einem ersten elektrisch
isolierenden Substrat und einem zweiten elektrisch isolierenden
Substrat angeordnet ist, aufweist. Der Halbleiterchip weist eine
zur Erzeugung von elektromagnetischer Strahlung geeignete aktive Schicht,
einen dem ersten elektrisch isolierenden Substrat zugewandten Vorderseitenkontakt
und einen dem zweiten elektrisch isolierenden Substrat zugewandten
Rückseitenkontakt auf. Auf der dem Halbleiterchip zugewandten
Oberfläche des ersten elektrisch isolierenden Substrats
ist eine strukturierte elektrisch leitfähige Schicht angeordnet,
die mit dem Vorderseitenkontakt elektrisch leitend verbunden ist. Auf
der dem Halbleiterchip abgewandten Oberfläche des zweiten
elektrisch isolierenden Substrats sind mindestens eine erste und
mindestens eine zweite Kontaktfläche angeordnet. Die erste
Kontaktfläche ist über eine erste Durchkontaktierung,
die durch das zweite elektrisch isolierende Substrat führt,
mit der strukturierten elektrisch leitfähigen Schicht elektrisch leitend
verbunden. Die zweite Kontaktfläche ist über eine
zweite Durchkontaktierung, die durch das zweite elektrisch isolierende
Substrat führt, mit einer Kontaktstruktur, die auf der
dem Halbleiterchip zugewandten Oberfläche des zweiten elektrisch
isolierenden Substrats angeordnet ist, elektrisch leitend verbunden.
Der Rückseitenkontakt des Halbleiterchips ist mit der Kontaktstruktur
elektrisch leitend verbunden.
-
Die
elektrische Kontaktierung des Halbleiterchips erfolgt also nicht
durch dicke, gegebenenfalls im Abstand von dem zweiten elektrisch
isolierenden Substrat geführte Drähte, sondern
durch erste und zweite Durchkontaktierungen, die durch das zweite elektrisch
isolierende Substrat führen. Durch diese Art der elektrischen
Kontaktierung ergibt sich mit Vorteil eine besonders geringe Bauhöhe
des Bauelements. Ferner ist es durch die in das zweite elektrisch isolierende
Substrat integrierten Durchkontaktierungen nicht erforderlich, beispielsweise
einen Bonddraht oder planare Leitstrukturen, elektrisch isoliert
in das Bauelement zu integrieren. Die Grundfläche des Bauelements
kann somit mit Vorteil verringert werden.
-
Elektrische
Kontaktierungen des Halbleiterchips, die über erste und
zweite Durchkontaktierungen geführt sind, haben ferner
den Vorteil, weitere Elemente, wie beispielsweise optische Komponenten,
chipnah an das Bauelement anordnen zu können, ohne dabei
die elektrische Kontaktierung der Gefahr einer Schädigung
auszusetzen, wie es beispielsweise bei einem herkömmlichen
Bonddraht nachteilig möglich wäre. Unter weiteren
Elementen sind unter anderem Komponenten zu verstehen, die für
die von der aktiven Schicht des Halbleiterchips emittierte Strahlung
strahlformende Eigenschaften aufweisen, die also insbesondere die
Abstrahlcharakteristik und/oder die Direktionalität der
emittierten Strahlung gezielt beeinflussen.
-
Die
aktive Schicht des Halbleiterchips weist einen pn-Übergang,
eine Doppelheterostruktur, eine Einfachquantentopf- (SQW, single
quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multiquantum
well) zur Strahlungserzeugung auf. Die Bezeichnung Quantentopfstruktur
entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität
der Quantisierung. Sie umfasst somit unter anderem Quantentröge,
Quantendrähte und Quantenpunkte und jede Kombination dieser
Strukturen.
-
Bevorzugt
basiert der Halbleiterchip auf einem Nitrid-, Phosphit- oder Arsenidverbindungshalbleiter.
"Auf Nitrid-, Phosphit- oder Arsenidverbindungshalbleitern basierend"
bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxieschichtenfolge
oder zumindest eine Schicht davon ein III/V-Halbleitermaterial mit
der Zusammensetzung InxGayAl1-x-yP, InxGayAl1-x-yN oder InxGayAl1-x-yAs,
jeweils mit 0 ≤ x 1,0 ≤ y ≤ 1 und x +
y ≤ 1, umfasst.
-
III/V-Halbleitermaterialien
sind zur Strahlungserzeugung im ultravioletten (InxGayAl1-x-yN) über den
sichtbaren (InxGayAl1-x-yN, insbesondere für blaue bis
grüne Strahlung, oder InxGayAl1-x-yP, insbesondere
für gelbe bis rote Strahlung) bis den infraroten (InxGayAl1-x-yAs)
Spektralbereich besonders geeignet. Mit III/V-Halbleitermaterialien,
insbesondere aus den genannten Materialsystemen, können
weiterhin bei der Strahlungserzeugung vorteilhafte hohe interne
Quanteneffizienzen erzielt werden.
-
In
einer bevorzugten Ausgestaltung ist der Halbleiterchip als Dünnfilmhalbleiterchip
ausgeführt. Als Dünnfilmhalbleiterchip wird im
Rahmen der Anmeldung ein Halbleiterchip angesehen, während dessen
Herstellung das Aufwachssubstrat, auf den eine Halbleiterschichtenfolge,
die einen Halbleiterkörper des Dünnfilmhalbleiterchips
umfasst, beispielsweise epitaktisch, aufgewachsen wurde, abgelöst
worden ist. Der Halbleiterchip ist mit einem ersten elektrisch isolierenden
Substrat verbunden, das vom Aufwachssubstrat für die Halbleiterschichtenfolge
des Halbleiterchips verschieden ist.
-
Das
erste elektrisch isolierende Substrat unterliegt mit Vorteil nicht
den vergleichsweise hohen Anforderungen, die ein Aufwachssubstrat,
etwa hinsichtlich der Kristallstruktur, erfüllen muss.
Für die Auswahl des Materials des elektrisch isolierenden Substrats
stehen daher mehr Materialien zur Verfügung als für
die Auswahl des Aufwachssubstrats.
-
Beispielsweise
kann das erste elektrisch isolierende Substrat hinsichtlich Transparenz
für die von dem Halbleiterchip emittierte Strahlung vergleichsweise
frei gewählt werden.
-
Der
Halbleiterchip ist beispielsweise eine Licht emittierende Diode
(LED). Bevorzugt ist der Halbleiterchip eine Dünnfilm-LED.
-
Ein
oberflächenmontierbares Bauelement zeichnet sich durch
eine besonders einfache Handhabbarkeit, insbesondere bei der Montage
auf einer Trägerplatte, bevorzugt bei der Montage auf einer Leiterplatte,
aus. Es kann beispielsweise mittels eines automatischen Bestückungsverfahrens
(Pick and Place-Prozesses) auf einer Leiterplatte positioniert und
nachfolgend elektrisch und/oder thermisch angeschlossen werden.
-
Bei
einer bevorzugten Ausgestaltung ist das erste elektrisch isolierende
Substrat für die von dem Halbleiterchip emittierte Strahlung
transparent. Bevorzugt ist die strukturierte, elektrisch leitfähige Schicht
für die von dem Halbleiterchip emittierte Strahlung transparent.
Besonders bevorzugt sind sowohl das erste elektrisch isolierende
Substrat als auch die strukturierte, elektrisch leitfähige
Schicht für die von dem Halbleiterchip emittierte Strahlung
transparent.
-
Die
von dem Halbleiterchip emittierte Strahlung kann so durch die strukturierte,
elektrisch leitfähige Schicht und durch das erste elektrisch
isolierende Substrat ausgekoppelt werden, ohne dabei wesentliche
optische Verluste zu erleiden.
-
Das
erste elektrisch isolierende Substrat ist bevorzugt ein Glassubstrat.
Bevorzugt enthält die strukturierte, elektrisch leitfähige
Schicht ein transparentes leitfähiges Oxid, insbesondere
ITO.
-
Bei
einer bevorzugten Ausgestaltung ist das erste elektrisch isolierende
Substrat als optische Komponente für die von der aktiven
Schicht emittierte Strahlung ausgebildet.
-
Das
erste elektrisch isolierende Substrat ist also so ausgebildet, dass
es für die von der aktiven Schicht emittierte Strahlung
strahlformende Eigenschaften aufweist, also insbesondere die Abstrahlcharakteristik
und/oder die Direktionalität der emittierten Strahlung
beeinflusst. Beispielsweise kann das erste elektrisch isolierende
Substrat den Abstrahlwinkel der von dem Halbleiterchip emittierten Strahlung
gezielt verändern. Bevorzugt ist das erste elektrisch isolierende
Substrat so geformt, dass es diffraktive oder refraktive Eigenschaften
aufweist, also insbesondere als diffraktive oder refraktive Optik Verwendung
findet.
-
Bei
einer bevorzugten Ausgestaltung ist auf dem ersten elektrisch isolierenden
Substrat eine reflexionsmindernde Schicht angeordnet, die vorzugsweise
strukturiert ist.
-
Die
reflexionsmindernde Schicht ist dabei vorzugsweise auf den Bereichen
des ersten elektrisch isolierenden Substrats angeordnet, auf denen keine
strukturierte, elektrisch leitfähige Schicht angeordnet
ist.
-
Die
reflexionsmindernde Schicht verbessert bevorzugt die Auskopplung
der von dem Halbleiterchip emittierten Strahlung aus dem Bauelement,
wodurch sich die Effizienz des Halbleiterchips mit Vorteil steigert.
-
An
der Grenzfläche des Halbleiterchips erfolgt ein Sprung
des Brechungsindex von dem Material des Halbleiterchips einerseits
zu dem umgebenden Material andererseits. Dadurch kommt es zu einer
Brechung des Lichts beim Übergang vom Halbleiterchip in
die Umgebung. Abhängig vom Brechungsindexunterschied zwischen
dem Material des Halbleiterchips und dem umgebenden Material kann
es zu einer Totalreflexion kommen. Die Folge ist, dass der Lichtstrahl
nichts zur Lichtabstrahlung beitragen kann. Dadurch, dass auf dem
ersten elektrisch isolierenden Substrat eine strukturierte, reflexionsmindernde
Schicht angeordnet ist, die bevorzugt an eine der Grenzflächen
des Halbleiterchips angrenzt, kann der Brechungsindexunterschied
zwischen dem Material des Halbleiterchips und dem umgebenden Material
reduziert sein, wodurch sich mit Vorteil insbesondere der Lichtübertritt
der Strahlung an der Grenzfläche zwischen Halbleiterchip
und umgebenden Material, insbesondere an der Grenzfläche
zwischen Halbleiterchip und reflexionsmindernder Schicht, verbessert.
Die Auskoppeleffizienz der von dem Halbleiterchip erzeugten Strahlung
erhöht sich mit Vorteil.
-
Die
reflexionsmindernde Schicht ist bevorzugt eine dielektrische Schicht.
-
Die
reflexionsmindernde Schicht kann ganzflächig auf der dem
Halbleiterchip zugewandten Oberfläche des ersten elektrisch
isolierenden Substrats aufgebracht sein. In diesem Fall ist die
strukturierte, elektrisch leitfähige Schicht bereichsweise
auf der reflexionsmindernden Schicht angeordnet.
-
Alternativ
können lediglich die Bereiche des ersten elektrisch isolierenden
Substrats eine reflexionsmindernde Schicht aufweisen, auf denen
die strukturierte, elektrisch leitfähige Schicht angeordnet ist.
In diesem Fall ist die reflexionsmindernde Schicht zwischen der
strukturierten, elektrisch leitfähigen Schicht und dem
ersten elektrisch isolierenden Substrat angeordnet.
-
Ferner
kann sowohl die dem Halbleiterchip zugewandte Oberfläche
des ersten elektrisch isolierenden Substrats, als auch die dem Halbleiterchip abgewandte
Oberfläche des ersten elektrisch isolierenden Substrats
ganzflächig jeweils eine reflexionsmindernde Schicht, insbesondere
eine dielektrische Schicht, aufweisen. Dadurch werden die optischen Eigenschaften
bezüglich des Lichtübertritts der von dem Halbleiterchip
emittierten Strahlung sowohl an der Grenzfläche zwischen
Lichtaustrittsfläche des Halbleiterchips und erstem elektrisch
isolierenden Substrat, als auch an der Grenzfläche zwischen
erstem elektrisch isolierenden Substrat und umgebenden Medium verbessert,
wodurch sich die Strahlungsauskoppeleffizienz mit Vorteil erhöht.
-
Das
zweite elektrisch isolierende Substrat weist bevorzugt dreidimensionale
elektrisch leitfähige Strukturen, Durchkontaktierungen
und Kontaktstrukturen, auf. Als zweites elektrisch isolierendes Substrat
kommen vorzugsweise keramische Werkstoffe, wie beispielsweise Aluminiumoxid
oder Aluminiumnitrid, zur Anwendung.
-
Zur
Verbesserung der elektrischen Leitfähigkeit der strukturierten,
elektrisch leitfähigen Schicht kann die strukturierte,
elektrisch leitfähige Schicht ein Metall enthalten. Alternativ
kann auf der strukturierten, elektrisch leitfähigen Schicht
zusätzlich eine Metallschicht aufgebracht sein. Dadurch
verbessert sich die elektrische Kontaktierung zwischen elektrisch leitfähiger
Schicht und Halbleiterchip mit Vorteil.
-
Der
Vorderseitenkontakt des Halbleiterchips ist bevorzugt mit der strukturierten,
elektrisch leitfähigen Schicht mechanisch und elektrisch
leitend verbunden. Besonders bevorzugt ist der Vorderseitenkontakt
des Halbleiterchips über eine Lotschicht oder eine Klebeschicht
mit der strukturierten, elektrisch leitfähigen Schicht
verbunden.
-
Die
ersten und zweiten Durchkontaktierungen, die durch das zweite elektrisch
isolierende Substrat führen, die ersten und zweiten Kontaktflächen und
die Kontaktstrukturen enthalten bevorzugt ein Metall. Besonders
bevorzugt enthalten die Durchkontaktierungen, die Kontaktflächen
und die Kontaktstrukturen Cu, Ni, Au, Ag, Pt oder Ti. Diese Materialien
weisen eine besonders gute elektrische Leitfähigkeit auf.
-
Bevorzugt
ist die Kontaktstruktur des zweiten elektrisch isolierenden Substrats
mit dem Rückseitenkontakt des Halbleiterchips mittels einer
Lotschicht oder einer Klebeschicht mechanisch und elektrisch leitend
verbunden.
-
Der
Vorderseitenkontakt des Halbleiterchips, der über die strukturierte,
elektrisch leitfähige Schicht und über die erste
Durchkontaktierung mit der ersten Kontaktfläche elektrisch
leitend verbunden ist, dient zusammen mit dem Rückseitenkontakt
des Halbleiterchips, der über die Kontaktstruktur und über
die zweite Durchkontaktierung mit der zweiten Kontaktfläche
elektrisch leitend verbunden ist, zur elektrischen Kontaktierung
des Halbleiterchips.
-
Der
Halbleiterchip weist bevorzugt eine Höhe zwischen einschließlich
1 μm und einschließlich 50 μm auf.
-
Durch
einen Halbleiterchip, der eine Höhe in dem genannten Bereich
aufweist, kann ein oberflächenmontierbares Bauelement bereitgestellt
werden, das insgesamt eine geringe Höhe aufweist. Das Bauelement
mit einer geringen Höhe weist beispielsweise bezüglich
optischer oder elektrischer Eigenschaften keine Nachteile im Vergleich
zu herkömmlichen Bauelementen auf.
-
Bei
einer weiteren Ausgestaltung ist zwischen dem ersten elektrisch
isolierenden Substrat und dem zweiten elektrisch isolierenden Substrat
ein Füllmaterial eingebracht.
-
Das
Füllmaterial basiert bevorzugt auf Epoxid und/oder Silikon.
Besonders bevorzugt enthält das Füllmaterial zusätzlich
zu Epoxid und/oder Silikon anorganische Partikel, wie beispielsweise
SiO2, BN und/oder AlN.
-
Ein
zwischen den elektrisch isolierenden Substraten eingebrachtes Füllmaterial
erhöht die mechanische Stabilität des Bauelements.
Das Bauelement wird so mit Vorteil gegen Umwelteinflüsse,
wie zum Beispiel Stöße, besser stabilisiert und
geschützt.
-
Bei
einer weiteren Ausgestaltung sind weitere Halbleiterchips zwischen
dem ersten elektrisch isolierenden Substrat und dem zweiten elektrisch
isolierenden Substrat angeordnet. Ferner weist das zweite elektrisch
isolierende Substrat vorzugsweise weitere erste und zweite Durchkontaktierungen,
die durch das zweite elektrisch isolierende Substrat führen,
erste und zweite Kontaktflächen und Kontaktstrukturen auf.
-
Die
strukturierte, elektrisch leitfähige Schicht ist bevorzugt
auf dem ersten elektrisch isolierenden Substrat passend zur Halbleiterchipanordnung
strukturiert. Insbesondere ist vorzugsweise jeweils ein Teilbereich
der strukturierten, elektrisch leitfähigen Schicht mit
jeweils einem Vorderseitenkontakt eines Halbleiterchips elektrisch
leitend verbunden. Ferner ist vorzugsweise jeweils ein weiterer
Teilbereich der strukturierten, elektrisch leitfähigen
Schicht über jeweils eine erste Durchkontaktierung mit
einer ersten Kontaktfläche elektrisch leitend verbunden.
Zur elektrischen Kontaktierung der Halbleiterchips ist weiter jeweils
ein Halbleiterchip mit jeweils einer Kontaktstruktur und jeweils über
eine zweite Durchkontaktierung mit jeweils einer zweiten Kontaktfläche
elektrisch leitend verbunden. Dadurch erfolgt die elektrische Kontaktierung
jedes Halbleiterchips.
-
Bevorzugt
sind die Halbleiterchips jeweils in einem Abstand zwischen einschließlich
50 μm und einschließlich 100 μm angeordnet.
-
Die
Halbleiterchips, die zwischen erstem elektrisch isolierenden Substrat
und zweitem elektrisch isolierenden Substrat angeordnet sind, stellen zusammen
mit dem ersten und zweiten elektrisch isolierenden Substrat einen
Verbund dar. Der Verbund kann bei einer späteren Prozessierung
zu oberflächenmontierbaren Bauelementen vereinzelt werden,
so dass jedes oberflächenmontierbare Bauelement jeweils
mindestens einen Halbleiterchip umfasst. Bei einem Abstand zwischen
den Halbleiterchips zwischen einschließlich 50 μm
und einschließlich 100 μm ist dabei die Gefahr
einer Schädigung eines Halbleiterchips während
des Prozesses des Vereinzelns mit Vorteil gering.
-
Ein
erfindungsgemäßes Verfahren zum Herstellen eines
oberflächenmontierbaren Bauelements umfasst insbesondere
die folgenden Schritte:
- a) Bereitstellen eines
Aufwachssubstrats mit mindestens einem darauf aufgewachsenen Halbleiterchip;
- b) Aufbringen eines Trägersubstrats auf die dem Aufwachssubstrat
abgewandte Oberfläche des Halbleiterchips;
- c) Entfernen des Aufwachssubstrats;
- d) Bereitstellen eines ersten elektrisch isolierenden Substrats;
- e) Aufbringen und Strukturieren einer elektrisch leitfähigen
Schicht auf das erste elektrisch isolierende Substrat;
- f) Verbinden des ersten elektrisch isolierenden Substrats mit
dem Halbleiterchip auf der dem Trägersubstrat abgewandten
Oberfläche, wobei die strukturierte, elektrisch leitfähige
Schicht mit einem Vorderseitenkontakt des Halbleiterchips elektrisch
leitend verbunden wird;
- g) Entfernen des Trägersubstrats;
- h) Aufbringen eines zweiten elektrisch isolierenden Substrats
auf eine dem ersten elektrisch isolierenden Substrat abgewandte
Oberfläche des Halbleiterchips, wobei das zweite elektrisch
isolierende Substrat auf der dem Halbleiterchip abgewandten Oberfläche
mindestens eine erste und eine zweite Kontaktfläche aufweist,
die erste Kontaktfläche über eine erste Durchkontaktierung,
die durch das zweite elektrisch isolierende Substrat führt,
mit der strukturierten elektrisch leitfähigen Schicht elektrisch
leitend verbunden wird, die zweite Kontaktfläche über
eine zweite Durchkontaktierung, die durch das zweite elektrisch
isolierende Substrat führt, mit einer Kontaktstruktur,
die auf der dem Halbleiterchip zugewandten Oberfläche des
zweiten elektrisch isolierenden Substrats angeordnet ist, elektrisch
leitend verbunden wird, und ein Rückseitenkontakt des Halbleiterchips elektrisch
leitend mit der Kontaktstruktur verbunden wird.
-
Vorteilhafte
Ausgestaltungen des Verfahrens ergeben sich analog zu den vorteilhaften
Ausgestaltungen des Bauelements und umgekehrt.
-
Die
elektrische Kontaktierung des Halbleiterchips erfolgt somit durch
erste und zweite Durchkontaktierungen, die jeweils durch das zweite
elektrisch isolierende Substrat geführt werden.
-
Durch
die elektrische Kontaktierung des Halbleiterchips minimiert sich
mit Vorteil die Höhe des oberflächenmontierbaren
Bauelements. Mit Vorteil können so beispielsweise optische
Elemente, die in Abstrahlrichtung auf das Bauelement angebracht werden
können, chipnah an die Lichtaustrittsfläche des
Halbleiterchips herangebracht werden, da der Abstand zwischen Lichtaustrittsfläche
des Halbleiterchips und vorgesehenen optischen Elementen nicht mehr
durch die elektrische Kontaktierung des Halbleiterchips bestimmt
ist.
-
Gleichzeitig
reduziert sich die Grundfläche des oberflächenmontierbaren
Bauelements vergleichsweise zu herkömmlichen Bauelementen,
da kein Bonddraht oder planare Leitstrukturen elektrisch isoliert
in das Bauelement integriert werden müssen.
-
Bevorzugt
sind die strukturierte, elektrisch leitfähige Schicht und
das erste elektrisch isolierende Substrat für die von dem
Halbleiterchip emittierte Strahlung transparent. Die Lichtauskopplung
der von dem Halbleiterchip emittierten Strahlung erfolgt demnach
durch die strukturierte, elektrisch leitfähige Schicht
und durch das erste elektrisch isolierende Substrat.
-
Die
strukturierte, elektrisch leitfähige Schicht wird bevorzugt
so zur Halbleiterchipgeometrie strukturiert, dass lediglich der
Vorderseitenkontakt des Halbleiterchips in direkter Verbindung mit
der strukturierten, elektrisch leitfähigen Schicht steht.
-
Bei
einer bevorzugten Ausgestaltung wird vor Verbinden des ersten elektrisch
isolierenden Substrats mit dem Halbleiterchip eine Metallschicht auf
die strukturierte, elektrisch leitfähige Schicht aufgebracht.
Die Metallschicht dient zur Verbesserung der elektrischen Leitfähigkeit
zwischen strukturierter, elektrisch leitfähiger Schicht
und Vorderseitenkontakt des Halbleiterchips.
-
Bei
einer weiteren Ausgestaltung wird vor Aufbringen und Strukturieren
der elektrisch leitfähigen Schicht eine reflexionsmindernde
Schicht auf das erste elektrisch isolierende Substrat aufgebracht. Dadurch
verbessert sich die Lichtauskoppeleffizienz der von dem Halbleiterchip
emittierten Strahlung aus dem Bauelement mit Vorteil.
-
Die
reflexionsmindernde Schicht wird dabei bevorzugt so strukturiert,
dass die Bereiche, auf die die strukturierte, elektrisch leitfähige
Schicht aufgebracht wird, ausgespart werden.
-
Alternativ
kann die reflexionsmindernde Schicht nach Aufbringen des zweiten
elektrisch isolierenden Substrats zwischen erstem elektrisch isolierenden
Substrat und zweitem elektrisch isolierenden Substrat eingebracht
werden, wobei dabei das Einbringen der reflexionsmindernden Schicht
mittels Kapillarwirkung erfolgt. Die reflexionsmindernde Schicht
wird dabei in flüssigem Zustand eingebracht und anschließend
ausgehärtet. In diesem Fall ist die reflexionsmindernde
Schicht beispielsweise ein für die von dem Halbleiterchip
emittierte Strahlung transparenter Lack und/oder Kleber, der bevorzugt
Nanopartikel enthält.
-
Die
reflexionsmindernde Schicht ist bevorzugt eine dielektrische Schicht.
-
Bevorzugt
wird die strukturierte, elektrisch leitfähige Schicht mittels
einer Lotschicht oder einer Klebeschicht mit dem Vorderseitenkontakt
des Halbleiterchips mechanisch und elektrisch leitend verbunden.
Um die elektrische Kontaktierung des Halbleiterchips nicht zu behindern,
ist die Lotschicht oder die Klebeschicht bevorzugt elektrisch leitend.
-
Bevorzugt
wird die Kontaktstruktur des zweiten elektrisch isolierenden Substrats
mit dem Rückseitenkontakt des Halbleiterchips mittels einer
Lotschicht oder einer Klebeschicht elektrisch leitend verbunden.
Die elektrische Kontaktierung des Halbleiterchips erfolgt somit
einerseits über den Vorderseitenkontakt, über
die strukturierte, elektrisch leitfähige Schicht und über
die erste Durchkontaktierung zu der ersten Kontaktfläche
und andererseits über den Rückseitenkontakt des
Halbleiterchips, über die Kontaktstruktur und über
die zweite Durchkontaktierung zu der zweiten Kontaktfläche.
-
Bei
einer weiteren Ausgestaltung wird zwischen dem ersten elektrisch
isolierenden Substrat und dem zweiten elektrisch isolierenden Substrat
ein Füllmaterial eingebracht. Das Füllmaterial
erhöht mit Vorteil die mechanische Stabilität
des Bauelements, wodurch sich die Lebensdauer des Bauelements vorteilhaft
erhöht.
-
Bei
einer vorteilhaften Ausgestaltung werden vor Aufbringen des Trägersubstrats
auf der dem Aufwachssubstrat abgewandten Oberfläche des
Halbleiterchips weitere Halbleiterchips auf dem Aufwachssubstrat
bereitgestellt. Beispielsweise wird auf das Aufwachssubstrat eine
Halbleiterschichtenfolge epitaktisch aufgewachsen, wobei anschließend
beispielsweise mittels Mesa-Ätzen der Halbleiterschichtenfolge
einzelne Halbleiterchips hergestellt werden.
-
Bevorzugt
werden auf oder durch das zweite elektrisch isolierende Substrat
weitere erste und zweite Kontaktflächen, erste und zweite
Durchkontaktierungen, und Kontaktstrukturen angeordnet.
-
Im
weiteren Verfahren wird bevorzugt jeweils ein Teilbereich der elektrisch
leitfähigen Schicht elektrisch leitend mit jeweils einem
Vorderseitenkontakt eines Halbleiterchips verbunden, jeweils eine
erste Durchkontaktierung mit jeweils einem weiteren Teilbereich
der elektrisch leitfähigen Schicht elektrisch leitend verbunden
und jeweils ein Halbleiterchip mit jeweils einer Kontaktstruktur
elektrisch leitend verbunden. Dadurch wird die elektrische Kontaktierung der
einzelnen Halbleiterchips bereitgestellt.
-
Auf
diese Weise kann ein Halbleiterchip-Array, insbesondere ein Verbund,
der unter anderem mehrere Halbleiterchips, das erste elektrisch
isolierende Substrat und das zweite elektrisch isolierende Substrat
aufweist, hergestellt werden, wobei die Halbleiterchips zwischen
dem ersten elektrisch isolierenden Substrat und dem zweiten elektrisch
isolierenden Substrat angeordnet werden. Die Herstellung von oberflächenmontierbaren
Bauelementen in Großserie ist somit mit Vorteil möglich.
-
Bevorzugt
wird der Verbund anschließend, beispielsweise mittels Schnitten,
zu oberflächenmontierbaren Bauelementen vereinzelt. Nach
dem Vereinzeln liegen demnach oberflächenmontierbare Bauelemente
individuell vor, wobei jedes oberflächenmontierbare Bauelement
bevorzugt genau einen Halbleiterchip aufweist.
-
Die
individuellen oberflächenmontierbaren Bauelemente können
nach der Vereinzelung elektrisch und optisch geprüft werden.
Alternativ kann der gesamte Verbund vor Vereinzelung elektrisch
und optisch geprüft und anschließend separiert
werden. Nach der Vereinzelung können die oberflächenmontierbaren
Bauelemente vorzugsweise für die Montage auf beispielsweise
einer Leiterplatte konfektioniert werden.
-
Weitere
Merkmale, Vorteile, bevorzugte Ausgestaltungen und Zweckmäßigkeiten
des oberflächenmontierbaren Bauelements und des Verfahrens zu
dessen Herstellung ergeben sich aus den im Folgenden in Verbindung
mit den 1 bis 8 erläuterten
Ausführungsbeispielen. Es zeigen:
-
1 eine
schematische Darstellung eines Verfahrensschrittes zur Herstellung
eines erfindungsgemäßen Bauelements,
-
2 jeweils eine schematische Darstellung eines
zweiten Verfahrensschrittes zur Herstellung eines erfindungsgemäßen
Bauelements,
-
3 eine
schematische Darstellung eines dritten Verfahrensschrittes zur Herstellung
eines erfindungsgemäßen Bauelements,
-
4 eine
schematische Darstellung eines vierten Verfahrensschrittes zur Herstellung
eines erfindungsgemäßen Bauelements,
-
5 eine
schematische Darstellung eines fünften Verfahrensschrittes
zur Herstellung eines erfindungsgemäßen Bauelements,
-
6 eine
schematische Darstellung eines sechsten Verfahrensschrittes zur
Herstellung eines erfindungsgemäßen Bauelements,
-
7 eine
schematische Darstellung eines siebten Verfahrensschrittes zur Herstellung
eines erfindungsgemäßen Bauelements, und
-
8 einen
schematischen Querschnitt eines Ausführungsbeispiels eines
erfindungsgemäßen Bauelements.
-
Gleiche
oder gleich wirkende Bestandteile sind jeweils mit den gleichen
Bezugszeichen versehen. Die dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander
sind nicht als maßstabsgerecht anzusehen.
-
In
den 1 bis 7 ist jeweils ein Verfahrensschritt
zur Herstellung eines oberflächenmontierbaren Bauelements
dargestellt.
-
1 stellt
einen ersten Verfahrensschritt zur Herstellung eines oberflächenmontierbaren
Bauelements dar. Auf einem Trägersubstrat 8 sind
mehrere Halbleiterchips 2 angeordnet. Das Trägersubstrat 8 ist
lediglich ein temporärer Träger, der aus einem
harten Material bestehen kann. Dabei kann das Material des Trägersubstrats 8 von
einem Aufwachssubstrat für die Halbleiterchips 2 verschieden
sein. Der Trägerkörper 8 unterliegt somit
mit Vorteil nicht den vergleichsweise hohen Anforderungen, die ein Aufwachssubstrat,
etwa hinsichtlich der Kristallstruktur, erfüllen muss.
Für die Auswahl des Materials des Trägersubstrats 8 stehen
daher mehr Materialien zur Verfügung als für die
Auswahl des Aufwachssubstrats.
-
Die
Halbleiterchips 2 sind beispielsweise LEDs. Bevorzugt sind
die Halbleiterchips 2 Dünnfilm-LEDs. Bei einer
Dünnfilm-LED ist das Herstellungssubstrat, auf dem der
Schichtstapel für die Halbleiterchips 2 hergestellt,
insbesondere abgeschieden wurde, bereichsweise oder vollständig
entfernt.
-
Ein
Grundprinzip einer Dünnfilm-LED ist beispielsweise in I.
Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174
bis 2176, beschrieben, deren Offenbarungsgehalt insofern
hiermit durch Rückbezug aufgenommen wird.
-
Die
Halbleiterchips 2 basieren bevorzugt auf einem Nitrid-,
einem Phosphit- oder einem Arsenid-Verbindungshalbleiter. "Auf Nitrid-,
Phosphit- oder Arsenid-Verbindungshalbleitern basierend" bedeutet
im vorliegenden Zusammenhang, dass die aktive Epitaxieschichtenfolge
oder zumindest eine Schicht davon ein III/V-Verbindungshalbleitermaterial mir
der Zusammensetzung AlnGamIn1-n-mN, AlnGamIn1-n-mP oder AlnGamIn1-n-mAs
umfasst, wobei 0 ≤ n, m ≤ 1 und n + m ≤ 1.
Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen
oder mehrere Dotierstoffe sowie zusätzliche Bestandteile
aufweisen, die die charakteristischen physikalischen Eigenschaften
des AlnGamIn1-n-mN-, AlnGamIn1-n-mP- oder AlnGamIn1-n-mAs-Materials
im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet
obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters
(Al, Ga, In, N, P, As), auch wenn diese teilweise durch geeignete
Mengen weiterer Stoffe ersetzt sein können.
-
Die
Halbleiterchips 2 weisen jeweils eine zur Erzeugung von
elektromagnetischer Strahlung geeignete aktive Schicht auf. Die
aktive Schicht der Halbleiterchips 2 weist jeweils einen
pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur
(SQW) oder eine Mehrfachquantentopfstruktur (MQW) zur Strahlungserzeugung
auf. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung
hinsichtlich der Dimensionalität der Quantisierung. Sie
umfasst somit unter anderem Quantentröge, Quantendrähte
und Quantenpunkte und jede Kombination dieser Strukturen.
-
Die
Halbleiterchips 2 weisen jeweils einen Vorderseitenkontakt 3b und
einen Rückseitenkontakt 3a auf. Der Vorderseitenkontakt 3b ist
auf der dem Rückseitenkontakt 3a gegenüberliegenden
Oberfläche des Halbleiterchips 2 angeordnet.
-
Der
Vorderseitenkontakt 3b und der Rückseitenkontakt 3a dienen
zur elektrischen Kontaktierung des Halbleiterchips 2. Der
Vorderseitenkontakt 3b ist beispielsweise ein Bondpad.
Bevorzugt ist der Vorderseitenkontakt 3b an einem Randbereich
des Halbleiterchips 2 angeordnet. Der Vorderseitenkontakt 3b grenzt
demnach bevorzugt an eine der Seitenflächen des Halbleiterchips 2 an
und ist folglich nicht mittig auf der Oberfläche des Halbleiterchips 2 angeordnet.
-
In
den 2A bis 2D sind
jeweils verschiedene Ausführungsformen eines weiteren Verfahrensschrittes
zur Herstellung eines oberflächenmontierbaren Bauelements
dargestellt.
-
In 2A ist
ein erstes elektrisch isolierendes Substrat 1 dargestellt,
auf dem eine strukturierte, elektrisch leitfähige Schicht 4 angeordnet
ist. Das erste elektrisch isolierende Substrat 1 und die
strukturierte, elektrisch leitfähige Schicht 4 sind
bevorzugt für die von dem Halbleiterchip 2 emittierte
Strahlung transparent. Bevorzugt ist das erste elektrisch isolierende
Substrat ein Glassubstrat. Die strukturierte, elektrisch leitfähige
Schicht 4 enthält bevorzugt ein transparentes
leitfähiges Oxid, insbesondere ITO. Zur Verbesserung der
elektrischen Leitfähigkeit der strukturierten, elektrisch
leitfähigen Schicht 4 kann diese ein Metall oder
eine Metalllegierung enthalten.
-
Die
elektrisch leitfähige Schicht 4 ist passend zur
Anordnung der Vorderseitenkontakte der Halbleiterchips strukturiert.
Das bedeutet, dass die elektrisch leitfähige Schicht 4 bevorzugt
so strukturiert ist, dass jeweils ein Vorderseitenkontakt eines
Halbleiterchips in einem späteren Verfahrensschritt mit
jeweils einem Teilbereich der strukturierten, elektrisch leitfähigen
Schicht 4 elektrisch leitend verbunden werden kann.
-
In 2B ist
eine weitere Ausführungsform eines elektrisch isolierenden
Substrats 1 dargestellt. Im Unterschied zu dem in 2A dargestellten
elektrisch isolierenden Substrat 1 ist zusätzlich
auf der strukturierten, elektrisch leitfähigen Schicht 4 eine Metallschicht 5 aufgebracht.
Die Metallschicht 5 dient zur Verbesserung der elektrischen
Kontaktierung zwischen dem Vorderseitenkontakt des Halbleiterchips
und strukturierten, elektrisch leitfähigen Schicht 4.
-
2C gibt
eine weitere Ausführungsform eines elektrisch isolierenden
Substrats 1 an. Im Unterschied zu der Ausführungsform
aus 2A ist auf der Oberfläche des elektrisch
isolierenden Substrats 1, auf der die strukturierte, elektrisch
leitfähige Schicht 4 vorgesehen ist, eine reflexionsmindernde Schicht 6 angeordnet.
Auf der reflexionsmindernden Schicht 6 ist die strukturierte,
elektrisch leitfähige Schicht 4 angeordnet. Ferner
ist auf der der strukturierten, elektrisch leitfähigen
Schicht 4 gegenüberliegenden Oberfläche
eine weitere reflexionsmindernde Schicht 6 angeordnet.
Bevorzugt bestehen die reflexionsmindernden Schichten 6 jeweils
aus dielektrischen Schichten.
-
Das
Ausführungsbeispiel eines elektrisch isolierenden Substrats 1 aus 2D unterscheidet sich
von dem Ausführungsbeispiel aus 2C dadurch,
dass lediglich zwischen den Teilbereichen der strukturierten, elektrisch
leitfähigen Schicht 4 eine reflexionsmindernde
Schicht 6 angeordnet ist. Die reflexionsmindernde Schicht 6 ist
in diesem Beispiel demnach strukturiert ausgebildet.
-
Durch
die reflexionsmindernde Schicht 6 aus den Ausführungsbeispielen
der 2c, 2D erhöht sich mit
Vorteil die Effizienz der Lichtauskopplung des Halbleiterchips 2.
An der Grenzfläche des Halbleiterchips 2, insbesondere
an der für den Strahlungsaustritt der von dem Halbleiterchip 2 emittierten Strahlung
vorgesehenen Oberfläche, erfolgt ein Sprung des Brechungsindex
von dem Material des Halbleiterchips 2 einerseits zu dem
umgebenden Material andererseits. Abhängig vom Brechungsindexunterschied
zwischen dem Material des Halbleiterchips 2 und dem umgebenden
Material kann es zu einer Totalreflexion der von dem Halbleiterchip 2 emittierten
Strahlung kommen, wodurch der Lichtstrahl nicht zur Lichtabstrahlung
beitragen kann. Dadurch, dass auf dem ersten elektrisch isolierenden
Substrat 1 eine reflexionsmindernde Schicht 6 angeordnet
ist, die bevorzugt an eine der Grenzflächen des Halbleiterchips 2 angrenzt,
kann der Brechungsindexunterschied zwischen dem Material des Halbleiterchips 2 und
dem umgebenden Material reduziert sein, wodurch sich mit Vorteil
insbesondere der Lichtübertritt der Strahlung an der Grenzfläche
zwischen Halbleiterchip 2 und umgebenden Material, insbesondere an
der Grenzfläche zwischen Halbleiterchip 2 und
reflexionsmindernder Schicht 6, verbessert.
-
3 stellt
einen weiteren Verfahrensschritt zur Herstellung eines oberflächenmontierbaren
Bauelements dar. Das in 1 dargestellte Bauteil, das ein
Trägersubstrat 8 und darauf angeordnete Halbleiterchips 2 mit
jeweils einem Rückseitenkontakt 3a und einem Vorderseitenkontakt 3b aufweist,
wird mit dem in 2B dargestellten Bauteil, das
ein elektrisch isolierendes Substrat 1 mit darauf angeordneter
strukturierter, elektrisch leitfähiger Schicht 4 und Metallschicht 5 aufweist,
verbunden.
-
Dabei
wird das Bauteil aus 2B so auf das Bauteil aus 1 aufgesetzt,
dass jeweils der im Randbereich der Oberfläche des Halbleiterchips 2 angeordnete
Vorderseitenkontakt 3b mechanisch und elektrisch leitend
mit der Metallschicht 5 verbunden wird. Die Halbleiterchips 2 und
die strukturierte, elektrisch leitfähige Schicht 4 mit
darauf angeordneter Metallschicht 5 sind demnach zwischen
dem Trägersubstrat 8 und dem ersten elektrisch
isolierenden Substrat 1 angeordnet.
-
Der
Vorderseitenkontakt 3b des Halbleiterchips 2 ist
mittels einer Lotschicht oder einer Klebeschicht mit der Metallschicht 5 elektrisch
leitend verbunden (nicht dargestellt). Durch die Lotschicht oder die
Klebeschicht, die den Vorderseitenkontakt 3b mit der Metallschicht 5 verbindet,
entsteht ferner die mechanische Verbindung zwischen Halbleiterchip
und erstem elektrisch isolierenden Substrat.
-
In 4 ist
ein weiterer Verfahrensschritt zur Herstellung eines oberflächenmontierbaren
Bauelements dargestellt. Das Trägersubstrat ist dabei von den
Halbleiterchips 2 abgelöst worden. Die Halbleiterchips 2 werden
nun lediglich durch das erste elektrisch isolierende Substrat 1 stabilisiert.
-
In 5 ist
ein weiteres Bauteil, das zur Herstellung eines oberflächenmontierbaren
Bauelements benötigt wird, dargestellt. Durch ein zweites elektrisch
isolierendes Substrat 9 führen dreidimensionale
elektrisch leitfähige Strukturen, insbesondere erste und
zweite Durchkontaktierungen 13a, 13c.
-
Auf
einer der Oberflächen des zweiten elektrisch isolierenden
Substrats 9 sind eine erste und eine zweite Kontaktfläche 10a, 10b angeordnet.
Jeweils eine erste Durchkontaktierung 13a ist mit einer ersten
Kontaktfläche 10a und jeweils eine zweite Durchkontaktierung 13c ist
mit einer zweiten Kontaktfläche 10b verbunden.
Auf der den ersten und zweiten Kontaktflächen 10a, 10b abgewandten Oberfläche
des zweiten isolierenden Substrats 9 sind Kontaktstrukturen 13b angeordnet.
Jeweils eine zweite Durchkontaktierung 13c ist mit einer
Kontaktstruktur 13b verbunden.
-
Als
Material für das zweite elektrisch isolierende Substrat 9 finden
keramische Werkstoffe Verwendung, wie beispielsweise Aluminiumoxid
oder Aluminiumnitrid. Die Durchkontaktierungen 13a, 13c, Kontaktflächen 10a, 10b und
Kontaktstrukturen 13b weisen Metalle oder Metalllegierungen,
wie beispielsweise Cu, Ni, Au, Ag, Pt oder Ti, auf.
-
Die
Kontaktstrukturen 13b sind so auf dem zweiten elektrisch
isolierenden Substrat 9 angeordnet, dass jeweils ein Rückseitenkontakt
eines Halbleiterchips mit jeweils einer Kontaktstruktur 13b verbunden
werden kann. Die ersten Durchkontaktierungen 13a sind jeweils
so angeordnet, dass jeweils eine erste Durchkontaktierung 13a mit
jeweils einem Teilbereich der strukturierten, elektrisch leitfähigen Schicht
elektrisch leitend verbunden werden kann.
-
In 6 ist
ein weiterer Verfahrensschritt zur Herstellung eines oberflächenmontierbaren
Bauelements dargestellt. Das Bauteil aus 5, das das zweite
elektrisch isolierende Trägersubstrat 9 mit ersten
und zweiten Durchkontaktierungen 13a, 13c und Kontaktstrukturen 13b aufweist,
ist mit dem Bauteil aus 4 zusammengesetzt. Dabei werden
die Bauteile aus den 4 und 5 so miteinander
verbunden, dass jeweils ein Rückseitenkontakt 3a eines Halbleiterchips 2 mit
jeweils einer Kontaktstruktur 13b verbunden wird. Ferner
wird jeweils eine erste Durchkontaktierung 13a elektrisch
mit jeweils einem Teilbereich der strukturierten, elektrisch leitfähigen Schicht 4 mit
darauf angeordneter Metallschicht 5 verbunden. Die Halbleiterchips 2 und
die strukturierte, elektrisch leitfähige Schicht 4 sind
demnach zwischen dem ersten elektrisch isolierenden Substrat 1 und
dem zweiten elektrisch isolierenden Substrat 9 angeordnet.
-
Die
mechanische und die elektrische Verbindung zwischen Rückseitenkontakt 3a und
Kontaktstruktur 13b der Halbleiterchips 2 erfolgt
dabei jeweils durch eine Lotschicht oder eine Klebeschicht.
-
Bei
einem weiteren in 7 dargestellten Verfahrensschritt
wird zwischen dem ersten elektrisch isolierenden Substrat 1 und
dem zweiten elektrisch isolierenden Substrat 9 ein Füllmaterial 11 eingebracht.
Das Füllmaterial 11 basiert bevorzugt auf Epoxid
und/oder Silikon. Besonders bevorzugt enthält das Füllmaterial 11 zusätzlich
zu Epoxid und/oder Silikon anorganische Partikel, wie beispielsweise
SiO2, BN und/oder AlN.
-
Das
Füllmaterial 11 stellt eine mechanische Verbindung
zwischen dem ersten elektrisch isolierenden Substrat 1 und
dem zweiten elektrisch isolierenden Substrat 9 dar. Das
Füllelement 11 dient demnach zur mechanischen
Stabilität des Bauelements. Das Bauelement wird so mit
Vorteil gegen Umwelteinflüsse, wie zum Beispiel Stöße,
besser stabilisiert und geschützt.
-
Das
in 7 dargestellte Bauelement stellt einen Verbund
aus unter anderem Halbleiterchips 2, erstem elektrisch
isolierenden Substrat 1 und zweitem elektrisch isolierenden
Substrat 9 dar.
-
In 8 sind
individuelle oberflächenmontierbare Bauelemente dargestellt.
Die individuellen oberflächenmontierbaren Bauelemente entstehen durch
Vereinzeln des Verbunds aus 7. Die Vereinzelung
erfolgt vorzugsweise durch Schnitte 12. Bevorzugt weisen
demnach sowohl das Material des ersten elektrisch isolierenden Substrats 1 als
auch des zweiten elektrisch isolierenden Substrats 9 und des
Füllmaterials 11 eine gute Sägbarkeit
auf.
-
Die
in 8 separierten oberflächenmontierbaren
Bauelemente können nachfolgend elektrisch und optisch geprüft
werden und für die Montage auf beispielsweise einer Leiterplatte
konfektioniert werden. Alternativ kann der gesamte in 7 dargestellte
Verbund elektrisch und optisch geprüft werden, bevor eine
Vereinzelung zu separaten oberflächenmontierbaren Bauelementen
stattfindet.
-
Ein
wie in 8 dargestelltes separiertes oberflächenmontierbares
Bauelement weist den Vorteil auf, dass durch die elektrische Kontaktierung
des Halbleiterchips 2 keine Drahtkontaktierung erforderlich
ist. Demnach können bei einem in 8 dargestellten
Bauelement beispielsweise vorgesehene optische Komponenten chipnah
an das Bauelement, insbesondere an den Halbleiterchip 2,
angeordnet werden, ohne dabei die elektrische Kontaktierung zu schädigen,
wie es beispielsweise bei Drahtkontaktierungen nachteilig möglich
wäre. Alternativ kann das erste elektrisch isolierende
Substrat 1 eine optische Funktion, beispielsweise eine
diffraktive oder refraktive Funktion, erfüllen. Dazu ist
das erste elektrisch isolierende Substrat 1 bevorzugt als
optisches Element geformt. Dadurch minimiert sich mit Vorteil die Höhe
des Bauelements.
-
Ein
weiterer Vorteil der in 8 dargestellten elektrischen
Kontaktierung des Halbleiterchips 2 ist, dass die Grundfläche
des individuellen oberflächenmontierbaren Bauelements im
Vergleich zu herkömmlichen Bauelementen reduziert ist.
Bei dem in 8 dargestellten Bauelement ist
keine Gehäusefläche erforderlich, um einen möglichen
Bonddraht oder planare Leitstrukturen elektrisch isoliert in dem Bauelement
zu integrieren. Die elektrische Kontaktierung erfolgt in 8 durch
Durchkontaktierungen 13a, 13c, die durch das zweite
elektrisch isolierende Substrat 9 führen.
-
Die
Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele
auf diese beschränkt, sondern umfasst jedes neue Merkmal
sowie jede Kombination von Merkmalen, was insbesondere jede Kombination
von Merkmalen in den Patentansprüchen beinhaltet, auch
wenn dieses Merkmal oder diese Kombination selbst nicht explizit
in den Patentansprüchen oder Ausführungsbeispielen
angegeben ist.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - DE 10353679
A1 [0003]
- - DE 102006019373 A1 [0005]
-
Zitierte Nicht-Patentliteratur
-
- - I. Schnitzer
et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174 bis 2176 [0081]