DE102007055104A1 - Circuit arrangement for balancing a resistance circuit - Google Patents

Circuit arrangement for balancing a resistance circuit Download PDF

Info

Publication number
DE102007055104A1
DE102007055104A1 DE102007055104A DE102007055104A DE102007055104A1 DE 102007055104 A1 DE102007055104 A1 DE 102007055104A1 DE 102007055104 A DE102007055104 A DE 102007055104A DE 102007055104 A DE102007055104 A DE 102007055104A DE 102007055104 A1 DE102007055104 A1 DE 102007055104A1
Authority
DE
Germany
Prior art keywords
effect transistor
resistor
circuit
field effect
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007055104A
Other languages
German (de)
Inventor
Reiner Franke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Duisburg GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Duisburg GmbH filed Critical Atmel Duisburg GmbH
Priority to DE102007055104A priority Critical patent/DE102007055104A1/en
Priority to US12/272,240 priority patent/US7888952B2/en
Publication of DE102007055104A1 publication Critical patent/DE102007055104A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G01R17/06—Automatic balancing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/10—AC or DC measuring bridges

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (200) zum Abgleich einer Widerstandsschaltung (100), die einen Feldeffekttransistor (M1) als steuerbaren Widerstand aufweist und eine Ansteuerschaltung (AMP), über die der Feldeffekttransistor (M1) mit einer Gate-Source-Spannung so ansteuerbar ist, dass ein Widerstand zwischen einer Drainelektrode (D) und einer Sourceelektrode (S) des Feldeffekttransistors (M1) in einem vorgebbaren Verhältnis steht zu einem Referenzwiderstand (R). Die erfindungsgemäße Schaltungsanordnung (200) ist dadurch gekennzeichnet, dass in einer Abgleichbetriebsart ein Referenzstrom (I1, I2) durch die Drain-Source-Strecke des Feldeffekttransistors (M1) und durch den Referenzwiderstand (R) einstellbar ist, der abhängig ist von einer Differenzspannung (dU) zwischen einem von dem Referenzstrom (I1) verursachten Spannungsabfall an dem Referenzwiderstand (R) und einem von l an der Drain-Source-Strecke des Feldeffekttransistors (M1).The invention relates to a circuit arrangement (200) for adjusting a resistance circuit (100) having a field effect transistor (M1) as a controllable resistor and a drive circuit (AMP), via which the field effect transistor (M1) with a gate-source voltage is so controlled in that a resistance between a drain electrode (D) and a source electrode (S) of the field-effect transistor (M1) is in a predeterminable relationship to a reference resistance (R). The circuit arrangement (200) according to the invention is characterized in that, in a calibration mode, a reference current (I1, I2) can be set by the drain-source path of the field-effect transistor (M1) and by the reference resistor (R), which is dependent on a differential voltage ( dU) between one of the reference current (I1) caused voltage drop across the reference resistor (R) and one of l at the drain-source path of the field effect transistor (M1).

Description

Die Erfindung betrifft eine Schaltungsanordnung.The The invention relates to a circuit arrangement.

Eine Schaltungsanordnung ist beispielsweise in der in 1 abgebildeten Brückenkonfiguration ausgebildet. Schaltungsanordnungen dieses Typs bewirken eine Einregelung der Gate-Source-Spannung des Feldeffekttransistors M derart, dass sich über der Drain-Source-Strecke derselbe Spannungsabfall ergibt wie über dem Referenzwiderstand R.A circuit arrangement is for example in the in 1 formed bridge configuration. Circuit arrangements of this type bring about a regulation of the gate-source voltage of the field-effect transistor M such that the same voltage drop occurs across the drain-source path as over the reference resistor R.

Abgleichschaltungen des in 1 abgebildeten Typs werden in einem verhältnismäßig kleinen Arbeitspunkt betrieben, d. h. bei geringen Drain-Source-Spannungsabfällen, wie sie auch bei einem Normalbetrieb des MOS-Widerstands außerhalb des Abgleichs, beispielsweise bei der Anwendung als steuerbarer Widerstand in einem Digital-Analog-Konverter, auftreten.Matching circuits of in 1 of the type shown are operated at a relatively low operating point, ie at low drain-source voltage drops, as they occur during normal operation of the MOS resistor out of balance, for example when used as a controllable resistor in a digital-to-analog converter.

Eine Möglichkeit, den vorstehend genannten Abgleichfehler zu verringern, besteht darin, einen verhältnismäßig großen Arbeitspunkt zu wählen, d. h. größere Drain-Source-Spannungsabfälle während des Abgleichs, so dass der relative Anteil der den Abgleichfehler verursachenden Offsetspannung geringer wird. Dadurch wird der Abgleich genauer.A Possibility, to reduce the aforementioned mismatch error is to a relatively large operating point to choose, d. H. larger drain-source voltage drops during the Balancing, so that the relative proportion of the adjustment error causing Offset voltage is lower. This makes the adjustment more accurate.

Das Verhältnis des Widerstandswerts des MOS-Widerstands zu dem Referenzwiderstand hängt von dem für die Herstellung des MOS-Widerstands gewählten Herstellungsprozess, von der Temperatur und von weiteren Parametern ab, weswegen das Abgleichergebnis nicht ohne weiteres auf den für den Normalbetrieb verwendeten kleinen Arbeitspunkt übertragen werden kann.The relationship the resistance of the MOS resistor to the reference resistor depends on for the fabrication of the MOS resistance selected manufacturing process, from the temperature and other parameters, which is why Adjustment result does not readily match that used for normal operation transfer small operating point can be.

Dementsprechend ist es Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung anzugeben, die möglichst präzise abgleichbar ist.Accordingly It is an object of the present invention, a circuit arrangement specify the possible precise is adjustable.

Diese Aufgabe wird durch die Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind in den abhängigen Ansprüchen und in der Beschreibung enthalten. Demzufolge ist in einer Abgleichbetriebsart ein Referenzstrom durch die Drain-Source-Strecke des Feldeffekttransistors und durch den Referenzwiderstand einstellbar ist, der abhängig ist von einer Differenzspannung zwischen einem von dem Referenzstrom verursachten Spannungsabfall an dem Referenzwiderstand und einem von dem Referenzstrom verursachten Spannungsabfall an der Drain-Source-Strecke des Feldeffekttransistors.These The object is achieved by the circuit arrangement with the characteristics of Patent claim 1 solved. Advantageous developments are in the dependent claims and included in the description. As a result, in a calibration mode, a Reference current through the drain-source path of the field effect transistor and adjustable by the reference resistance that is dependent from a difference voltage between one of the reference current caused a voltage drop across the reference resistor and a caused by the reference current voltage drop at the drain-source path of the field effect transistor.

Im Gegensatz zu Abgleichschaltungen gemäß der 1, die einen konstanten Referenzstrom durch den Referenzwiderstand und auch durch die Drain-Source-Strecke des Feldeffekttransistors vorsehen, ermöglicht die vorliegende Erfindung die Verwendung eines nichtkonstanten, in besonderer Weise gewählten Referenzstroms für den Abgleich. Dieser nichtkonstante besondere Referenzstrom wird erfindungsgemäß sowohl dem Referenzwiderstand als auch dem abzugleichenden MOS-Widerstand eingeprägt, während der Strom durch den Referenzwiderstand gemäß 1 stets konstant gewählt ist.In contrast to matching circuits according to the 1 , which provide a constant reference current through the reference resistor and also through the drain-source path of the field-effect transistor, the present invention allows the use of a non-constant, especially selected reference current for the adjustment. This non-constant special reference current according to the invention is impressed on both the reference resistor and the matching MOS resistor, while the current through the reference resistor according to 1 always constant.

Der erfindungsgemäße Referenzstrom durch beide Schaltungszweige weist eine Abhängigkeit auf von dem Regelsignal des Abgleichprozesses, d. h. der Differenzspannung des Brückenverstärkers AMP, das seinerseits technologieabhängig ist wie die Betriebsparameter des MOS-Widerstands. Dies führt vorteilhaft dazu, dass der MOS-Widerstand bei der erfindungsgemäßen Wahl des Referenzstroms stets derart abgeglichen wird, dass sich ein technologieunabhängiger Abgleich ergibt.Of the Reference current according to the invention through both circuit branches has a dependence on the control signal the reconciliation process, d. H. the differential voltage of the bridge amplifier AMP, the in turn technology-dependent is like the operating parameters of the MOS resistor. This leads to advantage to that the MOS resistor in the inventive choice the reference current is always adjusted so that a technology independent Match results.

Die erfindungsgemäße Wahl des Referenzstroms ermöglicht also die Einstellung eines solchen Arbeitspunkts des MOS-Widerstands, der zu einem technologieunabhängigen Verhältnis des Widerstandswerts des MOS-Widerstands zu dem Referenzwiderstand führt.The inventive choice of the reference current allows ie the setting of such a working point of the MOS resistance, the to a technology independent relationship of the Resistance value of the MOS resistor leads to the reference resistor.

Bei einer besonders vorteilhaften Ausführungsform der Erfindung ist eine steuerbare Stromquelle wie z. B. ein Feldeffekttransistor vorgesehen, die in einem Abgleichzweig einen Abgleichstrom in Abhängigkeit der Differenzspannung erzeugt.at a particularly advantageous embodiment of the invention a controllable power source such. B. a field effect transistor is provided, the in a balancing branch, a balancing current in dependence the difference voltage generated.

Bei einer weiteren besonders vorteilhaften Ausführungsform der Erfindung ist eine Stromspiegelschaltung vorgesehen, mittels der der Referenzstrom in Abhängigkeit des Abgleichstroms bzw. der Differenzspannung erzeugbar ist.at Another particularly advantageous embodiment of the invention a current mirror circuit is provided, by means of which the reference current dependent on of the trimming current or the differential voltage can be generated.

Die erfindungsgemäße Schaltungsanordnung eignet sich insbesondere zum Einsatz in Digital-Analog-Wandlerschaltungen, die mindestens einen Feldeffekttransistor als steuerbaren Widerstand aufweisen, der insbesondere Bestandteil eines Widerstandsnetzwerks ist. Der Feldeffekttransistor kann dabei auch in einen ausgeschalteten Zustand geschaltet werden, in dem die Drain-Source-Strecke des Feldeffekttransistors sehr hochohmig ist. Um einen Abgleich des Feldeffekttransistors mit einem Referenzwiderstand zu realisieren, kann der abzugleichende Feldeffekttransistor z. B. temporär mit der erfindungsgemäßen Schaltungsanordnung verbunden werden, oder es kann ein separater, identisch aufgebauter Feldeffekttransistor vorgesehen sein, der permanent mit der erfindungsgemäßen Abgleichschaltung verbunden ist, und der eine dem abgeglichenen Zustand entsprechende Ansteuerspannung für den abzugleichenden Feldeffekttransistor bereitstellt.The inventive circuit arrangement is particularly suitable for use in digital-to-analog converter circuits, having at least one field effect transistor as a controllable resistor, which is in particular part of a resistor network. Of the Field effect transistor can also be switched to a switched-off state in which the drain-source path of the field effect transistor is very high impedance. To a balance of the field effect transistor can be realized with a reference resistor, which can be adjusted Field effect transistor z. B. temporarily with the circuit arrangement according to the invention or it can be a separate, identically constructed one Field effect transistor may be provided which is permanently connected to the trimming circuit according to the invention is connected, and the one corresponding to the balanced state Drive voltage for provides the field effect transistor to be adjusted.

Weitere Merkmale, Anwendungsmöglichkeiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung, die in den Figuren der Zeichnung dargestellt sind. Dabei bilden alle beschriebenen oder dargestellten Merkmale für sich oder in beliebiger Kombination den Gegenstand der Erfindung, unabhängig von ihrer Zusammenfassung in den Patentansprüchen oder deren Rückbeziehung sowie unabhängig von ihrer Formulierung bzw. Darstellung in der Beschreibung bzw. in der Zeichnung.Further Features, applications and advantages of the invention will become apparent from the following description of exemplary embodiments of the invention, which are illustrated in the figures of the drawing. All described or illustrated features form for themselves or in any combination, the subject matter of the invention, regardless of their summary in the claims or their dependency as well as independently from their formulation or presentation in the description or in the drawing.

In der Zeichnung zeigt:In the drawing shows:

1 eine herkömmliche Abgleichschaltung in Brückenkonfiguration, und 1 a conventional balancing circuit in bridge configuration, and

2 eine Ausführungsform der erfindungsgemäßen Abgleichschaltung. 2 an embodiment of the balancing circuit according to the invention.

2 zeigt die erfindungsgemäße Schaltungsanordnung 200 zum Abgleich einer Widerstandsschaltung 100, die einen als Ohmwiderstand ausgebildeten Referenzwiderstand R und einen Feldeffekttransistor M1 als steuerbaren Widerstand, als sog. MOS-Widerstand, aufweist. 2 shows the circuit arrangement according to the invention 200. for balancing a resistance circuit 100 , which has a reference resistor R designed as an ohmic resistor and a field effect transistor M1 as a controllable resistor, referred to as a MOS resistor.

Der erfindungsgemäße Abgleichvorgang hat das Ziel, den Widerstandswert des MOS-Widerstands M1 in Übereinstimmung mit demjenigen des Referenzwiderstands R zu bringen.Of the inventive adjustment process the goal is to set the resistance of the MOS resistor M1 in accordance with that of the reference resistor R to bring.

Hierzu ist erfindungsgemäß vorgesehen, dass – im Gegensatz zu dem Stand der Technik gemäß 1 – sowohl der MOS-Widerstand M1 als auch der Referenzwiderstand R mit einem entsprechenden Referenzstrom I1, I2 beaufschlagt werden, der abhängig ist von der Differenzspannung dU an dem Eingang des Differenzverstärkers AMP, und der insbesondere nicht konstant ist.For this purpose, the invention provides that - in contrast to the prior art according to 1 - Both the MOS resistor M1 and the reference resistor R with a corresponding reference current I1, I2 are applied, which is dependent on the differential voltage dU at the input of the differential amplifier AMP, and in particular is not constant.

Dadurch wird für den erfindungsgemäßen Abgleich vorteilhaft jeweils ein solcher Arbeitspunkt des MOS-Widerstands M1 flexibel eingestellt, der Untersuchungen der Anmelderin zufolge zu einem technologieunabhängigen Verhältnis des jeweiligen Widerstandswerts des MOS-Widerstands M1 zu dem Referenzwiderstand R führt, so dass unter Verwendung der erfindungsgemäßen Abgleichschaltung 200 ein präziserer Abgleich insbesondere auch zwischen solchen Komponenten R, M1 ermöglicht ist, die unter Verwendung unterschiedlicher Herstellungsprozesse und damit z. B. mit unterschiedlichen Temperaturabhängigkeiten usw. erhalten worden sind.As a result, in each case such an operating point of the MOS resistor M1 is advantageously set flexibly for the calibration according to the invention, according to investigations by the Applicant to a technology-independent ratio of the respective resistance of the MOS resistor M1 to the reference resistor R, so that using the balancing circuit according to the invention 200. a more precise adjustment in particular between such components R, M1 is made possible by using different manufacturing processes and thus z. B. with different temperature dependencies, etc. have been obtained.

Gemäß 2 ist ein Abgleichzweig A vorgesehen, der einen weiteren Feldeffekttransistor M2 aufweist. Der weitere Feldeffekttransistor M2 dient als spannungsgesteuerte Stromquelle, um aus der durch den Differenzverstärker AMP verstärkten Spannungsdifferenz dU einen erfindungsgemäßen Abgleichstrom I3 zu erzeugen.According to 2 a matching branch A is provided, which has a further field effect transistor M2. The further field-effect transistor M2 serves as a voltage-controlled current source in order to generate a tuning current I3 according to the invention from the voltage difference dU amplified by the differential amplifier AMP.

Die Spannungsdifferenz dU ergibt sich, wie aus 2 ersichtlich, aus einer Differenz zwischen einem von dem Referenzstrom I1 verursachten Spannungsabfall VR an dem Referenzwiderstand R und einem von dem Referenzstrom I2 verursachten Spannungsabfall VDS an der Drain-Source-Strecke des Feldeffekttransistors M1.The voltage difference dU results as from 2 can be seen from a difference between a voltage drop VR caused by the reference current I1 at the reference resistor R and a voltage drop VDS caused by the reference current I2 at the drain-source path of the field-effect transistor M1.

In Abhängigkeit des Abgleichstroms I3 wird durch den Stromspiegel SS einerseits der Referenzstrom I1 für den Abgleichbetrieb des Referenzwiderstands R gebildet. Andererseits wird durch den Stromspiegel SS auch der Referenzstrom I2 für den Abgleichbetrieb des MOS-Widerstands M1 gebildet.In dependence of the trimming current I3 is by the current mirror SS on the one hand the reference current I1 for formed the adjustment operation of the reference resistor R. on the other hand is also the reference current I2 for the adjustment operation by the current mirror SS formed of the MOS resistor M1.

Bei einer bevorzugten Erfindungsvariante sind beide Referenzströme I1, I2 identisch.at In a preferred variant of the invention, both reference currents I1, I2 are identical.

Aufgrund der vorstehend beschriebenen Ermittlung des Abgleichstroms I3 bzw. der Referenzströme I1, I2 wird für den erfindungsgemäßen Abgleich vorteilhaft jeweils ein solcher Arbeitspunkt des MOS-Widerstands M1 eingestellt, der zu einem technologieunabhängigen Verhältnis des jeweiligen Widerstandswerts des MOS-Widerstands M1 zu dem Referenzwiderstand R führt, so dass unter Verwendung der erfindungsgemäßen Abgleichschaltung 200 ein präziserer Abgleich insbesondere auch zwischen solchen Komponenten R, M1 ermöglicht ist, die unter Verwendung unterschiedlicher Herstellungsprozesse und damit z. B. unterschiedlicher Temperaturabhängigkeiten usw. erhalten worden sind.On the basis of the above-described determination of the trimming current I3 or the reference currents I1, I2, it is advantageous to set such an operating point of the MOS resistor M1 for the trimming according to the invention, which leads to a technology-independent ratio of the respective resistance value of the MOS resistor M1 to the reference resistor R. such that using the inventive matching circuit 200. a more precise adjustment in particular between such components R, M1 is made possible by using different manufacturing processes and thus z. B. different temperature dependencies, etc. have been obtained.

Die sich im Wege des vorstehend beschriebenen Abgleichprozesses ergebende Gate-Source-Spannung des MOS-Widerstands M1 kann vorteilhaft anderen MOS-Transistoren zugeführt werden, damit diese einen zu dem Referenzwiderstand R vergleichbaren Widerstandswert annehmen.The resulting from the adjustment process described above Gate-source voltage of the MOS resistor M1 may be advantageous to other MOS transistors supplied to be comparable to the reference resistor R Accept resistance value.

Die erfindungsgemäße Schaltungsanordnung 200 eignet sich insbesondere zum Einsatz in Digital-Analog-Wandlerschaltungen, die mindestens einen Feldeffekttransistor als steuerbaren Widerstand aufweisen, der insbesondere Bestandteil eines Widerstandsnetzwerks ist. Um einen Abgleich des Feldeffekttransistors mit einem Referenzwiderstand zu realisieren, kann der abzugleichende Feldeffekttransistor z. B. temporär mit der erfindungsgemäßen Schaltungsanordnung 200 verbunden werden, oder es kann ein separater, identisch aufgebauter Feldeffekttransistor M1 vorgesehen sein, der permanent mit der erfindungsgemäßen Abgleichschaltung 200 verbunden ist, und der eine dem abgeglichenen Zustand entsprechende Ansteuerspannung für den abzugleichenden Feldeffekttransistor bereitstellt.The circuit arrangement according to the invention 200. is particularly suitable for use in digital-to-analog converter circuits having at least one field effect transistor as a controllable resistor, which is in particular part of a resistor network. In order to realize a balance of the field effect transistor with a reference resistor, the field effect transistor to be adjusted z. B. temporarily with the circuit arrangement according to the invention 200. be connected, or it may be provided a separate, identically constructed field effect transistor M1, which is permanently connected to the balancing circuit according to the invention 200. is connected, and which provides a control voltage corresponding to the balanced state for the field effect transistor to be adjusted.

Aufgrund der Technologieunabhängigkeit des erfindungsgemäßen Abgleichs kann vorteilhaft u. a. auch ein verhältnismäßig großer Arbeitspunkt des MOS-Widerstands M1 gewählt werden, so dass der relative Anteil der einen Abgleichfehler verursachenden Offsetspannung des Differenzverstärkers AMP geringer wird.by virtue of the technology independence of the according to the invention can advantageously u. a. also a relatively large operating point of the MOS resistor M1 selected so that the relative proportion of those causing a mismatch error Offset voltage of the differential amplifier AMP is lower.

Claims (4)

Schaltungsanordnung (200) zum Abgleich einer Widerstandsschaltung (100), die einen Feldeffekttransistor (M1) als steuerbaren Widerstand aufweist und eine Ansteuerschaltung (AMP), über die der Feldeffekttransistor (M1) mit einer Gate-Source-Spannung so ansteuerbar ist, dass ein Widerstand zwischen einer Drainelektrode (D) und einer Sourceelektrode (S) des Feldeffekttransistors (M1) in einem vorgebbaren Verhältnis steht zu einem Referenzwiderstand (R), bei der in einer Abgleichbetriebsart ein Referenzstrom (I1, I2) durch die Drain-Source-Strecke des Feldeffekttransistors (M1) und durch den Referenzwiderstand (R) einstellbar ist, der abhängig ist von einer Differenzspannung (dU) zwischen einem von dem Referenzstrom (I1) verursachten Spannungsabfall an dem Referenzwiderstand (R) und einem von dem Referenzstrom (I2) verursachten Spannungsabfall an der Drain-Source-Strecke des Feldeffekttransistors (M1).Circuit arrangement ( 200. ) for adjusting a resistance circuit ( 100 ), which has a field effect transistor (M1) as a controllable resistor and a drive circuit (AMP), via which the field effect transistor (M1) can be driven with a gate-source voltage such that a resistance between a drain electrode (D) and a source electrode ( S) of the field effect transistor (M1) in a predeterminable ratio is connected to a reference resistor (R), in which in a calibration mode, a reference current (I1, I2) through the drain-source path of the field effect transistor (M1) and through the reference resistor (R) which is dependent on a difference voltage (dU) between a voltage drop across the reference resistor (R) caused by the reference current (I1) and a voltage drop across the drain-source path of the field effect transistor (M1) caused by the reference current (I2). , Schaltungsanordnung (200) nach Anspruch 1, gekennzeichnet durch eine steuerbare Stromquelle (M2), die in einem Abgleichzweig (A) einen Abgleichstrom (I3) in Abhängigkeit der Differenzspannung erzeugt.Circuit arrangement ( 200. ) according to claim 1, characterized by a controllable current source (M2) which generates in a balancing branch (A) a balancing current (I3) as a function of the differential voltage. Schaltungsanordnung (200) nach Anspruch 2, gekennzeichnet durch eine Stromspiegelschaltung (SS), mittels der der Referenzstrom (I1, I2) in Abhängigkeit des Abgleichstroms (I3) bzw. der Differenzspannung (dU) erzeugbar ist.Circuit arrangement ( 200. ) according to claim 2, characterized by a current mirror circuit (SS), by means of which the reference current (I1, I2) in dependence of the trimming current (I3) or the differential voltage (dU) can be generated. Elektronische Schaltung, insbesondere Digital-Analog-Wandlerschaltung, mit mindestens einem Feldeffekttransistor (M1) als steuerbarem Widerstand, der insbesondere Bestandteil eines Widerstandsnetzwerks ist, und mit mindestens einer Schaltungsanordnung (200) nach einem der vorstehenden Ansprüche.Electronic circuit, in particular digital-to-analog converter circuit, having at least one field-effect transistor (M1) as a controllable resistor, which is in particular part of a resistor network, and having at least one circuit arrangement ( 200. ) according to any one of the preceding claims.
DE102007055104A 2007-11-16 2007-11-16 Circuit arrangement for balancing a resistance circuit Withdrawn DE102007055104A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007055104A DE102007055104A1 (en) 2007-11-16 2007-11-16 Circuit arrangement for balancing a resistance circuit
US12/272,240 US7888952B2 (en) 2007-11-16 2008-11-17 Circuit arrangement for balancing a resistance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007055104A DE102007055104A1 (en) 2007-11-16 2007-11-16 Circuit arrangement for balancing a resistance circuit

Publications (1)

Publication Number Publication Date
DE102007055104A1 true DE102007055104A1 (en) 2009-07-30

Family

ID=40752356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007055104A Withdrawn DE102007055104A1 (en) 2007-11-16 2007-11-16 Circuit arrangement for balancing a resistance circuit

Country Status (2)

Country Link
US (1) US7888952B2 (en)
DE (1) DE102007055104A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210380060A1 (en) * 2020-06-04 2021-12-09 Veoneer Us, Inc. Sensor communication discrete control considering emc compliance for restraint control module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0204135B1 (en) * 1985-05-22 1989-07-05 LGZ LANDIS & GYR ZUG AG Device including a hall element for integration into an integrated circuit
EP0971279B1 (en) * 1998-07-07 2003-09-24 Siemens Aktiengesellschaft Calibrating method of a resistor in an integrated circuit and apparatus for executing this method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706515B2 (en) * 1998-12-28 2005-10-12 矢崎総業株式会社 Power supply control device and power supply control method
DE102007054191A1 (en) * 2007-11-14 2009-05-28 Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG Electronic control device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0204135B1 (en) * 1985-05-22 1989-07-05 LGZ LANDIS & GYR ZUG AG Device including a hall element for integration into an integrated circuit
EP0971279B1 (en) * 1998-07-07 2003-09-24 Siemens Aktiengesellschaft Calibrating method of a resistor in an integrated circuit and apparatus for executing this method

Also Published As

Publication number Publication date
US20090153179A1 (en) 2009-06-18
US7888952B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
DE60114051T2 (en) SELF-ROLLING POWER SOURCE AND METHOD FOR A DAW WITH SWITCHED POWER SOURCES
DE10251308B4 (en) Integrated switched capacitor circuit and method
EP1704452B1 (en) Transistor arrangement with temperature compensation and method for temperature compensation
DE102015101837B4 (en) Apparatus and method for improving common mode rejection
DE102009054113A1 (en) Process, voltage and temperature control for high-speed, high-gain amplifiers with variable gain and low power consumption based on Mosfet resistors
DE69411217T2 (en) Delay circuit for delaying differential signals
DE2425973A1 (en) COMPLEMENTARY FET AMPLIFIER
DE112018002307T5 (en) METHOD FOR CORRECTING A GAIN ERROR IN INSTRUMENT AMPLIFIERS
DE60213094T2 (en) PROGRAMMABLE LOGARITHMIC GAIN ADJUSTMENT FOR AMPLIFIERS WITH OPEN CONTROL LOOP
DE69221999T2 (en) Reference current loop
EP1497703A1 (en) Circuit arrangement for voltage regulation by means of a voltage divider
EP0482392A2 (en) Circuit arrangement for providing an output current for a data driver
DE69121124T2 (en) Current limiting method and device
DE102008005312B4 (en) Optimized resistor network for programmable transconductance stage
DE69132219T2 (en) REPETATIVE CELL ADJUSTMENT TECHNOLOGY FOR INTEGRATED CIRCUITS
DE2240971A1 (en) GATE CONTROL
DE102010012688B4 (en) Switching arrangement with temperature compensation
DE102014107349B4 (en) Device for providing an output voltage
DE102015122521A1 (en) Voltage reference circuit
DE102017118798A1 (en) A Miller compensation circuit and corresponding controller, system and method
DE102014110672B4 (en) Circuit with an RC filter
DE102007055104A1 (en) Circuit arrangement for balancing a resistance circuit
DE102023105212A1 (en) Techniques for externally controlling the gain of an amplifier
WO2004019149A1 (en) Circuit and method for adjusting the operating point of a bgr circuit
DE102013111083A1 (en) Base-emitter voltage difference circuit for forming resistorless proportional to absolute temperature unit cell in cascading voltage reference circuit, has metal-oxide semiconductor transistor for controlling collector voltage of transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R081 Change of applicant/patentee

Owner name: ATMEL CORP., SAN JOSE, US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

Owner name: ATMEL CORP., US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20130529

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20130529

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601