DE102006060634A1 - Method for producing an electrical resistance on a substrate - Google Patents

Method for producing an electrical resistance on a substrate Download PDF

Info

Publication number
DE102006060634A1
DE102006060634A1 DE102006060634A DE102006060634A DE102006060634A1 DE 102006060634 A1 DE102006060634 A1 DE 102006060634A1 DE 102006060634 A DE102006060634 A DE 102006060634A DE 102006060634 A DE102006060634 A DE 102006060634A DE 102006060634 A1 DE102006060634 A1 DE 102006060634A1
Authority
DE
Germany
Prior art keywords
substrate
layer
silver
palladium
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006060634A
Other languages
German (de)
Inventor
Walter Roethlingshoefer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102006060634A priority Critical patent/DE102006060634A1/en
Priority to DE502007005443T priority patent/DE502007005443D1/en
Priority to US12/304,295 priority patent/US8115589B2/en
Priority to PCT/EP2007/061831 priority patent/WO2008077671A1/en
Priority to EP07847108A priority patent/EP2127505B1/en
Priority to AT07847108T priority patent/ATE485705T1/en
Priority to JP2009541936A priority patent/JP4763833B2/en
Publication of DE102006060634A1 publication Critical patent/DE102006060634A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06526—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Abstract

A method for producing an electrical resistor, in particular a current sensing resistor, on a substrate, a resistor blank being placed on the substrate and then being heat-treated to form the resistor. To form the resistor blank, a palladium layer is applied to the substrate and a silver layer is applied to the palladium layer, or a silver layer is applied to the substrate and a palladium layer is applied to the silver layer, and the palladium of the palladium layer is then completely alloyed with the silver of the silver layer by heat treatment.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlerwiderstands, auf einem Substrat, wobei ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt wird.The The invention relates to a method for producing an electrical Resistance, in particular current sensor resistance, on a substrate, with a resistor blank on the substrate applied and then is temperature treated to form the resistor.

Stand der TechnikState of the art

Es ist bekannt, elektrische Widerstände, insbesondere Stromfühlerwiderstände, auf Substraten herzustellen. Dies erfolgt insbesondere in Dickschichttechnik und LTCC-Technik (LTCC = low temperature cofire ceramic). Hierzu werden Silberpalladium-Pasten im Siebdruckverfahren auf das Substrat aufgedruckt. Die Integration solcher insbesondere als Leiterbahnwiderstände ausgebildeten Widerstände mit typischen Widerstandswerten von zum Beispiel 100 mOhm und Temperaturkoeffizient-Werten von zum Beispiel 100 ppm/K erfordern hohe Prozessaufwendungen, wie zum Beispiel das Anschließen dieses Widerstandes mit hochsilberhaltigen, niederohmigen Leiterbahnen, gleichzeitig ist das Anbringen von Zwischenlegierungen (intermediates) erforderlich, was zusätzliche Aufdruckschritte und Temperaturbehandlungsschritte erfordert. Derartige Zusatzschritte sind oftmals aufgrund der Auslegung der Fertigungslinien gar nicht möglich. Die aufgedruckten Silberpalladiumpasten, die einen vorgemischten Widerstand darstellen, werden zur Fertigstellung des Widerstandes gebrannt, also temperaturbehandelt.It is known, electrical resistances, in particular current sensor resistors, on Produce substrates. This is done especially in thick film technology and LTCC technology (LTCC = low temperature cofire ceramic). For this Silver palladium pastes are screen printed on the substrate. The integration of such in particular designed as conductor resistances resistors with typical resistance values of for example 100 mOhm and temperature coefficient values of For example, 100 ppm / K requires high process costs, such as Example connecting this Resistance with high silver, low-resistance tracks, at the same time the application of intermediate alloys (intermediates) required, what additional Imprinting steps and temperature treatment steps required. such Additional steps are often due to the design of the production lines not possible at all. The printed silver palladium pastes which are a premixed Resist, become the completion of the resistance fired, so temperature treated.

Offenbarung der ErfindungDisclosure of the invention

Aufgrund des erfindungsgemäßen Verfahrens zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlerwiderstands, auf einem Substrat wird ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt, wobei zur Bildung des Widerstandsrohlings eine Palladiumschicht auf das Substrat aufgebracht und anschließend auf die Palladiumschicht eine Silberschicht aufgebracht wird. Alternativ wird eine Silberschicht auf das Substrat und auf die Silberschicht eine Palladiumschicht aufgebracht. Danach erfolgt eine Temperaturbehandlung, sodass das Palladium der Palladiumschicht mit dem Silber der Silberschicht durchlegiert. Diese Legierung stellt dann den gewünschten Widerstand, insbesondere Stromfühlerwiderstand, dar. Die Herstellung dieses Widerstands erfolgt in einem so genannten cofire-Prozess, das heißt, in situ, also am Ort und während des Brennschrittes wird aus dem Widerstandsrohling der elektrische Widerstand gebildet. Damit besteht gegenüber dem bisherigen Verfahren ein entscheidender Unterschied, da sich aufgrund der Temperaturbehandlung eine den Widerstand bildende Legierung bildet, und zwar aufgrund der Durchlegierung getrennter Schichten, während im Stand der Technik vor dem Brennprozess fertiggestellte Silberpalladiumpaste verwendet wird, die nach dem insbesondere per Siebdruck erfolgenden Aufbringen gebrannt wird. Die Einstellung der Parameter des Widerstandes erfolgt durch eine entsprechend gewählte Menge an Palladium relativ zur Silbermenge. Auf diese Art und Weise lässt sich sowohl der Widerstandswert als auch der Temperaturkoeffizient (TK-Wert) in gewünschter Weise einstellen. Bei dem Temperaturkoeffizienten handelt es sich um eine Angabe, um wie viel Ohm sich jedes Ohm des Widerstandes pro °K ändert. Aufgrund des erfindungsgemäßen Vorgehens treten keine Diffusionszonen, insbesondere beim Kontaktieren von angrenzenden Anschlusszonen, auf und es ist ferner sichergestellt, dass sich keine Kirkendall-Hohlräume (Kirkendall-Voids) bilden. Derartige Diffusionszonen mit Voidbildungen führen zu Zuverlässigkeitsproblemen aufgrund von Driften oder gar Leiterbahnabrissen. Von besonderer Bedeutung ist, dass das Palladium separat aufgebracht und – zusammen mit dem Silber – der Widerstandswert durch Legierungsbildung im cofire-Prozess eingestellt wird. Im Gegensatz dazu wird üblicherweise eine fertig gemischte Silberpalladiumpaste verwendet, die mit Zusatzschritten, wie Drucken und Brennen, aufgebracht wird und über zusätzlich aufgebrachte Zwischenlegierungen an den Anschlusszonen kontaktiert werden.by virtue of the method according to the invention for producing an electrical resistance, in particular current sensor resistance, on a substrate becomes a resistance blank on the substrate applied and then thermally treated to form the resistor, wherein the formation of the resistor blank a palladium layer applied to the substrate and then on the palladium layer is applied a silver layer. alternative is a silver layer on the substrate and on the silver layer applied a palladium layer. Thereafter, a temperature treatment, so that the palladium of the palladium layer with the silver of the silver layer shorted. This alloy then provides the desired Resistance, in particular current sensor resistance, dar. The production of this resistor takes place in a so-called cofire process, that is, in situ, ie at the place and during of the firing step is from the resistance blank of the electric Resistance formed. This is compared to the previous procedure a crucial difference, since due to the temperature treatment forms a resistor forming alloy, due to the Alloying of separate layers while in the prior art used before the firing process completed silver palladium paste is, after applying in particular by screen printing applying is burned. The adjustment of the parameters of the resistance takes place by an appropriately chosen Amount of palladium relative to the amount of silver. In this way let yourself both the resistance value and the temperature coefficient (TK value) in the desired Set way. The temperature coefficient is To give an indication of how much ohm each ohm of resistance changes per ° K. by virtue of the procedure of the invention There are no diffusion zones, especially when contacting adjacent connecting zones, and it is further ensured that no Kirkendall cavities (Kirkendall voids) form. Such diffusion zones with void formations lead to it Reliability problems due drifts or even conductor breaks. Really important is that the palladium is applied separately and - together with the silver - the resistance value by alloy formation in the cofire process. In contrast this is usually used a ready-mixed silver palladium paste, which with additional steps, such as printing and firing, is applied and additionally applied intermediate alloys be contacted at the connection zones.

Nach einer Weiterbildung der Erfindung ist vorgesehen, dass das Aufbringen der Palladiumschicht und/oder der Silberschicht im Druckverfahren erfolgt. Insbesondere wird das Druckverfahren als Siebdruckverfahren durchgeführt.To a development of the invention is provided that the application the palladium layer and / or the silver layer is carried out in the printing process. In particular, the printing process is carried out as a screen printing process.

Mithin wird im Siebdruckverfahren zunächst die Palladiumschicht und darauf die Silberschicht aufgebracht.therefore is first screenprinted the Palladium layer and then applied the silver layer.

Ferner ist es vorteilhaft, wenn die Silberschicht die Palladiumschicht zur Ausbildung von elektrischen Anschlusszonen seitlich überragt. Mithin bildet sich die Legierung nur im Überlappungsbereich von Silber und Palladium und die überragenden Silberschichtabschnitte können zur Ausbildung von elektrischen Anschlusszonen genutzt werden, die vorzugsweise mit Silber-Durchkontaktierungen des Substrats verbunden werden.Further it is advantageous if the silver layer is the palladium layer projected laterally for the formation of electrical connection zones. Thus, the alloy forms only in the overlap region of silver and palladium and the towering ones Silver layer sections can be used to form electrical connection zones, preferably with silver vias of the substrate.

Ferner ist von Vorteil, wenn auf den Widerstandsrohling eine Abdeckglasschicht aufgebracht wird. Diese wird vorzugsweise aufgedruckt, insbesondere per Siebdruck, wobei die Abdeckglasschicht vor der Temperaturbehandlung aufgebracht wird. Es handelt sich dabei also zunächst um noch nicht gebranntes Glas, das durch die Temperaturbehandlung dann gebrannt wird. Die Abdeckglasschicht schützt den elektrischen Widerstand.Further is advantageous if a cover glass layer on the resistance blank is applied. This is preferably printed, in particular by screen printing, wherein the cover glass layer before the temperature treatment is applied. It is thus first of all not burnt Glass that is then fired by the temperature treatment. The Cover glass layer protects the electrical resistance.

Nach einer Weiterbildung der Erfindung ist vorgesehen, dass die Palladiumschicht unter zumindest bereichsweise erfolgender Zwischenschaltung eines Haftvermittlers auf das Substrat aufgebracht wird. In einem solchen Falle befindet sich also die Palladiumschicht auf dem Substrat, das heißt, nicht unmittelbar, sondern unter Zwischenschaltung des Haftvermittlers, sodass die Palladiumschicht sicher auf dem Substrat gehalten wird. Anschließend wird die Palladiumschicht dann mit der Silberschicht versehen.To a development of the invention, it is provided that the palladium layer under at least partially successful interposition of a Adhesive is applied to the substrate. In such a Trap is thus the palladium layer on the substrate, this means, not immediately, but with the interposition of the adhesion agent, so that the palladium layer is securely held on the substrate. Subsequently the palladium layer is then provided with the silver layer.

Es ist vorteilhaft, wenn die Schichten als Leiterbahnschichten ausgebildet werden. Demzufolge handelt es sich um Strukturen, die leiterbahnähnlich ausgebildet sind, das heißt ein Leiterbahnabschnitt bildet den erwähnten elektrischen Widerstand, insbesondere Stromfühlerwiderstand. Auch die Abdeckglasschicht kann leiterbahnähnlich ausgebildet sein, was nicht bedeutet, dass eine elektrische Leitfähigkeit bei der Abdeckglasschicht vorliegt, sondern dass die Abdeckglasschicht die Formgebung einer Leiterbahn besitzt.It is advantageous if the layers are formed as interconnect layers become. Accordingly, it is structures that are similar to a track are, that is a track section forms the mentioned electrical resistance, in particular current sensor resistance. The cover glass layer may be formed like a track, which does not mean that an electrical conductivity in the cover glass layer but that the Abdeckglasschicht the shape of a Conductor track owns.

Es ist ferner vorteilhaft, wenn der Haftvermittler ebenfalls durch einen Druckprozess, insbesondere durch einen Siebdruckprozess, aufgebracht wird.It is also advantageous if the bonding agent also by a printing process, in particular applied by a screen printing process becomes.

Ferner ist es vorteilhaft, wenn das Verfahren in Dickschichttechnik erfolgt.Further it is advantageous if the process takes place in thick film technology.

Als Substrat kann insbesondere ein Keramiksubstrat verwendet werden, wobei es sich insbesondere um LTCC-Keramik handeln kann, also um low temperature cofired ceramic. Das Keramiksubstrat kann mittels mehrerer, aufeinander geschichteter Keramikfolien ausgebildet werden. Zwischen den Keramikfolien befinden sich vorzugsweise Leiterbahnschichten, sodass eine mehrlagige Leiterbahnstruktur entsteht.When Substrate can be used in particular a ceramic substrate, which may in particular be LTCC ceramic, ie low temperature cofired ceramic. The ceramic substrate can by means of several, layered ceramic films are formed. Between the ceramic films are preferably conductor track layers, so that a multilayer interconnect structure is created.

Nach einer Weiterbildung der Erfindung ist vorgesehen, dass die elektrischen Anschlusszonen als Durchkontaktierungen, insbesondere Silberdurchkontaktierungen (Silber-Via) ausgebildet werden.To a development of the invention, it is provided that the electrical Terminal zones as plated-through holes, in particular silver plated holes (Silver via) are formed.

Schließlich betrifft die Erfindung ein Substrat mit einem elektrischen Widerstand, insbesondere Stromfühlerwiderstand, wobei die Herstellung gemäß dem vorstehend erwähnten Verfahren erfolgt.Finally, concerns the invention a substrate with an electrical resistance, in particular current sensor resistance, wherein the preparation according to the above mentioned Procedure is done.

Kurze Beschreibung der ZeichnungShort description of the drawing

Die Zeichnung veranschaulicht die Erfindung anhand eines Ausführungsbeispiels, und zwar zeigt die Figur einen Querschnitt durch ein mit elektrischen Widerstand, insbesondere Stromfühlerwiderstand, versehenes Substrat.The Drawing illustrates the invention with reference to an embodiment, namely, the figure shows a cross section through an electrical resistance, in particular current sensor resistance, provided Substrate.

Ausführungsform der ErfindungEmbodiment of the invention

Die Figur zeigt ein Substrat 1 aus elektrisch isolierendem Material, auf dessen Oberseite 2 ein elektrischer Widerstand 3, insbesondere ein Stromfühlerwiderstand 4, angeordnet ist. In der Figur ist der Widerstand 3 noch als Widerstandsrohling 5 gezeigt, der durch einen Verarbeitungsschritt – wie nachstehend angeführt – in den Widerstand 3 überführt wird. Der Begriff „Stromfühlerwiderstand" bedeutet, dass mittels dieses Widerstandes ein Stromfluss erfasst wird, sodass eine Aussage über das Fließen dieses Stromes getroffen werden kann.The figure shows a substrate 1 made of electrically insulating material, on its upper side 2 an electrical resistance 3 , in particular a current sensor resistance 4 , is arranged. In the figure is the resistance 3 still as resistance blank 5 shown by a processing step - as stated below - in the resistor 3 is transferred. The term "current sensor resistance" means that a current flow is detected by means of this resistance, so that a statement about the flow of this current can be made.

Das Substrat 1 ist mehrlagig ausgebildet, das heißt, es weist mehrere Schichten 6 auf, zwischen denen Leiterbahnen 7 angeordnet sind. Die Leiterbahnen 7 können mittels Durchkontaktierungen 8 miteinander elektrisch verbunden sein. Die Durchkontaktierungen 8 sind vorzugsweise als Silberdurchkontaktierungen 9 ausgebildet. Das Substrat 1 ist vorzugsweise als Keramiksubstrat ausgebildet, wobei die einzelnen Schichten 6 von Keramikfolien gebildet sind.The substrate 1 is multi-layered, that is, it has several layers 6 on, between which tracks 7 are arranged. The tracks 7 can by means of vias 8th be electrically connected to each other. The vias 8th are preferably as silver plated-through holes 9 educated. The substrate 1 is preferably formed as a ceramic substrate, wherein the individual layers 6 are formed by ceramic films.

Um zwischen den Silberkontaktierungen 9' und 9'' den Widerstand 3 auszubilden, wird zunächst auf die Oberseite 2 des Substrats ein Haftvermittler 10, insbesondere ein Palladium-Haftvermittler 11, aufgebracht. Das Aufbringen erfolgt vorzugsweise mittels Siebdruckverfahren. Über den Haftvermittler 10 wird dann eine Palladiumschicht 12 in Form einer Leiterbahn aufgebracht, insbesondere aufgedruckt, vorzugsweise mittels Siebdruckverfahren. Der Palladium-Haftvermittler 11 sorgt dafür, dass die Palladiumschicht 12 hinreichend fest mit der Oberseite 2 des Substrats 2 verbunden ist. Anschließend wird über die Palladiumschicht 12 eine Silberschicht 13 aufgebracht, insbesondere aufgedruckt, vorzugsweise nach dem Siebdruckverfahren. Dabei wird ebenfalls eine Struktur entsprechend einer Leiterbahn erzeugt, derart, dass die beiden Silberdurchkontaktierungen 9' und 9'' miteinander verbunden werden. Die Palladiumschicht 12 ist kürzer als die Silberschicht 13, das heißt, die Silberschicht 13 überragt seitlich die Palladiumschicht, um zu den Silberdurchkontaktierungen 9' und 9'' elektrische Anschlusszonen 14 auszubilden.To between the silver contacts 9 ' and 9 '' the resistance 3 Trainee is initially on top 2 the substrate is a bonding agent 10 , in particular a palladium coupling agent 11 , applied. The application is preferably carried out by screen printing. About the bonding agent 10 then becomes a palladium layer 12 applied in the form of a conductor, in particular imprinted, preferably by means of screen printing. The palladium coupling agent 11 ensures that the palladium layer 12 sufficiently tight with the top 2 of the substrate 2 connected is. Subsequently, via the palladium layer 12 a silver layer 13 applied, in particular printed, preferably by the screen printing method. In this case, a structure corresponding to a conductor track is likewise produced, such that the two silver plated-through holes 9 ' and 9 '' be connected to each other. The palladium layer 12 is shorter than the silver layer 13 that is, the silver layer 13 projects laterally beyond the palladium layer to the silver vias 9 ' and 9 '' electrical connection zones 14 train.

Nach den vorstehend erwähnten Arbeitsschritten wird mittels eines Einbrennprozesses, also in einem gemeinsamen Brennschritt, zusammen mit dem als Mehrlagenkeramik ausgebildeten Substrat der Widerstand 3 eingebrannt, das heißt, das Palladium der Palladiumschicht 12 wird mit dem Silber der Silberschicht 13 durchlegiert. Je nach gewählter Palladiummenge werden die gewünschten Zielwerte im Hinblick auf den spezifischen Widerstand und/oder den Temperaturkoeffizienten des Widerstands 3 eingestellt.After the above-mentioned steps, by means of a baking process, ie in a common firing step, the resistor is formed together with the substrate formed as a multilayer ceramic 3 burned, that is, the palladium of the palladium layer 12 becomes with the silver of the silver layer 13 shorted. Depending on the selected amount of palladium, the desired target values with regard to the resistivity and / or the temperature coefficient of the resistor 3 set.

Zusätzlich ist es möglich, dass vor dem Brennschritt über die Silberschicht 13 eine Abdeckglasschicht aufgebracht wird, die – nach dem Brennschritt – eine Schutzschicht für den Widerstand 3 bildet.In addition, it is possible that before the firing step on the silver layer 13 a cover glass layer is applied, which - after the firing step - a protective layer for the resistance 3 forms.

Wie sich aus dem Vorstehenden ergibt, wird durch das separate Anbringen von Palladium und Silber eine Einstellung des Widerstandswerts entsprechend der gewählten Mengen vorbereitet und durch die anschließende Legierungsbildung im cofire-Prozess der Widerstand 3, insbesondere der Stromführungswiderstand 4, ausgebildet, wobei insbesondere gleichzeitig die Anschlusszonen 4 erzeugt und mit entsprechenden Gegenelementen, beispielsweise Silberdurchkontaktieren 9' und 9'', elektrisch verbunden werden.As can be seen from the above, by separately applying palladium and silver, a setting of the resistance value corresponding to the selected amounts is prepared, and by the subsequent alloy formation in the cofire process, the resistance 3 , in particular the current carrying resistor 4 formed, in particular at the same time the connection zones 4 generated and with corresponding counter-elements, for example durchdurchzingieren silver 9 ' and 9 '' to be electrically connected.

Claims (16)

Verfahren zur Herstellung eines elektrischen Widerstands, insbesondere Stromfühlwiderstands, auf einem Substrat, wobei ein Widerstandsrohling auf das Substrat aufgebracht und anschließend zur Bildung des Widerstands temperaturbehandelt wird, dadurch gekennzeichnet, – dass zur Bildung des Widerstandsrohlings eine Palladiumschicht auf das Substrat aufgebracht und dass auf die Palladiumschicht eine Silberschicht aufgebracht wird oder eine Silberschicht auf das Substrat aufgebracht und dass auf die Silberschicht eine Palladiumschicht aufgebracht wird und – dass anschließend durch die Temperaturbehandlung das Palladium der Palladiumschicht mit dem Silber der Silberschicht durchlegiert wird.A method for producing an electrical resistance, in particular current sensing resistor, on a substrate, wherein a resistor blank is applied to the substrate and then heat treated to form the resistor, characterized in that - applied to form the resistor blank, a palladium layer on the substrate and that on the palladium layer a silver layer is applied or a silver layer is applied to the substrate and that a palladium layer is applied to the silver layer, and subsequently that the palladium of the palladium layer is alloyed with the silver of the silver layer by the temperature treatment. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Aufbringen der Palladiumschicht und/oder der Silberschicht mittels Druckverfahren erfolgt.Method according to claim 1, characterized in that in that the application of the palladium layer and / or the silver layer done by means of printing process. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Druckverfahren als Siebdruckverfahren durchgeführt wird.Method according to one of the preceding claims, characterized in that the printing process is carried out as a screen printing process. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Druckverfahren als Ink Jet Druck durchgeführt wird.Method according to one of the preceding claims, characterized characterized in that the printing process is carried out as ink jet printing. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Silberschicht die Palladiumschicht zur Ausbildung von elektrischen Anschlusszonen seitlich überragt.Method according to one of the preceding claims, characterized characterized in that the silver layer is the palladium layer for Training laterally surmounted by electrical connection zones. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Widerstandsrohling eine Abdeckglasschicht aufgebracht wird.Method according to one of the preceding claims, characterized characterized in that on the resistance blank a Abdeckglasschicht is applied. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckglasschicht aufgedruckt wird.Method according to one of the preceding claims, characterized characterized in that the cover glass layer is printed. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckglasschicht vor der Temperaturbehandlung aufgebracht wird.Method according to one of the preceding claims, characterized characterized in that the cover glass layer before the temperature treatment is applied. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Palladiumschicht unter Zwischenschaltung eines Haftvermittlers auf das Substrat aufgebracht wird.Method according to one of the preceding claims, characterized characterized in that the palladium layer with interposition a bonding agent is applied to the substrate. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Haftvermittler im Druckverfahren aufgebracht wird.Method according to one of the preceding claims, characterized in that the adhesion promoter is applied by the printing process becomes. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schichten als Leiterbahnschichten aufgebracht werden.Method according to one of the preceding claims, characterized in that the layers are applied as conductor track layers become. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Herstellung in Dickschichttechnik erfolgt.Method according to one of the preceding claims, characterized characterized in that the production takes place in thick film technology. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat ein Keramiksubstrat verwendet wird.Method according to one of the preceding claims, characterized in that a ceramic substrate is used as the substrate becomes. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Keramiksubstrat von Keramikfolien gebildet wird.Method according to one of the preceding claims, characterized in that the ceramic substrate is formed by ceramic films becomes. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrischen Anschlusszonen als Durchkontaktierungen, insbesondere Silberdurchkontaktierungen, ausgebildet werden.Method according to one of the preceding claims, characterized characterized in that the electrical connection zones as vias, in particular Silver contacts, be formed. Substrat mit einem elektrischen Widerstand, insbesondere Stromfühlerwiderstand, hergestellt nach dem Verfahren nach einem oder mehreren der vorhergehenden Ansprüche.Substrate with an electrical resistance, in particular Current sensing resistor, prepared according to the method of one or more of the preceding Claims.
DE102006060634A 2006-12-21 2006-12-21 Method for producing an electrical resistance on a substrate Withdrawn DE102006060634A1 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102006060634A DE102006060634A1 (en) 2006-12-21 2006-12-21 Method for producing an electrical resistance on a substrate
DE502007005443T DE502007005443D1 (en) 2006-12-21 2007-11-02 METHOD FOR PRODUCING AN ELECTRICAL RESISTANCE ON A SUBSTRATE
US12/304,295 US8115589B2 (en) 2006-12-21 2007-11-02 Method for producing an electrical resistor on a substrate
PCT/EP2007/061831 WO2008077671A1 (en) 2006-12-21 2007-11-02 Method for producing an electrical resistor on a substrate
EP07847108A EP2127505B1 (en) 2006-12-21 2007-11-02 Method for producing an electrical resistor on a substrate
AT07847108T ATE485705T1 (en) 2006-12-21 2007-11-02 METHOD FOR PRODUCING ELECTRICAL RESISTANCE ON A SUBSTRATE
JP2009541936A JP4763833B2 (en) 2006-12-21 2007-11-02 Method for manufacturing electrical resistance on a substrate and substrate with current sensor resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006060634A DE102006060634A1 (en) 2006-12-21 2006-12-21 Method for producing an electrical resistance on a substrate

Publications (1)

Publication Number Publication Date
DE102006060634A1 true DE102006060634A1 (en) 2008-06-26

Family

ID=39262787

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102006060634A Withdrawn DE102006060634A1 (en) 2006-12-21 2006-12-21 Method for producing an electrical resistance on a substrate
DE502007005443T Active DE502007005443D1 (en) 2006-12-21 2007-11-02 METHOD FOR PRODUCING AN ELECTRICAL RESISTANCE ON A SUBSTRATE

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE502007005443T Active DE502007005443D1 (en) 2006-12-21 2007-11-02 METHOD FOR PRODUCING AN ELECTRICAL RESISTANCE ON A SUBSTRATE

Country Status (6)

Country Link
US (1) US8115589B2 (en)
EP (1) EP2127505B1 (en)
JP (1) JP4763833B2 (en)
AT (1) ATE485705T1 (en)
DE (2) DE102006060634A1 (en)
WO (1) WO2008077671A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008004A1 (en) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Method for producing a via in a carrier layer produced from a ceramic and carrier layer having a via

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1646874A1 (en) * 1965-03-25 1971-09-09 Du Pont Conductive composition
EP0415571A2 (en) * 1989-08-07 1991-03-06 Ford Motor Company Limited Layered thick film resistors and method for producing same
EP0417749A2 (en) * 1989-09-13 1991-03-20 Amp-Akzo Corporation Thick film resistor/integrated circuit substrate and method of manufacture
DE19953594A1 (en) * 1998-11-20 2000-05-25 Matsushita Electric Ind Co Ltd Surface-mounted electronic component, e.g. a capacitor, has electrodes of migration resistant material formed on the entire surface of a substrate
DE19780905C2 (en) * 1996-08-27 2003-03-20 Kamaya Electric Co Resistance and process for its manufacture
DE10144364A1 (en) * 2001-09-10 2003-04-03 Epcos Ag Electrical multilayer component
DE69829018T2 (en) * 1997-06-10 2006-03-23 Canon K.K. Substrate and process for its preparation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852900A (en) * 1981-09-24 1983-03-29 株式会社日立製作所 Method of producing ceramic multilayer circuit board
JPH0691323B2 (en) * 1989-02-25 1994-11-14 大陽誘電株式会社 Low temperature firing type ceramic multilayer wiring board
DE3915106A1 (en) 1989-05-09 1990-11-15 Haendler Metall & Masch DEVICE FOR EXHAUSTING A BODY, IN PARTICULAR A PACK OF GOODS
US5221644A (en) * 1991-12-13 1993-06-22 Delco Electronics Corporation Thick film sense resistor composition and method of using the same
US5345212A (en) * 1993-07-07 1994-09-06 National Starch And Chemical Investment Holding Corporation Power surge resistor with palladium and silver composition
JPH07320534A (en) 1994-05-26 1995-12-08 Mitsubishi Materials Corp Thick film conductor, its forming method and method of using this conductor
JP3093601B2 (en) 1994-09-28 2000-10-03 株式会社住友金属エレクトロデバイス Ceramic circuit board
JPH1117343A (en) * 1997-06-24 1999-01-22 Tdk Corp Manufacture of ceramic substrate
US5889445A (en) * 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
JPH11195505A (en) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co Thick-film resistor and manufacture thereof
US7127809B2 (en) * 2004-03-18 2006-10-31 Northrop Grumman Corporation Method of forming one or more base structures on an LTCC cofired module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1646874A1 (en) * 1965-03-25 1971-09-09 Du Pont Conductive composition
EP0415571A2 (en) * 1989-08-07 1991-03-06 Ford Motor Company Limited Layered thick film resistors and method for producing same
EP0417749A2 (en) * 1989-09-13 1991-03-20 Amp-Akzo Corporation Thick film resistor/integrated circuit substrate and method of manufacture
DE19780905C2 (en) * 1996-08-27 2003-03-20 Kamaya Electric Co Resistance and process for its manufacture
DE69829018T2 (en) * 1997-06-10 2006-03-23 Canon K.K. Substrate and process for its preparation
DE19953594A1 (en) * 1998-11-20 2000-05-25 Matsushita Electric Ind Co Ltd Surface-mounted electronic component, e.g. a capacitor, has electrodes of migration resistant material formed on the entire surface of a substrate
DE10144364A1 (en) * 2001-09-10 2003-04-03 Epcos Ag Electrical multilayer component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008004A1 (en) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Method for producing a via in a carrier layer produced from a ceramic and carrier layer having a via

Also Published As

Publication number Publication date
DE502007005443D1 (en) 2010-12-02
EP2127505B1 (en) 2010-10-20
JP2010514175A (en) 2010-04-30
WO2008077671A1 (en) 2008-07-03
US8115589B2 (en) 2012-02-14
ATE485705T1 (en) 2010-11-15
EP2127505A1 (en) 2009-12-02
JP4763833B2 (en) 2011-08-31
US20100039213A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
DE102007058497B4 (en) Multilayer printed circuit board and method for producing a multilayer printed circuit board
DE2447284A1 (en) METHOD FOR APPLYING EVEN GOLD PLATING TO CERAMIC SUBSTRATES
DE102006037070A1 (en) Circuit board fabrication involves providing a conductive paste with metallic nanoparticles
DE19608484B4 (en) Ceramic circuit substrate fired at low temperature
EP2774461B1 (en) Circuit board made of ain with copper structures
DE19834640A1 (en) Multilayer conducting track substrate for integrated hybrid circuit
DE3623093A1 (en) Method for producing through-connections in printed circuit boards or multilayer printed circuit boards having inorganic or organic/inorganic insulating layers
DE19707253C2 (en) Ceramic multilayer circuit board in LTCC technology with improved resistance of the Ag-Au connection
DE1916789C3 (en) Method for manufacturing a multilayer integrated circuit
DE19522338B4 (en) Chip carrier assembly with a via
WO2024079183A1 (en) Method for producing a component, and component
DE69733806T2 (en) METHOD FOR ATTACHING AN ELECTRIC CONTACT ON A CERAMIC LAYER AND A RESISTANCE ELEMENT CREATED THEREFOR
DE19509554A1 (en) Multilayer circuit manufacturing method for ceramic capacitor
DE102006060634A1 (en) Method for producing an electrical resistance on a substrate
DE102011084303A1 (en) Method for producing carrier for electronic power module, involves forming electrical connection between heavy-current conductor and sintered conductor
DE19743737A1 (en) Thick layer circuit board, e.g. for IC ignition, motor control
DE2301277A1 (en) METHOD FOR PRODUCING MULTI-LAYER CONNECTING CONSTRUCTIONS, E. FOR INTEGRATED SEMI-CONDUCTOR CIRCUITS
WO2019012050A1 (en) Press-in pin and method for producing same
DE102004030588A1 (en) Connecting material template and method of use
DE19512272C2 (en) Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method
DE10113474A1 (en) Electrical circuit
DE102022109708B4 (en) Current measuring device and associated manufacturing process
DE10039296B4 (en) Layer arrangement with a coated transfer film and its use
DE10230711A1 (en) Electrically conducting connection used in evaluation electronics is arranged between strip conductors arranged on a metallic support
CH411068A (en) Process for the production of components in the manner of printed circuits and component produced according to this process

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20131224