DE102006057718A1 - Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold - Google Patents

Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold Download PDF

Info

Publication number
DE102006057718A1
DE102006057718A1 DE102006057718A DE102006057718A DE102006057718A1 DE 102006057718 A1 DE102006057718 A1 DE 102006057718A1 DE 102006057718 A DE102006057718 A DE 102006057718A DE 102006057718 A DE102006057718 A DE 102006057718A DE 102006057718 A1 DE102006057718 A1 DE 102006057718A1
Authority
DE
Germany
Prior art keywords
layer
carrier substrate
semiconductor component
component according
functional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006057718A
Other languages
German (de)
Inventor
Götz Dr. Erbert
Jörg Dr. Fricke
Wolfgang Dr. Pittroff
Hans Dr. Wenzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungsverbund Berlin FVB eV
Original Assignee
Forschungsverbund Berlin FVB eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungsverbund Berlin FVB eV filed Critical Forschungsverbund Berlin FVB eV
Priority to DE102006057718A priority Critical patent/DE102006057718A1/en
Publication of DE102006057718A1 publication Critical patent/DE102006057718A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Abstract

The component has a functional layer (2) made of semiconductor material, and a carrier substrate (1) made of a material, which has a thermal conductivity of 50 watts per meter Kelvin. A solder (3) is arranged at the carrier substrate, and protects the functional layer. A relaxation layer (4, 4a) is arranged between the functional layer and the solder and/or between the solder and the carrier substrate, where the relaxation layer has a thickness of micrometers, and is made of gold. An independent claim is also included for a method for manufacturing a semiconductor component.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung mit den in den Ansprüchen 1 und 40 genannten Merkmalen.The The present invention relates to a semiconductor device and a Process for its preparation with the in claims 1 and 40 mentioned characteristics.

Zum Abführen von Verlustwärme werden Halbleiterbauelemente (Halbleiterdioden, Laserdioden, Transistoren) auf Trägersubstrate mit hoher thermischer Leitfähigkeit gelötet. Als Lot können Weich- und Hartlote verwendet werden. Wegen der höheren Zuverlässigkeit der Lötverbindung werden jedoch bevorzugt Hartlote verwendet, da Weichlote einer stärkeren Degradation unterworfen sind, die zu einem Funktionsverlust des Bauelements führen kann. Stimmt – bei der Verwendung von Hartloten – der thermische Ausdehnungskoeffizient des Trägersubstrats nicht mit dem des Halbleiterbauelementes (also beispielsweise mit der mindestens einen halbleitenden Schicht des Halbleiterbauelementes) überein, werden über das Lot Spannungen (so genannte „Lötspannungen") in das Halbleiterbauelement eingebracht, die dessen Eigenschaften negativ beeinflussen können.To the lead away from waste heat be semiconductor devices (semiconductor diodes, laser diodes, transistors) on carrier substrates with high thermal conductivity soldered. As solder, soft and brazing alloys are used. Because of the higher reliability the solder joint However, brazing alloys are preferred because soft solders are more degraded are subjected, leading to a loss of function of the device can lead. True - at the use of brazing alloys - the coefficient of thermal expansion of the carrier substrate does not match the of the semiconductor device (ie, for example, with the at least a semiconductive layer of the semiconductor device), be over the solder introduces voltages (so-called "soldering voltages") into the semiconductor device, which can negatively affect its properties.

Daher wird versucht, die thermischen Ausdehnungskoeffizienten von Trägersubstrat und Halbleiterbauelement anzupassen bzw. deren Differenz möglichst gering zu halten. Aus diesem Grund ist die Materialauswahl bei vorgegebenem Trägersubstrat für das halbleitende Material des Halbleiterbauelements relativ gering bzw. ist umgekehrt die Materialauswahl des Trägersubstrats bei vorgegebenem Halbleiterbauelement sehr gering. Aus den genannten Gründen beschränkt die notwendige Anpassung der thermischen Ausdehnungskoeffizienten die entsprechende Materialauswahl von Trägersubstrat und Halbleiterbauelement, weshalb geforderte Materialeigenschaften bezüglich der thermischen Leitfähigkeit bzw. bezüglich vorgegebener Herstellungskriterien nicht optimal realisiert werden können.Therefore is trying the thermal expansion coefficient of carrier substrate and semiconductor device adapt or their difference as possible to keep low. For this reason, the material selection is at a given Carrier substrate for the semiconducting Material of the semiconductor device is relatively low or vice versa the material selection of the carrier substrate for a given semiconductor device very low. From the mentioned establish limited the necessary adjustment of the thermal expansion coefficients the corresponding material selection of carrier substrate and semiconductor component, why required material properties with respect to the thermal conductivity or in terms of predetermined production criteria can not be optimally realized can.

Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement mit einem Trägersubstrat hoher thermischer Leitfähigkeit anzugeben, bei dem Spannungen aufgrund der Verwendung eines Lotes vermieden bzw. minimiert werden. Dadurch soll es insbesondere ermöglicht werden, für Trägersubstrat und Halbleiterbauelement Materialien mit stark unterschiedlichem thermischem Ausdehnungskoeffizient verwenden zu können.It is therefore an object of the present invention, a semiconductor device with a carrier substrate high thermal conductivity indicate the stresses due to the use of a solder be avoided or minimized. This should in particular enable for carrier substrate and semiconductor device materials with widely different thermal expansion coefficient to use.

Diese Aufgaben werden durch die Merkmale des Patentanspruchs 1 (Sachanspruch) und des Patentanspruchs 40 (Verfahrensanspruch) gelöst. Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.These Tasks are characterized by the features of claim 1 (claim) and claim 40 (method claim). preferred Embodiments of the invention are contained in the subclaims.

Ein besonderer Vorteil der Erfindung besteht darin, dass Halbleiterbauelemente mit Trägersubstraten kombiniert werden können, deren lineare Wärmeausdehnungskoeffizienten sich deutlich voneinander unterscheiden. Dazu weist ein erfindungsgemäßes Halbleiterbauelement mindestens eine Funktionsschicht aus einem halbleitenden Material (vorzugsweise ist die Funktionsschicht eine Wellenleiterschicht eines Halbleiterlasers, wobei die Wellenleiterschicht eine aktive Schicht und einen pn-Übergang aufweist, wobei die aktive Schicht auch Quantengräben oder Quantenpunkte enthalten kann) sowie ein Trägersubstrat aus einem Material mit einer Wärmeleitfähigkeit von mindestens 50 W/(m·K) auf, wobei zwischen dem Trägersubstrat und der halbleitenden Funktionsschicht ein Lot, vorzugsweise ein Hartlot angeordnet ist, und wobei das Trägersubstrat sowohl das Lot als auch die auf dem Lot angeordnete Funktionsschicht trägt, und wobei zwischen der Funktionsschicht und dem Lot und/oder zwischen dem Trägersubstrat und dem Lot eine Entspannungsschicht/Entspannungsschichten (vorzugsweise aus Gold) angeordnet ist/sind, welche eine Dicke von mindestens 1 μm aufweist/aufweisen.One particular advantage of the invention is that semiconductor devices with carrier substrates can be combined their linear thermal expansion coefficients clearly different from each other. For this purpose, a semiconductor component according to the invention at least one functional layer of a semiconducting material (Preferably, the functional layer is a waveguide layer a semiconductor laser, wherein the waveguide layer is an active Layer and has a pn junction, wherein the active layer also contain quantum wells or quantum dots can) as well as a carrier substrate made of a material with a thermal conductivity of at least 50 W / (m · K) on, between the carrier substrate and the semiconductive functional layer is a solder, preferably a Brazing is arranged, and wherein the carrier substrate both the solder and the functional layer arranged on the solder, and between the functional layer and the solder and / or between the carrier substrate and the solder a relaxation layer / relaxation layers (preferably made of gold) is arranged, which have a thickness of at least 1 μm / have.

Überraschenderweise wurde gefunden, dass bei einer Lotverbindung zwischen einem Trägersubstrat und einem halbleitenden Material eines Halbleiterbauelementes (Funktionsschicht) durch Einfügen einer Entspannungsschicht aus Gold (oder Kupfer oder Aluminium) das Entstehen von „Lötspannungen" verhindert werden kann. Dies ist auch bei Materialien für Trägersubstrat und Funktionsschicht mit stark unterschiedlichen thermischen Ausdehnungskoeffizienten möglich. Grundsätzlich wäre zu erwarten, dass zumindest zwischen der Entspannungsschicht und einer der Schichten (Trägersubstrat oder halbleitende Funktionsschicht) nach wie vor "Lötspannungen" auftreten müssten. Es wurde jedoch gefunden, dass solche „Lötspannungen" bei einer ausreichenden Dicke der Goldschicht (oder Goldlegierung-, Kupfer- oder Aluminiumschicht) größer 1 μm ausreichend unterdrückt bzw. komplett eliminiert werden können.Surprisingly has been found that in a solder joint between a carrier substrate and a semiconductive material of a semiconductor device (functional layer) by inserting a Relaxation layer of gold (or copper or aluminum) arising be prevented by "soldering voltages" can. This is also true for materials for carrier substrate and functional layer with very different thermal expansion coefficients possible. in principle would be too expect that at least between the relaxation layer and a of the layers (carrier substrate or semiconductive functional layer) still "soldering voltages" would have to occur. However, it was found that such "soldering voltages" with a sufficient Thickness of gold layer (or gold alloy, copper or aluminum layer) greater than 1 μm sufficient repressed or completely eliminated.

Als thermischer Ausdehnungskoeffizient wird im Sinne der Anmeldung der lineare Wärmeausdehnungskoeffizient α bezogen auf 20°C verstanden. Als Hartlot im Sinne der Anmeldung wird eine Lötverbindung verstanden, die mit einer Liquidus-Temperatur von mehr als 250°C und von bis zu maximal 900°C hergestellt worden ist und vorzugsweise Gold aufweist. Bevorzugt verwendete Hartlotmaterialien sind eine Au/Sn-Legierung, eine Au/Se-Legierung oder eine Au/Si-Legierung (besonders bevorzugt 80%Au/20%Sn-Legierung, eine 88%Au/12%Se-Legierung oder eine 96,76%Au/3,24%Si-Legierung).When Thermal expansion coefficient is in the sense of the application of the linear coefficient of thermal expansion α related to 20 ° C Understood. As hard solder in the sense of the application is a solder joint understood that with a liquidus temperature of more than 250 ° C and of up to a maximum of 900 ° C has been prepared and preferably has gold. Prefers Brazing materials used are an Au / Sn alloy, an Au / Se alloy or an Au / Si alloy (particularly preferably 80% Au / 20% Sn alloy, an 88% Au / 12% Se alloy or a 96.76% Au / 3.24% Si alloy).

Vorzugsweise ist das Lot im gesamten Kontaktbereich zwischen Trägersubstrat und Funktionsschicht des Halbleiterbauelementes vorhanden. Vorzugsweise unterliegt die Entspannungsschicht die Funktionsschicht des Halbleiterbauelementes vollständig, mit anderen Worten ist es vorzugsweise vorgesehen, dass die Entspannungsschicht aus Gold den gesamten Bereich unter der Funktionsschicht ausfüllt. Ebenso ist es vorzugsweise vorgesehen, dass das Trägersubstrat größer als die Funktionsschicht des Halbleiterbauelementes ist und die Funktionsschicht derart über dem Trägersubstrat angeordnet ist, dass nur ein Teil des Trägersubstrats bedeckt ist und die Funktionsschicht vollständig vom Trägersubstrat unterstützt ist.Preferably, the solder is present in the entire contact region between the carrier substrate and the functional layer of the semiconductor component. In front Preferably, the stress relieving layer completely underlies the functional layer of the semiconductor device, in other words, it is preferably provided that the stress relieving layer of gold fills the entire region under the functional layer. Likewise, it is preferably provided that the carrier substrate is larger than the functional layer of the semiconductor component and the functional layer is arranged above the carrier substrate such that only a part of the carrier substrate is covered and the functional layer is completely supported by the carrier substrate.

Durch das erfindungsgemäße Einfügen mindestens einer ausreichend dicken Entspannungsschicht (z. B. Goldschicht) zwischen dem Lot und der halbleitenden Funktionsschicht oder zwischen dem Lot und dem Trägersubstrat ist es möglich, dass sich der lineare Wärmeausdehnungskoeffizient der Funktionsschicht vom linearen Wärmeausdehnungskoeffizienten des Trägersubstrats um mehr als 1,5·10–6/K, bevorzugt mehr als 3,0·10–6/K und noch bevorzugter um mehr als 5,0·10–6/K unterscheidet. In einer besonders bevorzugten Ausführungsvariante besteht das Trägersubstrat aus Diamant (oder Kupfer) und die halbleitende Funktionsschicht aus einem Gruppe III/V-Halbleiter, bevorzugt aus dem Materialsystem In-Ga-Al-As-P-N. Die Dicke der Entspannungsschicht (bzw. im Falle mehrerer Entspannungsschichten die Summe der Dicken der Entspannungsschichten) genügt/genügen dabei vorzugsweise der Bedingung D[μm] > 1 μm·(1 + Δα·3·105K), wobei Δα die Differenz des linearen Wärmeausdehnungskoeffizienten der Funktionsschicht und des linearen Wärmeausdehnungskoeffizienten des Trägersubstrats ist. Vorzugsweise weist das Trägersubstrat ein Material mit einer Wärmeleitfähigkeit von mindestens 150 W/(m·K), bevorzugter von mehr als 200 W/(m·K), noch bevorzugter von mehr als 300 W/(m·K) auf.By inserting at least one sufficiently thick expansion layer (eg gold layer) between the solder and the semiconductive functional layer or between the solder and the carrier substrate, it is possible for the linear thermal expansion coefficient of the functional layer to exceed the linear thermal expansion coefficient of the carrier substrate by more than 1 , 5 × 10 -6 / K, preferably more than 3.0 × 10 -6 / K, and more preferably more than 5.0 × 10 -6 / K. In a particularly preferred embodiment variant, the carrier substrate consists of diamond (or copper) and the semiconducting functional layer consists of a group III / V semiconductor, preferably of the material system In-Ga-Al-As-PN. The thickness of the stress relief layer (or in the case of several stress relaxation layers the sum of the thicknesses of the stress relaxation layers) preferably satisfies / satisfies the condition D [μm]> 1 μm * (1 + Δα × 3 × 10 5 K), where Δα is the difference of is the linear thermal expansion coefficient of the functional layer and the linear thermal expansion coefficient of the supporting substrate. Preferably, the support substrate comprises a material having a thermal conductivity of at least 150 W / (m · K), more preferably more than 200 W / (m · K), even more preferably more than 300 W / (m · K).

Die Dicke der Entspannungsschicht (bzw. im Falle mehrerer Entspannungsschichten die Summe der Dicken der Entspannungsschichten) genügt/genügen vorzugsweise der Bedingung D[μm] > 1,5/103·L[μm], wobei L die größte laterale Ausdehnung der Funktionsschicht 2 (L liegt vorzugsweise zwischen 0,67 mm und 10 mm) ist.The thickness of the stress relief layer (or in the case of several stress relaxation layers the sum of the thicknesses of the stress relaxation layers) preferably satisfies the condition D [μm]> 1.5 / 10 3 · L [μm], where L is the greatest lateral extent of the functional layer 2 (L is preferably between 0.67 mm and 10 mm).

In einer weiteren bevorzugten Ausführungsvariante der Erfindung ist zwischen der Funktionsschicht/dem Trägersubstrat und der Entspannungsschicht eine erste Kontaktschicht angeordnet. Die erste Kontaktschicht weist vorzugsweise eine erste Haftschicht, eine erste Barriereschicht und eine erste Benetzungsschicht auf, wobei die erste Haftschicht die Funktionsschicht und die erste Barriereschicht kontaktiert, die erste Barriereschicht weiterhin die erste Benetzungsschicht kontaktiert und die erste Benetzungsschicht weiterhin die Entspannungsschicht kontaktiert. Die erste Barriereschicht ist derart ausgebildet, dass sie eine Wechselwirkung zwischen der halbleitenden Funktionsschicht und der Entspannungsschicht unterbindet. In einer weiteren bevorzugten Ausführungsvariante der Erfindung ist zwischen der Entspannungsschicht und dem Lot vorzugsweise eine zweite Kontaktschicht angeordnet. Die zweite Kontaktschicht weist vorzugsweise eine zweite Haftschicht, eine zweite Barriereschicht und eine zweite Benetzungsschicht auf. Vorzugsweise bildet die Funktionsschicht die Wellenleiterschicht eines Halbleiterlasers aus, wobei die Wellenleiterschicht eine aktive Schicht und einen pn-Übergang aufweist, und wobei die aktive Schicht auch Quantengräben oder Quantenpunkte enthalten kann. In einer weiteren bevorzugten Variante der Erfindung ist das gesamte Halbleiterbauelement (Halbleiterlaser, Transistor, halbleitendes oder opto-elektronisches Bauelement) vollständig auf dem Trägersubstrat aufgebaut, das heißt vollständig durch das Trägersubstrat gestützt. Das bedeutet, dass sämtliche weitere Funktionsschichten des Halbleiterbauelementes auf dem Trägersubstrat aufgebaut sind.In a further preferred embodiment The invention is between the functional layer / the carrier substrate and the stress relief layer disposed a first contact layer. The first contact layer preferably has a first adhesion layer, a first barrier layer and a first wetting layer, wherein the first adhesive layer contacts the functional layer and the first barrier layer, the first barrier layer continues the first wetting layer contacted and the first wetting layer further the relaxation layer contacted. The first barrier layer is designed such that they have an interaction between the semiconducting functional layer and the relaxation layer stops. In a further preferred variant The invention is preferably between the stress relief layer and the solder arranged a second contact layer. The second contact layer preferably has a second adhesive layer, a second barrier layer and a second wetting layer. Preferably, the functional layer forms the waveguide layer of a semiconductor laser, wherein the waveguide layer has an active layer and a pn junction, and wherein the active layer also contains quantum wells or quantum dots can. In a further preferred variant of the invention, the entire Semiconductor device (semiconductor laser, transistor, semiconducting or opto-electronic component) completely on the carrier substrate built, that is Completely supported by the carrier substrate. The means that all further functional layers of the semiconductor device on the carrier substrate are constructed.

Das erfindungsgemäße Verfahren zur Herstellung eines Halbleiterbauelementes weist folgende Verfahrensschritte auf: Bereitstellen einer Funktionsschicht aus einem halbleitenden Material, Verbinden der Funktionsschicht mit einem Trägersubstrat mittels Löten, wobei zwischen Funktionsschicht und Trägersubstrat mindestens eine Entspannungsschicht (z. B. aus Gold) mit einer Dicke von mindestens 1 μm vorgesehen ist.The inventive method for producing a semiconductor component comprises the following method steps on: providing a functional layer of a semiconductive Material, connecting the functional layer with a carrier substrate by means Soldering, wherein between functional layer and carrier substrate at least one relaxation layer (eg of gold) with a thickness of at least 1 μm is.

Die Entspannungsschicht wird mit dem Trägersubstrat vorzugsweise mittels Hartlöten verbunden. Vorzugsweise weist das Trägersubstrat ein Material mit einer hohen Wärmeleitfähigkeit von mehr als 150 W/(m·K), bevorzugt von mehr als 200 W/(m·K), besonders bevorzugt von mehr als 250 W/(m·K) und noch bevorzugter von mehr als 300 W/(m·K) auf. In einer besonders bevorzugten Ausführungsvariante wird als Trägersubstrat Diamant (oder Kupfer) und als halbleitende Funktionsschicht ein Gruppe III/V-Halbleiter (bevorzugt aus dem Materialsystem In-Ga-Al-As-P-N) verwendet. Vorzugsweise wird vor dem Aufbringen der Entspannungsschicht auf die Funktionsschicht eine erste Kontaktschicht auf die Funktionsschicht aufgebracht. Vorzugsweise wird die erste Kontaktschicht durch eine erste Haftschicht, eine erste Barriereschicht und eine erste Benetzungsschicht ausgebildet. Weiterhin wird vorzugsweise vor dem Verlöten der Entspannungsschicht mit dem Trägersubstrat eine zweite Kontaktschicht auf die Entspannungsschicht aufgebracht. Die zweite Kontaktschicht wird vorzugsweise durch eine zweite Haftschicht, eine zweite Barriereschicht und eine zweite Benetzungsschicht ausgebildet. Die halbleitende Funktionsschicht wird vorzugsweise als Wellenleiterschicht eines Halbleiterlasers verwendet, wobei die Wellenleiterschicht eine aktive Schicht und einen pn-Übergang aufweist, und wobei die aktive Schicht auch Quantengräben oder Quantenpunkte enthalten kann.The stress relief layer is bonded to the carrier substrate, preferably by brazing. Preferably, the carrier substrate comprises a material having a high thermal conductivity of more than 150 W / (m · K), preferably more than 200 W / (m · K), more preferably more than 250 W / (m · K), and still more preferably more than 300 W / (m · K). In a particularly preferred embodiment variant, diamond (or copper) is used as the carrier substrate and a group III / V semiconductor (preferably of the material system In-Ga-Al-As-PN) is used as the semiconductive functional layer. Preferably, a first contact layer is applied to the functional layer before the stress relief layer is applied to the functional layer. The first contact layer is preferably formed by a first adhesion layer, a first barrier layer and a first wetting layer. Furthermore, a second contact layer is preferably applied to the stress relief layer prior to soldering the stress relief layer to the carrier substrate. The second contact layer is preferably formed by a second adhesive layer, a second barrier layer and a second wetting layer. The semiconducting functional layer is preferably used as a waveguide layer of a semiconductor laser, wherein the waveguide layer is an active layer and has a pn junction, and wherein the active layer may also contain quantum wells or quantum dots.

Vorzugsweise kontaktiert das Trägersubstrat direkt das Lot, das Lot direkt die zweite Kontaktschicht, die zweite Kontaktschicht direkt die Entspannungsschicht, die Entspannungsschicht direkt die erste Kontaktschicht und die erste Kontaktschicht direkt die halbleitende Funktionsschicht.Preferably contacts the carrier substrate directly the solder, the solder directly the second contact layer, the second contact layer directly the relaxation layer, the relaxation layer directly the first Contact layer and the first contact layer directly the semiconducting Functional layer.

Die Erfindung soll nachfolgend anhand eines in der Figur zumindest teilweise dargestellten Ausführungsbeispiels näher erläutert werden. Es zeigen:The Invention will be based on one in the figure, at least partially illustrated embodiment be explained in more detail. Show it:

1: ein erfindungsgemäßes Halbleiterbauelement in schematischer, geschnittener Darstellung und 1 a semiconductor device according to the invention in a schematic, sectional representation and

2: eine erfindungsgemäße Halbleiter-Laserdiode in schematischer, geschnittener Darstellung. 2 : A semiconductor laser diode according to the invention in a schematic, sectional representation.

1 zeigt ein erfindungsgemäßes Halbleiterbauelement in geschnittener Darstellung. Die Funktionsschicht 2 kann beispielsweise aus einem Gruppe III/V-Halbleiter bestehen. Um eine ausreichende Wärmeabfuhr aus dem Halbleiterbauelement (beispielsweise einem Halbleiterlaser) zu gewährleisten, wird die halbleitende Funktionsschicht 2 auf ein Trägersubstrat 1 mit hoher thermischer Leitfähigkeit aufgebracht. Dabei wird das Trägersubstrat 1 und das Halbleiterbauelement 2 mittels einer Lotverbindung 3 dauerhaft miteinander verbunden. Um das Vorhandensein von „Lötspannungen" zu minimieren bzw. zu eliminieren, werden nach dem Stand der Technik stets Materialien für das Trägersubstrat 1 verwendet, deren thermischer Ausdehnungskoeffizient gar nicht oder nur geringfügig vom thermischen Ausdehnungskoeffizienten der III/V-Halbleiterschicht 2 (bevorzugt Galliumarsenidschicht mit 6,5·10–6/K) abweicht. Dazu ist es nach dem Stand der Technik beispielsweise vorgesehen, Kupfer-Wolfram-Verbindungen zu verwenden. Durch Erfüllung dieser Randbedingungen stehen nachteilhafterweise für das Trägersubstrat 1 nur solche Materialien zur Verfügung, die für bestimmte Anwendungszwecke (z.B. einen Hochleistungshalbleiterlaser) keine ausreichende Wärmeabfuhr gewährleisten können. Wird ein Material mit höherer thermischer Leitfähigkeit für das Trägersubstrat 1 verwendet, entstehen jedoch während des Abkühlens der Lotverbindung 3 aufgrund der regelmäßig unterschiedlichen linearen Ausdehnungskoeffizienten der Materialien der Schichten 1 und 2 entsprechende Spannungen, die im halbleitenden Material der Funktionsschicht 2 nachteilige Effekte hervorrufen können, insbesondere können die elektrischen oder elektrisch-optischen Eigenschaften nachteilig verändert werden. Außerdem kann es zu einem vorzeitigen Bruch der unter Spannung stehenden Lotverbindung 3 oder des HL-Bauelementes (das die Funktionsschicht 2 aufweist) kommen. Ein weiterer Nachteil besteht darin, dass bei Verwendung einer Vielzahl von Bauelementen, beispielsweise von Transistoren in einem Matrix-Display oder Lasern in einem Stack oder Array, die unterschiedlichen elektrischen Charakteristika der einzelnen Funktionsschichten (Transistoren, Laser) zu einer Uneinheitlichkeit der Displayeigenschaften führen können. Erfindungsgemäß ist es daher vorgesehen, zwischen dem Lot 3 und der Funktionsschicht 2 (und/oder zwischen Lot und Trägersubstrat) des Halbleiterbauelements eine (bevorzugt aus Gold bestehende) Entspannungsschicht vorzusehen, die eine Dicke von mindestens 1 μm aufweist. Erfindungsgemäß können daher Spannungen zwischen der Lotverbindung 3 und Funktionsschicht 2 bzw. Spannungen zwischen dem Trägersubstrat 1 und der Funktionsschicht 2 vermieden bzw. minimiert werden. 1 shows a semiconductor device according to the invention in a sectional view. The functional layer 2 may for example consist of a group III / V semiconductor. In order to ensure sufficient heat dissipation from the semiconductor component (for example, a semiconductor laser), the semiconducting functional layer 2 on a carrier substrate 1 applied with high thermal conductivity. In this case, the carrier substrate 1 and the semiconductor device 2 by means of a solder connection 3 permanently connected. In order to minimize or eliminate the presence of "soldering voltages", the prior art always provides materials for the carrier substrate 1 used, the coefficient of thermal expansion is not or only slightly from the thermal expansion coefficient of the III / V semiconductor layer 2 (preferably Galliumarsenidschicht with 6.5 · 10 -6 / K) differs. For this purpose, it is provided according to the prior art, for example, to use copper-tungsten compounds. By fulfilling these boundary conditions are disadvantageous for the carrier substrate 1 Only those materials are available that can not guarantee sufficient heat dissipation for certain applications (eg a high-power semiconductor laser). Will be a material with higher thermal conductivity for the carrier substrate 1 used, however, arise during the cooling of the solder joint 3 due to the regularly different linear expansion coefficients of the materials of the layers 1 and 2 corresponding voltages in the semiconducting material of the functional layer 2 can cause adverse effects, in particular, the electrical or electrical-optical properties can be adversely affected. In addition, premature breakage of the live solder joint may occur 3 or the HL device (the functional layer 2 has come). Another disadvantage is that when using a plurality of components, for example, transistors in a matrix display or lasers in a stack or array, the different electrical characteristics of the individual functional layers (transistors, lasers) can lead to a non-uniformity of the display properties. According to the invention, it is therefore provided between the solder 3 and the functional layer 2 (And / or between solder and carrier substrate) of the semiconductor device to provide a (preferably made of gold) relaxation layer having a thickness of at least 1 micron. Therefore, according to the invention voltages between the solder joint 3 and functional layer 2 or stresses between the carrier substrate 1 and the functional layer 2 be avoided or minimized.

Das Einfügen der Entspannungsschicht 4 ist vorzugsweise bereits Bestandteil des Wafer-Prozesses für die halbleitende Funktionsschicht 2. Vorzugsweise wird vor Aufbringen der Entspannungsschicht 4 eine erste Kontaktschicht 5 aufgebracht. Diese erste Kontaktschicht 5 besteht vorzugsweise aus einer Haftschicht (reaktionsfreudiges Metall), einer Barriereschicht zur Verhinderung der Wechselwirkung zwischen Entspannungsschicht 4 und halbleitender Schicht 2 sowie einer Benetzungs-/Schutzschicht. Erfindungsgemäß ist es vorgesehen, dass als Benetzungs-/Schutzschicht eine die Barriereschicht vor Degradation schützende Schicht ist, welche aus Gold besteht oder auf welcher Gold gut haftet. Auf der ersten Benetzungsschicht wird dann die mindestens 1 μm dicke Goldschicht, beispielsweise galvanisch abgeschieden. Vor dem Verlöten der so erzeugten Struktur mit dem Trägersubstrat 1 wird noch innerhalb des Waferprozesses auf die Entspannungsschicht 4 eine zweite Kontaktschicht, ebenfalls bestehend aus Haft-, Barriere- und Benetzungsschicht, aufgebracht, wobei die Benetzungsschicht sich im Lot 3 löst und somit dessen Benetzung beim Verlöten fördert.The insertion of the relaxation layer 4 is preferably already part of the wafer process for the semiconducting functional layer 2 , Preferably, before applying the stress relief layer 4 a first contact layer 5 applied. This first contact layer 5 preferably consists of an adhesive layer (reactive metal), a barrier layer to prevent the interaction between relaxation layer 4 and semiconducting layer 2 and a wetting / protective layer. According to the invention, it is provided that the wetting / protective layer is a layer which protects the barrier layer from degradation and consists of gold or on which gold adheres well. On the first wetting layer then the at least 1 micron thick gold layer, for example, electrodeposited. Before soldering the structure thus produced to the carrier substrate 1 is still within the wafer process on the relaxation layer 4 a second contact layer, also consisting of adhesion, barrier and wetting layer, applied, wherein the wetting layer is in the solder 3 dissolves and thus promotes its wetting during soldering.

2 zeigt eine erfindungsgemäße Struktur, in der als Funktionsschicht eine Wellenleiterschicht eines Halbleiterlasers verwendet wird, wobei die Wellenleiterschicht 8 eine aktive Schicht und einen pn-Übergang aufweist, und wobei die aktive Schicht auch Quantengräben oder Quantenpunkte enthalten kann. Mit anderen Worten zeigt 2 eine erfindungsgemäße Halbleiter-Laserdiode, bei der Spannungen zwischen der halbleitenden Wellenleiterschicht 8 und dem Trägersubstrat 1 vermieden werden können. Vorzugsweise ist zwischen der erste Kontaktschicht 5 und der halbleitenden Wellenleiterschicht 8 eine Halbleiterkontaktschicht 7 angeordnet. Die Wellenleiterschicht 8 ist wiederum auf einem Halbleitersubstrat 9 angeordnet. 2 shows a structure according to the invention, in which a waveguide layer of a semiconductor laser is used as a functional layer, wherein the waveguide layer 8th has an active layer and a pn junction, and wherein the active layer may also contain quantum wells or quantum dots. In other words shows 2 a semiconductor laser diode according to the invention, in which voltages between the semiconductor waveguide layer 8th and the carrier substrate 1 can be avoided. Preferably, between the first contact layer 5 and the semiconductive waveguide layer 8th a semiconductor contact layer 7 arranged. The waveguide layer 8th is in turn on a semiconductor substrate 9 arranged.

11
Trägersubstratcarrier substrate
22
halbleitende Funktionsschichtsemiconducting functional layer
33
Hartlotbraze
4, 4a4, 4a
Entspannungsschichtstress relieving layer
5, 5a5, 5a
erste Kontaktschichtfirst contact layer
6, 6a6 6a
zweite Kontaktschichtsecond contact layer
77
HalbleiterkontaktschichtSemiconductor contact layer
88th
WellenleiterschichtWaveguide layer
99
HalbleitersubstratSemiconductor substrate

Claims (57)

Halbleiterbauelement aufweisend: mindestens eine Funktionsschicht (2, 8) aus einem halbleitenden Material, ein Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 50,0 W/(m·K), ein auf dem Trägersubstrat (1) angeordnetes Lot (3), wobei die Funktionsschicht (2) durch das auf dem Trägersubstrat (1) abgestützte Lot (3) gestützt ist, dadurch gekennzeichnet, dass mindestens eine Entspannungsschicht (4, 4a) vorgesehen ist, wobei die Entspannungsschicht (4) zwischen der Funktionsschicht (2) und dem Lot (3) und/oder zwischen dem Lot (3) und dem Trägersubstrat (1) angeordnet ist, und wobei die Entspannungsschicht (4, 4a) eine Dicke von mindestens einem Mikrometer aufweist.Semiconductor device comprising: at least one functional layer ( 2 . 8th ) of a semiconductive material, a carrier substrate ( 1 ) of a material with a thermal conductivity (λ) of at least 50.0 W / (m · K), one on the carrier substrate ( 1 ) arranged solder ( 3 ), wherein the functional layer ( 2 ) by the on the carrier substrate ( 1 ) supported solder ( 3 ), characterized in that at least one expansion layer ( 4 . 4a ), wherein the stress relief layer ( 4 ) between the functional layer ( 2 ) and the lot ( 3 ) and / or between the solder ( 3 ) and the carrier substrate ( 1 ), and wherein the stress relief layer ( 4 . 4a ) has a thickness of at least one micrometer. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) aus Gold besteht.Semiconductor component according to Claim 1, characterized in that the at least one stress relief layer ( 4 . 4a ) consists of gold. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Goldlegierung ist, welche mindestens 60% (Gewichtsprozent) Gold aufweist.Semiconductor component according to Claim 1, characterized in that the at least one stress relief layer ( 4 . 4a ) is a gold alloy having at least 60% (by weight) gold. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Goldlegierung ist, welche mindestens 90% (Gewichtsprozent) Gold aufweist.Semiconductor component according to Claim 1, characterized in that the at least one stress relief layer ( 4 . 4a ) is a gold alloy having at least 90% (by weight) of gold. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Goldlegierung ist, welche mindestens 95% (Gewichtsprozent) Gold aufweist.Semiconductor component according to Claim 1, characterized in that the at least one stress relief layer ( 4 . 4a ) is a gold alloy having at least 95% (by weight) gold. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) aus Kupfer oder Aluminium besteht.Semiconductor component according to Claim 1, characterized in that the at least one stress relief layer ( 4 . 4a ) consists of copper or aluminum. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Lot (3) ein Hartlot ist.Semiconductor component according to one of the preceding claims, characterized in that the solder ( 3 ) is a brazing material. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizienten (α) des Trägersubstrats (1) um mindestens 1,5·10–6/K unterscheidet.Semiconductor component according to one of the preceding claims, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 1.5 · 10 -6 / K. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Entspannungsschicht (4) die Funktionsschicht (2) vollständig unterliegt.Semiconductor component according to one of the preceding claims, characterized in that the stress relief layer ( 4 ) the functional layer ( 2 ) completely subject. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke (D) der mindestens einen Entspannungsschicht (4, 4a) der Bedingung: D[μm] > 1 μm·(1 + Δα·3·105K)genügt, wobei Δα die Differenz des linearen Wärmeausdehnungskoeffizienten (α) der Funktionsschicht (2) und des linearen Wärmeausdehnungskoeffizienten (α) des Trägersubstrats (1) ist.Semiconductor component according to one of the preceding claims, characterized in that the thickness (D) of the at least one relaxation layer ( 4 . 4a ) of the condition: D [μm]> 1 μm × (1 + Δα × 3 × 10 5 K) is sufficient, where Δα the difference of the linear thermal expansion coefficient (α) of the functional layer ( 2 ) and the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 150,0 W/(m·K) ist.Semiconductor component according to one of the preceding claims, characterized in that the carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 150.0 W / (m · K). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 200,0 W/(m·K) ist.Semiconductor component according to one of the preceding claims, characterized in that the carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 200.0 W / (m · K). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 250,0 W/(m·K) ist.Semiconductor component according to one of the preceding claims, characterized in that the carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 250.0 W / (m · K). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 300,0 W/(m·K) ist.Semiconductor component according to one of the preceding claims, characterized in that the carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 300.0 W / (m · K). Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (1) aus Diamant besteht.Semiconductor component according to one of the preceding claims, characterized in that the carrier substrate ( 1 ) consists of diamond. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizienten (α) des Trägersubstrats (1) um mindestens 3,5·10–6/K unterscheidet.Semiconductor component according to one of the preceding claims, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 3.5 · 10 -6 / K. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizienten (α) des Trägersubstrats (1) um mindestens 5,0·106/K unterscheidet.Semiconductor component according to one of the preceding claims, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 5.0 · 10 6 / K. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionsschicht (2) aus Gruppe III/V-Halbleitern bestehtSemiconductor component according to one of the preceding claims, characterized in that the functional layer ( 2 ) consists of group III / V semiconductors Halbleiterbauelement nach einem der Ansprüche 1-17, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizient (α) des Trägersubstrats (1) um mindestens 8,0·10–6/K unterscheidet.Semiconductor component according to one of Claims 1-17, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 8.0 × 10 -6 / K. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Gesamtdicke (D) von mindestens 2 μm aufweist.Semiconductor component according to one of the preceding claims, characterized in that the at least one relaxation layer ( 4 . 4a ) has a total thickness (D) of at least 2 μm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Gesamtdicke (D) von mindestens 3 μm aufweist.Semiconductor component according to one of the preceding claims, characterized in that the at least one relaxation layer ( 4 . 4a ) has a total thickness (D) of at least 3 μm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Gesamtdicke (D) von weniger als 20 μm aufweist.Semiconductor component according to one of the preceding claims, characterized in that the at least one relaxation layer ( 4 . 4a ) has a total thickness (D) of less than 20 microns. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Gesamtdicke (D) von weniger als 15 μm aufweist.Semiconductor component according to one of the preceding claims, characterized in that the at least one relaxation layer ( 4 . 4a ) has a total thickness (D) of less than 15 μm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Entspannungsschicht (4, 4a) eine Gesamtdicke (D) von weniger als 10 μm aufweist.Semiconductor component according to one of the preceding claims, characterized in that the at least one relaxation layer ( 4 . 4a ) has a total thickness (D) of less than 10 μm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionsschicht (2) eine Fläche zwischen 0,1 mm2 und 20 mm2 aufweist.Semiconductor component according to one of the preceding claims, characterized in that the functional layer ( 2 ) has an area between 0.1 mm 2 and 20 mm 2 . Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der Funktionsschicht (2) und der Entspannungsschicht (4) eine erste Kontaktschicht (5) angeordnet ist.Semiconductor component according to one of the preceding claims, characterized in that between the functional layer ( 2 ) and the relaxation layer ( 4 ) a first contact layer ( 5 ) is arranged. Halbleiterbauelement nach Anspruch 26, dadurch gekennzeichnet, dass die erste Kontaktschicht (5) eine erste Haftschicht, eine erste Barriereschicht und eine erste Benetzungsschicht aufweist, wobei die erste Haftschicht die Funktionsschicht (2) und die erste Barriereschicht kontaktiert, die erste Barriereschicht weiterhin die erste Benetzungsschicht kontaktiert und die erste Benetzungsschicht weiterhin die Entspannungsschicht (4) kontaktiert.Semiconductor component according to Claim 26, characterized in that the first contact layer ( 5 ) comprises a first adhesive layer, a first barrier layer and a first wetting layer, wherein the first adhesive layer comprises the functional layer ( 2 ) and the first barrier layer, the first barrier layer continues to contact the first wetting layer, and the first wetting layer further contacts the stress relief layer (10). 4 ) contacted. Halbleiterbauelement nach Anspruch 26, dadurch gekennzeichnet, dass die erste Kontaktschicht trägersubstratseitig (5a) eine erste Haftschicht, eine erste Barriereschicht und eine erste Benetzungsschicht aufweist, wobei die erste Haftschicht das Trägersubstrat (1) und die erste Barriereschicht trägersubstratseitig kontaktiert, die erste Barriereschicht trägersubstratseitig weiterhin die erste Benetzungsschicht trägersubstratseitig kontaktiert und die erste Benetzungsschicht trägersubstratseitig weiterhin die Entspannungsschicht (4a) kontaktiert.Semiconductor component according to claim 26, characterized in that the first contact layer carrier substrate side ( 5a ) comprises a first adhesive layer, a first barrier layer and a first wetting layer, wherein the first adhesive layer comprises the carrier substrate ( 1 ) and the first barrier layer on the carrier substrate side, the first barrier layer on the carrier substrate side continues to contact the first wetting layer on the carrier substrate side and the first wetting layer on the carrier substrate side further comprises the stress relief layer ( 4a ) contacted. Halbleiterbauelement nach Anspruch 27 oder 28, dadurch gekennzeichnet, dass die erste Barriereschicht derart ausgebildet ist, dass sie eine Wechselwirkung zwischen Funktionsschicht (2) und Entspannungsschicht (4) und/oder zwischen Trägersubstrat 1 und Entspannungsschicht (4a) unterbindet.Semiconductor component according to claim 27 or 28, characterized in that the first barrier layer is formed such that it has an interaction between functional layer ( 2 ) and relaxation layer ( 4 ) and / or between the carrier substrate 1 and relaxation layer ( 4a ) stops. Halbleiterbauelement nach einem der Ansprüche 27-29, dadurch gekennzeichnet, dass die erste Barriereschicht aus Platin, Nickel, WSix, WSixN1-x oder Titannitrid besteht und eine Dicke von 40 bis 500 nm aufweist und/oder die erste Benetzungsschicht aus Gold oder Platin besteht und eine Dicke von 30 bis 500 nm aufweist.Semiconductor component according to one of claims 27-29, characterized in that the first barrier layer of platinum, nickel, WSi x , WSi x N 1-x or titanium nitride and has a thickness of 40 to 500 nm and / or the first wetting layer of gold or platinum and has a thickness of 30 to 500 nm. Halbleiterbauelement nach einem der Ansprüche 27-30, dadurch gekennzeichnet, dass die erste Haftschicht aus Titan oder Chrom besteht und eine Dicke von 30 bis 100 nm aufweist.Semiconductor component according to one of Claims 27-30, characterized in that the first adhesive layer of titanium or Chromium and has a thickness of 30 to 100 nm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der Entspannungsschicht (4) und dem Lot (3) eine zweite Kontaktschicht (6) angeordnet ist.Semiconductor component according to one of the preceding claims, characterized in that between the stress relief layer ( 4 ) and the lot ( 3 ) a second contact layer ( 6 ) is arranged. Halbleiterbauelement nach Anspruch 32, dadurch gekennzeichnet, dass die zweite Kontaktschicht (6, 6a) eine zweite Haftschicht, eine zweite Barriereschicht und eine zweite Benetzungsschicht aufweist, wobei die zweite Haftschicht die Entspannungsschicht (4, 4a) und die zweite Barriereschicht kontaktiert, die zweite Barriereschicht weiterhin die zweite Benetzungsschicht kontaktiert und die zweite Benetzungsschicht weiterhin das Lot (3) kontaktiert.Semiconductor component according to Claim 32, characterized in that the second contact layer ( 6 . 6a ) comprises a second adhesive layer, a second barrier layer and a second wetting layer, wherein the second adhesive layer comprises the stress relief layer (US Pat. 4 . 4a ) and contacting the second barrier layer, the second barrier layer further contacting the second wetting layer, and the second wetting layer further contacting the solder (5) 3 ) contacted. Halbleiterbauelement nach Anspruch 33, dadurch gekennzeichnet, dass die zweite Barriereschicht derart ausgebildet ist, dass sie eine Wechselwirkung zwischen der Entspannungsschicht (4) und dem Lot (3) unterbindet.Semiconductor component according to claim 33, characterized in that the second barrier layer is designed such that it has an interaction between the stress relief layer (FIG. 4 ) and the lot ( 3 ) stops. Halbleiterbauelement nach Anspruch 34, dadurch gekennzeichnet, dass die zweite Barriereschicht aus Platin, Nickel, WSix, WSixN1-x oder Titannitrid besteht und eine Dicke von 50 bis 500 nm aufweist.Semiconductor component according to claim 34, characterized in that the second barrier layer of platinum, nickel, WSi x , WSi x N 1-x or titanium nitride and has a thickness of 50 to 500 nm. Halbleiterbauelement nach einem der Ansprüche 32-35, dadurch gekennzeichnet, dass die zweite Benetzungsschicht aus Gold besteht und eine Dicke von 30 bis 500 nm aufweist.Semiconductor component according to one of Claims 32-35. characterized in that the second wetting layer of gold and has a thickness of 30 to 500 nm. Halbleiterbauelement nach einem der Ansprüche 32-36, dadurch gekennzeichnet, dass die zweite Haftschicht aus Titan besteht und eine Dicke von 300 bis 100 nm aufweist.Semiconductor component according to one of Claims 32-36, characterized in that the second adhesive layer consists of titanium and has a thickness of 300 to 100 nm. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Funktionsschicht (2) die Wellenleiterschicht eines Halbleiterlasers ausbildet.Semiconductor component according to one of the preceding claims, characterized in that the functional layer ( 2 ) forms the waveguide layer of a semiconductor laser. Halbleiterbauelement nach Anspruch 38, dadurch gekennzeichnet, dass die Wellenleiterschicht eine aktive Schicht und einen pn-Übergang aufweist.Semiconductor component according to Claim 38, characterized the waveguide layer has an active layer and a pn junction having. Verfahren zur Herstellung eines Halbleiterbauelementes nach einem der Ansprüche 1-39 mit folgenden Verfahrensschritten: – Bereitstellen einer Funktionsschicht (2) aus einem halbleitenden Material, – Verbinden der Funktionsschicht (2, 8) mit dem Trägersubstrat (1) mittels Löten, wobei vor dem Verlöten von Funktionsschicht (2, 8) und Trägersubstrat (1) mindestens eine Entspannungsschicht (4, 4a) mit einer Dicke von mindestens einem Mikrometer auf die halbleitende Funktionsschicht (2) und/oder auf das Trägersubstrat (1) aufgebracht wird.Process for producing a semiconductor component according to one of Claims 1 to 39, comprising the following process steps: - Providing a functional layer ( 2 ) of a semiconductive material, - connecting the functional layer ( 2 . 8th ) with the carrier substrate ( 1 ) by soldering, wherein prior to soldering functional layer ( 2 . 8th ) and carrier substrate ( 1 ) at least one relaxation layer ( 4 . 4a ) having a thickness of at least one micron on the semiconducting functional layer ( 2 ) and / or on the carrier substrate ( 1 ) is applied. Verfahren nach Anspruch 40, dadurch gekennzeichnet, dass die Funktionsschicht (2, 8) mit dem Trägersubstrat (1) mittels Hartlöten verbunden wird und dass die Entspannungsschicht (4, 4a) aus Gold besteht.Method according to claim 40, characterized in that the functional layer ( 2 . 8th ) with the carrier substrate ( 1 ) is connected by brazing and that the relaxation layer ( 4 . 4a ) consists of gold. Verfahren nach einem der Ansprüche 40 und 41, dadurch gekennzeichnet, dass die Dicke (D) der Entspannungsschicht (4, 4a) der Bedingung: D[μm] > 1 μm·(1 + Δα·3·105K)genügt, wobei Δα die Differenz zwischen dem linearen Wärmeausdehnungskoeffizienten (α) der Funktionsschicht (2) und dem linearen Wärmeausdehnungskoeffizienten (α) des Trägersubstrats (1) ist.Method according to one of claims 40 and 41, characterized in that the thickness (D) of the stress relief layer ( 4 . 4a ) of the condition: D [μm]> 1 μm × (1 + Δα × 3 × 10 5 K) is sufficient, where Δα is the difference between the linear thermal expansion coefficient (α) of the functional layer ( 2 ) and the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ). Verfahren nach einem der Ansprüche 40-42, dadurch gekennzeichnet, dass ein Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 150,0 W/(m·K) verwendet wird.Method according to one of claims 40-42, characterized in that a carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 150.0 W / (m · K) is used. Verfahren nach einem der Ansprüche 40-43, dadurch gekennzeichnet, dass ein Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 200,0 W/(m·K) verwendet wird.Method according to one of claims 40-43, characterized in that a carrier substrate ( 1 ) made of a material having a thermal conductivity (λ) of at least 200.0 W / (m · K). Verfahren nach einem der Ansprüche 40-44, dadurch gekennzeichnet, dass ein Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 250,0 W/(m·K) verwendet wird.Method according to one of claims 40-44, characterized in that a carrier substrate ( 1 ) made of a material having a thermal conductivity (λ) of at least 250.0 W / (m · K). Verfahren nach einem der Ansprüche 40-45, dadurch gekennzeichnet, dass ein Trägersubstrat (1) aus einem Material mit einer Wärmeleitfähigkeit (λ) von mindestens 300,0 W/(m·K) verwendet wird.Method according to one of claims 40-45, characterized in that a carrier substrate ( 1 ) of a material having a thermal conductivity (λ) of at least 300.0 W / (m · K) is used. Verfahren nach einem der Ansprüche 40-46, dadurch gekennzeichnet, dass ein Trägersubstrat (1) aus Diamant verwendet wird.Method according to one of claims 40-46, characterized in that a carrier substrate ( 1 ) is made of diamond. Verfahren nach einem der Ansprüche 40-47, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizient (α) des Trägersubstrats (1) um mindestens 3,5·10–6/K unterscheidet.Method according to one of claims 40-47, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 3.5 × 10 -6 / K. Verfahren nach einem der Ansprüche 40-48, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizient (α) des Trägersubstrats (1) um mindestens 5,0·10–6/K unterscheidet.Method according to one of claims 40-48, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 5.0 · 10 -6 / K. Verfahren nach einem der Ansprüche 40-49, dadurch gekennzeichnet, dass eine Funktionsschicht (2) aus Gruppe III/V-Halbleitern verwendet wird.Method according to one of claims 40-49, characterized in that a functional layer ( 2 ) from Group III / V semiconductors. Verfahren nach einem der Ansprüche 40-49, dadurch gekennzeichnet, dass sich der lineare Wärmeausdehnungskoeffizient (α) der Funktionsschicht (2) vom linearen Wärmeausdehnungskoeffizient (α) des Trägersubstrats (1) um mindestens 8,0·106/K unterscheidet.Method according to one of claims 40-49, characterized in that the linear thermal expansion coefficient (α) of the functional layer ( 2 ) of the linear thermal expansion coefficient (α) of the carrier substrate ( 1 ) differs by at least 8.0 × 10 6 / K. Verfahren nach einem der Ansprüche 40-51, dadurch gekennzeichnet, dass vor dem Aufbringen der Entspannungsschicht (4) auf die Funktionsschicht (2) eine erste Kontaktschicht (5) auf die Funktionsschicht (2) aufgebracht wird.Method according to one of claims 40-51, characterized in that prior to the application of the stress relief layer ( 4 ) on the functional layer ( 2 ) a first contact layer ( 5 ) on the functional layer ( 2 ) is applied. Verfahren nach Anspruch 52, dadurch gekennzeichnet, dass die erste Kontaktschicht (5) durch eine erste Haftschicht, eine erste Barriereschicht und eine erste Benetzungsschicht ausgebildet wird.A method according to claim 52, characterized ge indicates that the first contact layer ( 5 ) is formed by a first adhesive layer, a first barrier layer and a first wetting layer. Verfahren nach einem der Ansprüche 40-53, dadurch gekennzeichnet, dass vor dem Verlöten von Entspannungsschicht (4) und Trägersubstrat (1) eine zweite Kontaktschicht (6) auf die Entspannungsschicht (4) aufgebracht wird.Method according to one of claims 40-53, characterized in that prior to soldering of stress relief layer ( 4 ) and carrier substrate ( 1 ) a second contact layer ( 6 ) on the relaxation layer ( 4 ) is applied. Verfahren nach Anspruch 54, dadurch gekennzeichnet, dass die zweite Kontaktschicht (6) durch eine zweite Haftschicht, eine zweite Barriereschicht und eine zweite Benetzungsschicht ausgebildet wird.Method according to claim 54, characterized in that the second contact layer ( 6 ) is formed by a second adhesive layer, a second barrier layer and a second wetting layer. Verfahren nach einem der Ansprüche 40-55, dadurch gekennzeichnet, dass die Funktionsschicht (2 die Wellenleiterschicht eines Halbleiterlasers ausbildet.Method according to one of claims 40-55, characterized in that the functional layer ( 2 forms the waveguide layer of a semiconductor laser. Verfahren nach einem der Ansprüche 40-55, dadurch gekennzeichnet, dass die Funktionsschicht (2) den halbleitenden Kanal eines Feldeffekttransistors oder die Schichten aktiven eines Hetero-Bipolartransistors ausbildet.Method according to one of claims 40-55, characterized in that the functional layer ( 2 ) forms the semiconducting channel of a field effect transistor or the layers active of a hetero bipolar transistor.
DE102006057718A 2006-12-01 2006-12-01 Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold Withdrawn DE102006057718A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006057718A DE102006057718A1 (en) 2006-12-01 2006-12-01 Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006057718A DE102006057718A1 (en) 2006-12-01 2006-12-01 Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold

Publications (1)

Publication Number Publication Date
DE102006057718A1 true DE102006057718A1 (en) 2008-06-05

Family

ID=39339006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006057718A Withdrawn DE102006057718A1 (en) 2006-12-01 2006-12-01 Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold

Country Status (1)

Country Link
DE (1) DE102006057718A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025728A1 (en) * 2011-08-17 2013-02-21 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US9368934B2 (en) 2011-02-14 2016-06-14 Spectrasensors, Inc. Semiconductor laser mounting for improved frequency stability
US20220037852A1 (en) * 2018-09-13 2022-02-03 Suzhou Lekin Semiconductor Co., Ltd. Surface emitting laser device and surface emitting laser apparatus having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
US6605868B2 (en) * 1998-12-10 2003-08-12 Kabushiki Kaisha Toshiba Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
US6605868B2 (en) * 1998-12-10 2003-08-12 Kabushiki Kaisha Toshiba Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166364B2 (en) 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9368934B2 (en) 2011-02-14 2016-06-14 Spectrasensors, Inc. Semiconductor laser mounting for improved frequency stability
US9711937B2 (en) 2011-02-14 2017-07-18 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
WO2013025728A1 (en) * 2011-08-17 2013-02-21 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
AU2012296657B2 (en) * 2011-08-17 2015-05-21 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9646949B2 (en) 2011-08-17 2017-05-09 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US10224693B2 (en) 2011-08-17 2019-03-05 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
EP3522312A3 (en) * 2011-08-17 2019-09-11 SpectraSensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9166130B2 (en) 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
US20220037852A1 (en) * 2018-09-13 2022-02-03 Suzhou Lekin Semiconductor Co., Ltd. Surface emitting laser device and surface emitting laser apparatus having the same

Similar Documents

Publication Publication Date Title
EP0766354B1 (en) Laser diode construction element with heat sink
EP0217063B1 (en) Optical device
EP2476171B1 (en) Method of thermally contacting opposing electrical connections of a semiconductor assembly
DE102007046021C5 (en) Method for connecting a semiconductor chip to a ceramic substrate
EP1774599B1 (en) Method for producing semiconductor chips using thin-film technology and a semiconductor chip produced using thin-film technology
DE102006041575A1 (en) Semiconductor device
DE19632635A1 (en) Semiconductor laser device and method of manufacturing the same
EP2481083B1 (en) Method for fabricating an electronic device and device fabricated with this method
DE102006057718A1 (en) Semiconductor component e.g. semiconductor laser diode, has relaxation layer arranged between functional layer and solder and/or between solder and carrier substrate, where relaxation layer has thickness of micrometers, and is made of gold
WO2019243327A1 (en) Diode laser assembly and method for producing a diode laser assembly
DE602004010061T2 (en) High reliability, low cost and thermally enhanced semiconductor chip mounting technology with AuSn
DE10258745A1 (en) Semiconductor laser device, semiconductor laser module for such a semiconductor laser device and a method for producing such a semiconductor laser device
DE19753492A1 (en) Improved scoring and breaking of hard-to-scratch materials
EP0888642B1 (en) Semiconductor device
DE2432544C3 (en) A component designed as a semiconductor circuit with a dielectric carrier and a method for its production
EP1143583A2 (en) High power diode laser bar contact system and contacting method for high power diode laser bars
EP1525618A2 (en) Semiconductor device with a cooling element
WO2019243322A1 (en) Diode laser arrangement and method for producing a diode laser arrangement
WO2019158416A1 (en) Method for producing a semiconductor component, and semiconductor component
DE19504351C2 (en) Process for substrate fixing of electronic components
DE102005046710B4 (en) Method for producing a component arrangement with a carrier and a semiconductor chip mounted thereon
DE19954319C1 (en) Production of multilayered contact electrodes used in diodes comprises applying a first metallizing layer, heat treating and applying a second metallizing layer over the first layer
DE102017104276B4 (en) Method for fastening a semiconductor chip on a lead frame and electronic component
EP2327095B1 (en) Semiconductor arrangement and method for producing a semiconductor arrangement
DE102004036962A1 (en) Production process for a thin film semiconductor chip forms active and contact layers on a growth substrate structures to stacks applies conductive film and removes substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal