DE102006043163B4 - Semiconductor circuitry - Google Patents

Semiconductor circuitry Download PDF

Info

Publication number
DE102006043163B4
DE102006043163B4 DE102006043163.4A DE102006043163A DE102006043163B4 DE 102006043163 B4 DE102006043163 B4 DE 102006043163B4 DE 102006043163 A DE102006043163 A DE 102006043163A DE 102006043163 B4 DE102006043163 B4 DE 102006043163B4
Authority
DE
Germany
Prior art keywords
semiconductor
fibers
circuit arrangement
arrangement according
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006043163.4A
Other languages
German (de)
Other versions
DE102006043163A1 (en
Inventor
Dr. Koblinski Carsten von
Dr. Kröner Friedrich
Francisco Javier Santos Rodriguez
Dr. Kraft Daniel
Dr. Hellmund Oliver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006043163.4A priority Critical patent/DE102006043163B4/en
Priority to US11/855,506 priority patent/US8025783B2/en
Publication of DE102006043163A1 publication Critical patent/DE102006043163A1/en
Priority to US13/218,222 priority patent/US8922016B2/en
Application granted granted Critical
Publication of DE102006043163B4 publication Critical patent/DE102006043163B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/24997—Of metal-containing material

Abstract

Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.Semiconductor circuit arrangement with a semiconductor substrate (1); at least one semiconductor device (2) formed in the semiconductor substrate (1); an insulating layer (4) formed over the semiconductor substrate (1); and a depression (V) formed in at least the insulating layer (4), the depression (V) being filled with a composite material (VW) comprising a plurality of electrically conductive fibers (W1) loosely placed on each other, and a connection structure for mechanically and electrically connecting the plurality of loosely stacked fibers (W1), the connection structure being formed of a electrodeposited electrically conductive material (W2) disposed in cavities formed by the plurality of fibers (W1).

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterschaltungsanordnungen und insbesondere auf Halbleiterschaltungsanordnungen mit galvanisch ausgebildetem Verbundwerkstoff.The present invention relates to semiconductor circuit devices, and more particularly to semiconductor integrated circuit devices having an electrodeposited composite.

In der Halbleitertechnik müssen oftmals elektrisch leitende Schichten mit einer Dicke größer 100 Mikrometer ausgebildet und/oder Vertiefungen bzw. Löcher oder Gräben mit einer Tiefe von ebenfalls größer 100 Mikrometer aufgefüllt werden. Ein derartiges Herstellen von dicken, elektrisch leitenden Schichten und/oder Auffüllen von entsprechenden Vertiefungen wird üblicherweise mit galvanischen Abscheideverfahren durchgeführt. Naturgemäß ist hierbei jedoch ein Zeitaufwand sehr hoch.In semiconductor technology, it is often necessary to form electrically conductive layers having a thickness greater than 100 micrometers and / or to fill recesses or holes or trenches with a depth of likewise greater than 100 micrometers. Such production of thick, electrically conductive layers and / or filling of corresponding depressions is usually carried out by means of galvanic deposition methods. Naturally, however, this is a time required very high.

Ferner können so genannte Lötdepots in Form fester Plättchen (so genannte preforms) zur Verfügung gestellt werden. Häufig erfüllen derartige Metallplättchen in keiner Weise die für eine Vielzahl von Anwendungen gewünschten Leitfähigkeitseigenschaften, insbesondere dann, wenn stark verschiedene thermische Ausdehnungskoeffizienten von Chip zu Substrat ausgeglichen werden sollen.Furthermore, so-called solder deposits in the form of solid platelets (so-called preforms) can be made available. Frequently, such metal flakes in no way meet the desired for a variety of applications conductivity properties, especially when strongly different thermal expansion coefficients from chip to substrate to be compensated.

Ferner ist es bekannt, Edelmetallpasten im Siebdruckverfahren aufzubringen, wodurch man ebenfalls bis zu 50 Mikrometer dicke Schichten ausbilden, bzw. bis zu 50 Mikrometer tiefe Vertiefungen auffüllen kann.Furthermore, it is known to apply noble metal pastes by screen printing, which also form up to 50 microns thick layers, or can fill up to 50 microns deep wells.

Aus der Druckschrift US 4 132 828 A ist ein Verfahren zur Herstellung eines Verbundwerkstoffes bekannt, wobei Kohlefasern verwendet werden, welche mit einem metallischen Material als weiteren Werkstoff beschichtet und dadurch verbunden werden. Das Aufbringen des weiteren Werkstoffs erfolgt hierbei mit einem Ionen-Plattierverfahren (Plasma gestütztes Verfahren) oder einem Vakuum-Abscheideverfahren.From the publication US 4 132 828 A For example, there is known a method of manufacturing a composite using carbon fibers coated with and bonded to a metallic material as another material. The application of the further material takes place here with an ion plating process (plasma-assisted process) or a vacuum deposition process.

Die Druckschrift US 2003/0024611 A1 offenbart ein weiteres Verfahren zur Herstellung eines Metall/Kohlefaser-Verbundwerkstoffs als Wärmesenke bzw. Kühlkörper, der auf einem gehäusten Halbleiterbaustein befestigt werden kann. Der Verbundwerkstoff bestehend aus Kohlenstoffteilchen und einem metallischen Verbindungsmaterial wird hierbei mittels eines Sinterverfahrens, d. h. unter Druck, hergestellt.The publication US 2003/0024611 A1 discloses another method of making a metal / carbon fiber composite as a heat sink that may be mounted on a packaged semiconductor device. The composite consisting of carbon particles and a metallic compound material is hereby produced by means of a sintering process, ie under pressure.

Die Druckschrift US 2006/0091557 A1 offenbart ferner eine Halbleiterschaltungsanordnung, wobei zur Verbesserung eines Leitungswiderstandes der Verdrahtung ein spezieller Verbundwerkstoff in eine Vertiefung wie z. B. ein Kontaktloch eingebracht wird. Hierbei werden aufrecht stehende Kohlenstoff-Nano-Röhren verwendet, welche mit dem Untergrund fest verankert sind.The publication US 2006/0091557 A1 further discloses a semiconductor circuit arrangement, wherein to improve a wiring resistance of the wiring, a special composite material in a recess such. B. a contact hole is introduced. Here, upright carbon nanotubes are used, which are firmly anchored to the ground.

Schließlich zeigt die Druckschrift DE 100 15 962 C2 eine hochtemperaturfeste Lotverbindung für Halbleiterbauelemente, wobei auf einen Metallfilm Körner oder Kugeln aufgebracht werden, die Hohlräume ausbilden. Diese schwammartige Struktur bzw. Folie mit ihren Hohlräumen, kann ferner mit einem galvanischen Verfahren metallisiert werden.Finally, the document shows DE 100 15 962 C2 a high temperature resistant solder joint for semiconductor devices, wherein on a metal film grains or balls are applied, forming the cavities. This spongy structure or film with its cavities can also be metallized by a galvanic process.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, eine Halbleiterschaltungsanordnung zu schaffen, wobei sich insbesondere für ultradünne Halbleiterwafer eine vereinfachte Handhabung ergibt und ein Waferbruch verringert ist.The invention is the object of the invention to provide a semiconductor circuit arrangement, wherein in particular for ultrathin semiconductor wafer results in a simplified handling and a wafer break is reduced.

Erfindungsgemäß wird diese Aufgabe durch die Merkmale der Patentansprüche 1 und 5 gelöst.According to the invention, this object is solved by the features of claims 1 and 5.

Demgemäß kann eine Halbleiterschaltungsanordnung eine Vertiefung aufweisen, die zumindest in einer Isolierschicht ausgebildet ist und mit einem Verbundwerkstoff aufgefüllt ist. Der Verbundwerkstoff bzw. die stabilisierende Füllschicht besteht hierbei aus lose aufeinander liegenden Fasern und einer aus einem galvanisch abgeschiedenen Werkstoff bestehenden Verbindungsstruktur, wodurch insbesondere Schubspannungen im (ultradünnen) Wafer zuverlässig aufgefangen werden und so z. B. ein Waferbruch verringert ist.Accordingly, a semiconductor circuit arrangement may comprise a recess which is formed at least in an insulating layer and filled with a composite material. The composite material or the stabilizing filling layer in this case consists of loosely superimposed fibers and an existing of a galvanically deposited material connection structure, which in particular shear stresses in the (ultra-thin) wafer are reliably collected and so z. B. a wafer break is reduced.

Alternativ kann die Halbleiterschaltungsanordnung auch mit einer ganzflächigen Stabilisierungsschicht aus dem oben genannten Verbundwerkstoff mit lose aufeinander liegenden Fasern hergestellt werden, wodurch sich ebenfalls eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.Alternatively, the semiconductor circuitry can also be made with a full-area stabilization layer of the above-mentioned composite material with loosely superposed fibers, which also results in a much easier handling and in turn a wafer fracture is reduced.

In den Unteransprüchen sind weitere bevorzugte Ausführungsbeispiele der Erfindung gekennzeichnet.In the subclaims further preferred embodiments of the invention are characterized.

Nachfolgend werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung näher beschrieben.Hereinafter, embodiments of the invention will be described with reference to the drawings.

Es zeigen:Show it:

1 eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung eines nicht beanspruchten Verfahrens gemäß einem Beispiel der Erfindung; 1 a simplified sectional view of an apparatus for performing an unclaimed method according to an example of the invention;

2 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit erfindungsgemäßem Verbundwerkstoff gemäß einem Ausführungsbeispiel; 2 a simplified sectional view of a semiconductor circuit arrangement with inventive composite material according to an embodiment;

3 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung mit einem Verbundwerkstoff gemäß einem Ausführungsbeispiel; 3 a simplified sectional view of a semiconductor circuit arrangement with a composite material according to an embodiment;

4 eine vereinfachte Draufsicht eines Halbleiterwafers zur Veranschaulichung eines beispielhaften Anwendungsfalles; 4 a simplified plan view of a semiconductor wafer to illustrate an exemplary application;

5 eine vereinfachte vergrößerte Teilansicht von 4; 5 a simplified enlarged partial view of 4 ;

6 eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung gemäß einem weiteren Ausführungsbeispiel; und 6 a simplified sectional view of a semiconductor circuit arrangement according to another embodiment; and

7 eine teilvergrößerte Schnittansicht eines in 6 realisierten Halbleiterbauelementes. 7 a partially enlarged sectional view of an in 6 realized semiconductor device.

Gemäß der vorliegenden Erfindung wird durch das Aufbringen einer Vielzahl von elektrisch leitenden Fasern, die auf einem Trägersubstrat lose aufeinander liegen, und dem nachfolgenden galvanischen Abscheiden eines weiteren elektrisch leitenden Werkstoffs an der Oberfläche der Fasern zum Verbinden der Vielzahl von lose aufeinander liegenden Fasern und zum Erzeugen des Verbundwerkstoffs eine Zeitdauer für die Herstellung des Verbundwerkstoffs wesentlich reduziert. Ferner können bisher nicht mögliche Schichtdicken hergestellt bzw. Vertiefungen wirtschaftlich aufgefüllt werden. Insbesondere ist jedoch ein derartiges Verfahren sehr gut in der Halbleitertechnik zu realisieren, da weder hohe Temperaturen noch hohe Drücke zum Erlangen der resultierenden Schichten notwendig sind.In accordance with the present invention, the deposition of a plurality of electrically conductive fibers loosely disposed on a support substrate and the subsequent electrodeposition of another electrically conductive material at the surface of the fibers for bonding the plurality of loosely superposed fibers and generating of the composite significantly reduces a time for the manufacture of the composite material. Furthermore, previously not possible layer thicknesses can be produced or wells can be economically filled. In particular, however, such a method is very easy to realize in semiconductor technology, since neither high temperatures nor high pressures are necessary for obtaining the resulting layers.

Bei einem Ausführungsbeispiel weisen die Fasern einen Durchmesser auf, der größer als 1 Mikrometer ist. Beispielsweise werden Fasern mit einem Durchmesser größer 1 Mikrometer aufgebracht, wodurch sich die außerordentlich hohen Schichtdicken größer 100 Mikrometer schnell und einfach realisieren lassen. Die Durchmesser der Fasern liegen bei einem Ausführungsbeispiel bei etwa 1 μm. Als Fasern können sowohl metallische Materialien als auch Kohlenstoff und insbesondere Kohlefasern verwendet werden. Insbesondere bei Verwendung eines metallischen Materials, wie beispielsweise Kupfer als weiterem Werkstoff, erhält man für den aus Kohlefasern und Kupfer bestehenden Verbundwerkstoff ein thermisches Verhalten, welches sehr ähnlich dem von Halbleitermaterialien und insbesondere von Silizium ist, wodurch sich Stabilisierungsschichten realisieren lassen, die zu einem verwendeten Halbleitermaterial sehr ähnliche thermische Ausdehnungskoeffizienten aufweisen, aber elektrische Leitfähigkeiten eines Metalls haben. Das Trägersubstrat weist in diesem Falle ein Halbleitersubstrat und insbesondere ein Si-Halbleitersubstrat auf.In one embodiment, the fibers have a diameter greater than 1 micron. For example, fibers are applied with a diameter greater than 1 micron, which can be extremely fast and easy to realize the extremely high layer thicknesses greater than 100 microns. The diameters of the fibers are in one embodiment about 1 micron. As fibers, both metallic materials and carbon and in particular carbon fibers can be used. In particular, when using a metallic material, such as copper as a further material, obtained for the composite of carbon fibers and copper composite thermal behavior, which is very similar to that of semiconductor materials and in particular of silicon, which can be realized stabilization layers that used to one Semiconductor material have very similar thermal expansion coefficients, but have electrical conductivity of a metal. The carrier substrate has in this case a semiconductor substrate and in particular an Si semiconductor substrate.

Bei einem Ausführungsbeispiel können die Fasern einen Durchmesser von geringer als 10 Mikrometer aufweisen.In one embodiment, the fibers may have a diameter of less than 10 microns.

Für das Herstellungsverfahren kann nach dem Aufbringen der Fasern beispielsweise eine Anpressplatte die Fasern auf dem Trägersubstrat anpressen, wobei die Anpressplatte Öffnungen aufweist, die für eine beim galvanischen Abscheiden verwendete Galvanik-Flüssigkeit durchlässig und für die Fasern undurchlässig sind.For example, for the manufacturing process, after the fibers have been applied, a pressure plate can press the fibers onto the carrier substrate, wherein the pressure plate has openings which are permeable to a galvanic liquid used for electrodeposition and impermeable to the fibers.

Beispielsweise kann das Trägersubstrat eine Isolierschicht mit Vertiefungen aufweisen, an deren Oberfläche eine Keimschicht ausgebildet ist. Auf diese Weise können auch Kontakte schnell und kostengünstig hergestellt werden.For example, the carrier substrate may have an insulating layer with depressions, on the surface of which a seed layer is formed. In this way, contacts can be made quickly and inexpensively.

Die zwischen den Fasern bestehenden Hohlräume können beispielsweise nur teilweise aufgefüllt werden, wodurch sich sowohl ein Zeitbedarf als auch die Kosten wesentlich reduzieren lassen. Die zwischen den Fasern existierenden Hohlräume können jedoch auch vollständig mit dem weiteren Werkstoff aufgefüllt werden, wodurch sich ein mechanisch besonders stabiler Verbundwerkstoff ergibt.The existing between the fibers cavities, for example, can only be partially filled, which can reduce both a time required and the cost significantly. However, the existing between the fibers cavities can also be completely filled with the other material, resulting in a mechanically particularly stable composite material.

Bei der Realisierung einer Halbleiterschaltungsanordnung mit einer Vertiefung, die zumindest in einer Isolierschicht ausgebildet ist, können demzufolge nicht nur Kontakte zu im Halbleitersubstrat realisierten Halbleiterbauelementen, sondern auch stabilisierende Füllschichten aus schubspannungsfestem Material schnell und kostengünstig hergestellt werden, die einen Waferbruch wesentlich verringern.In the realization of a semiconductor circuit arrangement with a recess which is formed at least in an insulating layer, not only contacts to semiconductor devices realized in the semiconductor substrate, but also stabilizing filling layers of shear stress resistant material can be produced quickly and inexpensively, which significantly reduce a wafer break.

Alternativ kann jedoch auch eine Halbleiterschaltungsanordnung mit einer ganzflächigen Stabilisierungsschicht aus dem Verbundwerkstoff gemäß Ausführungsbeispielen der vorliegenden Erfindung hergestellt werden, wodurch sich besondere für ultradünne Halbleiterwafer eine wesentlich vereinfachte Handhabung ergibt und wiederum ein Waferbruch verringert ist.Alternatively, however, a semiconductor integrated circuit having a full-area stabilizing layer of the composite according to embodiments of the present invention may be made, thereby resulting in significantly simplified handling for ultra-thin semiconductor wafers, and in turn reducing wafer fracture.

Im Folgenden werden einige Ausführungsbeispiele der Erfindung anhand von Figuren dargestellt, die lediglich der Illustration dienen und den Umfang der Erfindung nicht beschränken.In the following, some embodiments of the invention will be illustrated with reference to figures, which are given by way of illustration only and do not limit the scope of the invention.

1 zeigt eine vereinfachte Schnittansicht einer Vorrichtung zur Durchführung des Verfahrens gemäß einem nicht beanspruchten Beispiel zur Herstellung eines Verbundwerkstoffs. 1 shows a simplified sectional view of an apparatus for performing the method according to an unclaimed example for the production of a composite material.

Gemäß 1 kann ein Trägersubstrat TS beispielsweise von einer Haltevorrichtung, wie beispielsweise einem Vakuumchuck CH gehalten werden. Der Vakuumchuck CH weist hierbei Kanäle auf, die bei Anlegen eines Unterdrucks bzw. von Vakuum das Trägersubstrat TS ansaugen und an der Oberfläche des Chucks CH festhalten. Ferner weist die Vorrichtung seitliche Halteelemente HE1 auf, die ein seitliches Verrutschen des Trägersubstrats TS verhindern. Das Trägersubstrat TS kann beispielsweise einen Halbleiterwafer aufweisen, der unprozessiert, teilprozessiert oder vollständig prozessiert ist. Der Halbleiterwafer kann hierbei beispielsweise ein Silizium-Halbleiterwafer sein.According to 1 For example, a carrier substrate TS can be held by a holding device, such as a vacuum chip CH. The vacuum chuck CH has channels which, when a negative pressure or a vacuum is applied Aspirate the carrier substrate TS and hold it to the surface of the chuck CH. Furthermore, the device has lateral holding elements HE1, which prevent lateral slippage of the carrier substrate TS. The carrier substrate TS may, for example, comprise a semiconductor wafer which is unprocessed, partially processed or completely processed. The semiconductor wafer may in this case be, for example, a silicon semiconductor wafer.

Die Vorrichtung gemäß 1 kann ferner ein zweites Halteelement HE2 aufweisen, welches über Dichtelemente DE, wie beispielsweise einen O-Ring, sowohl auf das erste Halteelement HE1 als auch auf das Trägersubstrat TS angedrückt wird.The device according to 1 may further comprise a second holding element HE2, which is pressed via sealing elements DE, such as an O-ring, both on the first holding element HE1 and on the carrier substrate TS.

Nach diesem Vorbereiten des Trägersubstrats TS werden nunmehr eine Vielzahl von ersten elektrisch leitenden Fasern W1 auf dem Trägersubstrat TS aufgebracht. Beispielsweise können elektrisch leitende Fasern W1 und insbesondere Kohlefasern auf das Trägersubstrat TS aufgebracht werden. Erfindungsgemäß werden die Fasern so aufgebracht, dass diese lose aufeinander liegen und nicht miteinander verbunden oder fest verankert sind.After this preparation of the carrier substrate TS now a plurality of first electrically conductive fibers W1 are applied to the carrier substrate TS. For example, electrically conductive fibers W1 and in particular carbon fibers can be applied to the carrier substrate TS. According to the invention, the fibers are applied so that they lie loosely on each other and are not connected to each other or firmly anchored.

Bei einem Ausführungsbeispiel kann zu dem beispielhaft verwendeten Kohlenstoff-Material ebenfalls metallisches Material und insbesondere Kupfer für die Fasern W1 verwendet werden.In one embodiment, metallic material, and in particular copper for the W1 fibers, may also be used with the exemplified carbon material.

Zur Realisierung der gewünschten dicken Schichten von größer 100 Mikrometer weisen die Fasern beispielsweise einen Durchmesser größer 1 Mikrometer auf.To realize the desired thick layers of greater than 100 micrometers, the fibers have, for example, a diameter greater than 1 micrometer.

Optional kann an der Oberfläche der Fasern W1 eine Anpressplatte AP mit Öffnungen O aufgelegt werden, welche ein Wegschwimmen bzw. sich Verteilen der Fasern in einer nachfolgend hinzugefügten Galvanik-Flüssigkeit GF zuverlässig verhindert. Die Öffnungen O in der Anpressplatte AP sind hierbei derart dimensioniert, dass sie für eine jeweils verwendete Galvanik-Flüssigkeit GF ausreichend durchlässig und für die jeweils verwendeten Fasern W1 ausreichend undurchlässig sind.Optionally, a pressure plate AP with openings O can be placed on the surface of the fibers W1, which reliably prevents floating away or spreading of the fibers in a subsequently added electroplating liquid GF. The openings O in the pressure plate AP are in this case dimensioned such that they are sufficiently permeable to a respectively used electroplating liquid GF and sufficiently impermeable to the fibers W1 used in each case.

Anschließend wird die gesamte Vorrichtung oder nur das Trägersubstrat TS mit den darauf liegenden Fasern in ein Galvanik-Bad mit der Galvanik-Flüssigkeit GF gelegt und ein Galvanisieren durchgeführt. Beispielsweise weist die Galvanik-Flüssigkeit GF Kupferionen Cu+ auf, wodurch als weiterer Werkstoff W2 eine Kupfer-Schicht an der Oberfläche der Fasern W1 zum Verbinden der Vielzahl von Fasern W1 und zum Erzeugen einer an der Oberfläche des Trägersubstrats TS ausgebildeten Stabilisierungsschicht mit großer Dicke (größer 100 Mikrometer) ausgebildet wird.Subsequently, the entire device or only the carrier substrate TS is placed with the fibers lying on it in a plating bath with the electroplating liquid GF and carried out a galvanizing. By way of example, the electroplating liquid GF has copper ions Cu +, as a further material W2 a copper layer on the surface of the fibers W1 for connecting the multiplicity of fibers W1 and for producing a stabilizing layer of large thickness formed on the surface of the carrier substrate TS 100 microns) is formed.

Je nach Bedarf kann hierbei ein zwischen den Fasern W1 ausgebildeter Hohlraum entweder nur teilweise oder vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden. Auf diese Weise erhält man entweder sehr schnell und kostengünstig den gewünschten Verbundwerkstoff VW oder aber einen mechanisch äußerst stabilen Verbundwerkstoff VW, der sich insbesondere als Stabilisierungsschicht für ultradünne Halbleiterwafer bzw. Trägersubstrate TS eignet.Depending on requirements, in this case, a cavity formed between the fibers W1 can be filled up only partially or completely with the further material W2. In this way, either the desired composite material VW or else a mechanically extremely stable composite material VW, which is suitable in particular as a stabilization layer for ultrathin semiconductor wafers or carrier substrates TS, is obtained either very quickly and cost-effectively.

Insbesondere bei Verwendung von Kohlefasern als Fasern W1 und von Kupfer als weiteren Werkstoff W2 erhält man als Verbundwerkstoff VW ein kohlefaserverstärktes Metall (KFM), das hinsichtlich seiner thermischen Ausdehnungskoeffizienten kaum Unterschiede zum thermischen Ausdehnungskoeffizienten von Silizium aufweist und hinsichtlich seiner mechanischen Festigkeit sehr stabil ist, aber hinsichtlich seiner elektronischen Leitfähigkeit dem Kupfer sehr nahe kommt.In particular, when using carbon fibers as fibers W1 and copper as a further material W2 is obtained as composite material VW carbon fiber reinforced metal (KFM), which has little difference in thermal expansion coefficient of silicon with respect to its thermal expansion coefficient, but very stable in terms of its electronic conductivity is very close to the copper.

Darüber hinaus können gemäß dem vorliegenden Verfahren 100 bis 200 Mikrometer dicke Schichten in außerordentlich kurzer Zeit realisiert werden. Herkömmliche galvanische Abscheideverfahren besitzen demgegenüber sehr hohe Prozesszeiten von typischen 1 Mikrometer/min und sind somit nicht wirtschaftlich.Moreover, according to the present method, 100 to 200 micron thick layers can be realized in an extremely short time. By contrast, conventional galvanic deposition methods have very high process times of typically 1 micrometer / min and are therefore not economical.

Die Kohlefasern werden beispielsweise im Wesentlichen parallel zur Oberfläche des Trägersubstrats TS ausgerichtet, wodurch sich ein besonders stabiler Verbundwerkstoff VW realisieren lässt. Insbesondere sind Geflechte von Kohlefasern verwendbar.For example, the carbon fibers are aligned substantially parallel to the surface of the carrier substrate TS, whereby a particularly stable composite material VW can be realized. In particular, braids of carbon fibers are usable.

Ferner kann zwischen Verbundwerkstoff VW und Trägersubstrat TS eine (nicht dargestellte) Keimschicht ausgebildet werden, die die Herstellung des Verbundwerkstoffs VW weiter vereinfacht. Beispielhafte Materialien für eine derartige Keimschicht sind Ni, Ti, TiN. In diesem Fall wirkt die Keimschicht darüber hinaus als Diffusions-Barrierenschicht gegenüber dem als weiteren Werkstoff W2 verwendeten Kupfer.Furthermore, a seed layer (not shown) can be formed between the composite material VW and the carrier substrate TS, which further simplifies the production of the composite material VW. Exemplary materials for such a seed layer are Ni, Ti, TiN. In this case, the seed layer also acts as a diffusion barrier layer over the copper used as a further material W2.

2 und 3 zeigen vereinfachte Schnittansichten zur Veranschaulichung einer Halbleiterschaltungsanordnung, bei der der vorstehend genannte Verbundwerkstoff VW als Kontakt zu einem im Halbleitersubstrat ausgebildeten Halbleiterbauelement dient. 2 and 3 show simplified sectional views for illustrating a semiconductor circuit arrangement in which the aforementioned composite material VW serves as a contact to a semiconductor substrate formed in the semiconductor device.

Gemäß 2 kann das Trägersubstrat TS ein Halbleitersubstrat 1, wie beispielsweise ein einkristallines Si-Halbleitersubstrat aufweisen, in dem zumindest ein Halbleiterbauelement 2 bzw. eine Halbleiterschaltung ausgebildet ist. An der Oberfläche des Halbleiterbauelementes 2 kann beispielsweise ein Kontaktanschlussbereich bzw. Kontaktpad 3 aus einem elektrisch leitenden Material, wie beispielsweise Aluminium, ausgebildet sein.According to 2 For example, the carrier substrate TS may be a semiconductor substrate 1 , such as a single crystal Si semiconductor substrate, in which at least one semiconductor device 2 or a semiconductor circuit is formed. On the surface of the semiconductor device 2 can For example, a contact connection area or contact pad 3 be formed of an electrically conductive material, such as aluminum.

An der Oberfläche des Halbleitersubstrats 1 kann ferner eine dicke Isolierschicht 4 ausgebildet sein, die größer 100 Mikrometer dick ist. Ferner können an den Kontaktanschlussbereichen 3 in der Isolierschicht 4 Kontaktlöcher bzw. Vertiefungen V ausgebildet sein, die nunmehr mit dem Verbundwerkstoff gemäß Ausführungsbeispielen aufgefüllt werden sollen.On the surface of the semiconductor substrate 1 can also have a thick insulating layer 4 be formed, which is greater than 100 microns thick. Furthermore, at the contact connection areas 3 in the insulating layer 4 Contact holes or recesses V be formed, which are now to be filled with the composite material according to embodiments.

Hierbei kann wiederum an der Oberfläche der Kontaktanschlussbereiche 3 und der Vertiefung V bzw. der Isolierschicht 4 eine Keimschicht 5 ausgebildet werden, die z. B. Ni, Ti oder TiN aufweist.This can in turn on the surface of the contact connection areas 3 and the recess V and the insulating layer 4 a germ layer 5 be formed, the z. B. Ni, Ti or TiN.

Wie vorstehend bereits beschrieben wurde, werden anschließend Fasern W1 beispielsweise ganzflächig an der Oberfläche des Trägersubstrats TS aufgebracht. Bei einem Ausführungsbeispiel füllen die Fasern W1 auch die Vertiefung V vollständig mit Ausnahme der gebildeten Hohlräume zwischen den Fasern W1 auf.As already described above, fibers W1 are subsequently applied, for example, over the entire surface of the carrier substrate TS. In one embodiment, the fibers W1 also completely fill the depression V except for the formed voids between the fibers W1.

Die Anzahl der Fasern in einer Vertiefung V kann bei einem Ausführungsbeispiel 1000 oder mehr betragen. Bei einem Ausführungsbeispiel kann die Anzahl der Fasern 1000 deutlich überschreiten und beispielsweise mehr als 100 000 betragen.The number of fibers in a recess V may be 1000 or more in one embodiment. In one embodiment, the number of fibers 1000 may significantly exceed 1000 and, for example, be more than 100,000.

Die Anzahl der gebildeten Hohlräume zwischen den Fasern kann bei einem Ausführungsbeispiel größer als 1000 sein. Bei einem Ausführungsbeispiel ist die Anzahl der gebildeten Hohlräume deutlich größer als 10 000, beispielsweise größer als 100 000 sein.The number of cavities formed between the fibers may be greater than 1000 in one embodiment. In one embodiment, the number of cavities formed is significantly greater than 10,000, for example greater than 100,000.

Anschließend kann wiederum optional die Anpressplatte AP die Fasern W1 auf dem Trägersubstrat TS anpressen, wobei sie grundsätzlich jedoch auch entfallen kann.Subsequently, in turn, optionally the pressure plate AP, the fibers W1 press on the carrier substrate TS, but in principle it can also be omitted.

Das Trägersubstrat TS wird nunmehr wiederum in ein Galvanik-Bad bzw. in eine galvanische Flüssigkeit GF eingetaucht und ein galvanisches Abscheiden von elektrisch leitendem Material als weiteren Werkstoff an der Oberfläche der Fasern W1 durchgeführt. Beispielsweise wird als weiterer Werkstoff Kupfer galvanisch abgeschieden, wobei die zwischen den Fasern W1 vorliegenden Hohlräume H nur teilweise aufgefüllt werden. Für diesen Fall ergibt sich die in 2 dargestellte Halbleiterschaltungsanordnung, die sehr schnell und kostengünstig Vertiefungen mit einer Tiefe größer 100 Mikrometer auffüllen kann und daher insbesondere für Kontaktlöcher bzw. deren Kontakte geeignet ist.The carrier substrate TS is now in turn immersed in a galvanic bath or in a galvanic liquid GF and carried out a galvanic deposition of electrically conductive material as a further material on the surface of the fibers W1. For example, copper is electrodeposited as a further material, wherein the voids H present between the fibers W1 are only partially filled up. For this case, the results in 2 shown semiconductor circuit arrangement, which can very quickly and inexpensively fill wells with a depth greater than 100 microns and is therefore particularly suitable for contact holes or their contacts.

Alternativ kann jedoch gemäß 3 der zwischen den Fasern W1 bestehende Hohlraum H auch vollständig mit dem weiteren Werkstoff W2 aufgefüllt werden, wodurch sich ein wesentlich kompakterer und insbesondere hinsichtlich mechanischer Stabilität verbesserter Verbundwerkstoff VW ergibt.Alternatively, however, according to 3 the existing between the fibers W1 cavity H are also completely filled with the other material W2, resulting in a much more compact and improved in particular with respect to mechanical stability composite material VW.

Obwohl auch ein derartig hergestellter Verbundwerkstoff VW wiederum als Kontakt geeignet ist, dient er insbesondere auch als stabilisierende Füllschicht und insbesondere als schubspannungsfestes Material, wie er in Trenngräben von so genannten Sägerahmen ausgebildet werden kann.Although a composite material VW produced in this way is again suitable as a contact, it also serves, in particular, as a stabilizing filling layer and in particular as a shear stress-resistant material, as can be formed in separating trenches of so-called sawing frames.

4 zeigt eine Teil-Draufsicht eines scheibenförmigen Gegenstands, wie er insbesondere als ultradünner Halbleiterwafer W gemäß der vorliegenden Erfindung vorliegen kann. 4 shows a partial top view of a disc-shaped article, as it can be present in particular as an ultra-thin semiconductor wafer W according to the present invention.

Gemäß 4 weist der ultradünne Halbleiterwafer W eine Vielzahl von integrierten Halbleiterschaltungen bzw. Halbleiterbausteinen IC auf, die durch dazwischen liegende Säge- bzw. Ritzrahmen SR voneinander beabstandet sind. Da ein derartiger Wafer üblicherweise in einer Horde abgelegt wird, können an einem Ablagepunkt außerordentlich hohe mechanische Spannungen auftreten, die zu einem (nicht dargestellten) Riss im Halbleiterwafer W führen können. Dieser Riss kann sich gegebenenfalls durch den gesamten Wafer W ausbreiten und schließlich zu einem Waferbruch führt.According to 4 For example, the ultra-thin semiconductor wafer W has a plurality of semiconductor integrated circuits IC which are spaced from each other by intervening saw frames SR. Since such a wafer is usually deposited in a rack, extremely high mechanical stresses can occur at a storage point, which can lead to a crack (not shown) in the semiconductor wafer W. If necessary, this crack may spread through the entire wafer W and eventually lead to a wafer break.

5 zeigt eine teilvergrößerte Ansicht der 4, wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente bezeichnen. 5 shows a partially enlarged view of 4 , wherein like reference numerals designate like or corresponding elements.

Gemäß 5 können nunmehr in den Sägerahmen SR jeweils zwei voneinander beabstandete Gräben bzw. Trenngräben G ausgebildet sein, welche mit einem der vorstehend beschriebenen Verfahren aufgefüllt werden können. Bei einem Ausführungsbeispiel 'kann der Verbundwerkstoff VW nicht nur in Kontaktlöcher aufgefüllt werden, sondern auch in die gemäß 5 dargestellten Trenngräben G, wodurch der Verbundwerkstoff VW als schubspannungsfestes Material zur Vermeidung des vorstehend beschriebenen Waferbruchs zum Tragen kommt. Einerseits kann somit ein auftretender Haarriss (nicht dargestellt), der von einem Waferrand sich zu einer Wafermitte hin ausbreitet, zuverlässig gestoppt werden. Andererseits kann bei einem Sägen oder Schneiden des Wafers W im Sägerahmenbereich SR ein Ausbreiten von mechanischen Spannungen entlang eines Sägerandes R zuverlässig verhindert werden, wodurch wiederum zu vereinzelnde Halbleiterbausteine bzw. integrierte Schaltungen IC vor einer Beschädigung geschützt werden.According to 5 can now be formed in the saw frame SR each two spaced apart trenches or separation trenches G, which can be filled with one of the methods described above. In one embodiment, the composite VW can be filled not only in contact holes, but also in accordance with 5 shown separating trenches G, whereby the composite material VW comes as Schubspannungsfestes material to avoid the above-described wafer fracture to fruition. On the one hand, therefore, an occurring hairline crack (not shown) that propagates from a wafer edge toward a wafer center can be reliably stopped. On the other hand, when sawing or cutting the wafer W in the saw frame region SR, propagation of mechanical stresses along a saw edge R can be reliably prevented, which in turn protects semiconductor devices or ICs to be singulated from being damaged.

Bei einem Ausführungsbeispiel kann im Sägerahmen SR auch lediglich ein einziger Trenngraben G mit einer entsprechend größeren Breite ausgebildet werden, der wiederum mit dem Verbundwerkstoff VW, entsprechend zu den oben beschriebenen Ausführungsbeispielen, schnell und kostengünstig aufgefüllt werden kann.In one embodiment, in the sawing frame SR only a single Separation trench G are formed with a correspondingly greater width, which in turn can be filled quickly and inexpensively with the composite material VW, according to the embodiments described above.

Neben den bereits beschriebenen Materialien Kupfer und Kohlenstoff für die Werkstoffe des Verbundwerkstoffs können darüber hinaus auch Ag-Fasern mit einer Cu-Galvanik galvanisiert werden. Grundsätzlich sind auch andere metallische oder nicht-metallische Materialien als Werkstoffe denkbar.In addition to the materials copper and carbon already described for the materials of the composite material, Ag fibers can also be galvanized with a Cu electroplating system. In principle, other metallic or non-metallic materials as materials are conceivable.

6 zeigt eine vereinfachte Schnittansicht einer Halbleiterschaltungsanordnung, bei der der Verbundwerkstoff gemäß einem weiteren Ausführungsbeispiel angewendet werden kann. 6 shows a simplified sectional view of a semiconductor circuit arrangement, in which the composite material according to a further embodiment can be applied.

Die Halbleiterschaltung gemäß 6 bezieht sich hierbei auf einen in der Leistungselektronik verwendeten IGBT (Insulated Gate Bipolar Transistor), der außerordentlich hohe Ströme schalten und darüber hinaus sehr hohe Spannungen zuverlässig sperren kann.The semiconductor circuit according to 6 refers to an IGBT (Insulated Gate Bipolar Transistor) used in power electronics, which can switch extraordinarily high currents and, moreover, reliably block very high voltages.

Bei derartigen insbesondere in der Leistungs-Elektronik verwendeten Leistungshalbleitern ist insbesondere eine Anpassung der thermischen Ausdehnungskoeffizienten von Bedeutung, wobei ferner eine qualitativ hochwertige Wärmesenke zum Abführen der entstehenden Wärme gefordert und eine doppelseitige Prozessierung erforderlich ist.In particular, an adaptation of the thermal expansion coefficients of importance in such power semiconductors used in particular in power electronics, wherein a high-quality heat sink for dissipating the heat produced also required and a double-sided processing is required.

Der vorstehend beschriebene Verbundwerkstoff VW eignet sich für derartige Leistungshalbleiterbausteine als Stabilisierungsschicht.The composite material VW described above is suitable for such power semiconductor components as a stabilization layer.

7 zeigt eine teilvergrößerte Schnittansicht zur Veranschaulichung der prinzipiellen Funktionsweise eines derartigen IGBTs. 7 shows a partially enlarged sectional view for illustrating the basic operation of such an IGBT.

In einem Halbleitersubstrat 1 werden hierbei an einer Vorderseite VS eine Vielzahl von Steuergräben SG ausgebildet, an deren Oberfläche eine Gateisolationsschicht GOX ausgebildet ist. Die Steuergräben SG werden ferner mit einem elektrisch leitenden Material (z. B. dotiertes Polysilizium) zur Realisierung einer Steuerelektrode SE aufgefüllt, wodurch man eine vertikale Feldeffekttransistorstruktur erhält. Das Halbleitersubstrat (body) ist beispielsweise n–-dotiert und weist an seiner Rückseite RS eine p-Wanne und an seiner Vorderseite VS n+-Wannen auf, die sich in einer weiteren vorderseitigen p-Wanne befinden.In a semiconductor substrate 1 In this case, a plurality of control trenches SG are formed on a front side VS, on whose surface a gate insulation layer GOX is formed. The control trenches SG are further filled with an electrically conductive material (eg, doped polysilicon) to realize a control electrode SE, thereby obtaining a vertical field effect transistor structure. The semiconductor substrate (body) is n - doped, for example , and has on its rear side RS a p-well and on its front side VS n + troughs, which are located in a further front p-well.

Der Steuergraben SG erstreckt sich hierbei über die vorderseitige p-Wanne hinaus bis in den n–-Body des Halbleitersubstrats 1. Ferner ist im Bereich der n+-Wanne ein Anschlussgraben AG im Halbleitersubstrat 1 ausgebildet, der sich über die n+-Wanne hinaus bis in die p-Wanne erstreckt, jedoch nicht den n–-Body berührt. Die Steuerelektrode SE wird von einer Steuerelektroden-Isolierschicht SEI isoliert, wobei der Anschlussgraben AG mit einer Anschlusselektrode AE aus beispielsweise Aluminium aufgefüllt wird. Die Anschlusselektrode kann gemäß 7 beispielsweise ganzflächig an der Oberfläche der Steuerelektroden-Isolierschicht SEI und des Halbleitersubstrats 1 ausgebildet und strukturiert werden. Auf diese Weise erhält man einen Bipolartransistor mit einer Basis B, einem Emitter E und einem Kollektor C, wobei die Basis B durch die (von der Steuerelektrode SE gebildete) Feldeffekttransistorstruktur bzw. den Basisstrom IB angesteuert werden kann. Derartige Leistungs-Bauelemente weisen eine sehr hohe Spannungsfestigkeit auf, wobei sie sehr hohe Ströme schalten können.In this case, the control trench SG extends beyond the front-side p-well to the n - body of the semiconductor substrate 1 , Furthermore, in the region of the n + well, there is a connection trench AG in the semiconductor substrate 1 formed, which extends beyond the n + -tub out into the p-well, but does not touch the n - body. The control electrode SE is isolated from a control electrode insulating layer SEI, wherein the connection trench AG is filled with a connection electrode AE made of, for example, aluminum. The connection electrode can according to 7 for example, over the entire surface of the surface of the control electrode insulating layer SEI and the semiconductor substrate 1 be trained and structured. In this way, a bipolar transistor having a base B, an emitter E and a collector C is obtained, wherein the base B can be driven by the field effect transistor structure (formed by the control electrode SE) or the base current I B. Such power devices have a very high dielectric strength, where they can switch very high currents.

Gemäß 6 können nach einer Fertigung aller Vorderseitenstrukturen im Halbleitersubstrat 1 ferner Trenngräben G am Orte der vorstehend beschriebenen Sägerahmen SR beispielsweise mit einem wasserstrahlgeführten Laser ausgebildet werden. Zur Passivierung der Ränder kann ferner an der Oberfläche und an den Seitenwänden der Trenngräben G Fotoimid P ausgebildet werden.According to 6 may after fabrication of all the front side structures in the semiconductor substrate 1 Further separation trenches G are formed at the location of the above-described saw frame SR, for example with a water jet laser. For passivating the edges, further photoimageable P can be formed on the surface and on the side walls of the separating trenches G.

Anschließend kann beispielsweise ein Glasträger GT an der Vorderseite VS des Halbleitersubstrats 1 mit einem Verbindungsmittel VM, wie beispielsweise einem Epoxidharz, befestigt werden. Anschließend erfolgt ein Dünnen des zunächst ungedünnten Halbleitersubstrats 1, bis die Böden der Trenngräben G erscheinen. Unter Verwendung der an der Rückseite RS erscheinenden Trenngräben G als Justiermarken kann nunmehr eine Rückseitenprozessierung des gedünnten Halbleiterwafers bzw. des gedünnten Halbleitersubstrats 1 durchgeführt werden. Dies kann beispielsweise das Implantieren der Emitter-Dotiergebiete, ein gepulstes Laser-Ausheilen, eine Protonenimplantation, das Ausbilden einer Kontakt-Schichtstruktur KS und von Barriereschichten sein.Subsequently, for example, a glass carrier GT on the front side VS of the semiconductor substrate 1 with a bonding agent VM, such as an epoxy resin, are attached. This is followed by thinning of the initially unthinned semiconductor substrate 1 until the bottoms of the separation ditches G appear. Using the separation trenches G appearing as alignment marks on the rear side RS, backside processing of the thinned semiconductor wafer or of the thinned semiconductor substrate can now take place 1 be performed. This may be, for example, implanting the emitter doping regions, pulsed laser annealing, proton implantation, forming a contact layer structure KS and barrier layers.

Die Kontaktschicht-Struktur KS kann beispielsweise eine Mehrschichtstruktur aufweisen, die als erste Kontaktschicht K1 eine Aluminiumschicht, als zweite Kontaktschicht K2 eine Ti-Schicht, und als dritte Kontaktschicht K3 eine Au/Sn-Doppelschicht besitzt.The contact layer structure KS may, for example, have a multilayer structure which has an aluminum layer as the first contact layer K1, a Ti layer as the second contact layer K2, and an Au / Sn double layer as the third contact layer K3.

Anschließend erfolgt das Ausbilden einer aus dem Verbundwerkstoff VW bestehenden ganzflächigen Stabilisierungsschicht ST entsprechend zu den oben beschriebenen Ausführungsbeispielen. Beispielsweise werden hierbei die vorstehend bereits genannten Kohlefasern als Fasern W1 und Kupfer als weiterer Werkstoff W2 galvanisch verbunden, wodurch sich eine Stabilisierungsschicht ST ergibt, die einen zum Halbleitersubstrat 1 sehr ähnlichen thermischen Ausdehnungskoeffizienten aufweist, darüber hinaus als Wärmesenke hervorragend geeignet ist und ferner eine außerordentlich hohe mechanische Festigkeit besitzt.Subsequently, the formation of a composite material VW existing over the entire surface stabilization layer ST corresponding to the embodiments described above. For example, in this case the above-mentioned carbon fibers are galvanically connected as fibers W1 and copper as further material W2, resulting in a stabilization layer ST, which forms a semiconductor substrate 1 has very similar thermal expansion coefficient, in addition, is ideal as a heat sink and also has an extremely high mechanical strength.

Abschließend kann der Glasträger GT (sowie das Verbindungsmittel VM) von der Vorderseite des Halbleitersubstrats 1 gelöst werden und die dadurch bereits vereinzelten Halbleiterbausteine bzw. Chips mittels Diffusionslot gebondet werden. Abschließend kann ferner ein Protonen-Ausheilen durchgeführt werden, wodurch man den in 6 dargestellten Feldstopp FS aus beispielsweise H-Atomen im n–-Body des Halbleitersubstrats 1 realisieren kann.Finally, the glass carrier GT (and the connecting means VM) from the front of the semiconductor substrate 1 be solved and thereby already isolated semiconductor devices or chips are bonded by diffusion solder. Finally, a proton anneal can be carried out, whereby the in 6 illustrated field stop FS from, for example, H atoms in the n - body of the semiconductor substrate 1 can realize.

Nach einem Wafer-Test können beispielsweise durch konventionelles Sägen die jeweiligen Halbleiterbausteine bzw. integrierten Schaltungen IC vollständig vereinzelt werden.After a wafer test, the respective semiconductor components or integrated circuits IC can for example be completely separated by conventional sawing.

Auf diese Weise erhält man eine Halbleiterschaltungsanordnung, die auf besonders einfache Art und Weise auch von ihrer Rückseite prozessiert werden kann, wobei sie eine außerordentlich hohe Bruchfestigkeit aufweist und für Leistungshalbleiterbauelemente in besonderer Weise geeignet ist.In this way, one obtains a semiconductor circuit arrangement which can be processed in a particularly simple manner from its rear side, wherein it has an extremely high breaking strength and is suitable for power semiconductor components in a special way.

Die Erfindung wurde vorstehend anhand eines IGBTs beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise auch andere Halbleiterbauelemente.The invention has been described above with reference to an IGBT. However, it is not limited thereto and equally includes other semiconductor devices.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11
HalbleitersubstratSemiconductor substrate
22
HalbleiterbauelementSemiconductor device
33
KontaktanschlussbereichContact terminal area
44
Isolierschichtinsulating
55
Keimschichtseed layer
TSTS
Trägersubstratcarrier substrate
W1W1
Fasernfibers
W2W2
weiterer Werkstofffurther material
VWVW
VerbundwerkstoffComposite material
VV
Vertiefungdeepening
OO
Öffnungenopenings
APAP
Anpressplattepressure plate
GFGF
Galvanik-FlüssigkeitElectroplating liquid
HE1, HE2HE1, HE2
Halteelementeretaining elements
DEDE
Dichtelementsealing element
CHCH
Haltevorrichtungholder
SRSR
Sägerahmensaw frame
ICIC
HalbleiterbausteinSemiconductor device
WW
HalbleiterwaferSemiconductor wafer
RR
Sägerandsawing edge
RSRS
Rückseiteback
VSVS
Vorderseitefront
FSFS
Feldstoppfield stop
STST
Stabilisierungsschichtstabilizing layer
K1, K2, K3, KSK1, K2, K3, KS
Kontakt-SchichtenContact layers
PP
Fotoimidphotoimide
SEIBE
Steuerelektroden-IsolierschichtGate insulator
SESE
Steuerelektrodecontrol electrode
GOXGOX
Gate-IsolierschichtGate insulating layer
IB I B
Basisstrombase current
BB
BasisBase
Ee
Emitteremitter
CC
Kollektorcollector
AEAE
Anschlusselektrodeterminal electrode
SGSG
Steuergrabencontrol ditch
AGAG
Anschlussgrabenconnection ditch

Claims (16)

Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; einer Isolierschicht (4), die über dem Halbleitersubstrat (1) ausgebildet ist; und einer Vertiefung (V), die zumindest in der Isolierschicht (4) ausgebildet ist, wobei die Vertiefung (V) mit einem Verbundwerkstoff (VW) aufgefüllt ist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.Semiconductor circuit arrangement with a semiconductor substrate ( 1 ); at least one semiconductor device ( 2 ), which in the semiconductor substrate ( 1 ) is trained; an insulating layer ( 4 ), which over the semiconductor substrate ( 1 ) is trained; and a recess (V), at least in the insulating layer ( 4 ), said recess (V) being filled with a composite material (VW) comprising a plurality of electrically conductive fibers (W1) loosely abutting each other and a connecting structure for mechanically and electrically connecting said plurality of loosely superposed fibers (W1), wherein the connection structure is formed of a electrodeposited electrically conductive material (W2) disposed in cavities formed by the plurality of fibers (W1). Halbleiterschaltungsanordnung nach Patentanspruch 1, wobei die Vertiefung (V) ein Kontaktloch bis zum zumindest einen Halbleiterbauelement (2) und der Verbundwerkstoff (VW) einen Kontakt zum Halbleiterbauelement (2) darstellt.Semiconductor circuit arrangement according to claim 1, wherein the depression (V) has a contact hole up to the at least one semiconductor component ( 2 ) and the composite material (VW) make contact with the semiconductor device ( 2 ). Halbleiterschaltungsanordnung nach Patentanspruch 1 oder 2, wobei die Vertiefung (V) einen Graben (G) im Bereich eines Sägerahmens (SR) darstellt, der sich bis in das Halbleitersubstrat (1) erstreckt, und der Verbundwerkstoff (VW) ein schubspannungsfestes Material darstellt.Semiconductor circuit arrangement according to claim 1 or 2, wherein the depression (V) represents a trench (G) in the region of a sawing frame (SR) which extends into the semiconductor substrate ( 1 ), and the composite material (VW) is a shear stress resistant material. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 3, wobei die Vertiefungen (V) eine Tiefe größer 100 Mikrometer aufweisen.Semiconductor circuit arrangement according to one of claims 1 to 3, wherein the recesses (V) have a depth greater than 100 microns. Halbleiterschaltungsanordnung mit einem Halbleitersubstrat (1); zumindest einem Halbleiterbauelement (2), das im Halbleitersubstrat (1) ausgebildet ist; und einer Stabilisierungsschicht (ST), die an einer Rückseite (RS) des Halbleitersubstrats (1) ganzflächig ausgebildet ist, wobei die Stabilisierungsschicht (ST) einen Verbundwerkstoff (VW) aufweist, der eine Vielzahl von elektrisch leitenden Fasern (W1), die lose aufeinander liegen, und eine Verbindungsstruktur zum mechanischen und elektrischen Verbinden der Vielzahl von lose aufeinander liegenden Fasern (W1) aufweist, wobei die Verbindungsstruktur aus einem galvanisch abgeschiedenen elektrisch leitenden Werkstoff (W2) gebildet ist, der in durch die Vielzahl von Fasern (W1) gebildeten Hohlräumen angeordnet ist.Semiconductor circuit arrangement with a semiconductor substrate ( 1 ); at least one semiconductor device ( 2 ), which in the semiconductor substrate ( 1 ) is trained; and a stabilization layer (ST), which on a back side (RS) of the semiconductor substrate ( 1 ) is formed over the entire surface, wherein the stabilizing layer (ST) has a composite material (VW), the a plurality of electrically conductive fibers (W1) lying loosely on each other and having a connection structure for mechanically and electrically connecting the plurality of loosely stacked fibers (W1), the connection structure being formed of a electrodeposited electrically conductive material (W2) which is arranged in cavities formed by the plurality of fibers (W1). Halbleiterschaltungsanordnung nach Patentanspruch 5, wobei Gräben (G) im Halbleitersubstrat (1) als Justiermarken für eine Rückseitenprozessierung ausgebildet sind.Semiconductor circuit arrangement according to claim 5, wherein trenches (G) in the semiconductor substrate ( 1 ) are formed as alignment marks for a back side processing. Halbleiterschaltungsanordnung nach einem der Patentansprüche 5 oder 6, wobei im Halbleitersubstrat (1) eine Vorderseite (VS) und eine Rückseite (RS) zur Erzeugung eines vertikalen Halbleiterbauelementes (2) prozessiert ist.Semiconductor circuit arrangement according to one of the claims 5 or 6, wherein in the semiconductor substrate ( 1 ) a front side (VS) and a back side (RS) for producing a vertical semiconductor component ( 2 ) is processed. Halbleiterschaltungsanordnung nach Patentanspruch 7, wobei das zumindest eine Halbleiterbauelement (2) einen IGBT darstellt.Semiconductor circuit arrangement according to claim 7, wherein the at least one semiconductor component ( 2 ) represents an IGBT. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 8, wobei die lose aufeinander liegenden Fasern (W1) einen Durchmesser größer 1 Mikrometer aufweisen.Semiconductor circuit arrangement according to one of the claims 1 to 8, wherein the loosely superimposed fibers (W1) have a diameter greater than 1 micron. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) metallisches Material aufweisen.Semiconductor circuit arrangement according to one of the claims 1 to 9, wherein the loosely superimposed fibers (W1) comprise metallic material. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 9, wobei die lose aufeinander liegenden Fasern (W1) Kohlenstoff enthalten.Semiconductor circuit arrangement according to one of the claims 1 to 9, wherein the loosely superposed fibers (W1) contain carbon. Halbleiterschaltungsanordnung nach Patentanspruch 11, wobei die lose aufeinander liegenden Fasern (W1) Kohlefasern aufweisen.A semiconductor circuit arrangement according to claim 11, wherein the loosely stacked fibers (W1) comprise carbon fibers. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 12, wobei der galvanisch abgeschiedene Werkstoff (W2) ein metallisches Material darstellt.Semiconductor circuit arrangement according to one of the claims 1 to 12, wherein the electrodeposited material (W2) represents a metallic material. Halbleiterschaltungsanordnung nach Patentanspruch 13, wobei der galvanisch abgeschiedene Werkstoff (W2) Kupfer darstellt.A semiconductor circuit arrangement according to claim 13, wherein the electrodeposited material (W2) is copper. Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) existierende Hohlräume (H) nur teilweise mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.Semiconductor circuit arrangement according to one of the claims 1 to 14, wherein between the loosely superimposed fibers (W1) existing cavities (H) are only partially filled with the electrodeposited material (W2). Halbleiterschaltungsanordnung nach einem der Patentansprüche 1 bis 14, wobei zwischen den lose aufeinander liegenden Fasern (W1) ausgebildete Hohlräume (H) vollständig mit dem galvanisch abgeschiedenen Werkstoff (W2) aufgefüllt sind.Semiconductor circuit arrangement according to one of the claims 1 to 14, wherein between the loosely superimposed fibers (W1) formed cavities (H) are completely filled with the electrodeposited material (W2).
DE102006043163.4A 2006-09-14 2006-09-14 Semiconductor circuitry Expired - Fee Related DE102006043163B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006043163.4A DE102006043163B4 (en) 2006-09-14 2006-09-14 Semiconductor circuitry
US11/855,506 US8025783B2 (en) 2006-09-14 2007-09-14 Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements
US13/218,222 US8922016B2 (en) 2006-09-14 2011-08-25 Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043163.4A DE102006043163B4 (en) 2006-09-14 2006-09-14 Semiconductor circuitry

Publications (2)

Publication Number Publication Date
DE102006043163A1 DE102006043163A1 (en) 2008-03-27
DE102006043163B4 true DE102006043163B4 (en) 2016-03-31

Family

ID=39104734

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043163.4A Expired - Fee Related DE102006043163B4 (en) 2006-09-14 2006-09-14 Semiconductor circuitry

Country Status (2)

Country Link
US (2) US8025783B2 (en)
DE (1) DE102006043163B4 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8947886B2 (en) * 2011-07-19 2015-02-03 Infineon Technologies Ag Electronic component
CN105637125B (en) * 2013-11-14 2017-10-13 丰田自动车株式会社 The film formation device and its film build method of metal envelope
US9683306B2 (en) * 2014-08-25 2017-06-20 Infineon Techologies Ag Method of forming a composite material and apparatus for forming a composite material
US9536851B2 (en) 2014-09-05 2017-01-03 Infineon Technologies Ag Preform structure for soldering a semiconductor chip arrangement, a method for forming a preform structure for a semiconductor chip arrangement, and a method for soldering a semiconductor chip arrangement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132828A (en) * 1976-11-26 1979-01-02 Toho Beslon Co., Ltd. Assembly of metal-coated carbon fibers, process for production thereof, and method for use thereof
EP1055650A1 (en) * 1998-11-11 2000-11-29 Advanced Materials International Company, Ltd. Carbon-based metal composite material, method for preparation thereof and use thereof
DE10015962C2 (en) * 2000-03-30 2002-04-04 Infineon Technologies Ag High temperature resistant solder connection for semiconductor device
US20030024611A1 (en) * 2001-05-15 2003-02-06 Cornie James A. Discontinuous carbon fiber reinforced metal matrix composite
US20040066610A1 (en) * 2002-09-12 2004-04-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Pressure-welded semiconductor device
US20040203235A1 (en) * 2003-01-15 2004-10-14 Seiko Epson Corporation Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment
US20040266065A1 (en) * 2003-06-25 2004-12-30 Yuegang Zhang Method of fabricating a composite carbon nanotube thermal interface device
US20060091557A1 (en) * 2002-11-29 2006-05-04 Nec Corporation Semiconductor device and its manufacturing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2313104C3 (en) * 1973-03-16 1982-02-18 Heyes, Josef, Dr.phil., 4000 Düsseldorf Process for applying a firmly adhering layer of non-metallic substances to an electrically conductive base
JPS5116302B2 (en) 1973-10-22 1976-05-22
JPS5253720A (en) 1975-10-29 1977-04-30 Hitachi Ltd Non-orientated cu-carbon fiber compoite and its manufacturing method
JPS603776B2 (en) 1977-06-03 1985-01-30 株式会社日立製作所 semiconductor element
US4465741A (en) * 1980-07-31 1984-08-14 Sumitomo Chemical Company, Limited Fiber-reinforced metal composite material
JPS57130441A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Integrated circuit device
US4613388A (en) * 1982-09-17 1986-09-23 Rockwell International Corporation Superplastic alloys formed by electrodeposition
US6238454B1 (en) * 1993-04-14 2001-05-29 Frank J. Polese Isotropic carbon/copper composites
IT1267672B1 (en) * 1994-01-17 1997-02-07 Hydor Srl THERMAL SENSITIVE RESISTIVE COMPOUND, ITS METHOD OF REALIZATION AND USE
JP3197835B2 (en) * 1997-02-03 2001-08-13 日本碍子株式会社 Composite joint of beryllium, copper alloy and stainless steel and composite joint method
EP0911419A1 (en) * 1997-10-21 1999-04-28 Ykk Corporation Nickel-free copper alloy
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6218711B1 (en) * 1999-02-19 2001-04-17 Advanced Micro Devices, Inc. Raised source/drain process by selective sige epitaxy
US6624105B2 (en) * 2000-09-28 2003-09-23 Mitsui Mining Material Co., Ltd. Oxide ceramic fiber/oxide ceramic composite material and process for production thereof
JP2002134911A (en) * 2000-10-16 2002-05-10 Internatl Business Mach Corp <Ibm> Method for manufacturing circuit board having conducting via
KR100565139B1 (en) * 2001-02-22 2006-03-30 니뽄 가이시 가부시키가이샤 Member for electronic circuit, method for manufacturing the member, and electronic part
DE10135805A1 (en) * 2001-07-23 2003-02-13 Infineon Technologies Ag Device and method for detecting the reliability of integrated semiconductor components at high temperatures
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
JP4180980B2 (en) * 2003-06-10 2008-11-12 本田技研工業株式会社 Semiconductor device
US7193323B2 (en) * 2003-11-18 2007-03-20 International Business Machines Corporation Electroplated CoWP composite structures as copper barrier layers
JP4378239B2 (en) * 2004-07-29 2009-12-02 株式会社日立製作所 A semiconductor device, a power conversion device using the semiconductor device, and a hybrid vehicle using the power conversion device.
US20060290000A1 (en) * 2005-06-28 2006-12-28 Wojciech Worwag Composite metal layer formed using metal nanocrystalline particles in an electroplating bath
US7494890B2 (en) * 2005-09-12 2009-02-24 United Microelectronics Corp. Trench capacitor and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132828A (en) * 1976-11-26 1979-01-02 Toho Beslon Co., Ltd. Assembly of metal-coated carbon fibers, process for production thereof, and method for use thereof
EP1055650A1 (en) * 1998-11-11 2000-11-29 Advanced Materials International Company, Ltd. Carbon-based metal composite material, method for preparation thereof and use thereof
DE10015962C2 (en) * 2000-03-30 2002-04-04 Infineon Technologies Ag High temperature resistant solder connection for semiconductor device
US20030024611A1 (en) * 2001-05-15 2003-02-06 Cornie James A. Discontinuous carbon fiber reinforced metal matrix composite
US20040066610A1 (en) * 2002-09-12 2004-04-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Pressure-welded semiconductor device
US20060091557A1 (en) * 2002-11-29 2006-05-04 Nec Corporation Semiconductor device and its manufacturing method
US20040203235A1 (en) * 2003-01-15 2004-10-14 Seiko Epson Corporation Formation method for metal element, production method for semiconductor device, production method for electronic device, semiconductor device, electronic device, and electronic equipment
US20040266065A1 (en) * 2003-06-25 2004-12-30 Yuegang Zhang Method of fabricating a composite carbon nanotube thermal interface device

Also Published As

Publication number Publication date
US8025783B2 (en) 2011-09-27
DE102006043163A1 (en) 2008-03-27
US20080067630A1 (en) 2008-03-20
US20110304047A1 (en) 2011-12-15
US8922016B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
DE102013104337B4 (en) Method of manufacturing a semiconductor package
DE102013208818B4 (en) Power semiconductor module and method for producing a power semiconductor module
DE102012104270B4 (en) Semiconductor component, semiconductor component assembly, and method of manufacturing a semiconductor component
DE102013022619B3 (en) Process for manufacturing a semiconductor body
DE102013112797B4 (en) ARRANGEMENT WITH SEMICONDUCTOR DEVICE INCLUDING CHIP CARRIER, SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
DE102011051823A1 (en) Method for producing semiconductor devices with a glass substrate
EP0666595A1 (en) Method of manufacture of a cubic integrated circuit structure
DE102006028342A1 (en) Semiconductor device e.g. insulated gate bipolar transistor, manufacture for e.g. microwave oven, involves providing device structure in main surface of substrate by optimizing silicon concentration and thickness of electrode
DE112012003228T5 (en) Semiconductor device and method for manufacturing the same
DE102006046789A1 (en) Electronic component e.g. isolated gate bipolar transistor, has layer region that is electrically conductively arranged at thinned wafers, where layer thickness of layer region is larger than specific micrometers
DE102016116499B4 (en) Process for forming semiconductor devices and semiconductor devices
DE102015114304B4 (en) A method of manufacturing a semiconductor device, semiconductor device and semiconductor component
DE102018116051A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102016100565B4 (en) METHOD OF MAKING A SEMICONDUCTOR DEVICE
DE102015102718A1 (en) A lead clad semiconductor device and method of manufacturing the same
DE102006043163B4 (en) Semiconductor circuitry
DE102013110541A1 (en) INTEGRATED CIRCUIT, CHIP CASING AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT
DE102012111520B4 (en) Leadframe-free and die-mounting process-material-free chip packages and methods of forming a leadframe-free and die-mounting process-material-free chip package
DE102005030466B4 (en) Semiconductor wafer with wiring structures and semiconductor device and method for producing the same
DE102014101283A1 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102016107031A1 (en) Laminate package from chip to carrier and in cavity
DE102009043740B4 (en) Backside metallization with better adhesion in high-performance semiconductor components
DE102007031490A1 (en) Semiconductor module
DE102008036285B4 (en) Integrated circuit having a connection to a heat sink produced by a galvanic process and method therefor
DE102014105077B4 (en) Method for producing semiconductor components with a glass substrate, and semiconductor component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/288 AFI20071205BHDE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021288000

Ipc: H01L0029417000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021288000

Ipc: H01L0029417000

Effective date: 20130607

R016 Response to examination communication
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee