DE102006041575A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102006041575A1
DE102006041575A1 DE102006041575A DE102006041575A DE102006041575A1 DE 102006041575 A1 DE102006041575 A1 DE 102006041575A1 DE 102006041575 A DE102006041575 A DE 102006041575A DE 102006041575 A DE102006041575 A DE 102006041575A DE 102006041575 A1 DE102006041575 A1 DE 102006041575A1
Authority
DE
Germany
Prior art keywords
semiconductor device
layer
metal layer
electrode
gate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006041575A
Other languages
English (en)
Inventor
Atsushi Narazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102006041575A1 publication Critical patent/DE102006041575A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Einer der Aspekte der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, welche ein Halbleitersubstrat (9), eine Oberflächenelektrode (2) auf dem Halbleitersubstrat (9) und eine Gateverdrahtung (4) auf dem Halbleitersubstrat (9) beinhaltet, wobei die Gateverdrahtung (4) von der Oberflächenelektrode (2) beabstandet ist. Sie beinhaltet ebenfalls eine Metallschicht (6) auf der Oberflächenelektrode (2), eine Leiteranschlussplatte (10), die auf der Metallschicht (6) angeschlossen ist, und eine Polyimidschicht (13), die die Gateverdrahtung (4) bedeckt.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und speziell auf eine Halbleitervorrichtung vom sogenannten Direktanschluß-Bondtyp mit einer Zuleitungsplatte zum direkten Verbinden einer Oberflächenelektrode des Halbleiterchips mit einem Anschluß.
  • Eine moderne Leistungshalbleitervorrichtung, wie z.B. ein Leistungs-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder ein IGBT (Bipolartransistor mit isoliertem Gate) verwendet zum Verbinden einer Emitterelektrode mit einem Zuleitungsanschluß anstelle eines Bonddrahtes eine Direktanschlußplatte.
  • 19 ist eine Draufsicht auf eine Halbleitervorrichtung mit einem bekannten Aufbau, welche als Gesamtes durch das Bezugszeichen 800 bezeichnet ist. 20 ist eine Querschnittsansicht entlang einer Linie XIV-XIV von 19. In dem Abschnitt der rechten Hälfte von 20 ist zum besseren Verständnis die Darstellung einer Polyimidschicht 13 weggelassen.
  • Wie in 19 und 20 gezeigt, beinhaltet die Halbleitervorrichtung 800 einen Halbleiterchip 1, wie z.B. einen IGBT. Der Halbleiterchip 1 beinhaltet eine Emitterelektrode 2 und eine Gateverdrahtung 4, die auf der Deckfläche ausgebildet ist, wobei die Gateverdrahtung mit einer Gateelektrode 3 verbunden ist. Auf der Emitterelektrode 2 und dem Umfangsbereich der Gateelektrode 3 ist eine Überzugschicht 5 ausgebildet, die die Deckfläche des Halbleiterchips 1 bedeckt. Weiterhin ist auf der Emitterelektrode 2 eine Metallschicht 6 vorgesehen, auf der eine Leiteranschlußplatte 10 über eine Lotschicht 11 angeschlossen ist. Es sollte beachtet werden, daß die Metallschicht 6, die Leiteranschlußplatte 10 und die Lotschicht 11 in 19 nicht gezeigt sind.
  • Darüber hinaus beinhaltet der Halbleiterchip 1 eine Kollektorelektrode 7 auf der Bodenfläche. Der Halbleiterchip 1 ist über eine Lotschicht 8 auf das Substrat 9 gebondet, welches auf seiner Oberseite eine Verdrahtungsstruktur (nicht gezeigt) aufweist.
  • 21 ist eine Draufsicht auf die bekannte Halbleitervorrichtung 800 mit der darauf ausgebildeten Metallschicht 6. 22 ist eine Querschnittsansicht entlang der Linie XXI-XXI von 21. Es sollte beachtet werden, daß die Leiteranschlußplatte 10 und die Lotschicht 11 nicht in 21 gezeigt sind. Die Bezugszeichen in 21, 22, die ähnlich zu jenen in 19 und 20 sind, bezeichnen die gleichen oder ähnlichen Komponenten. 21 und 22 veranschaulichen eine Halbleitervorrichtung mit dem Metall 6, der Leiteranschlußplatte 10 und der Lotschicht 11, welche genau zu der Emitterelektrode 2 ausgerichtet sind.
  • Spezieller ist auf dem Halbleitersubstrat 1 eine polykristalline Siliciumverdrahtung 21 über einer darunterliegenden Oxidschicht 20 ausgebildet, auf der die Gateverdrahtung 4 ausgebildet ist, wie in 22 veranschaulicht. Weiterhin ist zwischen der Emitterelektrode 2 und der Gateverdrahtung 4 eine Zwischenlagen-Isolationsschicht 22 ausgebildet, siehe zum Beispiel die japanische Patentoffenlegungsschrift Nr. 4-133474 A.
  • Bei dem Herstellungsverfahren der Halbleitervorrichtung 800 kann manchmal die Metallschicht 6 mit Versatz zu der Emitterelektrode 2 ausgebildet sein. 23 zeigt eine Draufsicht, bei der die Metallschicht 6 mit Versatz nach links ausgebildet ist. 24 ist eine Querschnittsansicht entlang der Linie XXIII-XXIII von 23, bei der die Lotschicht 11 und die Leiteranschlußplatte 10 weggelassen sind. Die Bezugszeichen in 23 und 24, die ähnlich zu jenen in 19 und 20 sind, bezeichnen gleiche oder ähnliche Komponenten.
  • Wenn bei der Halbleitervorrichtung 810, die in 24 gezeigt ist, die Metallschicht 6 versetzt und über der Gateverdrahtung 4 ausgebildet ist, werden während eines Schrittes zum Anschließen der Leiteranschlußplatte 10 an die Metallschicht 6 über die Lotschicht 11 eine mechanische Beanspruchung und Wärme der Gateverdrahtung 4 zugeführt, wodurch die Gateverdrahtung 4 beschädigt wird. Sogar wenn der Bruch der Gateverdrahtung nicht bei dem Herstellungsvorgang entdeckt wird, können solch eine mechanische Belastung und Wärme bei der Gateverdrahtung das Problem eines nach der Auslieferung entdeckten Fehlers hervorrufen, wodurch die Zuverlässigkeit der Halbleitervorrichtung verringert wird.
    •
  • Die vorliegende Erfindung wurde durchgeführt, um dem Problem zu begegnen, und soll eine Halbleitervorrichtung vom Direktan schluß-Bondtyp bereitstellen, bei der eine Beschädigung der Gateverdrahtung verhindert wird, sogar wenn die Metallschicht versetzt und über der Gateverdrahtung ausgebildet ist.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Der weitere Umfang der Anwendbarkeit der vorliegenden Erfindung wird ersichtlicher anhand der im folgenden gegebenen detaillierten Beschreibung. Es sollte jedoch klar sein, daß die detaillierte Beschreibung und die speziellen Beispiele, die bevorzugte Ausführungsformen der Erfindung zeigen, lediglich zur Veranschaulichung dienen, da zahlreiche Änderungen und Modifikationen innerhalb des Umfangs der Erfindung anhand dieser detaillierten Beschreibung für den Fachmann offensichtlich werden.
  • Gemäß eines Aspektes der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein Halbleitersubstrat, eine Oberflächenelektrode auf dem Halbleitersubstrat und eine Gateverdrahtung auf dem Halbleitersubstrat, wobei die Gateverdrahtung von der Oberflächenelektrode beabstandet ist. Sie beinhaltet ebenfalls eine Metallschicht auf der Oberflächenelektrode, eine Leiteranschlußplatte, die auf der Metallschicht angeschlossen ist, und eine Polyimidschicht, die die Gateverdrahtung bedeckt.
  • Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Von den Figuren zeigen:
    •
  • 1 eine Draufsicht der ersten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 2 eine Querschnittsansicht der ersten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 3 eine Draufsicht der ersten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 4 eine Draufsicht der ersten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 5 eine Querschnittsansicht der ersten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 6 eine Draufsicht der ersten Ausführungsform einer weiteren Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 7 eine Querschnittsansicht der ersten Ausführungsform einer weiteren Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 8 eine Draufsicht der zweiten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 9 eine Querschnittsansicht der zweiten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 10 eine Querschnittsansicht der zweiten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 11 eine Querschnittsansicht der dritten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 12 eine Draufsicht der vierten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 13 eine Querschnittsansicht der vierten Ausführungsform der Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 14 eine Draufsicht der fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 15 eine Draufsicht der fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 16 eine Draufsicht der fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 17 eine Querschnittsansicht der fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 18 eine Draufsicht der fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung,
  • 19 eine Draufsicht einer bekannten Halbleitervorrichtung,
  • 20 eine Querschnittsansicht der bekannten Halbleitervorrichtung,
  • 21 eine Draufsicht einer bekannten Halbleitervorrichtung,
  • 22 eine Querschnittsansicht der bekannten Halbleitervorrichtung,
  • 23 eine Draufsicht einer bekannten Halbleitervorrichtung und
  • 24 eine Querschnittsansicht der bekannten Halbleitervorrichtung.
  • Ausführungsform 1
  • 1 ist eine Draufsicht einer ersten Ausführungsform einer Halbleitervorrichtung vom Direktanschluß-Bondtyp gemäß der vorliegenden Erfindung, bevor eine Polyimidschicht ausgebildet ist. 2 ist eine Querschnittsansicht entlang der Linie I-I von 1, wobei die Polyimidschicht 13 in der rechten Hälfte der Figur zur besseren Verständlichkeit weggelassen ist.
  • Die Halbleitervorrichtung 100 beinhaltet einen Halbleiterchip 1, wie z.B. einen IGBT. Der Halbleiterchip 1 weist eine Emitterelektrode (Oberflächenelektrode) 2 und eine Gateelektrode 3 auf, die auf der Deckfläche desselben ausgebildet sind. Diese Elektroden bestehen aus Metall, wie z.B. Aluminium. Mit der Gateelektrode 3 ist eine Gateverdrahtung 4 aus Metall, wie z.B. Aluminium, verbunden. Weiterhin ist auf die Gateelektrode 3 ein Bonddraht 12 aus Metall, wie z.B. Aluminium, gebondet.
  • Eine Überzugschicht 5 aus einem Material, wie beispielsweise Siliciumdioxid oder Siliciumnitrid, ist auf der Emitterelektrode 2 und dem Umfangsbereich der Gateelektrode 3 ausgebildet und bedeckt die Deckfläche des Halbleiterchips 1.
  • Weiterhin ist auf der Emitterelektrode 2 eine Metallschicht 6 mit einem Mehrschichtaufbau, wie z.B. einem Ti/Ni/Au-Schichtaufbau, ausgebildet. Zum selektiven Ausbilden der Metallschicht 6 auf der Emitterelektrode 2 kann ein Metallabscheidevorgang verwendet werden, indem die Deckfläche des Wafers (Halbleiterchip 1) mit einer Metallmaske bedeckt wird und das entsprechende Metall auf der Emitterelektrode abgeschieden wird. Bei dem Mehrschichtaufbau der Metallschicht 6 haben die Ti-, Ni- und Au-Schicht entsprechend eine Funktion als Mittel zum Verbessern des ohmschen Kontaktes zu der Emitterelektrode 2, als Haftmittel zu der Lotschicht (oder Lötmittelschicht) 11) bzw. als Oxidationsverhinderungsmittel für die Ni-Schicht. Außer dem Ti/Ni/Au-Schichtaufbau kann die Metallschicht 6 einen anderen Mehrschichtaufbau aufweisen, wie z.B. einen Al/Mo/Ni/Au-Schichtaufbau oder einen Al/Ti/Ni/Au-Schichtaufbau. Ebenfalls kann die Metallschicht 6 durch einen Sputtervorgang ausgebildet sein. Obwohl dies in den folgenden Ausführungsformen nicht speziell dargestellt ist, kann weiter hin das Sputtervorgang ebenfalls zum Ausbilden der Metallschicht 6 verwendet werden.
  • Die Halbleitervorrichtung vom Direktanschluß-Bondtyp 100 beinhaltet eine Leiteranschlußplatte (bzw. -elektrode) 10, die über die Lotschicht 11 aus Metall, wie z.B. eine Ag-Sn-Legierung, auf die Metallschicht 6 gebondet ist. Die Leiteranschlußplatte 10 kann aus Metall, wie z.B. Kupfer, ausgebildet sein zum Anschließen einer externen Vorrichtung (nicht gezeigt).
  • Darüber hinaus beinhaltet der Halbleiterchip 1 eine Kollektorelektrode (Rückseitenelektrode) 7 auf der Bodenfläche, welche einen Mehrschichtaufbau, wie z.B. einen Al/Mo/Ni/Au-Schichtaufbau aufweist. Weiterhin ist der Halbleiterchip 1 über eine Lotschicht 8 auf das Substrat 9 mit einer Verdrahtungsstruktur (nicht gezeigt) darauf gebondet. Das Substrat 9 besteht aus einem isolierenden Material, wie z.B. Aluminiumoxid.
  • 3 ist eine Draufsicht der Halbleitervorrichtung, nachdem die Polyimidschicht 13 ausgebildet ist. 4 ist eine weitere Draufsicht auf dieselbe, nachdem weiterhin die Metallschicht 6 darauf ausgebildet ist. 5 ist eine Querschnittsansicht entlang der Linie IV-IV von 4. Eine Leiteranschlußplatte 10 ist über die Lotschicht 11 auf die Metallschicht 6 gebondet.
  • Spezieller ist auf dem Halbleiterchip 1 eine polykristalline Siliciumverdrahtung 21 über einer darunterliegenden Oxidschicht 20 ausgebildet, auf der die Gateverdrahtung 4 ausgebildet ist, wie in 5 dargestellt. Weiterhin ist eine Zwischenlagen-Isolationsschicht 22 aus einem Material, wie z.B.
  • Siliciumdioxid, zwischen die Emitterelektrode 2 und die Gateverdrahtung 4 gefügt. Der Halbleiterchip beinhaltet weiterhin eine n-Typ-Epitaxieschicht 31 und eine p-Typ-Wannenregion 32.
  • Bei der Halbleitervorrichtung 100 wird eine Überzugschicht 5 zum Bedecken der Gateverdrahtung 4 verwendet, auf der die Polyimidschicht 13 ausgebildet ist. Die Polyimidschicht 13 weist vorzugsweise eine Dicke in dem Bereich zwischen beispielsweise ungefähr 10 μm und ungefähr 50 μm auf.
  • Während die 3 bis 5 eine Metallschicht 6 veranschaulichen, die präzise zu der Emitterelektrode 2 ausgerichtet ist, zeigen die 6 bis 7 eine versetzt zu der Emitterelektrode 2 ausgebildete Metallschicht 6 (zur linken Seite in 6 und 7 hin). Sogar wenn die Metallschicht 6 versetzt ausgebildet ist, kann auf diese Weise die Halbleitervorrichtung als ein nicht defektes Produkt verwendet werden, wenn nicht die Vorrichtungseigenschaften derselben nachteilig beeinträchtigt sind.
  • 6 ist eine Draufsicht der ersten Ausführungsform einer weiteren Halbleitervorrichtung gemäß der vorliegenden Erfindung, welche als Gesamtes durch das Bezugszeichen 110 bezeichnet wird. Die Bezugszeichen in 6 und 7, die ähnlich zu jenen in 1 bis 5 sind, bezeichnen gleiche oder ähnliche Komponenten.
  • Nachdem bei dem Herstellungsvorgang der Halbleitervorrichtung 110 die Gateverdrahtung 4 und die Emitterelektrode 2 abgeschieden sind, wird die Überzugschicht 5 ausgebildet und danach die Polyimidschicht 13 ausgebildet. Die Überzugschicht 5 und die Polyimidschicht 13 werden mittels einer typischen Photolithographie und eines typischen Ätzens ausgebildet.
  • Nach dem Ausbilden der Polyimidschicht 13 wird im allgemeinen die Metallschicht 6 unter Verwendung einer Metallmaske abgeschieden. Bei der Halbleitervorrichtung 110 ist die Metallmaske nach links zu der Gateelektrode 4 hin versetzt angeordnet, so daß die Metallschicht 6 über der Polyimidschicht 13 ausgebildet ist und sich noch über diese hinaus erstreckt. Deshalb weist die Halbleitervorrichtung die Metallschicht 6, die Lotschicht 11 und die Leiteranschlußplatte 10 auf, die auf die Polyimidschicht 13 geschichtet sind.
  • Dadurch beinhaltet die Halbleitervorrichtung 110 der ersten Ausführungsform der vorliegenden Erfindung die Polyimidschicht 13, die oberhalb und benachbart zu der Gateverdrahtung 4 ausgebildet ist, so daß ein Stufenabschnitt beseitigt wird, der andernfalls nahe der Gateverdrahtung der bekannten Halbleitervorrichtung ausgebildet würde, wie durch das Zeichen "A" in 24 angedeutet. Dies verringert die mechanische Belastung und die Wärme, die dem Stufenabschnitt zugeführt werden, sogar wenn die Metallschicht 6 nicht genau ausgerichtet ist und benachbart zu der Gateverdrahtung 4 ausgebildet ist, wodurch die Beschädigung der Gateverdrahtung 4 vermieden wird.
  • Bei der obigen Beschreibung unter Bezugnahme auf 7 sind die Metallschicht 6, die Lotschicht 11 und die Leiteranschlußplatte 10 versetzt über der Gateelektrode 4 ausgebildet und erstrecken sich über die Gateelektrode 4 hinaus. Auch in dem Fall, in dem das Ausmaß des Versatzes nicht zu umfangreich ist, d.h. die Lotschicht 11 und die Leiteranschlußplatte 10 versetzt ausgebildet sind, sich aber nicht über die Gateelektrode 4 hinaus erstrecken, verhindert die Polyimidschicht 13 ebenfalls eine Beschädigung der Gateverdrahtung 4.
  • Ausführungsform 2
  • 8 ist eine Draufsicht einer zweiten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung. 9 ist eine Querschnittsansicht entlang der Linie VIIIa-VIIIa von 8, wobei die Polyimidschicht 13 in dem Abschnitt der rechten Hälfte derselben weggelassen ist. 10 ist eine weitere Querschnittsansicht entlang der Linie VIIIb-VIIIb von 8. Die Bezugszeichen in 8 bis 10, die ähnlich zu jenen in 1 bis 5 sind, bezeichnen gleiche oder ähnliche Komponenten.
  • Die Halbleitervorrichtung 200 gemäß der zweiten Ausführungsform der vorliegenden Erfindung hat einen ähnlichen Aufbau wie die Halbleitervorrichtung 100 der ersten Ausführungsform, mit der Ausnahme, daß die Überzugschicht 5 weggelassen ist.
  • Eine weitere Funktion der Polyimidschicht 13, die als eine Schutzschicht dient, kann die Überzugschicht 5 vermeiden. Dadurch wird der Herstellungsschritt der Überzugschicht 5 ausgelassen und der Herstellungsvorgang vereinfacht, wodurch die Herstellungskosten verringert werden.
  • Ausführungsform 3
  • 11 ist eine Querschnittsansicht einer dritten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, welche als Gesamtes durch das Bezugszeichen 300 bezeichnet ist. Die Bezugszeichen in 11, die ähnlich zu jenen in 2 sind, bezeichnen die gleichen oder ähnliche Komponenten.
  • Während die Halbleitervorrichtung 100 einen Bonddraht 12 zum Verbinden mit der Gateelektrode 3 aufweist, beinhaltet die Halbleitervorrichtung 300 eine Metallschicht 6, die auf der Gateelektrode 3 abgeschieden ist, und eine Leiteranschlußplatte 10, die über die Lotschicht 11 auf die Gateelektrode 3 gebondet ist.
  • Die Metallschicht 6 auf der Gateelektrode 3 kann während des gleichen Herstellungsschrittes abgeschieden werden wie jene auf der Emitterelektrode 2, beispielsweise mittels der Abscheidemethode mit der Metallmaske. Die Lotschicht 11 zum Anschluß des Zuleitungsanschlusses auf der Metallschicht 6 über der Gateelektrode 3 kann aus Ag-Sn-Lot bestehen, ähnlich zu jener zum Anschließen des Zuleitungsanschlusses auf der Metallschicht 6 über der Emitterelektrode 2. Der Zuleitungsanschluß über der Gateelektrode 3 kann ebenfalls aus Kupfer bestehen, ähnlich zu jenem über der Emitterelektrode 2.
  • Wie zuvor kann die Direktanschluß-Bondmethode verwendet werden zum Anschließen der Gateelektrode 3, so daß der Widerstand der Verdrahtung zu der Gateelektrode 3 verringert werden kann.
  • Es sollte ebenfalls bemerkt werden, daß die auf der Direktanschluß-Bondmethode beruhende Gateverdrahtung ebenfalls bei den Halbleitervorrichtungen 100, 200 verwendet werden kann.
  • Ausführungsform 4
  • 12 ist eine Draufsicht einer vierten Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, welche als Ganzes durch das Bezugszeichen 400 bezeichnet ist. 13 ist eine Querschnittsansicht entlang einer Linie XII- XII von 12. Die Bezugszeichen in 12 und 13, die ähnlich zu jenen in 1 und 2 sind, bezeichnen gleiche oder ähnliche Komponenten.
  • Gemäß der vierten Ausführungsform ist die Polyimidschicht 13 geeignet, statt der Gateverdrahtung der Halbleitervorrichtung optionale Elemente (funktionale Elemente) zu bedecken. Die Halbleitervorrichtung 400 beinhaltet ein Temperaturerfassungselement 150 als das optionale oder funktionale Element zusätzlich zu der Gateverdrahtung (nicht gezeigt).
  • Wie in 12 dargestellt, beinhaltet die Halbleitervorrichtung 400 das Temperaturerfassungselement 150 zwischen den Emitterelektroden 2. Wie in 13 gezeigt ist, beinhaltet das Temperaturerfassungselement 150 eine Diode 41 aus polykristallinem Silicium, eine mit der Kathode der Diode 41 verbundene Kathodenelektrode 42 und eine mit der Anode der Diode 41 verbundene Anodenelektrode.
  • Die Kathodenelektrode 42 und die Anodenelektrode 43 sind über die Verdrahtungen 151 mit den Anschlüssen 152 verbunden. Als Folge davon wird der Widerstand der Diode 41, der in Abhängigkeit von der Temperatur schwankt, mit Auslesung an den Anschlüssen 152 gemessen zum Erfassen der Temperatur des Halbleiterchips.
  • Gemäß der Halbleitervorrichtung 400 der vierten Ausführungsform von 13 ist die Polyimidschicht 13 so ausgebildet, daß sie das Temperaturerfassungselement 150 bedeckt, und weist eine Dicke von ungefähr 10 μm bis 50 μm auf.
  • Sogar wenn die Metallschicht 6 von der Emitterelektrode 2 zu dem Temperaturerfassungselement 150 hin versetzt ausgebildet ist, kann deshalb eine Beschädigung des Temperaturerfassungselementes 150 verhindert werden, da die Polyimidschicht 13 eine Funktion inne hat, bei der sie als eine Pufferschicht zum Verringern der mechanischen Spannung während des Bondens der Leiteranschlußplatte 10 über die Lotschicht 11 auf der Metallschicht 6 dient.
  • Anstelle des Temperaturerfassungselementes 150 kann das optionale (funktionale) Element ein Stromerfassungselement beinhalten.
  • Ausführungsform 5
  • 14 bis 16 sind Draufsichten einer fünften Ausführungsform einer Halbleitervorrichtung gemäß der vorliegenden Erfindung, welche als Gesamtes durch das Bezugszeichen 500 bezeichnet wird. 17 und 18 sind Querschnittsansichten entlang einer Linie XVIa-XVIa bzw. einer Linie XVIb-XVIb von 16. Die Bezugszeichen in 14 bis 18, die ähnlich zu jenen in 1 und 2 sind, bezeichnen gleiche oder ähnliche Komponenten.
  • Gemäß der in den 14 bis 16 gezeigten Halbleitervorrichtung 500 wird nach dem Ausbilden der Emitterelektrode 2 eine Polyimidschicht 13 auf dem gesamten Halbleiterchip mit Ausnahme der Zentralbereiche der Emitterelektrode 2 und der Gateelektrode 3 ausgebildet. Eine solche Ausbildung der Polyimidschicht 13 kann durch ein typisches Photolithographieverfahren erzielt werden. Wie in 16 gezeigt, wird dann ein Plattierungsverfahren verwendet zum Ausbilden einer Metallschicht 17 auf den Zentralbereichen der Emitterelektrode 2 und der Gateelektrode 3, wo die Polyimidschicht 13 nicht abdeckt.
  • Die Plattierung auf dem freiliegenden Bereich der Emitterelektrode 2, der nicht durch die Polyimidschicht 13 bedeckt ist, bewirkt die selektive Ausbildung der Metallschicht 17. Dies beseitigt die Notwendigkeit einer genauen Ausrichtung der Metallmaske bezüglich des Wafers, wenn die Metallschicht 17 ausgebildet wird, und verhindert eine Fehlausrichtung der Maske. Ebenfalls gestattet dies die gleichzeitige Ausbildung der Metallschicht auf der Emitterelektrode 2 und der Gateelektrode 3.
  • Gemäß der Halbleitervorrichtung 500 der vorliegenden Ausführungsform, die in 18 gezeigt ist, sind weiterhin die Metallschicht 17 und die Lotschicht 11 so ausgebildet, daß sie in Kontakt zu der Seitenwand (dem Schulterabschnitt) der Polyimidschicht 13 sind, da die Metallschicht 17 durch Plattieren ausgebildet wird. Auch in diesem Fall hat die Polyimidschicht 13 die Funktion inne, daß sie als eine Pufferschicht dient, wodurch die Beschädigung der Gateverdrahtung 4 verhindert wird.
  • Wie oben für die erste bis fünfte Ausführungsform beschrieben wurde, wo ein IGBT als der Halbleiterchip verwendet wurde, kann die vorliegende Erfindung an irgendeinen anderen Leistungs-MOSFET angepaßt werden. Wenn ein lateraler Leistungs-MOSFET verwendet wird, sind die Elektroden auf beiden Seiten der Gateverdrahtung die Source-/Drain-Elektroden.
  • Weiterhin kann die vorliegende Erfindung an irgendwelche weiteren Dioden sowie einen CSTBT (Carrier Stored Trench Gate Bipolar Transistor bzw. Ladungsträger-Speicherungs-Graben-Gate-Bipolartransistor) angepaßt werden, der von Mitsubishi Denki Kabushiki Kaisha, Tokyo, Japan, kommerziell erhältlich ist. Darüber hinaus kann die Erfindung auch auf eine andere Vor richtung als die Leistungs-Halbleitervorrichtungen angepaßt werden, beispielsweise einen HVIC (Hochspannungs-IC) und auf LSI-Vorrichtungen.

Claims (8)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (9), einer Oberflächenelektrode (2) auf dem Halbleitersubstrat(9), einer Gateverdrahtung (4) auf der Oberflächenelektrode (2), die von der Oberflächenelektrode (2) beabstandet ist, einer Metallschicht (6) auf der Oberflächenelektrode (2), einer Leiteranschlußplatte (10), die auf der Metallschicht (6) angeschlossen ist, und einer Polyimidschicht (13), die die Gateverdrahtung (4) bedeckt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Metallschicht (6) und die Leiteranschlußplatte (10) über der Gateverdrahtung (4) vorgesehen sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, weiterhin aufweisend ein funktionales Element (150) auf dem Halbleitersubstrat (9), welches von der Oberflächenelektrode (2) beabstandet ist und durch die Polyimidschicht (13) bedeckt ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, weiterhin auf weisend eine Überzugschicht (5), die zwischen die Gateverdrahtung (4) und die Polyimidschicht (13) gefügt ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der die Polyimidschicht (13) eine Dicke in dem Bereich zwischen ungefähr 10 μm und ungefähr 50 μm aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, weiterhin aufweisend: eine Gateelektrode (3) auf dem Halbleitersubstrat (9), die mit der Gateverdrahtung (4) verbunden ist, und eine Gate-Metallschicht (6), die auf der Gateelektrode (3) ausgebildet ist, und eine Gate-Leiteranschlußplatte (10), die auf der Gate-Metallschicht (6) angeschlossen ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die Metallschicht (6) durch mindestens eines der Verfahren aus der Gruppe bestehend aus einem Abscheideverfahren, einem Sputterverfahren und einem Plattierungsverfahren, ausgebildet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die weiterhin eine Rückseitenelektrode (7) gegenüber der Oberflächenelektrode (2) aufweist, wobei der zwischen der Oberflächenelektrode (2) und der Rückseitenelektrode (7) fließende Strom durch eine an die Gateverdrahtung (4) angelegte Spannung gesteuert wird.
DE102006041575A 2005-11-18 2006-09-05 Halbleitervorrichtung Withdrawn DE102006041575A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-333656 2005-11-18
JP2005333656A JP2007142138A (ja) 2005-11-18 2005-11-18 半導体装置

Publications (1)

Publication Number Publication Date
DE102006041575A1 true DE102006041575A1 (de) 2007-06-06

Family

ID=38047775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006041575A Withdrawn DE102006041575A1 (de) 2005-11-18 2006-09-05 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20070114577A1 (de)
JP (1) JP2007142138A (de)
KR (1) KR100778356B1 (de)
DE (1) DE102006041575A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007447B4 (de) 2013-09-19 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272583A (ja) * 2009-05-19 2010-12-02 Sanyo Shinku Kogyo Kk 電子部品素子
JP5589342B2 (ja) * 2009-10-19 2014-09-17 トヨタ自動車株式会社 半導体装置
JP2011096699A (ja) * 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
JP5777319B2 (ja) 2010-10-27 2015-09-09 三菱電機株式会社 半導体装置
JP6063629B2 (ja) 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5686128B2 (ja) * 2012-11-29 2015-03-18 トヨタ自動車株式会社 半導体装置
JP2015109334A (ja) * 2013-12-04 2015-06-11 株式会社デンソー 半導体装置
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
JP2017069569A (ja) * 2016-11-16 2017-04-06 三菱電機株式会社 半導体装置
US11063004B2 (en) 2016-11-29 2021-07-13 Mitsubishi Electric Corporation Semiconductor device, control device, and method for manufacturing semiconductor device
JP6805776B2 (ja) * 2016-12-09 2020-12-23 富士電機株式会社 半導体装置
JP6897141B2 (ja) * 2017-02-15 2021-06-30 株式会社デンソー 半導体装置とその製造方法
JP7167639B2 (ja) * 2018-11-07 2022-11-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7247681B2 (ja) 2019-03-18 2023-03-29 富士電機株式会社 半導体組立体
CN111816652A (zh) * 2020-05-27 2020-10-23 华为技术有限公司 一种集成有温度传感器的igbt芯片
JP7001785B2 (ja) * 2020-10-02 2022-01-20 ローム株式会社 半導体装置および半導体モジュール
JP2021007182A (ja) * 2020-10-19 2021-01-21 三菱電機株式会社 半導体装置及びその製造方法
JP7302715B2 (ja) * 2020-12-03 2023-07-04 富士電機株式会社 半導体装置
JP7160079B2 (ja) * 2020-12-03 2022-10-25 富士電機株式会社 半導体装置
JP7194855B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置
JPWO2023062781A1 (de) * 2021-10-14 2023-04-20
JP7461534B2 (ja) 2021-12-23 2024-04-03 ローム株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260236A (ja) * 1985-09-10 1987-03-16 Tdk Corp 縦形半導体装置およびその製造方法
JP2557898B2 (ja) * 1987-07-31 1996-11-27 株式会社東芝 半導体装置
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
JP3265894B2 (ja) * 1995-02-20 2002-03-18 富士電機株式会社 半導体装置
US5795833A (en) * 1996-08-01 1998-08-18 Taiwan Semiconductor Manufacturing Company, Ltd Method for fabricating passivation layers over metal lines
JPH10223624A (ja) * 1997-02-06 1998-08-21 Nec Yamagata Ltd 半導体装置の製造方法
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP2002252351A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 半導体装置
US20020163062A1 (en) * 2001-02-26 2002-11-07 International Business Machines Corporation Multiple material stacks with a stress relief layer between a metal structure and a passivation layer
JP3601529B2 (ja) * 2001-08-09 2004-12-15 株式会社デンソー 半導体装置
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
JP2004349316A (ja) * 2003-05-20 2004-12-09 Renesas Technology Corp 半導体装置及びその製造方法
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP2005167075A (ja) * 2003-12-04 2005-06-23 Denso Corp 半導体装置
JP2005203548A (ja) * 2004-01-15 2005-07-28 Honda Motor Co Ltd 半導体装置のモジュール構造
US8049338B2 (en) * 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007447B4 (de) 2013-09-19 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
US20070114577A1 (en) 2007-05-24
KR100778356B1 (ko) 2007-11-22
JP2007142138A (ja) 2007-06-07
KR20070053094A (ko) 2007-05-23

Similar Documents

Publication Publication Date Title
DE102006041575A1 (de) Halbleitervorrichtung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102006015112B4 (de) Halbleitervorrichtung und elektrisches Leistungshalbleiterprodukt
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
DE3134343A1 (de) Halbleiteranordnung
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102012008068A1 (de) Optionen für mehrere Ebenen eines Leistungs-MOSFET
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102012111520B4 (de) Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE102014200242A1 (de) Gebondetes System mit beschichtetem Kupferleiter
DE102018122941A1 (de) Halbleiter-Die-Bondpad mit isolierendem Separator
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE212021000165U1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal