DE102006037789A1 - Separating semiconducting devices from semiconducting wafer involves etching separating trenches in first surface, reducing wafer from second main surface until reduced second surface reaches trenches, semiconducting devices are separated - Google Patents

Abstract

The method involves etching separating trenches (14a,14b) of defined depth in the first main surface in which the significant functional regions of the semiconducting devices (13) are formed and reducing the wafer (11) from the second main surface until the reduced second main surface reaches the trenches and the semiconducting devices are separated. An independent claim is also included for a method of manufacturing a semiconducting device.

Description

Die Erfindung betrifft ein Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer.The The invention relates to a method for separating semiconductor devices from a semiconductor wafer.

Bei der Herstellung von Halbleiterbauelementen dienen als Ausgangsmaterial kreisrunde Halbleiterscheiben, so genannte Wafer (Durchmesser je nach Technologiegeneration z.B. 6", 8" oder 300mm), mit mehreren 100μm Dicke. Aus diesem Material werden an der Oberfläche bis in mehrere μm Schichttiefe mittels verschiedenartiger Prozessschritte die einzelnen Bauteile gleichzeitig "herausmodelliert". Die Halbleitereinrichtungen (Chips) sind also in den ersten Stadien der Fertigungsabfolge matrixformig auf dem Wafer angeordnet und untereinander durch Substratmaterial verbunden.at The production of semiconductor devices serve as a starting material circular semiconductor wafers, so-called wafers (diameter each according to technology generation e.g. 6 ", 8" or 300mm), with several 100μm Thickness. From this material are on the surface up to several microns layer depth by means of different process steps the individual components at the same time "modeled out". The semiconductor devices (Chips) are matrixformig in the first stages of the production sequence arranged on the wafer and with each other by substrate material connected.

Zur Vereinzelung der Chips in unabhängige Bauteile werden üblicherweise Standard-Trennverfahren eingesetzt. Bislang wird überwiegend ein Sägeschritt zur Chipvereinzelung eingesetzt. Dabei wird mit einem sehr dünnen Sägeblatt der Bereich zwischen den Bauteilen auf dem Substratträger durchtrennt.to Separation of the chips into independent components become common Standard separation method used. So far, it is becoming predominantly a sawing step used for chip separation. This is done with a very thin saw blade the area between the components on the substrate carrier is severed.

Neben der beschriebenen Sägetechnik finden neuerdings Laserschneidverfahren Anwendung zur Chipvereinzelung. Das Verfahren ist aber zeitintensiv und von der Handhabung her sehr komplex, so dass die Methoden nicht als Ersatz für die Sägeprozessierung anzusehen sind.Next the sawing technique described lately find laser cutting application for chip separation. The process is time consuming and very easy to handle complex, so that the methods can not be considered a substitute for saw processing.

Ausgehend von der konventionellen Sägetechnik, ist auch ein Verfahren bekannt, das als "Dicing-before-Grinding" bezeichnet wird.outgoing from conventional sawing technology, Also, there is known a method called "dicing-before-grinding".

Dabei werden die einzelnen Halbleitereinrichtungen voneinander durch Vereinzelungslinien (Sägelinien) separiert, indem längs der Sägelinien jeweils ein Sägeblatt bis zu einer vorbestimm ten Tiefe in den Wafer einschneidet. Es wird also, jeweils ein Sägeschritt ausgeführt, bei dem der Wafer jedoch nicht vollends durchtrennt wird, sondern mit dem im matrixförmigen Sägerahmen tiefe, aber zur Wafer-Rückseite nicht durchgängige Gräben erzeugt werden.there the individual semiconductor devices are separated from each other by dicing lines (sawing lines) separated by longitudinal the sawing lines one saw blade each cutting into the wafer to a predetermined depth. It will So, in each case a sawing step executed in which the wafer is not completely severed, but with the in the matrix-shaped saw frame deep, but to the wafer back not consistent trenches be generated.

Mit dem anschließenden Dünnungsschritt werden von der Wafer-Rückseite her diese Gräben freigelegt, was der Vereinzelung gleichkommt. Die Wafer-Vorderseite ist beim Dünnungsschritt ohnehin auf eine Folie aufgeklebt, die nun vereinzelten Chips bleiben also matrixförmig auf dieser Folie fixiert und können so wie gewohnt in den Backendprozeß (= Packaging der Einzelchips) eingeschleust werden.With the subsequent Become a thin step from the wafer back uncovered these trenches, which equals the separation. The wafer front is at Dünnungsschritt anyway stuck on a slide, which now remain isolated chips So matrix-shaped fixed on this slide and can as usual in the backend process (= packaging of the individual chips) be introduced.

Es ist des Weiteren ein Verfahren bekannt, bei dem das Dünnen eines Halbleiterwafers und die Chip-Vereinzelung ohne einen mechanischen Trennschritt als reine Ätzprozesse ausgeführt werden. Hierbei werden zunächst von der Rückseite des Wafers her durch anisotropes Ätzen mit einer Maske, die den Verlauf vorbestimmter Vereinzelungslinien vorzeichnet, Vereinzelungs-Gräben aus dem Wafer herausgearbeitet. In einem zweiten, nunmehr isotropen Ätzprozess wird das gesamte Material, sowohl auf der vorher maskierten Rückseitenoberfläche wie auch in den Gräben, weiter abgetragen, bis die Böden der rückseitigen Vereinzlungs-Gräben zur Wafer-Vorderseite hin durchgearbeitet sind. Damit ist zum einen die Vereinzelung der Chips und zum anderen deren Dünnen auf eine vorbestimmte Dicke erfolgt.It Furthermore, a method is known in which the thinning of a Semiconductor wafer and chip isolation without a mechanical Separation step as pure etching processes accomplished become. Here are first from the back of the wafer by anisotropic etching with a mask containing the Course of predetermined separation lines outlines singulation trenches worked out the wafer. In a second, now isotropic etching process All the material will work on the previously masked back surface as well in the trenches, continue to erode until the floors the back Vereinzlungs trenches worked through to the wafer front. That's one thing the separation of the chips and on the other their thinning up a predetermined thickness occurs.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer anzugeben, welches in einfacher und zuverlässiger und somit kostengünstiger Weise mit etablierten Technologien ausführbar ist.Of the Invention is based on the object, an improved method for specifying semiconductor devices from a semiconductor wafer, which in easier and more reliable and thus cheaper Way with established technologies is executable.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Zweckmäßige Fortbildungen des Erfindungsgedankens sind Gegenstand der abhängigen Ansprüche.These The object is achieved by a method having the features of the claim 1 solved. Appropriate training of the inventive concept are the subject of the dependent claims.

Die Erfindung basiert auf der "Dicing-before-Grinding"-Methode. Die Vereinzelungs-Gräben sollen aber nicht durch einen Sägeprozeß definiert werden, sondern mittels einer tiefen, insbesondere anisotropen Ätzung. Derart tiefe Gräben mit hohem Aspektverhältnis "Tiefe zu Breite" werden in der Regel als "Trenches" bezeichnet und entstehen durch eine stark polymerisierende Ätzung mit hohem physikalischen Anteil.The Invention is based on the "dicing-before-grinding" method. The separating trenches should but not be defined by a sawing process, but by means of a deep, in particular anisotropic etching. so deep trenches High aspect ratio "depth to width" will usually be referred to as "Trenches" and arise by a strongly polymerizing etching with high physical Proportion of.

Herkömmlich werden Trenches nicht zur Chipvereinzelung in den Chipzwischenräumen eingesetzt, sondern sie dienen zur Strukturierung des produktiven Bauteils. Insofern sind die Vereinzelungs-Gräben (nachfolgend auch bezeichnet als "Dicing-Trenches") gewissermaßen ein "Abfallprodukt" aus der Herstellung des Produkt-Zellenfeldes. Vorteilhaft zeigt sich dabei, dass die Tiefe der Trenches variiert werden kann über die Breite ("Open-Area-Effekt" – je breiter, desto höhere Ätzrate, desto tiefer). Da die Dicing-Trenches in der Regel tiefer reichen sollten, wird man sie auch breiter auslegen als die Zellen-Trenches – die Herstellung erfolgt dann aber gleichzeitig, im selben Arbeitsgang.Become conventional Trenches not used for chip separation in the chip spaces, but they serve to structure the productive component. In this respect, the separation trenches (hereinafter also referred to as "dicing trenches") in a sense a "waste product" from the production of the product cell field. It is advantageous that the Depth of the trenches can be varied across the width ("open-area effect" - the wider, the higher the etching rate, the deeper). As the dicing trenches should usually go deeper, they will also be interpreted more broadly than the cell trenches - the production but then takes place simultaneously, in the same operation.

Aus obigem ergibt sich bereits ohne weiteres, dass die Ausführung der Erfindung sich nahtlos in etablierte Herstellungsprozesse eingliedern lässt, die einerseits die Ausbildung von Trenches auf der Wafer-Vorderseite und andererseits ein Abdünnen des Wafers von der Rückseite her heute standardmäßig beinhalten. Der Nutzung dieses vorgeschlagenen Verfahrens stehen damit keine grundsätzlichen Hindernisse im Weg, sondern sie wird vielmehr durch die Verfügbarkeit entsprechender Anlagen und ausreichender Erfahrungen mit der Prozessführung entscheidend gefördert.From the above, it is already clear that the embodiment of the invention can be seamlessly integrated into established manufacturing processes, which on the one hand include the formation of trenches on the wafer front and, on the other hand, thinning of the wafer from the back today by default. The use of this proposed The process does not stand in the way of any fundamental obstacles. Rather, it is decisively promoted by the availability of appropriate facilities and sufficient experience in litigation.

Im Übrigen bietet die vorgeschlagene Lösung folgende wesentliche Vorteile:
Der Flächenaufwand für den Chipzwischenraum ("Sägerahmen") kann wesentlich reduziert werden; anstatt derzeit 60μm sollte eine Breite von unter 5μm realisierbar sein. Im allgemeinen wird bei Anwendung des vorgeschlagenen Verfahrens die gesamte Chipkante völlig glatt verlaufen. Die bei der Sägetechnik eventuell auftretenden mechanischen Schädigungen der Chipkante wie Risse, Einkerbungen und Ausbrüchen entfallen.Moreover, the proposed solution offers the following main advantages:
The area expenditure for the chip gap ("sawing frame") can be substantially reduced; instead of the current 60μm a width of less than 5μm should be feasible. In general, when using the proposed method, the entire chip edge will be completely smooth. The mechanical damage to the chip edge, such as cracks, indentations and eruptions, which may occur during the sawing process is eliminated.

Der aufwendige Sägeschritt entfällt ersatzlos. Dies führt nicht nur zu einer Prozeßkostenminderung, auch die Defektdichterate und die Ausbeutebilanz werden dadurch verbessert.Of the elaborate sawing step deleted replacement. this leads to not only to a process cost reduction, also the defect density rate and the yield balance are thereby improved.

Während bei einer Vereinzelung über einen Sägeschritt ausschließlich rechteckige Chipformen möglich sind, die matrixförmig auf dem Wafer angeordnet sind, kann mit der hier vorgestellten Methode grundsätzlich eine beliebige Form realisiert werden. Die Chipanordnung auf dem Wafer in einem "Brick-Stepping-Muster" (d.h. ohne geradlinig fortlaufende Kantenflucht) führt zu einer besseren Flächennutzung auf dem Wafer, da Waferrandbereiche produktiv besser nutzbar sind.While at a singling about a sawing step exclusively rectangular chip shapes possible are, which are matrix-shaped are arranged on the wafer, can basically with the method presented here a Any shape can be realized. The chip arrangement on the wafer in a "brick-stepping pattern" (i.e., without being rectilinear continuous edge escape) leads for better land use on the wafer, as wafer margins are more productive to use.

Beim vorgeschlagenen Verfahren liegt der gesamte Wafer entweder im dicken Ausgangszustand vor, oder die Chips sind zwar gedünnt, aber bereits vereinzelt. Ein Handling des gesamten Wafers im Dünnzustand ist also nicht relevant. Dies führt zu einem entscheidenden Vorteil bei der Fertigung von performanceoptimierten Niedervolt-Leistungstransistoren. Die Dicke derartiger Bauteile beträgt nämlich im Extremfall nur mehr einige μm. Die Handhabung eines ganzen Wafers mit einem Durchmesser bis 200mm und mehr mit einer solch geringen Dicke ist in einem geregelten Produktionsfluss nicht möglich, solche Wafer müssen sehr aufwendig mit Trägerverfahren stabilisiert werden. Sind, wie für die vorliegende Erfindung, die Handling-Einheiten jedoch nur mehr Chips mit Kantendimensionen von wenigen mm, so sollte eine ungeträgerte Weiterprozessierung problemlos möglich sein.At the proposed method, the entire wafer is either in the thick Initial state, or the chips are thinned, but already isolated. A handling of the entire wafer in the thin state is not relevant. this leads to to a decisive advantage in the production of performance-optimized Low-voltage power transistors. The thickness of such components is namely in Extreme case only a few microns. The handling of a whole wafer with a diameter up to 200mm and more with such a small thickness is in a controlled Production flow not possible, such Wafers need very expensive with carrier method be stabilized. Are, as for the present invention, the handling units but only more chips Edge dimensions of a few mm, so an unsupported further processing should be easy possible be.

Damit die Dicing-Trenches auch wirklich zum Vereinzeln der Chips dienen können, muss der Wafer so weit gedünnt werden, dass die Dünnungsfront im fertigen Produkt oberhalb der Trenchböden der Dicing-Trenches liegt. Andererseits wird es im Großteil der Anwendungen bauelement-physikalisch nicht sinnvoll sein, wenn gleichzeitig die Zellen-Trenches beim Dünnungsprozeß von unten her "geöffnet" werden. Die Tiefe beider Trenchstrukturen wird sich aber nicht massiv voneinander unterscheiden, weshalb also zweckmäßigerweise ein hochgenauer Dünnungsprozeß zur Verfügung gestellt werden sollte.In order to the dicing trenches really serve to singulate the chips can, the wafer has to be thinned that far be that the thinning front in the finished product above the trench bottoms of the dicing trenches. On the other hand, it is in the majority of Applications component-physically does not make sense, if at the same time the cell trenches during the thinning process from below be "opened" ago. The depth but both trench structures will not be massive from each other differ, so why expediently a highly accurate Thinning process provided should be.

Dabei erfolgt insbesondere der hochgenaue Teil des Dünnungsprozesses mit einem CMP-Verfahren (CMP = ChemicalMechanicalPolishing), welches die Zellenfeld-Trenchböden als Stopschicht verwendet: Sehr viele Trenches sind relativ dicht nebeneinander angeordnet. Die Trenchböden wirken gewissermaßen als Stützstrukturen für das Abtragewerkzeug des CMPs.there In particular, the highly accurate part of the thinning process takes place with a CMP process (CMP = ChemicalMechanicalPolishing), which describes the cell field trench bottoms as Stop layer used: Very many trenches are relatively close together arranged. The trench bottoms act in a sense as support structures for the Removal Tool of the CMP.

Die Vereinzelungs-Struktur selbst besteht hingegen aus wenigen Treches oder sogar nur einem einzigen Trench im Chipzwischenraum. Bei einem solchen isolierten Graben tritt im CMP-Verfahren eine wesentlich höhere Abtragsrate auf als unter einer Ansammlung nebeneinander liegender, gleichartiger, als Stoppschicht ausgelegter Strukturen. Dies führt dazu, dass bei der CMP-Prozessierung der Dicingtrench sauber durchtrennt wird, obgleich die Zellenfeldtrenches den Dünnungsvortrieb begrenzen. Dieser eigentlich als Nachteil geltende Effekt bei der CMP-Methode wird üblicherweise mit dem Fachwort "Erosion" bezeichnet.The Separation structure itself, however, consists of a few Treches or even just a single trench in the chip space. In such a isolated trench occurs in the CMP process one much higher Erosion rate as being below a collection of juxtaposed similar, designed as a stop layer structures. This leads to, that during CMP processing the dicing trench is severed cleanly although the cell field trenches limit thinning propulsion. This actually considered a disadvantage effect in the CMP method is usually with the technical term "erosion".

Die Zellenfeldtrenches sind hierbei mit einem Material verfüllt (z.B. Oxid oder Nitrid), für welches die mechanische Abtragskomponente des CMPs deutlich reduziert ist gegenüber dem Substratmaterial (z.B. Si).The Cell field trenches are filled with a material (e.g. Oxide or nitride), for which significantly reduces the mechanical removal component of the CMP is opposite the substrate material (e.g., Si).

Im Gegensatz zu den Zellenfeldtrenches dürfen die Dicing-Trenches aber nicht als Ätzstoppschicht wirken. Daher sollten sie kein Material aufweisen, das die CMP-Abtragsrate absenkt. Um eine saubere Vereinzelung zu gewährleisten, sollten die Vereinzelungs-Gräben bevorzugt ohne jegliche Verfüllung ausgelegt sein, also rein aus einem tiefen Graben im Halbleitersubstrat bestehen. Diese Spezifikation erfordert innerhalb einer üblichen Prozeßabfolge keinerlei zusätzliche Herstellungsschritte. Ist der Trench nur breit genug, so werden die im Fertigungsablauf vorgesehenen Verfüllungsschritte hier nicht wirksam, der Trench bleibt "leer". Das aber ist ohnehin als gegeben anzunehmen, denn für eine angemessene Grabentiefe benötigt man sowieso breitere Trenches, als für das Zellenfeld.in the Unlike the cell field trenches, the dicing trenches are not allowed as an etch stop layer Act. Therefore, they should not have material that reduces the CMP removal rate lowers. In order to ensure a clean separation, the separating trenches should be preferred without any backfilling be designed so pure from a deep trench in the semiconductor substrate consist. This specification requires within a common Process sequence none additional Manufacturing steps. If the trench is only wide enough, so will the filling steps planned in the production process are not effective here, the trench remains "empty". That is anyway to take for granted, because for a reasonable trench depth needed you would have wider trenches anyway, than for the cell field.

Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich im Übrigen aus der nachfolgenden skizzenartigen Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von diesen zeigen:advantages and expediencies Otherwise, the invention results from the following sketch-like description of an embodiment based on the figures. From these show:

1A bis 1D skizzenartige Darstellungen zur Erläuterung des "Dicing-before-Grinding"-Verfahrens, 1A to 1D sketch-like illustrations to explain the "Dicing-before-Grin ding "process,

2A bis 2C skizzenartige Darstellungen zur Illustration einer ersten Ausführungsform des erfindungsgemäßen Verfahrens, und 2A to 2C sketch-like representations for illustrating a first embodiment of the method according to the invention, and

3A bis 3D skizzenartige Darstellungen zur Illustration einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens. 3A to 3D sketch-like representations for illustrating a second embodiment of the method according to the invention.

Die 1A und 1B zeigen schematisch eine Mehrzahl von auf einem Halbleiterwafer 1 in einer Matrixanordnung ausgebildeten Halbleitereinrichtungen (Chips) 3 in Art einer Draufsicht, wobei 1B eine Ausschnittsdarstellung von 1A ist und symbolisch den Einsatz eines Sägeblattes 5 in einer ersten Phase eines "Dicing-before-Grinding"-Verfahrens zur Erzeugung von Sägeschnitten in x- bzw. y-Richtung darstellt.The 1A and 1B schematically show a plurality of on a semiconductor wafer 1 semiconductor devices formed in a matrix arrangement (chips) 3 in the manner of a top view, wherein 1B a detail of 1A is and symbolically the use of a saw blade 5 in a first phase of a dicing-before-grinding process for producing saw cuts in the x and y directions, respectively.

Wie in 1C in einer schematischen Querschnittsdarstellung gezeigt, sind zwischen den Chips 3 auf der Wafer-Vorderseite 1A nach diesem Schritt jeweils Sägeschnitte 7 mit vorbestimmter Tiefe vorgesehen, wobei das Substrat in diesem Zustand noch für einen integralen und mechanisch belastbaren Verbund der Halbleitereinrichtungen in ihrer Matrixanordnung sorgt. 1D verdeutlicht in einer synoptischen Darstellung zum ei nen (mit einer punktierten Bruchlinie) den nach Phase 1 des Verfahrens erreichten Zustand, zum anderen den die Phase 2 des "Dicing-before-Grinding" bildenden Einsatz eines CMP-Werkzeugs 9 und schließlich den erreichten Endzustand des Verfahrens, nämlich das Vorliegen vereinzelter Halbleitereinrichtungen 3' mit einer Vorderseite 3A, die der Wafer-Vorderseite 1A entspricht, und einer Rückseite 3B, die gewissermaßen einer durch den CMP-Bearbeitungsschritt zur Vorderseite hin verschobenen Wafer-Rückseite 1B' entspricht.As in 1C Shown in a schematic cross-sectional view are between the chips 3 on the wafer front 1A saw cuts after this step 7 provided with a predetermined depth, the substrate still provides in this state for an integral and mechanically strong bond of the semiconductor devices in their matrix arrangement. 1D illustrates in a synoptic representation of the egg (with a punctured break line) the one after phase 1 of the process reached, on the other hand, the phase 2 the "dicing-before-grinding" forming use of a CMP tool 9 and finally the final state of the process achieved, namely the presence of isolated semiconductor devices 3 ' with a front side 3A that the wafer front 1A corresponds, and a back 3B to a certain extent, a wafer backside shifted by the CMP processing step toward the front side 1B ' equivalent.

Es ist zu erkennen, das je Vereinzelung der Halbleitereinrichtungen 3' dadurch zustande kommt, dass die Abdünnung des Wafers mittels des CMP-Schrittes zur Wafer-Vorderseite hin fortschreitend bis über die Böden der Sägeschnitte 7 vorangetrieben wird. Der Vollständigkeit halber ist anzumerken, dass nach dem Sägeschritt auf die Vorderseite des Wafers eine Sägefolie aufgebracht wird, so dass die in der zweiten Phase des Prozesses vereinzelten Halbleitereinrichtungen zunächst an dieser Sägefolie anhaften und ihre Matrixanordnung bis zum Ablösen von der Sägefolie beibehalten wird.It can be seen that per separation of the semiconductor devices 3 ' is due to the fact that the thinning of the wafer by means of the CMP step to the wafer front progresses progressively over the bottoms of the saw cuts 7 is driven forward. For the sake of completeness, it should be noted that after the sawing step, a sawing foil is applied to the front side of the wafer, so that the semiconductor devices singulated in the second phase of the process first adhere to this sawing foil and retain their matrix arrangement until they detach from the sawing foil.

2A bis 2C zeigen skizzenartig wesentliche Stufen eines Verfahrens nach einer ersten Ausführungsform der Erfindung in Art von schematischen Querschnittsdarstellungen. Wie bei 1A bis 1D sind hier keinerlei Strukturelemente der Halbleitereinrichtungen dargestellt – mit Ausnahme derer, die in direktem Zusammenhang mit der Erfindung stehen. 2A to 2C show in outline essential stages of a method according to a first embodiment of the invention in the nature of schematic cross-sectional representations. As in 1A to 1D Here, no structural elements of the semiconductor devices are shown here - with the exception of those that are directly related to the invention.

In 2A ist symbolisch dargestellt, wie auf einen Halbleiterwafer 11, der mit einer geeigneten Ätzmaske 12 gemäß einem vorbestimmten Muster von Vereinzelungs- und Zellen-Gräben maskiert ist, ein Ätzgas 14 einwirkt, um in in dem Halbleiterwafer 11 weitgehend vorgebildeten Halbleitereinrichtungen 13 Zellen-Gräben (siehe 2B) zu erzeugen und einen ersten Schritt der Vereinzelung der Halbleitereinrichtungen durchzuführen. Maskenöffnungen 12a für innerhalb der Halbleitereinrichtungen 11 vorzusehende Gräben (Trenches) sind dabei deut lich schmaler bemessen als Maskenöffnungen 12b für Gräben, die der Vereinzelung der Halbleitereinrichtungen dienen.In 2A is symbolically represented as on a semiconductor wafer 11 that with a suitable etching mask 12 is masked according to a predetermined pattern of singulation and cell trenches, an etching gas 14 acts to in in the semiconductor wafer 11 largely preformed semiconductor devices 13 Cell trenches (see 2 B ) and to perform a first step of singulating the semiconductor devices. mask openings 12a for inside the semiconductor devices 11 to be provided trenches (Trenches) are designed significantly Lich narrower than mask openings 12b for trenches that serve to separate the semiconductor devices.

Wie 2B zeigt, ergibt sich bei den hier anzuwendenden und dem Fachmann vertrauten anisotropen Ätzverfahren unter den breiteren Maskenöffnungen 12b sowohl ein breiterer als auch tieferer Graben 14b, verglichen mit den Gräben 14a, die der Ätzvorgang unter den Maskenöffnungen 12a hinterlässt. Die Vereinzelungs-Gräben 14b reichen also tiefer in das Halbleitersubstrat 11 als die Zellen-Gräben 14a.As 2 B shows results in the case of the anisotropic etching process to be used here and familiar to those skilled in the art under the broader mask openings 12b both a wider and a deeper ditch 14b , compared with the trenches 14a that the etching process under the mask openings 12a leaves. The separating trenches 14b extend deeper into the semiconductor substrate 11 as the cell trenches 14a ,

In diesem Zustand wird auf den Halbleiterwafer 11 eine Träger- bzw. Sägefolie 16 aufgebracht, und er wird von seiner Rückseite her einem Abtragsverfahren zum Abdünnen und zum Vereinzeln der Halbleitereinrichtungen 13 unterzogen. Dieser weitere Schritt ist in 2B mit einem Pfeil und dem Bezugszeichen CMP symbolisiert, welches für das hier anwendbare Verfahren des Chemical-Mechanical Polishing steht. Es ist aber darauf hinzuweisen, dass in einem ersten Teilschritt dieses rückseitigen Abtrags ein "gröberes" Abtragsverfahren mit höherer Abtragsrate und geringerer Genauigkeit angewandt werden kann und erst in einem zweiten Teilschritt ein präzises steuerbares Abtragsverfahren (eben das CMP, oder auch ein Ätzverfahren) angewandt wird.In this state is applied to the semiconductor wafer 11 a carrier or sawing foil 16 applied, and it is from its back a Abtragsverfahren for thinning and separating the semiconductor devices 13 subjected. This further step is in 2 B symbolized by an arrow and the reference CMP, which stands for the method of chemical-mechanical polishing applicable here. It should be noted, however, that in a first sub-step of this back-removal a "coarser" removal method with a higher removal rate and lower accuracy can be applied and only in a second sub-step, a precise controllable removal method (the CMP, or even an etching method) is applied ,

Ergebnis des Abdünnens ist schließlich der in 2C dargestellte Zustand, in welchem die Wafer-Rückseite bis über das Niveau der Böden der Vereinzelungs-Gräben 14b zur Wafer-Vorderseite hin verschoben wurde, also aus den Vereinzelungs-Gräben offene Abstandsbereiche 14b' zwischen den hiermit vereinzelt vorliegenden Halbleitereinrichtungen 13' gebildet wurden. Die Zellen-Gräben 14a wurden hingegen durch die geeignete Abtrags-Steuerung nicht geöffnet. Es ist anzumerken, dass deren Darstellung als ungefüllte Gräben in 2B und 2C der Vereinfachung der Darstellung dient; typischerweise werden sie mit einem für ihre Funktion in den Halbleitereinrichtungen geeigneten Material verfüllt sein.The result of thinning is finally the in 2C illustrated state, in which the wafer back to above the level of the bottoms of the separation trenches 14b moved to the wafer front, so from the separation trenches open distance ranges 14b ' between the hereby occasionally present semiconductor devices 13 ' were formed. The cell trenches 14a were not opened by the appropriate removal control. It should be noted that their representation as unfilled trenches in 2 B and 2C the simplification of the presentation is used; typically they will be filled with material suitable for their function in the semiconductor devices.

3A bis 3D zeigen eine Abwandlung des oben beschriebenen Verfahrens in diesem Sinne, d.h. unter Einbeziehung eines Verfüllens der Zellen-Gräben und unter Nutzung eines durch die verfüllten Zellen-Gräben bewirkten Effektes einer Ätzstoppschicht. Die Bezugsziffern in diesen Figuren sind an die Darstellung in 2A bis 2C angelehnt. 3A to 3D show a variation of the above-described method in this sense, ie, including filling the cell trenches and using an effect of the filled cell trenches effect of an etch stop layer. The reference numerals in these figures are to the illustration in FIG 2A to 2C ajar.

Der wesentliche Unterschied gegenüber dem vorstehend beschriebenen Verfahren besteht darin, dass nach dem Ätzen der Zellen-Gräben 14a und Vereinzelungs-Gräben 14b (Zustand gemäß 3B) zunächst ein Verfüllen der Zellen-Gräben mit Isoliermaterial 18a ausgeführt wird, dessen Ergebnis verfüllte Zellen-Trenches 14a' darstellen. Bei diesem Prozess bilden sich auf den Seitenwänden und dem Boden der Vereinzelungs-Gräben ebenfalls Isolierschichten 18b aus, weshalb die Vereinzelungs-Gräben ab diesem Schritt mit der Bezugsziffer 14b' bezeichnet werden. Aufgrund ihrer deutlich größeren Breite findet aber keine vollständige Verfüllung statt, sondern die Seitenwand-Bedeckungen 18b bleiben vergleichsweise dünn.The essential difference from the method described above is that after etching the cell trenches 14a and singulation trenches 14b (Condition according to 3B ) first filling the cell trenches with insulating material 18a whose result is filled cell trenches 14a ' represent. In this process, insulating layers also form on the sidewalls and the bottom of the separating trenches 18b for which reason the separation trenches from this step with the reference numeral 14b ' be designated. Due to their significantly greater width but not complete backfilling takes place, but the sidewall coverings 18b stay relatively thin.

Wird nun diese Anordnung dem CMP oder auch einem geeigneten Ätzverfahren von der Rückseite her ausgesetzt, wirken die verfüllten Zellen-Trenches 14a' aufgrund ihrer relativ dichten Anordnung, in Verbindung mit der Verfüllung, in Art einer Ätzstoppschicht, so dass die Abtragsrate unter den vorgefertigten Halbleitereirichtungen 13 geringer ist als in deren Randbereichen, also unter den Vereinzelungs-Gräben 14b'. Es ergibt sich, wie in 3D zu erkennen, im Ergebnis des rückseitigen Abtragens eine unebene rückseitige Oberfläche, mit "Einkerbungen", die in die Vereinzelungs-Gräben münden. Durch dieses Vorgehen wird die Selektivität des Rückseitigen Abtrages im Hinblick auf dessen Vereinzelungs-Funktion erhöht. Dies kommt der Sicherheit der eigentlichen Prozessführung zu Gute und erlaubt hierbei größere Toleranzen.If this arrangement is exposed to the CMP or a suitable etching process from the back, the filled cell trenches act 14a ' due to their relatively dense arrangement, in conjunction with the backfilling, in the nature of an etch stop layer, so that the rate of removal among the prefabricated semiconductor devices 13 is lower than in their peripheral areas, so under the separation trenches 14b ' , It turns out, as in 3D As a result of the back ablation, there is an uneven back surface, with "notches" opening into the singulation trenches. By this procedure, the selectivity of the rear Abtrages is increased in terms of its separation function. This benefits the safety of the actual process control and allows larger tolerances.

Die Ausführung der Erfindung ist nicht auf die hier dargestellten Beispiele und hervorgehobenen Aspekte beschränkt, sondern ebenso in einer Vielzahl von Abwandlungen möglich, die im Rahmen fachgemäßen Handelns liegen. Insbesondere sollen alle technisch möglichen Kombinationen der Merkmale der Ansprüche als im Schutzbereich der Erfindung liegend angesehen werden.The execution The invention is not limited to the examples shown here and limited aspects, but equally possible in a variety of modifications, which in the Framework of appropriate action lie. In particular, all technically possible combinations of features the claims are considered to be within the scope of the invention.

Claims (11)

Verfahren zur Vereinzelung von Halbleitereinrichtungen aus einem Halbleiterwafer, wobei von der ersten Hauptfläche, in der die wesentlichen Funktionsbereiche der Halbleitereinrichtungen gebildet werden, aus dem Halbleiterwafer zwischen den Halbleitereinrichtungen unter Einsatz eines Ätzprozesses Vereinzelungs-Gräben mit einer vorbestimmten Tiefe herausgearbeitet werden, die einer Soll-Substratdicke der Halbleitereinrichtungen entspricht, und anschließend der Halbleiterwafer von der zweiten Hauptfläche her gedünnt wird, bis die durch das Dünnen verschobene zweite Hauptfläche auf die Vereinzelungs-Gräben trifft, womit die Halbleitereinrichtungen vereinzelt vorliegen.Method for separating semiconductor devices from a semiconductor wafer, wherein from the first major surface, in the essential functional areas of the semiconductor devices are formed from the semiconductor wafer between the semiconductor devices with the use of an etching process separation trenches with be machined to a predetermined depth, the target substrate thickness corresponds to the semiconductor devices, and then the Semiconductor wafer is thinned from the second major surface, until the through the thin shifted second main surface on the separating trenches meets, with which the semiconductor devices are isolated. Verfahren nach Anspruch 1, wobei die Vereinzelungs-Gräben zusätzlich zu Zellen-Gräben zur bauelement-internen Strukturierung in den gleichen Prozessschritten wie diese gebildet werden.The method of claim 1, wherein the singulation trenches in addition to Cell trenches for structural structuring in the same process steps how these are formed. Verfahren nach Anspruch 1 oder 2, wobei die Vereinzelungs-Gräben und wahlweise Zellen-Gräben in einem anisotropen Ätzprozess als Deep-Trenches mit hohem Aspektverhältnis gebildet werden.The method of claim 1 or 2, wherein the singulation trenches and optional cell trenches in an anisotropic etching process are formed as deep trenches with a high aspect ratio. Verfahren nach Anspruch 2 oder 3, wobei die Vereinzelungs-Gräben mit gegenüber den Zellen-Gräben größerer Breite der ihre Position und Abmessungen bestimmenden Maskenöffnungen gebildet werden derart, dass sie gegenüber den Zellen-Gräben eine größere Breite und Tiefe erreichen.The method of claim 2 or 3, wherein the singulation trenches with across from the cell trenches greater width the mask openings defining their position and dimensions be formed such that they are compared to the cell trenches a larger width and reach depth. Verfahren nach einem der Ansprüche 2 bis 4, wobei der Dünnungsschritt über eine Nutzung der Zellen-Gräben als Dickenmaßstab für die endgültigen Halbleitereinrichtungen gesteuert wird.Method according to one of claims 2 to 4, wherein the thinning step via a Use of cell trenches as a thickness scale for the final Semiconductor devices is controlled. Verfahren nach Anspruch 5, wobei nur die Zellen-Gräben sämtlich im Wesentlichen die gleiche Tiefe aufweisen und eine somit durch die Böden der Zellen-Gräben aufgespannte Ebene im ungedünnten Halbleiterwafer als Planarisierungsebene zur Steuerung des Dünnens genutzt wird.The method of claim 5, wherein only the cell trenches are all in the Substantially have the same depth and thus by the Floors of the Spanning cell trenches Plane in the unthinned semiconductor wafer is used as a planarization plane to control the thinning. Verfahren nach einem der vorangehenden Ansprüche, wobei der Schritt des Dünnens den Einsatz des CMP-Verfahrens umfasst.Method according to one of the preceding claims, wherein the step of thinning includes the use of the CMP process. Verfahren nach einem der Ansprüche 2–7, wobei die Zellen-Gräben vor dem Schritt des Dünnens unter Einsatz eines Oxids oder Nitrids verfüllt werden.The method of any of claims 2-7, wherein the cell trenches are in front of the step of thinning underneath Use of an oxide or nitride are filled. Verfahren nach Anspruch 7 und 8, wobei bei Anwendung des CMP-Verfahrens die verfüllten Zellen-Gräben in den Innenbereichen der Halbleitereinrichtungen den Dünnungs-Vortrieb gegenüber den Randbereichen, wo die Vereinzelungs-Gräben verlaufen, reduzieren derart, dass die Rückseite des Halbleiterwafers längs der Teilungslinien im Ergebnis des CMP-Schrittes bis in die Vereinzelungs-Gräben hinein abgetragen ist, während die Böden der Zellen-Gräben innerhalb der Halbleitereinrichtungen noch einen vorbestimmten Abstand zur zweiten Hauptfläche aufweisen.A method according to claims 7 and 8, wherein when used the CMP process filled the Cell trenches in the inner regions of the semiconductor devices, the thinning drive across from the marginal areas where the separation trenches run reduce such that the back of the semiconductor wafer along the division lines as a result of the CMP step into the singulation trenches inside is worn away while the floors the cell trenches within the semiconductor devices still a predetermined distance to the second main surface exhibit. Verfahren nach einem der Ansprüche 2 bis 9, wobei die Vereinzelungs-Gräben so breit ausgelegt werden, dass mit den zum Verfüllen der Zellen-Gräben ausgeführten Prozessschritten keine Verfüllung der Vereinzelungs-Gräben erfolgt.Method according to one of claims 2 to 9, wherein the separating trenches are designed so broad that with the executed for filling the cell trenches process steps no backfilling of the separating trenches takes place. Verfahren zur Herstellung einer Halbleitereinrichtung, umfassend das Vereinzeln der Halbleitereinrichtung aus einem Halbleiterwafer gemäß einem der vorangehenden Ansprüche.Method of manufacturing a semiconductor device, comprising singulating the semiconductor device from a semiconductor wafer according to one of preceding claims.