DE102006036963A1 - Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren Download PDF

Info

Publication number
DE102006036963A1
DE102006036963A1 DE102006036963A DE102006036963A DE102006036963A1 DE 102006036963 A1 DE102006036963 A1 DE 102006036963A1 DE 102006036963 A DE102006036963 A DE 102006036963A DE 102006036963 A DE102006036963 A DE 102006036963A DE 102006036963 A1 DE102006036963 A1 DE 102006036963A1
Authority
DE
Germany
Prior art keywords
ferrite
layer
further characterized
forming
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006036963A
Other languages
English (en)
Inventor
Eun-Seok Song
Un-Byoung Hwaseong Kang
Si-Hoon Yongin Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050070396A external-priority patent/KR100606654B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006036963A1 publication Critical patent/DE102006036963A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem auf einem Substrat (110) gebildeten leitfähigen Kontaktstelle (114) und einem mit der Kontaktstelle elektrisch verbundenen Anschlusspunkt (126) sowie auf ein zugehöriges Verfahren zur Herstellung eines derartigen Halbleiterbauelements. DOLLAR A Erfindungsgemäß ist zwischen der leitfähigen Kontaktstelle und dem Anschlusspunkt eine Ferrit-Struktur (130) vorgesehen. DOLLAR A Verwendung z. B. in Halbleiterchippackungen.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer auf einem Substrat ausgebildeten leitfähigen Kontaktstelle und mit einem elektrisch mit der Kontaktstelle verbundenen Anschlusspunkt sowie auf ein zugehöriges Herstellungsverfahren.
  • Rechen- und Datenmanipulationsschaltkreise von Halbleiterbauelementen sind meist auf Einzelchips implementiert, die von kleinen Bereichen eines Siliziumwafers gebildet sind. Halbleitereinzelchips sind für sich genommen sehr klein und ziemlich empfindlich bzw. zerbrechlich. In ihrem natürlichen, aus dem Wafer geschnittenen Zustand sind Halbleitereinzelchips, wenngleich mit ihren Schaltkreisen vollständig funktionsfähig, nicht sehr nützlich, da ihre zerbrechliche Art eine praktische Integration in ein Host-Bauelement behindert und die kleine Abmessung praktikable Verbindungen zu ihren internen Schaltkreisen erschwert. Daher steigt der Bedarf an effektiven Halbleiterchippackungstechniken oder kurz Halbleiterpackungstechniken. Die Bezeichnung „Halbleiterpackung" bzw. „Packung" bezeichnet in diesem Zusammenhang jegliche Technik bzw. jegliches Material und Verfahren, die dazu gedacht sind, einen physischen Schutz und/oder eine elektrische Verbindung von und/oder zu einem Halbleitereinzelchip zu schaffen.
  • Halbleiterbauelemente wie mikroelektronische Bauelemente und Speicherbauelemente umgeben ihren enthaltenen Einzelchip typischerweise in einer Packung oder einem Gehäuse, um für den Einzelchip einen Schutz vor mechanischen Stoßeinwirkungen und eventuell korrosiven Effekten der Umgebung bereitzustellen. Halbleiterbauelementpackungen gibt es in einer Vielzahl von Formfaktoren und Typen, alle funktionalen Halbleiterbauelementpackungen sind jedoch dafür eingerichtet, eine elektrische Verbindung zwischen dem Halbleitereinzelchip und externen Schaltkreisen bereitzustellen.
  • Um die Verbindung mit externen Schaltkreisen zu erleichtern, weisen die Halbleiterbauelementpackungen typischerweise eine Mehrzahl von Anschlusspunkten auf. Ein „Anschlusspunkt" ist irgendeine Struktur, die dafür eingerichtet ist, ein elektrisches Signal, wie ein Leistungs-, Daten-, Steuer- oder Adressensignal, von einem Substrat oder spezieller einer auf dem Substrat gebildeten Signalleitung oder Schaltung zu einem externen Punkt zu kommunizieren. Ein „externer Punkt" ist hierbei jegliche elektrisch leitfähige Struktur, die außerhalb des Substrats gebildet ist, insbesondere eine außerhalb des Substrats gebildete Signalleitung oder Schaltung. Im Wesentlichen kann jede beliebige dreidimensionale leitfähige Struktur, die zur Kommunikation eines elektrischen Signals von einer auf einem Substrat gebildeten Signalleitung oder Schaltung zu einem externen Punkt eingerichtet ist, als ein Anschlusspunkt fungieren. Übliche Anschlusspunkte sind Anschlussstifte (Pins), Metallleiter und sogenannte Bump- bzw. Hügelstrukturen. Dabei wird ein „Bump" bzw. Hügel in Form eines Balles bzw. einer Kugel oder einer ähnlichen vorstehenden Struktur aus Lot und/oder einem anderen leitfähigen Metall bzw. einer Metalllegierung gebildet, beispielsweise aus Gold. Bumps werden üblicherweise als Verbindungsmittel für ein Halbleiterbauele ment gebildet. Die Bezeichnung „Kugelstruktur" wird vorliegend der Einfachkeit halber für Bumps jeglicher möglicher Form und Zusammensetzung verwendet, ohne auf leitfähige Strukturen mit Kugelform beschränkt zu sein. In gleicher Weise bezeichnet der Ausdruck „Signalleitung" vorliegend allgemein jegliche leitfähige Struktur, die zur Kommunikation eines elektrischen Signals geeignet ist. Beispiele solcher Signalleitungen sind Metallleiterbahnen und Mikrostreifenleitungen, die üblicherweise auf und in Beziehung zu Substraten unter Verwendung herkömmlicher Entwurfs- und Strukturierungstechniken erzeugt werden. Derartige Komponenten werden häufig aus leitfähigen Materialien wie Kupfer (Cu), Aluminium (Al), Gold (Au) oder Legierungen gebildet, die diese und ähnliche leitfähige Materialien beinhalten.
  • Anschlusspunkte verschiedener Typen werden in einer Vielzahl von herkömmlichen Halbleiterbauelementpackungstechniken und Halbleiterbauelementherstellungstechniken verwendet. So basieren beispielsweise Flip-Chip-Packungstechniken, Bump-Bondtechniken und Mehrebenen-Packungstechniken bzw. gestapelte Packungstechniken auf einer Anzahl verschiedener Anschlusspunktstrukturen zum Verbinden eines Halbleitereinzelchips innerhalb einer Packung.
  • 1 veranschaulicht einen herkömmlichen, unter Verwendung eines Hügels bzw. Bumps gebildeten Anschlusspunkt. Der Bump beinhaltet eine Kugelstruktur aus Lot oder Gold, die auf einer Unterhügelmetall(UBM)-Schicht sitzt. Die UMB-Schicht kontaktiert eine z.B. aus Aluminium (Al) gebildete, leitfähige Kontaktstelle. Die leitfähige Kontaktstelle ist auf der Oberfläche eines Substrats innerhalb einer dielektrischen Zwischenschicht (ILD-Schicht) gebildet, welche das Substrat bedeckt. Das Substrat ist typischerweise aus einem Siliziumwafer gebildet, es können aber auch andere halbleitende und nicht halbleitende Materialien benutzt werden. Die Bezeichnung „sitzt" meint vorliegend allgemein jegliche positionell fixierte Verbindung zwischen dem Bump und einem darunterliegenden leitfähigen Element, wie der UBM-Schicht, soweit diese Verbindung zur Bereitstellung eines stabilen elektrischen Kontakts ausreicht.
  • Die UBM-Schicht ist bekanntermaßen optional für die Bildung eines herkömmlichen Anschlusspunktes, d.h. die Kugel-Struktur kann direkt auf der darunterliegenden leitfähigen Kontaktstelle oder alternativ auf einem von der ILD-Schicht freigelassenen Teil einer leitfähigen Signalleitung gebildet sein. Dies kann jedoch ohne eine UBM-Schicht schwierig sein. Die UBM-Schicht kann hierbei beispielsweise aus einem oder mehreren der Materialien Titan (Ti), Wolfram (W), Nickel (Ni), Tantal (Ta), Chrom (Cr) und Gold (Au) oder einer Legierung mit einem oder mehreren dieser Materialien selektiv gebildet sein, um bessere Haftungseigenschaften in Bezug auf das zur Bildung der Kugelstruktur benutzte Material bereitzustellen. Die UBM-Schicht kann dabei als Kristallkeimschicht einer Art dienen, die einen zur Bildung der Kugelstruktur benutzten Elektroplattierprozess unterstützt.
  • Es können auch komplexere UBM-Schicht mit guter Wirkung benutzt werden. In einer Realisierung kann die UBM-Schicht beispielsweise aus einer ersten Schichtlage aus Ti, TiN oder Cr oder einer entsprechenden Legierung und einer zweiten Schichtlage aus Cu, Au, Ni oder TiN oder einer entsprechenden Legierung gebildet sein. Die erste Schichtlage wird in Kontakt mit der leitfähigen Kontaktstelle bzw. der Signalleitung gebildet, und die zweite Schichtlage wird auf der ersten Schichtlage gebildet und kann dann als direkte Unterlage für die Kugelstruktur dienen. Auf diese Weise kann die UBM-Schicht als hocheffektiver elektrischer Kontakt zwischen Elementen ungleicher Materialzusammensetzung fungieren.
  • Aufgrund der Nützlichkeit und positiven Eigenschaften von UBM-Schichten verwenden viele Anschlusspunkte eine UBM-Schicht irgend einer Art. Als UBM-Schicht wird hierbei vorliegend jegliche Struktur auf Basis eines Metalls, einer Metalllegierung und/oder einem anderen leitfähigen Material angesehen, das zur Verbessung der Bildung, der Haftung, des Kontakts und/oder der elektrischen Verbindung zwischen einem Bump, wie einer Kugelstruktur, und einem anderen Strukturelement dient, wie einer leitfähigen Kontaktstelle oder Signalleitung.
  • Die Entwurfsanforderungen und die Herstellungskomplexität in Bezug auf das Packen von Halbleiterbauelementen haben sich über die Jahre mit ansteigenden Bauelementdichten und Signalfrequenzen vervielfacht. Hochfrequenzsignale, wie Takt-, Daten- und/oder Steuersignale, haben gut verstandene elektromagnetische Übertragungseigenschaften. Da diese elektrischen Signale immer häufiger von bzw. zu den Halbleiterbauelementen mit Frequenzen bei und über einem Gigahertz übertragen werden, treten verschiedene Signalübertragungsprobleme auf.
  • Beispielsweise sind die mit höheren Signalfrequenzen verknüpften, immer schmaleren Datenumschaltzeiten anfälliger gegen nachteilige Effekte von elektrischer Interferenz oder Rauschen, und die Gefahr von elektromagnetischer Interferenz (EMI) steigt mit der Frequenz der von bzw. zum Halbleiterbauelement übertragenen Signale. In einem speziell erwähnenswerten Effekt kann bei dicht integrierten Signalleitungen und Anschlusspunkten eine Kreuzkopplung von Hochfrequenzsignalen auf Signalleitungen und/oder Anschlusspunkten auftreten, die ein Leistungssignal übertragen. Ein Leistungssignal ist in diesem Zusammenhang typischerweise ein Gleichspannungssignal, wie Masse, VDD, Vss oder VCC, um eine Schaltung innerhalb des Halbleiterbauelements zu speisen, jedoch kann ein Leistungssignal irgendein Signal mit relativ niedriger Frequenz beinhalten. Bei Kopplung auf Signalleitungen oder Anschlusspunkten, die ein Leistungssignal übertragen, werden hochfrequente Signale über das Halbleiterbauelement hinweg als Rauschen übertragen.
  • Diese Problematik wurde durch einige verschiedene herkömmliche Abhilfemaßnahmen angegangen. Bei einer dieser Abhilfemaßnahmen sind Signalleitungen und Anschlusspunkte innerhalb des Halbleiterbauelements so ausgelegt, dass die Gefahr von Hochfrequenzsignalkopplung bzw. Hochfrequenzrauschen minimiert wird. Allerdings werden derartige Abhilfemaßnahmen auf Layout-Basis mit weiter ansteigenden Halbleiterbauelementdichten immer schwieriger zu implementieren. Es gibt hierfür einfach nicht genug verfügbaren Oberflächenplatz auf heutigen Halbleiterbauelementen, um eine adäquate Trennung zwischen Signalleitungen und Anschlusspunkten, die Leistungssignale übertragen, einerseits und solchen bereitzustellen, die Hochfrequenzsignale übertragen.
  • Bei einer anderen herkömmlichen Abhilfemaßnahme werden Differenzsignalleitungen zur Übertragung von Leistungssignalen benutzt. Differenzsignale können bekanntermaßen in Kombination benutzt werden, um Hochfrequenzrauschkomponenten, die auf einer ein Leistungssignal übertragenden Signalleitung auftreten, im Wesentlichen auszulöschen. Allerdings verdoppelt die Benutzung von Differenzsignalleitungen die Anzahl an Leistungssignalleitungen und zugehörigen Anschlüssen in einem Halbleiterbauelement. Da die Anzahl von Anschlüssen auch aus vielen anderen Gründen ansteigt und die verfügbare Oberfläche in heutigen Halbleiterbauelementen bereits ein Problempunkt ist, wird der mit der Benutzung von Differenzsignalleitungen verbundene Entwurfsaufwand immer beträchtlicher.
  • Bei einer weiteren Abhilfemaßnahme werden elektromagnetische Barrieren vorgesehen, um Hochfrequenzrauschkomponenten zu blockieren oder zu eliminieren, die auf einer Signalleitung oder einem Verbindungspunkt erscheinen. Viele dieser auf elektromagnetischen Barrieren basierenden Abhilfevarianten werden auf Packungsniveau oder höher, d.h. danach, beispielsweise auf Platinenniveau, innerhalb einer Systemintegration implementiert, die das betreffende Halbleiterbauelement enthält. Beispielsweise enthalten viele Ausführungen vom Typ System-in-Packung (SIP) und vom Typ Mehrstapelpackung (MSP) bestimmte Formen elektromagnetischer Barrieren. Ein diskreter Entkopplungskondensator ist ein üblicher Typ von elektromagnetischer Barriere, diese Komponente tendiert jedoch zu großen Abmessungen, was ihre Integration in hochintegrierte Halbleiterbauelemente schwierig macht.
  • Beispiele von Implementierungen elektromagnetischer Barrieren auf Platinenniveau sind u.a. in den Offenlegungsschriften JP 1989-206688 A und JP 1991-014284 offenbart. In der erstgenannten Druckschrift ist eine magnetische (Ferrit-)Rippe als Teil eines integrierten Schaltkreisabstandshalters vorgesehen, um eine Verbindung zwischen einer (äußeren) Leitung einer Halbleiterpackung und einer Leiterplatte (PCB) zu erleichtern. In der letztgenannten Druckschrift sind Ferrit-Rippen um eine PCß herum durch Durchkontakte angeordnet.
  • In der Tat sind viele verschiedene rauschabsorbierende magnetische Materialien mit hoher Verlustrate bereits in einer Vielzahl von Anwendungen eingesetzt worden, um Hochfrequenzrauschkomponenten aus einem elektrischen Pfad zu reduzieren oder eliminieren, der zur Kommunikation eines Signals dient. Die Kabel-Industrie befasst sich seit vielen Jahren mit dem Problem der EMI-Abschirmung von Übertragungsleitungen. Die Patentschrift US 6.534.708 offenbart beispielsweise ein magnetisches Material mit hoher Verlustrate, das aus einer magnetischen M-X-Y-Zusammensetzung gebildet ist, wobei M ein magnetisches Metallmaterial, das aus Eisen (Fe), Kobalt (Co) und/oder Nickel (Ni) besteht, Y Fluor (F), Stickstoff (N) und/oder Sauerstoff (O) und X ein oder mehrere Elemente außer M und Y bezeichnen. Dieses Material wird zum Umkleiden eines Signalübertragungskabels benutzt, das zum effek tiven Übertragen eines Leistungssignals in der Nähe von Hochfrequenzsignalen dient.
  • Die Patentschrift US 6.492.588 schlägt die Verwendung eines ferrithaltigen Polymers und einer Ferrit-Rippe innerhalb eines Detonationskabels vor. Die Ferritstrukturen innerhalb des Kabels dienen als elektromagnetische Barrieren und sollen Hochfrequenzrauschen unterdrücken, das ansonsten in den leitfähigen Teil des Kabels gekoppelt wird.
  • In ähnlicher Weise offenbart die Patentschrift US 6.686.543 eine Abschirmung eines Aktuatorkabels in einem Airbagsystem durch Graphitmaterial, welches den signalleitenden Teil des Kabels umgibt. Der Inhalt dieser Patentschriften wird hiermit in vollem Umfang durch Verweis in die vorliegende Anmeldung aufgenommen.
  • Die Abmessungen und die Anwendungstechniken, wie sie für herkömmliche Kabellösungen und Lösungen auf Platinenniveau bekannt sind, um EMI zu reduzieren, lassen sich nicht ohne weiteres auf eine EMI-Unterdrückung auf Packungsniveau oder noch einem niedrigeren, d.h. im Herstellungsprozess früheren Niveau übertragen. Es besteht daher Bedarf an einer Abhilfemaßnahme, die für ein Halbleiterbauelement geeignet ist und im Unterschied zur Verwendung von Differenzsignalleitungen die Anzahl an Signalleitungen und/oder Anschlüssen nicht erhöht. Es besteht außerdem Bedarf an einer Lösung, welche die ohnehin schon hohen Anforderungen an die Entwurfskriterien in einem Halbleiterbauelement hinsichtlich Signalleitungen und Anschlusspunkten im Unterschied zu diskreten elektromagnetischen Barrieren, wie Entkopplungskondensatoren, nicht noch weiter steigert bzw. belastet. Es besteht zudem Bedarf an einer Lösung, die für eine Implementierung auf Waferniveau oder auf Waferlevel-Packungsskalierung geeignet ist, im Unterschied zu herkömmlichen PCB- und kabelbasierten Lösungen.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen und wenigstens einen Teil der vorstehend genannten Anforderungen erfüllen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 16, 24 oder 32. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Erfindungsgemäße Ausführungsformen ermöglichen die Realisierung einer Halbleiterbauelementpackung, die eine mit einer Signalleitung oder einem Anschlusspunkt zur Übertragung eines Leistungssignals verbundene, effektive elektromagnetische Barriere enthält. Erfindungsgemäße Ausführungsformen sind zur Implementierung auf Waferniveau, z.B. im Stadium eines Packens auf Waferniveau, während eines Herstellungsprozesses für ein Halbleiterbauelement geeignet. Die Bezeichnung „Waferlevel"- bzw. „Waferniveau"-Technik umfasst hierbei jegliche Prozess- oder Herstellungstechnik, die vor einem Zerteilen eines Wafers in einzelne Halbleitereinzelchips anwendbar ist. Erfindungsgemäße Ausführungsformen sind dadurch auf Waferniveau integral mit dem Entwurf und der Fabrikation des Halbleiterbauelements selbst und brauchen daher nicht auf Elemente außerhalb des Bauelements zurückgreifen, wie verzichtbare Zusatzelemente, Verbindungen von Packung zu Packung und auf PCB-Niveau implementierbare Lösungselemente.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte her kömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine Querschnittansicht eines herkömmlichen Anschlusspunktes mit einer Kugel-Struktur,
  • 2 eine Querschnittansicht eines erfindungsgemäßen Bauelements mit einer Kugel-Struktur, die eine Ferrit-Struktur beinhaltet,
  • 3 eine Draufsicht auf verschiedene mögliche Formen für die Ferrit-Struktur von 2,
  • 4 eine Querschnittansicht eines weiteren erfindungsgemäßen Bauelements mit einer eine Ferrit-Struktur beinhaltenden Kugel-Struktur,
  • 5A bis 5F Querschnittansichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines Bauelements mit einer Ferrit-Struktur zum Anbringen einer Kugel-Struktur,
  • 6 und 7 Querschnittansichten eines weiteren erfindungsgemäßen Bauelements mit einer Ferrit-Struktur und
  • 8A bis 8E Querschnittansichten zur Veranschaulichung eines erfindungsgemäßen Verfahrens zur Herstellung eines Bauelements nach Art der 6 und 7.
  • Nachfolgend wird auf exemplarische Ausführungsformen der Erfindung unter Bezugnahme auf die zugehörigen 2 bis 8E näher eingegangen, wobei sich diese Ausführungsbeispiele direkt auf Signalleitungen oder auf Anschlusspunkte zur Übertragung eines Leistungssignals von und/oder zu einem Halbleiterbauelement z.B. über ein Substrat desselben hinweg beziehen können. Beide Anwendungstypen werden nachfolgend anhand von Beispielen erläutert.
  • In verschiedenen Ausführungsbeispielen macht die Erfindung Gebrauch von einer Ferrit-Struktur, um Hochfrequenzrauschen von einer Signalleitung oder einem Anschlusspunkt zur Übertragung eines Leistungssignals signifikant zu reduzieren oder zu eliminieren. Eine Ferritstruktur beinhaltet in diesem Zusammenhang jegliche Zusammensetzung von oxidiertem Eisen und wenigstens einem Metall einschließlich beispielsweise Nickel (Ni), Zink (Zn), Mangan (Mn), Kobalt (Co), Magnesium (Mg) Aluminium (Al), Barium (Ba), Kupfer (Cu) und Eisen (Fe) und/oder jeglicher Metalllegierung mit einem oder mehreren dieser Metalle. Unabhängig von ihrer Art der Bildung zeigt die Ferrit-Struktur eine magnetische Antwort auf hochfrequente elektrische Signale, die in der Nähe vorbeilaufen. Nachfolgend wird ein Ausführungsbeispiel erläutert, bei dem eine Ferrit-Struktur in einen exemplarischen Anschlusspunkt eines Halbleiterbauelements eingebaut ist, der eine Bump-Struktur, d.h. eine Ball- bzw. Kugel-Struktur umfasst. Die Kugel kann in herkömmlicher Art aus Lot oder einem leitfähigen Metall wie Gold gebildet sein. Andere herkömmliche Anschlusspunkte können in gleicher Weise modifiziert werden, um gemäß der Lehre der Erfindung eine Ferrit-Struktur darin einzubauen.
  • 2 veranschaulicht ein Ausführungsbeispiel der Erfindung als eine strukturelle Lösung auf Waferniveau für das Problem der Kopplung von Hochfrequenzrauschen auf Signalleitungen oder Anschlusspunkte, die der Übertragung von Leistungssignalen dienen, und des anschließenden Übertragens des Rauschens. Ein in 2 gezeigter exemplarischer Anschlusspunkt 100 beinhaltet eine leitfähige Kontaktstelle 114, die auf einem Substrat 110 gebildet ist. Die leitfähige Kontaktstelle 114 kann in unterschiedlicher, nicht gezeigter Weise mit einer oder mehreren Signal leitungen, einem oder mehreren leitfähigen Durchkontakten und/oder im Substrat 110 gebildeten leitfähigen Bereichen verbunden sein. Auf dem Substrat 110 kann eine beispielsweise aus einem Oxid bestehende Isolationsschicht 112 vorgesehen sein, gefolgt von der Bildung der leitfähigen Kontaktstelle 114, wobei die Isolationsschicht 112 strukturiert ist, um die leitfähige Kontaktstelle 114 in einem gewissen Bereich freizulegen. Es kann dann eine erste Isolationsschicht 118, z.B. eine dielektrische Schicht, auf der Isolationsschicht 112 gebildet und strukturiert werden, so dass wenigstens ein Teil der leitfähigen Kontaktstelle 114 für eine elektrische Verbindung freigelassen wird.
  • Im Beispiel von 2 ist eine sogenannte Umverteilungs- oder Umverdrahtungsleitung 120 mit der leitfähigen Kontaktstelle 114 verbunden. Alternativ kann mit der leitfähigen Kontaktstelle 114 eine horizontal über das Substrat hinweg gebildete Signalleitung und/oder ein vertikal durch das Substrat hindurch gebildeter leitfähiger Durchkontakt verbunden sein. Umverdrahtungsleitungen werden jedoch allgemein dazu verwendet, leitfähige Kontaktstellen und an anderen Stellen des Substrats 110 positionierte Anschlusspunkte miteinander zu verbinden. Benachbarte Kugelstrukturen benötigen beispielsweise mehr Abstand als benachbarte leitfähige Kontaktstellen, da sie eine größere Abmessung haben. Die Umverdrahtungsleitung 120 dient daher als ein Beispiel stellvertretend für viele andere Typen von Signalleitungen, bei denen die Erfindung Verwendung findet.
  • Die Umverdrahtungsleitung 120 ist durch eine darüberliegende Isolationsschicht 122 hindurch bereichsweise freigelegt und mit einer UBM-Schicht 124 verbunden. Eine Kugelstruktur 126, z.B. eine Lotkugel, sitzt auf der UBM-Schicht 124. Im Unterschied zur oben erläuterten herkömmlichen Anschlusspunktstruktur beinhaltet das vorliegende Ausführungsbeispiel gemäß der Erfindung jedoch eine Ferrit-Struktur 130, die wenigstens bereichsweise zwischen der Kugelstruktur 126 und der leit fähigen Kontaktstelle 114 vorgesehen ist. Dabei bezeichnet die Angabe „zwischen" wenigstens eine gewisse physische Positionierung der Ferrit-Struktur relativ zur Kugelstruktur 126 und zur leitfähigen Kontaktstelle 114 derart, dass ein Signal, das an der leitfähigen Kontaktstelle 114 ansteht und über die Kugelstruktur 126 zu einer externen Schaltung übertragen werden soll, über die oder nahe der Ferrit-Struktur 130 passieren muss. Diese Beziehung gilt auch für Signale, die in der entgegengesetzten Richtung von der Kugelstruktur 126 zur leitfähigen Kontaktstelle 114 laufen.
  • Im Beispiel von 2 ist die Ferrit-Struktur 130 als eine kragenförmige Struktur ausgebildet, die einen unteren Teil der Kugelstruktur 126 umgibt, die mit Berührkontakt auf der UBM-Schicht 124 aufsitzt. Die kragenförmige Ferrit-Struktur 130 kann in beliebigen geeigneten Geometrien ausgebildet sein, von denen einige in 3 veranschaulicht sind. Speziell zeigt 3 als mögliche Ausführungsformen eine Ferrit-Struktur 130a mit elliptischer Kragenform, eine Ferrit-Struktur 130b mit quadratischer Kragenform, eine Ferrit-Struktur 130c mit oktagonaler Kragenstruktur und eine Ferrit-Struktur 130d mit halbkreisförmigen Kragenstrukturteilen. Die elliptische Form des von jeder dieser exemplarischen Ferrit-Strukturen umschlossenen Mittenbereichs basiert auf der Annahme, dass die Form der Kugelstruktur 126, die Form der darunterliegenden UBM-Schicht 124 und/oder die Form einer Kontaktmulde 117, die sich durch die zweite Isolationsschicht 122 hindurch erstreckt, um die Umverdrahtungsleitung 120 freizulegen, wie in den 5A bis 5F zu erkennen, eine derartige elliptische Form des Mittenbereichs für die zugehörige Ferrit-Struktur implizieren. Stattdessen kann selbstverständlich auch ein anders geformter Mittenbereich durch die exemplarischen Ferrit-Strukturen von 3 umgeben werden, wenn dies der Art und Form einer oder mehrerer der vorgenannten Elemente besser angepasst ist, z.B. ein rechteckförmiger Mittenbereich. Unabhängig von der Geometrie der betreffenden Anschlusspunktelemente kann die Form der Ferrit- Struktur 130 so ausgelegt sein, dass eine enge Passung um den elektrisch leitfähigen Pfad für das interessierende Leistungssignal herum oder in deren Nähe ermöglicht wird.
  • Dieses Designprinzip folgt aus der Erkenntnis, dass die Ferrit-Struktur 130 dazu dient, Hochfrequenzsignale zu dämpfen, die über die Struktur oder sehr nahe zu dieser passieren. Genauer gesagt, reagiert das Material, aus dem die Ferrit-Struktur 130 gebildet ist, magnetisch auf ein sehr nahe vorbeilaufendes elektrisches Signal. Das von der Ferrit-Struktur 130 in Reaktion auf vorbeilaufende Hochfrequenzsignale erzeugte Magnetfeld wirkt Phasenänderungen der Hochfrequenzsignale entgegen und tendiert daher dazu, die Amplitude und damit die Stärke dieser Signale zu verringern. Dementsprechend wird die Ferrit-Struktur 130 bei erfindungsgemäßen Ausführungsformen so ausgelegt und positioniert, dass soviel wie möglich von ihrer Masse in enge Nachbarschaft zu dem vorbeilaufenden elektrischen Signal kommt, vorzugsweise in unmittelbar umgebender Nachbarschaft. Naturgemäß sind die Entwurfskriterien für die Abmessung, die Form und die Position der Ferrit-Struktur 130 in der Praxis in hohem Maße durch das Gesamtdesign des Halbleiterbauelements bestimmt, einschließlich des Entwurfs seiner enthaltenen Anschlusspunkte und/oder der verfügbaren Layoutfläche für die verbindenden Signalleitungen.
  • 4 veranschaulicht ein weiteres erfindungsgemäßes Ausführungsbeispiel in Bezug auf einen anderen exemplarischen Anschlusspunkt 200. Im Unterschied zum Ausführungsbeispiel von 2 ist die Kugelstruktur 126 im Beispiel von 4 direkt auf, d.h. vertikal fluchtend zu der leitfähigen Kontaktstelle 114 gebildet. Auch hier wird eine zwischenliegende UBM-Schicht 124 verwendet, um den elektrischen Kontakt zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 zu verbessern. Wie im Zusammenhang mit 2 erläutert, ist auch beim Ausführungsbeispiel von 4 eine Ferrit-Struktur 230 definierter Form und Abmes sung zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 angeordnet.
  • Die 5A bis 5F veranschaulichen verschiedene Herstellungsstadien zur Bildung einer Ferrit-Struktur für einen Anschlusspunkt eines Halbleiterbauelements. Gemäß 5A kann zunächst ein herkömmlicher Elektroplattier- oder Sputterprozess verwendet werden, um eine leitfähige Kontaktstelle 114 auf einem Substrat 110 zu erzeugen. Die leitfähige Kontaktstelle 114 wird durch eine Isolationsschicht 112 hindurch freigelegt, die unter Verwendung herkömmlicher Prozesse z.B. aus einer Oxidschicht gebildet und strukturiert werden kann. Wenngleich der Übersichtlichkeit halber nicht gezeigt, kann die leitfähige Kontaktstelle 114 in verschiedener Weise mit einer im Wesentlichen horizontal verlaufenden Signalleitung, einem im Wesentlichen vertikal angeordneten leitfähigen Durchkontakt und/oder einem im Substrat 110 ausgebildeten leitfähigen Unterlagenbereich verbunden sein. Der Ausdruck „leitfähige Kontaktstelle" ist folglich in einem umfassenden Sinn dahingehend zu verstehen, dass er jeglichen leitfähigen Punkt auf einem Waferlevel-Halbleiterbauelement umfasst, an welchem ein elektrisches Signal dauerhaft oder intermittierend vorliegt.
  • Anschließend wird aus einem oder mehreren isolierenden oder passivierenden Materialien wie beispielsweise Siliziumnitrid (SiN) eine erste Isolationsschicht 118 auf der Isolationsschicht 112 gebildet und strukturiert, um wenigstens einen Teil der leitfähigen Kontaktstelle 114 freizulegen. Auf der ersten Isolationsschicht 118 wird dann in elektrischem Kontakt mit dem freigelegten Teil der leitfähigen Kontaktstelle 114 eine Umverdrahtungsleitung 120 als ein spezielles Beispiel einer Signalleitung gebildet. Die Umverdrahtungsleitung 120 kann unter Verwendung herkömmlicher Photolithographie- und Ätzprozesse aus einem Metall- oder Metalllegierungsmaterial gebildet und strukturiert werden. Danach wird auf der Umverdrahtungsleitung 120 eine zweite Isolationsschicht 122 gebildet und strukturiert, um eine Kontaktmulde 117 zu erzeugen, die einen gewünschten Teil der Umverdrahtungsleitung 120 freilegt. Die zweite Isolationsschicht 122 kann durch Aufschleuderbeschichtung auf die Oberseite der Umverdrahtungsleitung 120 aufgebracht und dann selektiv unter Verwendung herkömmlicher Photolithographie- und Ätzprozesse strukturiert werden. Die Kontaktmulde 117 kann jede beliebige geeignete Form haben, die effektiv einen Teil einer Signalleitung oder alternativ einer leitfähigen Kontaktstelle in so ausreichender Weise freilegt, dass die Vervollständigung des Anschlusspunktes ermöglicht wird.
  • Gemäß 5B wird dann auf der zweiten Isolationsschicht 122 eine Ferritschicht 132 gebildet, die wenigstens Bereiche der zweiten Isolationsschicht 122 in unmittelbarer Nähe zur Kontaktmulde 117 bedeckt. Die Ferritschicht 132 kann beispielsweise aus oxidiertem Eisen und wenigstens einem Metall, wie Nickel (Ni), Zink (Zn), Mangan (Mn), Kobalt (Co), Magnesium (Mg), Aluminium (Al), Barium (Ba), Kupfer (Cu), Eisen (Fe) etc. und/oder irgendeine Metalllegierung mit einem oder mehrerer dieser Metalle gebildet werden. Dabei kann die Ferritschicht 132 in einer gewünschten Dicke aus einer einzelnen homogenen Materialschicht oder aus mehreren Schichtlagen gebildet werden, die eventuell unterschiedliche Materialzusammensetzungen haben, einschließlich Materialschichten zur Verbesserung mechanischer Adhäsion und/oder des elektrischen Kontakts mit benachbarten Elementen. Die Ferritschicht 132 kann in der gewünschten Dicke unter Verwendung eines einzigen Prozessschrittes oder inkremental mit einer Anzahl mehrerer sequentieller Prozessschritte aufgebaut werden. In einigen Ausführungsformen besitzt die Ferritschicht 132 eine Dicke zwischen etwa 100nm und etwa 1μm.
  • Nach Bildung der Ferritschicht 132 wird eine Fotoresistschicht unter Verwendung herkömmlicher Techniken aufgebracht und strukturiert, um ein Fotoresistmuster 140 zu erzeugen, das die Geometrie der aus der Ferritschicht 132 zu bildenden Ferrit-Struktur definiert. Gemäß 5C wird das Fotoresistmuster 140 zum selektiven Entfernen der Ferritschicht 132 benutzt, um dadurch die Ferrit-Struktur 130 zu generieren.
  • Gemäß 5D wird das Fotoresistmuster 140 nach Erzeugung der Ferrit-Struktur 130 entfernt. Eine Adhäsionsschicht 133 kann optional auf der Oberseite der Ferrit-Struktur 130 gebildet werden, um die mechanische Adhäsion und/oder den elektrischen Kontakt mit anderen Anschlusspunktelementen zu verbessern, wie einer 5D nicht gezeigten UBM-Schicht oder Kugelstruktur. Die Adhäsionsschicht 133 kann unter Verwendung herkömmlicher Fotolithographie- und Ätzprozesse erzeugt werden. In einem Ausführungsbeispiel wird sie aus einem Material gebildet, das wenigstens eines der Materialien Ti, Ta und Cr umfasst. Nach der Bildung der optionalen Adhäsionsschicht 133 können dann eine UBM-Schicht und eine Kugelstruktur auf der Ferrit-Struktur 130 gebildet werden. Wenn vorhanden, wird die Adhäsionsschicht 133 daher bei den erfindungsgemäßen Ausführungsbeispielen dahingehend angesehen, dass sie einen Teil der Ferrit-Struktur 130 bildet.
  • 5E veranschaulicht eine alternative Vorgehensweise, die zur Bildung eines Anschlusspunktes gemäß der Lehre der Erfindung geeignet ist. Hierbei werden zunächst alle oben in Verbindung mit 5A erläuterten Verfahrensschritte ausgeführt. Nach Bildung der Kontaktmulde 117 wird dann jedoch ein Muster aus Fotoresist 142 gebildet, um selektiv einen oder mehrere Ferritbildungsbereiche 135 in unmittelbarer Nähe zur Kontaktmulde 117, d.h. die Kontaktmulde 117 umgebend, freizulegen. Der oder die Ferritbildungsbereiche 135 nehmen dann in einem nachfolgend ausgeführten Elektroplattierprozess oder einem ähnlichen Prozess Ferritmaterial zur Bildung der Ferrit-Struktur 130 auf. Auch hier kann optional eine Adhäsionsschicht 133 als Teil der Ferrit-Struktur 130 vorgesehen werden.
  • Das unter Bezugnahme auf 5E erläuterte exemplarische Verfahren kann durch die Bildung einer Kristallkeimschicht 136 unterstützt werden, wie in 5F veranschaulicht. Die Kristallkeimschicht 136 kann beispielsweise aus einer ersten, unteren Schichtlage aus Ti oder einer Ti enthaltenden Legierung und einer zweiten, oberen Schichtlage aus Cu, Ni oder einer diese enthaltenden Legierung gebildet werden. Nach Bildung der Kristallkeimschicht 136 auf der zweiten Isolationsschicht 122 kann eine Fotoresistschicht 142 gebildet und strukturiert werden. Die Kristallkeimschicht 136 wird dadurch selektiv vom Fotoresistmuster 142 in Ferritbildungsbereichen 135 freigelegt, so dass auf den freiliegenden Teilen der Kristallkeimschicht 136 das Ferritmaterial, das schließlich die Ferrit-Struktur 130 bildet, leicht abgeschieden werden kann, z.B. durch Elektroplattieren. Nach Bildung der Ferrit-Struktur 130 werden das Fotoresistmuster 142 und Teile der Kistallkeimschicht 136, die nicht in die Ferrit-Struktur 130 eingebunden wurden, entfernt.
  • Die vorstehenden exemplarischen Vorgehensweisen können zur Erzeugung der in 4 gezeigten Anschlusspunktstruktur modifiziert werden, bei der die leitfähige Kontaktstelle 114 direkt unter der Kugelstruktur 126, d.h. zu dieser vertikal fluchtend, gebildet ist. In diesem Fall kann die UBM-Schicht 124 auf der leitfähigen Kontaktstelle 114 gebildet werden, da diese durch die Isolationsschicht 112 und die erste Isolationsschicht 118 freigelegt bleibt. Die UBM-Schicht 124 kann nach Bildung der Ferrit-Struktur 230 auf der ersten Isolationsschicht 118 unter Verwendung eines Verfahrens gebildet werden, das den obigen, in Verbindung mit den 5A bis 5F erläuterten Vorgehensweisen entspricht. Anschließend wird die Kugelstruktur 126 auf die UBM-Schicht 124 gesetzt.
  • Alternativ zu den vorstehend erläuterten exemplarischen Ausführungsformen, bei denen auf der Ferrit-Struktur 130 oder 230 eine UBM-Schicht 124 vorgesehen ist, kann statt dessen die Ferrit-Struktur 130 bzw. 230 auf der UBM-Schicht 124 gebildet sein. In diesem Fall wird nach Bildung der Kontaktmulde 117, die einen Teil der leitfähigen Kontaktstelle 114 durch die Isolationsschicht 112 und die erste Isolationsschicht 118 hindurch freilegt, die UBM-Schicht 124 auf der ersten Isolationsschicht 118 in elektrischem Kontakt mit der leitfähigen Kontaktstelle 114 gebildet. Danach wird unter Verwendung eines Verfahrens entsprechend den oben erläuterten Vorgehensweisen, z.B. der in Verbindung mit den 5E und 5F erläuterten Verfahren, die Ferrit-Struktur 130 bzw. 230 auf der UBM-Schicht 124 erzeugt. In derartigen Ausführungsformen kann die optionale Verwendung der Adhäsionsschicht 133 besonders nützlich sein, d.h. die Adhäsions- bzw. Haftschicht 133 wird zwischen der Ferrit-Struktur 130 bzw. 230 und der UBM-Schicht 124 und/oder zwischen der Ferrit-Struktur 130 bzw. 230 und der Kugelstruktur 126 vorgesehen.
  • Die 6 und 7 veranschaulichen gemeinsam ein weiteres erfindungsgemäßes Ausführungsbeispiel, bei dem eine Ferrit-Struktur für eine Signalleitung und nicht für einen Anschlusspunkt vorgesehen ist. Bei den vorstehend erläuterten Ausführungsbeispielen wurde die Ferrit-Struktur zwischen dem Ende eines Anschlusspunktes, z.B. der Kugelstruktur 126, und einer leitfähigen Kontaktstelle gebildet, und zwar in enger Nachbarschaft zum Ende des Anschlusspunktes, z.B. so, dass sie einen unteren Teil einer Kugelstruktur umgibt, die innerhalb einer Kontaktmulde sitzt. Die Bildung derartiger Ferrit-Strukturen als eine der obersten Schichten, die unmittelbar eine Kugelstruktur zur Verbindung mit einer leitfähigen Kontaktstelle oder Signalleitung tragen, ist in entsprechenden Ausführungsformen bevorzugt, da solche obersten Schichten leicht innerhalb des Fabrikationsprozesses erreichbar sind und die Abfolge von Herstellungsschritten, die zur Bildung der Ferrit-Struktur benötigt werden, dementsprechend minimal gehalten werden kann.
  • Beim Ausführungsbeispiel der 6 und 7 ist die Position der Ferrit-Struktur von einem Bereich nahe dem Ende des Anschlusspunktes zu einer näher an der leitfähigen Kontaktstelle liegenden Position verschoben. In einem entsprechenden Ausführungsbeispiel ist eine kragenförmige Ferrit-Struktur 430 um eine Umverdrahtungsleitung 120 herum gebildet, die eine Kugelstruktur 126 mit einer leitfähigen Kontaktstelle 114 verbindet, wie aus 6 ersichtlich. In diesem Zusammenhang bezieht sich der Ausdruck „kragenförmig" auf die sich im Wesentlichen um die Umverdrahtungsleitung 120 herum erstreckende Gestalt der Ferrit-Struktur 430. Die tatsächliche Geometrie und insbesondere die Geometrie der äußeren Bereiche der kragenförmigen Ferrit-Struktur 430 kann merklich von einer elliptischen Form abweichen. In einer entsprechenden Ausführungsform der Erfindung umgibt die kragenförmige Ferrit-Struktur 430 eng eine Signalleitung irgendeiner möglichen Querschnittsform, sie kann jedoch eine beliebige andere Außengeometrie haben, sowohl eine reguläre als auch eine irrreguläre Form, die geeignet ist, ausreichend viel Ferrit-Material in die Nähe der Signalleitung zu bringen.
  • 7 ist eine damit in Beziehung stehende Querschnittansicht zur weiteren Erläuterung der Gestalt und Anordnung der exemplarischen Ferrit-Struktur 430, wie sie um die Umverdrahtungsleitung 120 herum gebildet ist. Diese Kombination von Umverdrahtungsleitung 120 und Ferrit-Struktur 430 kann zwischen eine erste Isolationsschicht 118 und eine zweite Isolationsschicht 122 eingefügt sein. Der Effekt der Ferrit-Struktur 430 auf ein durch eine Signalleitung zwischen der Kugelstruktur 126 und der leitfähigen Kontaktstelle 114 übertragenes Signal entspricht dem Effekt der Ferrit-Strukturen 130 und 230, wie sie zuvor beschrieben worden sind, d.h. sie trägt zur Dämpfung hochfrequenter Signale bei, die über die Signalleitung übertragen werden.
  • Einige Ausführungsformen der Erfindung nutzen die Positionierung einer Ferrit-Struktur entfernt von der Stelle, an der eine Kugelstruktur aufsitzt. Andere Ausführungsformen der Erfindung profitieren davon, dass mehrere Ferrit-Strukturen in Intervallen entlang einer Signalleitung vorgese hen werden. So können die exemplarischen Ferrit-Strukturen der 2 oder der 4 in entsprechenden Ausführungsformen der Erfindung mit der exemplarischen Ferrit-Struktur gemäß den 6 und 7 kombiniert sein.
  • Die 8A bis 8E veranschaulichen ein exemplarisches Verfahren zur Bildung der Ferrit-Struktur nach Art der 6 und 7. Gemäß 8A wird dazu zunächst eine erste Isolationsschicht 112 auf einem Substrat 110 gebildet, und eine zweite Isolationsschicht 118 wird auf der ersten Isolationsschicht 112 gebildet. Danach wird eine erste Ferritmaterialschicht 432 auf der zweiten Isolationsschicht 118 beispielsweise unter Verwendung eines Sputterprozesses gebildet.
  • Gemäß 8B wird dann eine Fotoresistschicht auf der ersten Ferritmaterialschicht 432 gebildet und strukturiert, um ein erstes Fotoresistmuster 440 mit einer ersten Öffnung zu erzeugen, welche einen ersten Teil der ersten Ferritmaterialschicht 432 freilegt. Die erste Öffnung im ersten Fotoresistmuster 440 wird abhängig von der Geometrie der Umverdrahtungsleitung 120 erzeugt. Eine erste Breite der Umverdrahtungsschicht 120 ist in den 8B bis 8E gezeigt, es versteht sich jedoch für den Fachmann, dass die Umverdrahtungsleitung 120 auch in üblicher Weise mit einer definierten Länge über das Substrat 110 hinweg gebildet wird. Anschließend kann beispielsweise ein Elektroplattierprozess verwendet werden, um die Umverdrahtungsleitung 120 auf einem freiliegenden Teil der ersten Ferritmaterialschicht 432 innerhalb des ersten Fotoresistmusters 440 zu bilden.
  • Gemäß 8C kann das erste Fotoresistmuster 440 dann weiter strukturiert werden, um eine zweite Öffnung zu erzeugen, die einen zweiten Teil der ersten Ferritmaterialschicht 432 in einem größeren, d.h. breiteren Bereich freilegt als der erste freigelegte Bereich der ersten Ferritmaterialschicht 432. Die zweite Öffnung im ersten Fotoresistmuster 440 wird in Relation zur zweiten Breite der zu bildenden Ferrit-Struktur definiert. Alternativ kann die erste Fotoresistschicht 440 entfernt und eine andere Fotoresistschicht gebildet werden, um die zweite Öffnung zu definieren, diese Alternative ist jedoch als äquivalent zur nochmaligen Strukturierung der ersten Fotoresistschicht 440 zu sehen.
  • Gemäß 8D wird in der zweiten Öffnung eine zweite Ferritmaterialschicht 434 gebildet, welche die Umverdrahtungsleitung 120 in Verbindung mit dem freigelegten zweiten Teil der ersten Ferritmaterialschicht 432 umgibt. Auf diese Weise kann eine kragenförmige Ferrit-Struktur 430 um die Umverdrahtungsleitung 120 herum gebildet werden.
  • Gemäß 8E wird dann das erste Fotoresistmuster 440 entfernt, und wenigstens ein zweites Fotoresistmuster 442 wird gebildet und zur selektiven Entfernung der ersten und zweiten Ferritmaterialschicht 432 und 434 benutzt, um die Ferrit-Struktur 430 mit einer gewünschten Länge fertigzustellen. Danach kann, wie in den 6 und 7 dargestellt, die zweite Isolationsschicht 122 auf der Ferrit-Struktur 430 gebildet werden. Anschließend können je nach Bedarf die Anschlusspunktelemente erzeugt werden.
  • Zwecks Klarheit bezogen sich die vorstehenden Ausführungsbeispiele auf gegenwärtig eingesetzte Elemente und Technologien. Allgemein erhältliche Materialien wurden in Beziehung zur praktischen Ausführung erfindungsgemäßer Ausführungsbeispiele angegeben, wobei die Erfindung nicht auf die exemplarisch angegebenen Materialien beschränkt ist. In gleicher Weise wurden Kugelstrukturen als ein Typ eines Waferlevel-Anschlusspunktes betrachtet, die Erfindung ist jedoch in gleicher Weise für viele andere Strukturen einsetzbar, die zur Bereitstellung ähnlicher Funktionen, wie elektrische Leitfähigkeit, benutzt werden. Außer den explizit angegebenen Herstellungsprozessen können auch andere geeignete Herstellungsprozesse zur Bildung der erwähnten Schichten und Komponenten eingesetzt werden.

Claims (34)

  1. Halbleiterbauelement mit – einer auf einem Substrat (110) gebildeten leitfähigen Kontaktstelle (114) und – einem elektrisch mit der Kontaktstelle verbundenen Anschlusspunkt (126), gekennzeichnet durch – eine Ferrit-Struktur (130), die zwischen der leitfähigen Kontaktstelle (114) und dem Anschlusspunkt (126) gebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Anschlusspunkt eine Bump-Struktur beinhaltet.
  3. Halbleiterbauelement nach Anspruch 2, weiter dadurch gekennzeichnet, dass die Bump-Struktur auf der leitfähigen Kontaktstelle zu dieser ausgerichtet gebildet ist.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine Kragenform aufweist, welche einen Teil der Bump-Struktur umgibt.
  5. Halbleiterbauelement nach einem der Ansprüche 1, 2 und 4, weiter gekennzeichnet durch eine Signalleitung, welche die leitfähige Kontaktstelle mit dem Anschlusspunkt elektrisch verbindet.
  6. Halbleiterbauelement nach einem der Ansprüche 2 bis 5, weiter dadurch gekennzeichnet, dass die Bump-Struktur eine Kugelstruktur aus einem Material beinhaltet, das ein Metall oder eine Metalllegierung umfasst.
  7. Halbleiterbauelement nach einem der Ansprüche 2 bis 6, weiter gekennzeichnet durch eine UBM-Schicht zwischen der Bump- Struktur und der leitfähigen Kontaktstelle.
  8. Halbleiterbauelement nach Anspruch 7, weiter dadurch gekennzeichnet, dass die UBM-Schicht zwischen der Ferrit-Struktur und der Bump-Struktur gebildet ist.
  9. Halbleiterbauelement nach Anspruch 8, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine Haftschicht zum Aufnehmen der UBM-Schicht aufweist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur aus einem Material gebildet ist, das oxidiertes Eisen und wenigstens ein Metall oder eine Metalllegierung umfasst.
  11. Halbleiterbauelement nach einem der Ansprüche 4 bis 10, weiter dadurch gekennzeichnet, dass die kragenförmige Ferrit-Struktur einen elliptischen Kragen, einen rechteckförmigen Kragen oder einen polygonalen Kragen aufweist.
  12. Halbleiterbauelement nach einem der Ansprüche 7 bis 11, weiter dadurch gekennzeichnet, dass die leitfähige Kontaktstelle aus einem Material gebildet ist, das Kupfer oder Aluminium beinhaltet, und die UBM-Schicht aus einem Material gebildet ist, das Titan, Wolfram, Nickel, Tantal, Chrom und/oder Gold umfasst.
  13. Halbleiterbauelement nach einem der Ansprüche 5 bis 12, weiter dadurch gekennzeichnet, dass die Signalleitung eine Umverdrahtungsleitung beinhaltet.
  14. Halbleiterbauelement nach einem der Ansprüche 5 bis 13, weiter dadurch gekennzeichnet, dass die Ferrit-Struktur eine die Signalleitung im Wesentlichen umgebende Kragenform aufweist.
  15. Halbleiterbauelement nach einem der Ansprüche 5 bis 14, weiter dadurch gekennzeichnet, dass der Anschlusspunkt eine Kugelstruktur beinhaltet und die Ferrit-Struktur einen ersten kragenförmigen Ferrit-Strukturbereich, der einen Teil der Kugelstruktur umgibt, und einen zweiten kragenförmigen Ferrit-Strukturbereich umfasst, der die Signalleitung im Wesentlichen umgibt und zwischen der leitfähigen Kontaktstelle und der Kugelstruktur gebildet ist.
  16. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten. – Bilden einer leitfähigen Kontaktstelle (114) auf einem Substrat (110), – Bilden eines Anschlusspunktes (126) auf dem Substrat und – Bilden einer Ferrit-Struktur (130) zwischen der leitfähigen Kontaktstelle und dem Anschlusspunkt.
  17. Verfahren nach Anspruch 16, weiter dadurch gekennzeichnet, dass zur Bildung des Anschlusspunktes eine Bump-Struktur auf der leitfähigen Kontaktstelle zu dieser ausgerichtet gebildet wird.
  18. Verfahren nach Anspruch 16 oder 17, weiter gekennzeichnet durch die Bildung einer UBM-Schicht zwischen der leitfähigen Kontaktstelle und der Bump-Struktur.
  19. Verfahren nach Anspruch 18, weiter dadurch gekennzeichnet, dass die UBM-Schicht entweder zwischen der Bump-Struktur und der Ferrit-Struktur oder zwischen der Ferrit-Struktur und der leitfähigen Kontaktstelle gebildet wird.
  20. Verfahren nach Anspruch 19, weiter gekennzeichnet durch folgende Schritte: – Bilden wenigstens einer Isolationsschicht auf dem Substrat unter Freilegung eines Teils der leitfähigen Kontaktstelle, – Bilden der Ferrit-Struktur mit einer Kragenform auf der wenigstens einen Isolationsschicht nahe des freigelegten Teils der leitfähigen Kontaktstelle, – Bilden der UBM-Schicht auf der Ferrit-Struktur in elektrischem Kontakt mit der leitfähigen Kontaktstelle und – Positionieren einer Kugelstruktur auf der UBM-Schicht zur Bildung des Anschlusspunktes derart, dass die Ferrit-Struktur wenigstens einen Teil der Kugelstruktur umgibt.
  21. Verfahren nach einem der Ansprüche 16 bis 20, weiter gekennzeichnet durch die Bildung einer Haftschicht auf der Ferrit-Struktur.
  22. Verfahren nach Anspruch 19 oder 21, weiter gekennzeichnet durch folgende Schritte: – Bilden wenigstens einer Isolationsschicht auf dem Substrat zur Freilegung eines Teils der leitfähigen Kontaktstelle, – Bilden einer UBM-Schicht auf der wenigstens einen Isolationsschicht in elektrischem Kontakt zu der leitfähigen Kontaktstelle, – Bilden der Ferrit-Struktur mit einer Kragenform auf der UBM-Schicht nahe des freigelegten Teils der leitfähigen Kontaktstelle und – Positionieren einer Kugelstruktur auf der Ferrit-Struktur zur Bildung des Anschlusspunktes derart, dass die Ferrit-Struktur wenigstens einen Teil der Kugelstruktur umgibt.
  23. Verfahren nach einem der Ansprüche 16 bis 22, weiter gekennzeichnet durch die Bildung einer Signalleitung, welche die leitfähige Kontaktstelle mit dem Anschlusspunkt verbindet.
  24. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: – Bilden einer leitfähigen Kontaktstelle (114) auf einem Substrat (110), – Bilden einer ersten Isolationsschicht (118) auf dem Substrat unter Freilegung wenigstens eines Teils der leitfähigen Kontaktstelle, – Bilden einer Signalleitung (120) auf der ersten Isolationsschicht in elektrischer Verbindung mit dem freigelegten Teil der leitfähigen Kontaktstelle, – Bilden einer zweiten Isolationsschicht (122) auf der Signalleitung, – Bilden einer Kontaktmulde (117) durch die zweite Isolationsschicht hindurch zur Freilegung eines Teils der Signalleitung, – Bilden und Strukturieren einer Ferritmaterialschicht (132) auf der zweiten Isolationsschicht zur Erzeugung einer Ferrit-Struktur nahe der Kontaktmulde und – Bilden eines Anschlusspunktes (126) in der Kontaktmulde in elektrischem Kontakt zum freigelegten Teil der Signalleitung derart, dass sich die Ferrit-Struktur zwischen dem Anschlusspunkt und dem freigelegten Teil der Signalleitung befindet.
  25. Verfahren nach Anspruch 24, weiter dadurch gekennzeichnet, dass zur Bildung des Anschlusspunktes eine UBM-Schicht auf der Ferrit-Struktur in elektrischem Kontakt zum freigelegten Teil der Signalleitung gebildet und eine Bump-Struktur auf der UBM-Schicht positioniert wird.
  26. Verfahren nach Anspruch 25, weiter dadurch gekennzeichnet, dass vor der Bildung der UBM-Schicht eine Haftschicht auf der Ferrit-Struktur gebildet wird.
  27. Verfahren nach einem der Ansprüche 24 bis 26, weiter dadurch gekennzeichnet, dass zur Strukturierung der Ferritmaterialschicht ein Fotoresistmuster auf dieser gebildet und die Ferritmaterialschicht durch das Fotoresistmuster hindurch zur Bildung der Ferrit-Struktur geätzt wird.
  28. Verfahren nach Anspruch 27, weiter dadurch gekennzeichnet, dass das Fotoresistmuster eine kragenförmige Ferrit-Struktur definiert, welche wenigstens einen Teil der Bump-Struktur im Wesentlichen umgibt.
  29. Verfahren nach einem der Ansprüche 24 bis 26, weiter dadurch gekennzeichnet, dass die Bildung und Strukturierung der Ferritmaterialschicht folgende Schritte umfasst: – Bilden einer Fotoresistschicht auf der zweiten Isolationsschicht und Strukturieren der Fotoresistschicht, um wenigstens einen Ferritbildungsbereich zu definieren, und – Aufbringen der Ferritmaterialschicht in dem wenigstens einen Ferritbildungsbereich, um die Ferrit-Struktur zu bilden.
  30. Verfahren nach Anspruch 29, weiter dadurch gekennzeichnet, dass der wenigstens eine Ferritbildungsbereich eine kragenförmige Ferrit-Struktur definiert, die wenigstens einen Teil der Bump-Struktur im Wesentlichen umgibt.
  31. Verfahren nach Anspruch 29 oder 30, weiter dadurch gekennzeichnet, dass vor der Bildung des Fotoresistmusters eine Kristallkeimschicht auf der zweiten Isolationsschicht derart gebildet wird, dass wenigstens ein Teil der Kristallkeimschicht durch den Ferritbildungsbereich hindurch freiliegt und das Aufbringen der Ferritmaterialschicht im wenigstens einen Ferritbildungsbereich ein Elektroplattieren der Ferritmaterialschicht auf dem freiliegenden Teil der Kristallkeimschicht umfasst.
  32. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: – Bilden einer Isolationsschicht (112) auf einem Substrat (110), – Bilden einer ersten Ferritmaterialschicht (432) auf der Isolationsschicht, – Bilden und Strukturieren einer ersten Fotoresistschicht (440) zur Erzeugung einer ersten Öffnung, welche einen ersten Teil der ersten Ferritmaterialschicht freilegt, – Bilden einer Signalleitung (120) in der ersten Öffnung der ersten Ferritmaterialschicht, – Strukturieren des ersten Fotoresistmusters zur Erzeugung einer zweiten Öffnung größer als die erste Öffnung um die Signalleitung herum zwecks Freilegung eines zweiten Teils der ersten Ferritmaterialschicht, – Bilden einer zweiten Ferritmaterialschicht (434) in der zweiten Öffnung derart, dass die Kombination des freiliegenden zweiten Teils der ersten Ferritmaterialschicht mit der zweiten Ferritmaterialschicht die Signalleitung im Wesentlichen umgibt, – Erzeugen eines zweiten Fotoresistmusters (442) auf der zweiten Ferritmaterialschicht und – Bilden einer Ferrit-Struktur (430), welche die Kombination des freiliegenden zweiten Teils der ersten Ferritmaterialschicht mit der zweiten Ferritmaterialschicht umfasst und die Signalleitung im Wesentlichen umgibt, unter Verwendung des zweiten Fotoresistmusters als Maske.
  33. Verfahren nach Anspruch 32, weiter gekennzeichnet durch die Bildung einer leitfähigen Kontaktstelle und eines Anschlusspunktes auf dem Substrat, wobei die Signalleitung die leitfähige Kontaktstelle elektrisch mit dem Anschlusspunkt verbindet.
  34. Verfahren nach Anspruch 33, weiter dadurch gekennzeichnet, dass die Signalleitung eine Umverdrahtungsleitung ist.
DE102006036963A 2005-08-01 2006-08-01 Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren Ceased DE102006036963A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050070396A KR100606654B1 (ko) 2005-08-01 2005-08-01 전자파 장해 저감용 페라이트 차폐 구조를 구비하는 반도체패키지 및 그 제조 방법
KR10-2005-0070396 2005-08-01
US11/387,848 2006-03-24
US11/387,848 US7495317B2 (en) 2005-08-01 2006-03-24 Semiconductor package with ferrite shielding structure

Publications (1)

Publication Number Publication Date
DE102006036963A1 true DE102006036963A1 (de) 2007-02-15

Family

ID=37681296

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006036963A Ceased DE102006036963A1 (de) 2005-08-01 2006-08-01 Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren

Country Status (2)

Country Link
JP (1) JP5138181B2 (de)
DE (1) DE102006036963A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
KR101374148B1 (ko) * 2012-06-08 2014-03-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870162B2 (ja) * 1990-07-20 1999-03-10 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4161911B2 (ja) * 2004-01-30 2008-10-08 ソニー株式会社 集積回路装置
EP1594163A1 (de) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique Abgeschirmte elektrische Vorrichtung und sowie Herstellungsverfahren

Also Published As

Publication number Publication date
JP5138181B2 (ja) 2013-02-06
JP2007043090A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE69333604T2 (de) Durch PVD und DVD gebildete, mit hochschmelzendem Metall abgedeckte Metallleiterbahnen und Durchgangslöcher mit niedrigem spezifischen Widerstand
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE10006964C2 (de) Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
WO2010006916A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE10337569A1 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102006036963A1 (de) Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
EP1500140B1 (de) Integrierte schaltungsanordnung mit integriertem kondensator
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102020135088A1 (de) Halbleitervorrichtung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102018124153A1 (de) Gebondete halbleiterbauelemente und verfahren zum ausbilden dieser bauelemente
DE102020129570A1 (de) Bumpstruktur und verfahren zu deren herstellung
EP3014656B1 (de) Bauelementanordnung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final