DE102006023946A1 - Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record - Google Patents
Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record Download PDFInfo
- Publication number
- DE102006023946A1 DE102006023946A1 DE200610023946 DE102006023946A DE102006023946A1 DE 102006023946 A1 DE102006023946 A1 DE 102006023946A1 DE 200610023946 DE200610023946 DE 200610023946 DE 102006023946 A DE102006023946 A DE 102006023946A DE 102006023946 A1 DE102006023946 A1 DE 102006023946A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- deformation
- removal
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
Description
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Anspruchs 1 und eine Vorrichtung nach dem Oberbegriff des Anspruchs 25.The The invention relates to a method according to the preamble of the claim 1 and a device according to the preamble of claim 25.
Bei der Herstellung von Halbleiterbauelementen werden in der Regel Wafer als Substrate verwendet, auf denen in vielen Prozessschritten die eigentlichen Bauelemente aufgebaut werden. Typische Wafer sind z.B. Siliziumwafer für die Herstellung von DRAM Speicherchips oder Mikroprozessoren. Auch werden microelectromechanische Systeme (MEMS) auf Wafern erzeugt. Zur Herstellung anderer Bauelemente werden Wafer aus InP oder Germanium verwendet.at The production of semiconductor devices are usually wafers used as substrates on which in many process steps the actual components are constructed. Typical wafers are e.g. Silicon wafer for the production of DRAM memory chips or microprocessors. Also will be microelectromechanical systems (MEMS) generated on wafers. For the production Other components use InP or germanium wafers.
Im Rahmen dieser Herstellungsverfahren werden die Wafer zahlreichen Prozessschritten unterzogen, die den Wafer mechanisch und/oder thermisch belasten.in the As part of these manufacturing processes, the wafers are numerous Process steps subjected to the wafer mechanically and / or thermally strain.
Mechanische Spannungen können z.B. dadurch entstehen, indem auf dem Wafer auf der Vorder- und/oder Rückseite Schichten abgeschieden werden. Je nach Eigenschaften der Schichten (tensil oder kompressiv), wird der Waferrand relativ zur Wafermitte entweder nach oben oder nach unten verbogen (waferbow). Die mechanischen Verformungen treten dabei nicht homogen innerhalb eines Loses von Wafern auf, sondern weisen eine große Schwankungsbreite auf.mechanical Tensions can e.g. This can be done by placing on the wafer on the front and / or back Layers are deposited. Depending on the properties of the layers (Tensile or compressive), the wafer edge is relative to the wafer center either bent up or down (waferbow). The mechanical Deformations do not occur homogeneously within a lot of Wafers on, but have a wide range of variation.
Diese Effekte wirken sich zunehmend störend aus, da die Waferfläche immer größer wird. Die heute verwendeten Wafer mit einem Durchmesser von 300 mm sind für mechanische Spannungen anfälliger als Wafer mit einem Durchmesser von 200 mm. Die erhöhte Strukturdichte bei ständig kleineren Strukturdimensionen erfordern mehr Prozessschritte, die einen Wafer belasten könnten, als dies noch vor einigen Jahren der Fall war.These Effects are increasingly disturbing out, because the wafer surface getting bigger and bigger. The wafers used today are with a diameter of 300 mm for mechanical Tension more susceptible as a wafer with a diameter of 200 mm. The increased structure density at constantly smaller structural dimensions require more process steps, the could load a wafer, when this was the case a few years ago.
Die auf Grund mechanischer Spannungen verformten Wafer können ab einer kritischen Verformung bei vielen Prozessschritten gar nicht oder nur mit Einschränkungen verwendet werden.The wafers deformed due to mechanical stress can be removed a critical deformation in many process steps not at all or only with restrictions be used.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zu schaffen, mit denen Waferverformungen gezielt behoben werden können.Of the The present invention is based on the object, a method and to provide a device with which wafer deformations targeted can be corrected.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.These The object is achieved by a Method solved with the features of claim 1.
Vorteilhafte Ausgestaltungen werden im Zusammenhang mit den Figuren beschrieben und/oder sind Gegenstand von Unteransprüchen.advantageous Embodiments will be described in connection with the figures and / or are the subject of dependent claims.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:The Invention will be described below with reference to the figures of Drawings on several embodiments explained in more detail. It demonstrate:
In
Auf
der Vorderseite
Die
Dicke des Wafers
Im
vorliegenden Fall werden auf dem Wafer
Eine solche Abweichung wird im Folgenden als Verformungszustand Δ bezeichnet. Der Verformungszustand Δ kann dabei anhand einer Messung in Bezug auf eine kritische Ebene, insbesondere eine Overlay Ebene, erfolgen.A Such deviation is referred to below as the deformation state Δ. The deformation state Δ can in doing so by means of a measurement in relation to a critical level, in particular an overlay level, done.
In
Grundsätzlich können auch
wesentlich komplexere Verformungszustände Δ oder Verbiegungszustände vorliegen, die
nicht symmetrisch zum Mittelpunkt
Durch
eine Bearbeitung der Schicht
Dazu
ist vorgesehen, dass der Verformungszustand Δ des Wafers
Es
wird automatisch ein Verformungsdatensatz
Nachfolgend
wird dann ein Abtragungsprozess mittels eines nasschemischen Ätzprozesses
in einer Ätzvorrichtung
Der
geänderte
Spannungszustand im Wafer
In
Alternativ
können
jeweils an einem Wafer
In
einer anderen Ausführungsform
können mehrere
Wafer
In
einer zweiten Ausführungsform,
wird die in
Allerdings
erfolgt der Abtrag der Schicht
Bei einer reinen Verwendung der Abtragung mittels eines gebündelten Ionenstrahls kann auf eine Abdeckung der Waferrückseite verzichtet werden.at a pure use of the ablation by means of a bundled Ion beam can be dispensed with a cover of the wafer back.
Insbesondere
ist es bei dieser Gestaltung möglich
(siehe
Diese
in-situ (fortlaufende Messung während des
Materialabtrages) Bearbeitung erlaubt das individuelle, aber auch
effiziente Bearbeiten der Wafer
Grundsätzlich ist
es auch möglich
beide Ausführungsformen
für gleiche
oder auch unterschiedliche Bereiche des Wafers
Die Erfindung wird hier und im Folgenden anhand eines Siliziumwafers für die DRAM-Speicherchip Herstellung beschrieben, z.B. mit einem DRAM-Speicherchip mit Deep-Trench Strukturen. Grundsätzlich sind die Maßnahmen aber auch bei anderen Substraten, wie z.B. Wafer aus InP oder Germanium und/oder anderen Abmessungen anwendbar.The Invention is here and below based on a silicon wafer for the DRAM memory chip manufacturing described, e.g. with a DRAM memory chip with deep-trench structures. Basically, the measures but also with other substrates, e.g. Wafer made of InP or germanium and / or other dimensions applicable.
Die
Ausführungsformen
der Erfindung sind bisher davon ausgegangen, dass die Abtragung
der Schicht
In
anderen Ausführungsformen
wird die Schicht
Diese
Ausführungsformen
sind in
In
Somit
kann in der Ätzvorrichtung
In
Eine
weitere Ausführungsform
ist in
Dabei
kann die Breite B des Randes von Segment zu Segment unterschiedlich
sein. Die Segmente können
symmetrisch zum Mittelpunkt
In
In
In
Grundsätzlich sind
auch andere Formen der Abdeckung möglich. So kann das Steuermittel
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Verfahren und der erfindungsgemäßen Vorrichtung auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.The Restricted invention in their execution not to the preferred embodiments given above. Rather, a number of variants are conceivable that of the inventive method and the device according to the invention also in principle different types Make use.
- 11
- Schicht auf Rückseite des Waferslayer on back of the wafer
- 2, 2a, 2b2, 2a, 2b
- Abdeckungcover
- 33
- Mittelpunkt des WafersFocus of the wafer
- 1010
- Waferwafer
- 11, 1211 12
- Wafer eines Loseswafer a lot
- 2020
- Steuervorrichtungcontrol device
- 2121
- SteuerdatensatzTax record
- 2222
- Ätzvorrichtungetching
- 2323
- IonenstrahlquelleIon beam source
- 2424
- gebündelter Ionenstrahlbundled ion beam
- 3030
- Messmittelmeasuring Equipment
- 3131
- VerformungsdatensatzDeformation record
- ΔΔ
- Verformungszustanddeformation state
- BB
- Breite eines Ätzbereicheswidth an etching area
Claims (27)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610023946 DE102006023946A1 (en) | 2006-05-17 | 2006-05-17 | Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200610023946 DE102006023946A1 (en) | 2006-05-17 | 2006-05-17 | Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006023946A1 true DE102006023946A1 (en) | 2007-11-22 |
Family
ID=38608112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200610023946 Withdrawn DE102006023946A1 (en) | 2006-05-17 | 2006-05-17 | Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102006023946A1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
DE19922653A1 (en) * | 1998-05-20 | 1999-11-25 | Schlumberger Technologies Inc | Focussed ion beam control method for semiconductor device manufacture |
DE10131139A1 (en) * | 2001-06-28 | 2003-01-23 | Infineon Technologies Ag | Process for producing large-area membrane masks using dry etching |
US20060097355A1 (en) * | 2004-11-11 | 2006-05-11 | Siltronic Ag | Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness |
-
2006
- 2006-05-17 DE DE200610023946 patent/DE102006023946A1/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
DE19922653A1 (en) * | 1998-05-20 | 1999-11-25 | Schlumberger Technologies Inc | Focussed ion beam control method for semiconductor device manufacture |
DE10131139A1 (en) * | 2001-06-28 | 2003-01-23 | Infineon Technologies Ag | Process for producing large-area membrane masks using dry etching |
US20060097355A1 (en) * | 2004-11-11 | 2006-05-11 | Siltronic Ag | Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015214136B4 (en) | wafer processing methods | |
DE102014112190B4 (en) | Apparatus and method for double-sided polishing of a workpiece | |
EP1550349A2 (en) | Membrane and method for the production thereof | |
DE102007040546A1 (en) | CPM pads with unevenly spaced grooves | |
DE112010004989T5 (en) | Semiconductor wafer and method of making the same | |
DE10243095B4 (en) | Rolling bearings with integrated condition measurement | |
DE60201358T2 (en) | Method for correcting a photomask and method for producing a semiconductor element | |
DE102006037267A1 (en) | Semi-conductor wafers with high-precision edge profile and method for their production | |
DE10219398A1 (en) | Production of a trench arrangement comprises forming trenches in a semiconductor substrate by etching using a mask, and providing in an opening above the substrate a region made from a material having a reduced etching rate | |
DE102017210423A1 (en) | Method, control system and plant for processing a semiconductor wafer and semiconductor wafer | |
DE102008056276A1 (en) | Method for regulating working gap of double side processing machine, involves deforming working disk of consecutively delivered working disks by adjustment device for changing form of working gap | |
EP3028023B1 (en) | Method for producing a force-measuring element | |
DE102020108433A1 (en) | Device with a membrane and manufacturing process | |
DE102006023946A1 (en) | Wafer e.g. substrate, deformation reducing method for use during production of e.g. microprocessor, involves determining deformation state of wafer and/or comparable wafer of bulk with measuring unit and automatically generating data record | |
WO2008152151A2 (en) | Structured layer deposition on processed wafers used in microsystem technology | |
DE10234956B4 (en) | A method of controlling chemical mechanical polishing of stacked layers having a surface topology | |
EP0551118A1 (en) | Method for manufacturing of non-linear micro optical elements | |
EP1972996B1 (en) | Method and device for generating a nanostructured disc | |
DE102011083464A1 (en) | Mirror i.e. free-form mirror, for extreme UV-projection exposure system for extreme UV microlithography to produce structures in e.g. nanometer range for electronic components, has mirror surface, where mirror has specific surface roughness | |
DE10339992B4 (en) | Method for producing a structural element of critical dimension or a gate electrode of a field effect transistor and etching control | |
DE60125185T2 (en) | METHOD AND DEVICE FOR CONTROLLING THE EQUALITY OF SEMI-FINISHED DISCS IN A CHEMICAL-MECHANICAL POLISHING TOOL USING CARRIER PLATE IDENTIFICATION MARKS | |
DE112015006676T5 (en) | One stage wafer and method of making a one step wafer | |
WO1995013525A1 (en) | Method of producing at least one recess in a surface of a substrate, device for carrying out the said method and use of the product thus obtained | |
WO2001003178A1 (en) | Method for producing an electrode arrangement | |
EP0626721A1 (en) | Process of forming a surface profile in the surface of a substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8139 | Disposal/non-payment of the annual fee |