DE102006023608B4 - Programmable resistive memory cell with a programmable resistive layer and method of manufacture - Google Patents

Programmable resistive memory cell with a programmable resistive layer and method of manufacture Download PDF

Info

Publication number
DE102006023608B4
DE102006023608B4 DE102006023608A DE102006023608A DE102006023608B4 DE 102006023608 B4 DE102006023608 B4 DE 102006023608B4 DE 102006023608 A DE102006023608 A DE 102006023608A DE 102006023608 A DE102006023608 A DE 102006023608A DE 102006023608 B4 DE102006023608 B4 DE 102006023608B4
Authority
DE
Germany
Prior art keywords
memory cell
layer
mask
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006023608A
Other languages
German (de)
Other versions
DE102006023608A1 (en
Inventor
Klaus Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006023608A priority Critical patent/DE102006023608B4/en
Priority to KR1020070048175A priority patent/KR20070112026A/en
Priority to JP2007134136A priority patent/JP2007311807A/en
Publication of DE102006023608A1 publication Critical patent/DE102006023608A1/en
Application granted granted Critical
Publication of DE102006023608B4 publication Critical patent/DE102006023608B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

Programmierbare resistive Speicherzelle mit
einer unteren Elektrode (20, 31, 41, 56);
einer ein Übergangsmetalloxid enthaltenden programmierbaren Widerstandsschicht (22, 34, 46, 58); und
einer oberen Elektrode (24, 36, 48, 60),
wobei zwischen der unteren Elektrode (20, 31, 41, 56) und der programmierbaren Widerstandsschicht (22, 34, 46, 58) eine untere Maske (21, 33, 44, 57) und zwischen der programmierbaren Widerstandschicht (22, 34, 46, 58) und der oberen Elektrode (24, 36, 48, 60) eine obere Maske (23, 35, 47, 59) vorgesehen ist, und wobei die untere Maske (21, 33, 44, 57) und die obere Maske (23, 35, 47, 59) stromhemmende Bereiche aufweisen.Programmable resistive memory cell with
a lower electrode (20, 31, 41, 56);
a programmable resistive layer (22, 34, 46, 58) containing a transition metal oxide; and
an upper electrode (24, 36, 48, 60),
wherein between the lower electrode (20, 31, 41, 56) and the programmable resistor layer (22, 34, 46, 58) a lower mask (21, 33, 44, 57) and between the programmable resistive layer (22, 34, 46 , 58) and the upper electrode (24, 36, 48, 60) an upper mask (23, 35, 47, 59) is provided, and wherein the lower mask (21, 33, 44, 57) and the upper mask ( 23, 35, 47, 59) have current-inhibiting regions.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft eine programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht, sowie ein Verfahren zur Herstellung einer resistiven Speicherzelle mit einer programmierbaren Widerstandsschicht.The The invention relates to a programmable resistive memory cell with a programmable resistive layer, as well as a process for producing a resistive memory cell with a programmable Resistance layer.

Herkömmliche elektronische Datenspeicher, wie beispielsweise der Dynamic Random Access Memory (DRAN) oder das Flash-RAM, stoßen zunehmend an Grenzen, wenn sie modernen Anforderungen gerecht werden sollen. Herkömmliche Konzepte zur elektronischen Datenspeicherung, wie sie auch beim DRAN oder Flash-RAM zum Einsatz kommen, speichern Informationseinheiten in Kondensatoren, wobei ein geladener bzw. ungeladener Zustand eines Kondensators etwa die beiden logischen Zustände „1” oder „0” darstellen kann. Im Falle des DRAN sind die Kondensatoren extrem klein ausgeführt, um eine hohe Informationsdichte und Integration zu erreichen und erfordern daher ein ständiges Auffrischen des gespeicherten Informationsinhalts. Dies erfordert neben zusätzlichen Speicher-Controllern zur Auffrischung auch einen erheblichen Energiebedarf. Das Flash-RAM behält zwar den in ihm gespeicherten Informationsgehalt auch ohne Zufuhr von Energie, jedoch sind die einzelnen Flash-RAM-Speicherzellen relativ groß und benötigen eine hohe Spannung zum Schreiben einer Information. Moderne elektronische Datenspeicher müssen daher in der Lage sein, eine hohe Informationsdichte, eine kurze Zugriffszeit und eine Nichtflüchtigkeit zuvereinen. Die Nichtflüchtigkeit bezeichnet hier die Eigenschaft eines elektronischen Datenspeichers, dass dieser den Informationsgehalt auch ohne Energiezufuhr von außen eine längere Zeit zuverlässig abspeichern kann.conventional Electronic data storage, such as the Dynamic Random Access Memory (DRAN) or Flash RAM are increasingly reaching their limits when They should meet modern requirements. conventional Concepts for electronic data storage, as with the DRAN or flash RAM are used to store information units in capacitors, wherein a charged or uncharged state of a capacitor represent the two logical states "1" or "0" can. In the case of the DRAN, the capacitors are made extremely small to to achieve and require a high density of information and integration therefore a permanent one Refresh the stored information content. This requires in addition to additional Memory controllers for refreshment also require significant energy. The flash RAM keeps although the information content stored in it even without supply of energy, however, the individual flash RAM memory cells are relatively large and require one high voltage for writing information. Modern electronic data storage have to therefore be able to have a high information density, a short Access time and non-volatility to unite. The non-volatility here denotes the property of an electronic data store, that this information content even without external energy supply a longer time reliable can save.

Die Anforderungen hinsichtlich der Integrationsdichte und der Nichtflüchtigkeit werden vor allem bei portablen Anwendungen deutlich, da dort sowohl der verfügbare Platz beschränkt ist als auch die als Stromversorgung dienenden Batterien nur eine beschränkte Energie und Spannung bereitstellen können. Um die Nichtflüchtigkeit mit einer kurzen Zugriffszeit und einer hohen Integration zu verbinden, wird in Wissenschaft und Industrie intensiv an Alternativen für den DRAM oder den Flash-RAM gearbeitet. Unter anderem stellen dabei die so genannten resistiven elektronischen Speicher ein vielversprechendes Konzept dar.The Requirements for integration density and non-volatility are particularly evident in portable applications, since there both the available Limited space is as well as serving as a power supply batteries only one limited Can provide energy and voltage. To the non-volatility with a short access time and a high integration will be in science and industry intensively on alternatives for the DRAM or the flash RAM worked. Among other things, make the so-called resistive electronic memory is a promising concept.

Neben beispielsweise Festkörperelektrolyten, Phasenübergangszellen und anderen speziellen Materialien kann auch in Übergangsmetalloxidschichten ein entsprechender hoch- und niederohmiger elektrischer Zustand zuverlässig und stabil einer derartigen Oxidschicht aufgeprägt werden. Einem niederohmigen Zustand kann so beispielsweise ein logischer Zustand „1”, und einem hochohmigen Zustand ein logischer Zustand „0” zugeordnet werden. Derartige Schichten erlauben des Weiteren auch eine Differenzierung mehrerer resistiver Zustände, sodass in einer Zelle auch mehrere zuverlässig unterscheidbare logische Zustände abgespeichert werden können, was auch als Multibitfähigkeit bezeichnet wird.Next for example, solid-state electrolytes, Phase transition cells and other special materials can also be used in transition metal oxide layers a corresponding high and low impedance electrical state reliable and stably impressed on such an oxide layer. A low impedance State can thus, for example, a logical state "1", and a high-impedance state, a logical state "0" can be assigned. such Layers also allow a differentiation of several resistive states, so in a cell also several reliably distinguishable logical conditions can be saved what also as a multi-capability referred to as.

Die Informationsspeicherung in einer Übergangsmetalloxid-(ÜMO)-schicht basiert auf dem Prinzip, dass in einem ÜMO durch lokale Erwärmung ein niederohmiges Filament gebildet werden kann. Die lokale Erwärmung wird durch einen Strom durch das initial hochohmige ÜMO erzeugt. Das Filament schließt dadurch das ansonsten hochohmige ÜMO kurz und verändert dadurch den effektiven elektrischen Widerstand wesentlich. Durch Anlegen einer Spannung kann ein hinreichend ge ringer Messstrom zur Bestimmung des resistiven und damit logischen Zustands einer ÜMO-Speicherzelle bestimmt werden. Ein bestehendes Filament kann durch einen hinreichend hohen Strom wieder unterbrochen werden und die ÜMO-Speicherzelle kehrt damit in einen hochohmigen Zustand zurück. Dieser Prozess ist reversibel und ist auch in technisch relevanten Wiederholraten im Bereich von 106 bereits nachgewiesen worden. Eine ÜMO-Speicherzelle wird dabei in der Regel aus einer unteren Elektrode, einer oberen Elektrode und einer dünne dazwischen angeordneten ÜMO-Schicht gebildet. Die minimale Größe einer derartigen ÜMO-Speicherzelle ist dabei hauptsächlich durch lithographische Beschränkungen hinsichtlich der Strukturierung der Elektroden gegeben.The information storage in a transition metal oxide (TMO) layer is based on the principle that a low-resistance filament can be formed in a TMO by local heating. The local heating is generated by a current through the initially high-resistance ÜMO. The filament thereby short-circuits the otherwise high-resistance ÜMO and thereby substantially changes the effective electrical resistance. By applying a voltage, a sufficiently low measurement current can be determined to determine the resistive and thus logical state of a TMO memory cell. An existing filament can be interrupted again by a sufficiently high current and the ÜMO memory cell thus returns to a high-impedance state. This process is reversible and has already been proven in technically relevant repetition rates in the range of 10 6 . A ÜMO memory cell is usually formed from a lower electrode, an upper electrode and a thin ÜMO layer arranged therebetween. The minimum size of such a ÜMO memory cell is given mainly by lithographic limitations with regard to the structuring of the electrodes.

Ein einzelnes Filament, das den elektrischen Widerstand einer ÜMO-Speicherzelle wesentlich absenkt, ist dabei oft viel kleiner im Querschnitt als die minimale Kontaktfläche der Elektroden, die durch moderne Lithografie- und Strukturierungsverfahren erreicht werden kann. Daher bilden sich während des Programmierens einer ÜMO-Speicherzelle zunächst mehrere Filamente aus, bis dass ein erstes Filament die obere und die untere Elektrode kurzschließt. Damit endet auch die weitere Ausbildung der übrigen Filamente, die ab dem Kurzschluss durch das erste zusammenhängende Filament nicht weiter wachsen. Die Bildung der übrigen Filamente ist jedoch im Hinblick auf die Programmierung unnötig, da ein einzelnes Filament zur zuverlässigen Definition des resistiven Zustands der ÜMO-Speicherzelle genügt. Auch unterliegt die räumliche Ausdehnung bzw. die Größe der Querschnittsfläche des mindestens erforderlichen Filaments keiner Kontrolle und es wird auch hier unnötig Volumen des ÜMO verändert. Das Ausbilden der übrigen Filamente und das unnötige Verändern von Volumen benötigt jedoch auch Strom und damit wird unnötig Energie verbraucht. Gerade für moderne Anwendungen ist es jedoch erwünscht, den Energiebedarf zum Schreiben und Lesen von modernen elektronischen Datenspeichern möglichst gering zu halten.A single filament, which substantially lowers the electrical resistance of a TMO memory cell, is often much smaller in cross section than the minimum contact area of the electrodes, which can be achieved by modern lithography and structuring methods. Therefore, during programming of a TMO memory cell, a plurality of filaments initially form until a first filament short-circuits the upper and lower electrodes. This also ends the further formation of the remaining filaments, which do not continue to grow from the short-circuit through the first continuous filament. However, the formation of the remaining filaments is unnecessary in terms of programming because a single filament satisfies the reliable definition of the resistive state of the TMO memory cell. Also, the spatial extent or the size of the cross-sectional area of the at least required filament is not subject to any control and unnecessarily changes the volume of the ÜMO. However, forming the remaining filaments and unnecessarily changing volume also requires power and thus unnecessarily consumes energy. Especially for modern applications, however, it is desirable to minimize the energy consumption for writing and reading of modern electronic data storage devices hold.

Aus der nach veröffentlichten DE 10 2005 014 645 A1 ist eine programmierbare resistive Speicherzelle mit einer Maske aus Isolationsinseln bekannt. Die Verwendung von Masken über Elektroden ist in der DE 103 56 285 A1 , der nach veröffentlichten DE 10 2005 014 645 A1 , der DE 10 2004 041 893 A1 und der US 2005/0019975 A1 beschrieben.From the after published DE 10 2005 014 645 A1 For example, a programmable resistive memory cell with a mask of isolation islands is known. The use of masks over electrodes is in the DE 103 56 285 A1 who published after DE 10 2005 014 645 A1 , of the DE 10 2004 041 893 A1 and the US 2005/0019975 A1 described.

Es ist daher Aufgabe der vorliegenden Erfindung, eine verbesserte programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht bereitzustellen. Es ist ferner Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer programmierbaren resistiven Speicherzelle mit einer programmierbaren Widerstandsschicht bereitzustellen.It It is therefore an object of the present invention to provide an improved programmable resistive memory cell with a programmable resistance layer provide. It is a further object of the present invention a method of making a programmable resistive To provide memory cell with a programmable resistance layer.

Diese Aufgabe wird durch die programmierbare resistive Speicherzelle gemäß Anspruch 1 und dem Verfahren zur Herstellung einer programmierbaren resistiven Speicherzelle gemäß Anspruch 17 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.These The object is achieved by the programmable resistive memory cell according to claim 1 and the method of making a programmable resistive Memory cell according to claim 17 solved. Further advantageous embodiments of the invention are specified in the dependent claims.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine programmierbare resistive Speicherzelle mit einer unteren Elektrode, einer programmierbaren Widerstandsschicht und mit einer oberen Elektrode vorgesehen. Zwischen der unteren Elektrode und der programmierbaren Widerstandsschicht ist eine untere Maske und zwischen der programmierbaren Widerstandsschicht und der oberen Elektrode ist eine obere Maske vorge sehen. Die untere Maske und die obere Maske weisen dabei stromhemmende Bereiche auf.According to one The first aspect of the present invention is a programmable one Resistive memory cell with a lower electrode, a programmable Resistor layer and provided with an upper electrode. Between the lower electrode and the programmable resistor layer is a lower mask and between the programmable resistor layer and the upper electrode is seen an upper mask. The lower one The mask and the upper mask have current-inhibiting areas.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer resistiven Speicherzelle vorgesehen, das die folgenden Schritte umfasst: Ausbilden einer unteren Elektrode, Ausbilden einer unteren Maske mit stromhemmenden Bereichen, Ausbilden einer programmierbaren Wider standsschicht, Ausbilden einer oberen Maske mit stromhemmenden Bereichen, und Ausbilden einer oberen Elektrode.According to one second aspect of the present invention is a method for Provided a resistive memory cell, the following Steps includes: forming a lower electrode, forming a lower mask with current-blocking areas, forming a programmable Resistance layer, forming an upper mask with current-inhibiting Areas, and forming an upper electrode.

Die erfindungsgemäße resistive Speicherzelle mit einer unteren Maske und einer oberen Maske mit stromhemmenden Bereichen schränkt den Raum, in dem sich leitende Filamente in der programmierbaren Widerstandsschicht bilden können, wesentlich ein. Somit ist nach wie vor gewährleistet, dass sich wenigstens ein durchgängiges leitendes Filament zur Überführung der initial hochohmigen programmierbaren resistiven Speicherzelle in einen niederohmigen Zustand ausbilden kann. Jedoch ist die Gesamtzahl der sich nur teilweise bildenden weiteren Filamente stark eingeschränkt. Auch wird durch das erfindungsgemäße Vorsehen zweier Masken im Sinne einer Eindämmung der Querschnitt und damit auch das Volumen der sich ausbildenden Filamente reduziert. Damit kann in wesentlichem Umfang der benötigte Energieaufwand zur Bildung wenigstens eines Filaments verringert werden.The inventive resistive Memory cell with a lower mask and an upper mask with current-restrictive areas the space in which conductive filaments in the programmable Resistance layer can form, essential one. Thus, it is still guaranteed that at least one consistent conductive filament to transfer the initially high impedance programmable resistive memory cell in can form a low-impedance state. However, the total number is the only partially forming further filaments severely limited. Also is provided by the inventive provision two masks in the sense of containing the cross section and thus also reduces the volume of the forming filaments. So that can to a significant extent the needed Energy consumption reduced to form at least one filament become.

Durch das gemeinsame Vorsehen zweier Masken auf beiden Seiten der programmierbaren Widerstandsschicht wird die Formation der Filamente kanalisiert und es wird nicht nur die Gesamtzahl der Filamente, sondern auch deren räumliche Ausdehnung im Sinne schlankerer Filamente begünstigt. Damit wird im Allgemeinen das Filament nur in nötigem Umfang ausgebildet und ein Aufheizen nicht benötigter Bereiche kann somit entfallen. Dies reduziert weiter die erforderlichen Programmierströme und verringert wesentlich den erforderlichen Energiebedarf.By the joint provision of two masks on both sides of the programmable Resistance layer is channeled the formation of the filaments and not only the total number of filaments, but also their spatial Expansion in the sense of slimmer filaments favored. This will generally the filament only to the extent necessary trained and a heating of unneeded areas can thus omitted. This further reduces the required programming currents and reduces significantly the required energy consumption.

Gemäß einer Ausführungsform der vorliegenden Erfindung enthalten die Strom hemmenden Bereiche einen Isolator. Somit sind in vorteilhafter Weise Teile der programmierbaren Widerstandsschicht in den stromhemmenden Bereichen von den Elekt roden separiert. An diesen Stellen ist die Bildung eines leitenden Filaments stark unterdrückt. Vorzugsweise enthalten die stromhemmenden Bereiche ein Metalloxid, beispielsweise Zinkoxid. Metalloxide, besonders Zinkoxid, bilden stabile stromhemmende Bereiche und sind vermittels etablierter und reproduzierbarer Fertigungstechniken in Form einer Maske auf Elektrodenmaterial oder auf dem Material der programmierbaren Widerstandsschicht abscheid- und strukturierbar.According to one embodiment The present invention includes the current-inhibiting regions an insulator. Thus, advantageously, parts of the programmable Resistive layer in the current-inhibiting areas of the Elekt roden separated. In these places is the formation of a conductive filament strongly suppressed. Preferably For example, the current-blocking regions contain a metal oxide, for example Zinc oxide. Metal oxides, especially zinc oxide, form stable current-inhibiting Areas and are by means of established and reproducible manufacturing techniques in the form of a mask on electrode material or on the material of programmable resistance layer can be deposited and structured.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung liegt eine laterale Ausdehnung, d. h. in der entlang einer Ebene einer Elektrode, der stromhemmenden Bereiche in einem Bereich von 2 bis 20 nm. Dieser Bereich der Maskierung ist für resistive Speicherzellen mit einer üblichen lateralen Ausdehnung im Bereich von 20 bis 100 nm von Vorteil, da somit einerseits die Ausbildung unerwünschter weiterer leitender Filamente unterdrückt wird und gleichzeitig die Bildung wenigstens eines Filaments weiterhin gewährleistet ist.According to one another embodiment The present invention has a lateral extent, i. H. in along a plane of an electrode, the current-blocking areas in a range of 2 to 20 nm. This range of masking is for Resistive memory cells with a conventional lateral extent in the range of 20 to 100 nm of advantage, since thus on the one hand the Training unwanted further conductive filaments is suppressed and at the same time the Formation of at least one filament is still guaranteed.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfassen die stromhemmenden Bereiche jeweils wenigstens ein Nanopartikel, dessen laterale Ausdehnung in einem Bereich von 2 bis 20 nm liegt. Nanopartikel können dabei in vorteilhafter Weise die stromhemmenden Bereiche der unteren und/oder der oberen Maske bilden, da sie sich aus den bereits genannten Materialien in oben genannter Größenordnung einfach ausbilden bzw. positionieren lassen. Eine Häufung zweier oder mehrerer Nanopartikel unter Bildung eines einzelnen zusammenhängenden stromhemmenden Bereiches ist dabei möglich, eine streng periodische Anordnung der stromhemmenden Bereiche ist nicht erforderlich.According to a further embodiment of the present invention, the current-inhibiting regions each comprise at least one nanoparticle whose lateral extent is in a range from 2 to 20 nm. Nanoparticles can advantageously form the current-inhibiting regions of the lower and / or the upper mask, since they can be easily formed or positioned from the aforementioned materials in the above-mentioned order of magnitude. An accumulation of two or more nanoparticles to form a single contiguous current-blocking region is present if possible, a strictly periodic arrangement of the current-blocking regions is not required.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung sind zwischen zwei benachbarten stromhemmenden Bereichen freie Bereiche angeordnet, deren laterale Ausdehnung in einem Bereich von 2 bis 20 nm liegt. Somit ist gewährleistet, dass sich wenigstens ein leitendes Filament durch einen entsprechenden Überlapp von freien Bereichen zwischen der ersten und der zweiten Elektrode bilden kann. Das Verhältnis der lateralen Ausdehnung der stromhemmenden Bereiche zu der lateralen Ausdehnung der freien Bereiche reduziert einerseits den erforderlichen Programmierstrom – und damit den erforderlichen Energieaufwand, stellt jedoch gleichzeitig ein zuverlässiges Programmieren der programmierbaren Widerstandsschicht durch Bildung von leitenden Filamente sicher.According to one another embodiment of the present invention are between two adjacent Stromhemmenden Arranged areas free areas whose lateral extent in a range of 2 to 20 nm. This ensures that at least one conductive filament by a corresponding overlap of free areas between the first and second electrodes can form. The relationship the lateral extent of the current-inhibiting regions to the lateral Expansion of the free areas on the one hand reduces the required Programming current - and Thus, the energy required, but at the same time a reliable one Programming the programmable resistive layer by formation of conductive filaments safely.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung liegt die Schichtdicke der unteren und/oder der oberen Maske in einem Bereich von 1 bis 10 nm. Eine Maske mit einer Dicke in oben genanntem Bereich hat sich als ausreichend erwiesen, um die Bildung von leitenden Filamenten teilweise zu unterdrücken und trägt dabei gleichzeitig in vorteilhafter Weise nicht wesentlich zur Vergrößerung der einzelnen resistiven Speicherzelle bei.According to one another embodiment the present invention, the layer thickness of the lower and / or the upper mask in a range of 1 to 10 nm. A mask with a thickness in the above range has been found to be sufficient to partially suppress the formation of conductive filaments, and contributes at the same time advantageously not essential to increase the single resistive memory cell.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist die untere Maske innerhalb der programmierbaren Widerstandsschicht angeordnet und grenzt an die untere Elektrode an. Ferner kann die obere Maske innerhalb der oberen Elektrode angeordnet sein und kann an die programmierbare Widerstandsschicht angrenzen. Dies ermöglicht in vorteilhafter Weise eine einfache Herstellung der resistiven Speicherzelle, indem das jeweilige Material – das Material der programmierbaren Widerstandsschicht bzw. das Material der oberen Elektrode – einfach auf der jeweiligen Maske aufgetragen wird. Zu sätzliche Schichten und Materialien sind somit nicht nötig und die räumliche Ausdehnung der einzelnen resistiven Speicherzelle kann möglichst klein ausfallen.According to one another embodiment According to the present invention, the lower mask is within the programmable one Resistor layer disposed and adjacent to the lower electrode at. Further, the upper mask may be disposed within the upper electrode and may be adjacent to the programmable resistive layer. This allows in Advantageously, a simple production of the resistive memory cell, by the respective material - the Material of the programmable resistance layer or the material the upper electrode - easy is applied on the respective mask. Additional layers and materials are not necessary and the spatial Expansion of the individual resistive memory cell can be as possible small fail.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält die programmierbare Widerstandsschicht ein Übergangsmetalloxid. Die programmierbare Widerstandsschicht kann dabei auch ein weiteres Übergangsmetalloxid enthalten, somit eine Mischung aus zwei verschiedenen Übergangsmetalloxiden aufweisen. Dabei kann wenigstens eines der Übergangsmetalle Niob, Titan, Nickel, Chrom, Cobalt, Mangan, Vanadium, Tantal, Hafnium oder Eisen eines der Übergangsmetalloxide bilden. Ferner kann die programmierbare Widerstandsschicht wenigstens eines der Metalle Strontium, Blei, Praseodym oder Calcium enthalten.According to one another embodiment of the present invention the programmable resistance layer is a transition metal oxide. The programmable Resistance layer may also contain another transition metal oxide, thus have a mixture of two different transition metal oxides. In this case, at least one of the transition metals Niobium, titanium, nickel, chromium, cobalt, manganese, vanadium, tantalum, hafnium or Iron one of the transition metal oxides form. Furthermore, the programmable resistance layer may be at least one of the metals strontium, lead, praseodymium or calcium.

Die oben genannten Materialien weisen vorteilhafte Eigenschaften im Sinne einer programmierbaren Widerstandsschicht auf, da sie wohldefiniert abgeschieden werden können und eine zuverlässige programmierbare resistive Speicherzelle bilden können. Ferner kann durch die Mischung wenigstens zweier Übergangsmetalloxide und/oder durch Zusatz weiterer Metalle der initiale Widerstand, der Widerstand in einem niederohmigen Zustand, der Widerstand in einem hochohmigen Zustand, oder ein temperaturabhängiger Widerstand der programmierbaren Widerstandsschicht festgelegt und stabil eingestellt werden. Somit kann in vorteilhafter Weise eine weitere Optimierung hinsichtlich der nötigen Spannungen und Ströme der programmierbaren Widerstandsschicht erfolgen.The The above materials have advantageous properties Meaning of a programmable resistive layer, as they deposited well-defined can be and a reliable programmable can form a resistive memory cell. Furthermore, by the mixture of at least two transition metal oxides and / or by the addition of other metals the initial resistance, the resistor in a low-impedance state, the resistor in a high-impedance state, or a temperature-dependent resistor set the programmable resistance layer and set stable become. Thus, advantageously, a further optimization with regard to the necessary Voltages and currents the programmable resistance layer done.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist die programmierbare Widerstandsschicht von einer Isolierschicht umgeben. Somit können einzelne resistive Spei cherzellen auch dicht nebeneinander angeordnet sein, ohne dass eine Wechselwirkung benachbarter Speicherzellen die Zuverlässigkeit der Speicherung von logischen Zuständen verringert.According to one another embodiment The present invention is the programmable resistance layer surrounded by an insulating layer. Thus, individual resistive memory cells can also be placed close to each other without any interaction neighboring memory cells the reliability of the storage of logical states reduced.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung enthält bzw. enthalten die untere und/oder die obere Elektrode wenigstens eines der Metalle Wolfram, Platin, Titan oder Palladium. Diese Metalle lassen sich sowohl vermittels etablierter und reproduzierbarer Herstellungsmethoden abscheiden und strukturieren und werden ferner durch die lokale Aufheizung der programmierbaren Widerstandsschicht zur Bildung von leitenden Filamenten nicht wesentlich verändert bzw. beeinflusst.According to one another embodiment of the present invention or contain the lower and / or the upper electrode at least one of the metals tungsten, platinum, titanium or palladium. These metals can be achieved both by means of established and reproducible production methods Separate and structure and are further by the local Heating the programmable resistor layer to form conductive filaments are not significantly changed or influenced.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist zwischen der unteren Elektrode und der unteren Maske ein Kontakt angeordnet, wobei der Kontakt von einer isolierenden Kontaktformschicht umgeben ist und wobei der Kontakt eine Kontaktfläche zu der programmierbaren Widerstandsschicht gegenüber der Fläche der ersten Elektrode verringert. Der Kontakt kann ferner nach unten verjüngend ausgeführt sein. Somit kann während der Herstellung die Größe des Kontakts durch definiertes Zurücksetzen – beispielsweise durch Polieren – eingestellt und verringert werden. Der Kontakt verringert die effektive Fläche gegenüber der Elektrode und trägt damit weiter zur Reduzierung der Bildung von unerwünschten weiteren Filamenten bei, während die Ausbildung wenigstens eines leitenden Filaments zur Speicherung eines resistiven Zustandes weiterhin gewährleistet bleibt.According to one another embodiment of the present invention is between the lower electrode and the lower mask is arranged a contact, wherein the contact of an insulating contact molding layer is surrounded and wherein the Contact a contact surface reduced to the programmable resistance layer with respect to the surface of the first electrode. The contact may also be designed to be tapered downwards. Thus, during the size of the contact by defined reset - for example by polishing - adjusted and be reduced. The contact reduces the effective area opposite the electrode and carries thus further reducing the formation of unwanted at further filaments while the formation of at least one conductive filament for storage a resistive state remains ensured.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst das Ausbilden der unteren Elektrode die Schrit te: Ätzen eines Grabens in einem Substrat, Auffüllen des Grabens mit einem leitenden Material und Polieren des leitenden Materials. Ist das Substrat isolierend, so können mehrere erste Elektroden oder auch Leitungsbahnen zur Kontaktierung mehrerer Kontakte nebeneinander strukturiert werden, wobei diese voneinander elektrisch isoliert sind.According to another embodiment of the present invention, forming the lower electrode comprises the steps of: etching a trench in a substrate, filling the trench with a trench conductive material and polishing the conductive material. If the substrate is insulating, then a plurality of first electrodes or also conductor paths for contacting a plurality of contacts can be structured next to one another, wherein these are electrically insulated from one another.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann das Ausbilden der unteren Elektrode ferner folgende Schritte umfassen: Ausbilden einer Kontaktformschicht, Ausbilden eines Grabens in der Kontaktformschicht, Ausfüllen des Grabens in der Kontaktformschicht mit einem leitenden Material, und Polieren der Kontaktformschicht und des leitenden Materials in dem Graben. Der Graben kann dabei nach unten verjüngend in der Kontaktformschicht ausgebildet sein. Das Polieren des leitenden Materials in dem Graben und der Kontaktformschicht kann somit zur Verkleinerung einer oberen Fläche des Kontakts erfolgen. Die effektive Kontaktfläche kann somit nicht nur eingestellt werden und durch einen separaten Schritt eines Polierens verändert werden, sondern kann auch sublithografisch erfolgen, d. h. die Kontaktfläche kann gegenüber eventuell bestehender lithografischer Beschränkungen weiter verkleinert werden.According to one another embodiment According to the present invention, the formation of the lower electrode further comprising the steps of: forming a contact molding layer; Forming a trench in the contact forming layer, filling in the trench in the contact forming layer with a conductive material, and polishing the contact forming layer and the conductive material in the trench. The trench can taper downwards in the contact forming layer be educated. The polishing of the conductive material in the trench and the contact forming layer can thus be used to reduce an upper area of the contact. The effective contact surface can thus not only be adjusted be changed and by a separate step of polishing, but can also be done sublithographically, d. H. the contact surface can across from possibly existing lithographic restrictions further reduced become.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erfolgt das Ausbilden der Nanopartikel selbstorganisiert. Dabei kann das selbstorganisierte Ausbilden der Nanopartikel vermittels eines Block-Copolymers erfolgen. Selbstorganisierte Verfahren liefern in vorteilhafter Weise im Wesentlichen regelmäßige Anordnungen von Partikeln mit im Wesentlichen gleichen Dimensionen, und dies auch aus vorteilhaften isolierenden Materialien oder Metalloxidmaterialien. Die Maske muss durch das selbstorganisierte Ausbilden von Na nopartikeln nicht strukturiert werden, sondern es genügt lediglich ein Ausbildungsschritt. Ferner können vermittels Block-Copolymeren viele Materialien in Form von Nanopartikeln regelmäßig und zuverlässig ausgebildet werden.According to one another embodiment According to the present invention, the nanoparticles are formed self-organized. The self-organized formation of the Nanoparticles take place by means of a block copolymer. Self-organized procedures advantageously provide substantially regular arrangements of particles of essentially the same dimensions, and this also from advantageous insulating materials or metal oxide materials. The mask must nopartikeln by the self-organized formation of Na are not structured, but it is sufficient only a training step. Furthermore, can using block copolymers many materials in the form of nanoparticles regularly and reliable be formed.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erfolgt das Ausbilden der programmierbaren Widerstandsschicht durch ein reaktives Sputtern. Dabei können wenigstens zwei Übergangsmetalle in einer sauerstoffhaltigen Prozessatmosphäre zerstäubt werden, und der Sauerstoffpartialdruck der sauerstoffhaltigen Prozessatmosphäre kann dabei wenigstens gesättigt sein. So oxidieren die zerstäubten Übergangsmetalle in ihrem jeweils höchsten Oxidationsgrad. Damit ist ein stöchiometrisch ausgeglichenes Ausbilden der beiden Übergangsmetalloxide gewährleistet, und lokale Sauerstoff- und Oxidationsdefizite treten nicht auf. Damit ist die ausgebildete programmierbare Widerstandsschicht sowohl hinsichtlich ihres initialen Widerstandes als auch hinsichtlich ihres temperaturabhängigen Widerstandes einstellbar und durch eine gesättigte Oxidation stabil. Aufwändige Diffusionsschutzbarrieren und andere Verkapselungen können somit entfallen. Die Prozessatmosphäre kann ferner u. A. zum Abtransport von Prozessprodukten ein inertes Gas, z. B. Argon, enthalten.According to one another embodiment In accordance with the present invention, the formation of the programmable Resistive layer by reactive sputtering. At least two transition metals be atomized in an oxygen-containing process atmosphere, and the oxygen partial pressure The oxygen-containing process atmosphere can be at least saturated. This is how the atomized transition metals oxidize in their highest Degree of oxidation. This is a stoichiometric ensures balanced formation of the two transition metal oxides, and local oxygen and oxidation deficiencies do not occur. Thus, the formed programmable resistive layer is both in terms of their initial resistance as well as in terms of their temperature-dependent resistance adjustable and by a saturated oxidation stable. elaborate Diffusion protection barriers and other encapsulations can thus omitted. The process atmosphere can also u. A. for the removal of process products an inert Gas, e.g. As argon included.

Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erfolgt das Polieren durch einen chemisch-mechanischen Vorgang. Chemisch-mechanische Poliervorgänge (CMP) sind bereits etablierter Teil reproduzierbarer Herstellungsprozesse und weisen einen konstanten und gut beherrschbaren Materialabtrag auf und können ferner auch zu wohl definierten Zeitpunkten gestoppt werden und ermöglichen damit auch wohl definierte Schichtdicken.According to one another embodiment In the present invention, the polishing is carried out by a chemical-mechanical Process. Chemical-mechanical polishing processes (CMP) are already established Part of reproducible manufacturing processes and have a constant and well manageable material removal and can also be well defined Time points are stopped and thus also allow well-defined layer thicknesses.

Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:preferred embodiments The present invention will now be described with reference to the accompanying drawings explained in more detail. It demonstrate:

1A bis 1C schematisch herkömmliche programmierbare resistive Speicherzellen; 1A to 1C schematically conventional programmable resistive memory cells;

2A bis 2F schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer ersten Ausführungsform der vorliegenden Erfindung; 2A to 2F schematically a programmable resistive memory cell at various stages during manufacture according to a first embodiment of the present invention;

3A bis 3I schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; 3A to 3I schematically a programmable resistive memory cell at various stages during manufacture according to a second embodiment of the present invention;

4A bis 4H schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und 4A to 4H schematically a programmable resistive memory cell in various stages during manufacture according to a third embodiment of the present invention; and

5A und 5B schematisch eine programmierbare resisitive Speicherzelle als Teil einer integrierten Schaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. 5A and 5B schematically a programmable resistive memory cell as part of an integrated circuit according to a fourth embodiment of the present invention.

1A zeigt schematisch eine programmierbare resistive Speicherzelle mit einer unteren Elektrode 10, einer programmierbaren Widerstandsschicht 11 und einer oberen Elektrode 12. Durch Anlegen elektrischer Signale an die untere Elektrode 10 und obere Elektrode 12 kann ein Strom durch die programmierbare Widerstandsschicht 11 fließen, der die programmierbare Widerstandsschicht 11 lokal aufheizt, wodurch sich der elektrische Widerstand lokal ändern kann. Eine endliche lokale Stromdichte in der programmierbaren Widerstandsschicht 11 führt zu einer lokalen Aufheizung und somit insgesamt zu dem Ausbilden eines leitenden Bereiches 18, wie in 1B gezeigt. Dabei umfasst der leitende Bereich 18 oft mehrere breite Filamente 181, 182, 183 und 184. 1A schematically shows a programmable resistive memory cell with a lower electrode 10 , a programmable resistor layer 11 and an upper electrode 12 , By applying electrical signals to the lower electrode 10 and upper electrode 12 can be a current through the programmable resistor layer 11 flow, which is the programmable resistance layer 11 locally heats up, which can change the electrical resistance locally. A finite local current density in the programmable resistive layer 11 leads to a local heating and thus overall to the formation of a conductive region 18 , as in 1B shown. This includes the senior area 18 often several broad filaments 181 . 182 . 183 and 184 ,

Sobald eines der Filamente einen Kurzschluss zwischen der unteren Elektrode 10 und der oberen Elektrode 12 bildet, wie hier gezeigt das breite Filament 183, nimmt die programmierbare resistive Speicherzelle einen niederohmigen Zustand ein, und alle übrigen Filamente 181, 182 und 184 dehnen sich nicht weiter aus. Bis zu der Bildung des durchgängigen breiten Filaments 183 wurde jedoch der gesamte leitende Bereich 18 der programmierbaren Widerstandsschicht 11 lokal aufgeheizt und in seiner ursprünglichen Leitfähigkeit verändert. So sind beispielsweise die Filamente 181, 182 und 184 ohne Bedeutung, da sie keinen wesentlichen Beitrag zur Leitfähigkeit leisten und der Energieaufwand zu deren Bildung ist zur Definition eines niederohmigen Zustandes der programmierbaren resistiven Speicherzelle nicht notwendig.Once one of the filaments shorted between the bottom electrode 10 and the upper electrode 12 forms, as shown here the broad filament 183 , the programmable resistive memory cell assumes a low-resistance state, and all other filaments 181 . 182 and 184 do not continue to stretch. Until the formation of the continuous broad filament 183 however, became the entire senior area 18 the programmable resistance layer 11 locally heated and changed in its original conductivity. For example, the filaments 181 . 182 and 184 irrelevant, since they make no significant contribution to the conductivity and the energy required for their formation is not necessary for the definition of a low-resistance state of the programmable resistive memory cell.

Um die Anzahl der weiteren Filamente und auch deren Ausdehnung zu verringern, kann eine Maske 13 zwischen der unteren Elektrode 10 und der programmierbaren Widerstandsschicht 11 vorgesehen sein, wie in 1C schematisch dargestellt. Die Maske 13 schränkt die effektive Fläche der unteren Elektrode 10 zur programmierbaren Widerstandsschicht 11 wesentlich ein, und es bilden sich schmale Filamente 191, 192 und 193. Die Maske 13 reduziert die effektive Fläche der unteren Elektrode 10 auf die Öffnungen 14. Damit ist es den Filamenten nur noch möglich, sich bei Öffnungen 14 der Maske 13 zu bilden. Diese Reduktion der effektiven Kontaktfläche hat zur Folge, dass sich einerseits weniger Filamente ausbilden und andererseits auch die räumliche Ausdehnung eines einzelnen Filaments wesentlich reduziert wird, wie durch einen Vergleich des schmalen Filaments 192 mit dem breiten Filament 183 aus 1B deutlich wird.To reduce the number of further filaments and their extent, a mask can 13 between the lower electrode 10 and the programmable resistor layer 11 be provided as in 1C shown schematically. The mask 13 limits the effective area of the lower electrode 10 to the programmable resistance layer 11 essential, and it form narrow filaments 191 . 192 and 193 , The mask 13 reduces the effective area of the lower electrode 10 on the openings 14 , This makes it possible for the filaments only at openings 14 the mask 13 to build. As a result of this reduction in the effective contact area, fewer filaments are formed on the one hand, and the spatial extent of a single filament is significantly reduced on the other hand, as compared to a narrow filament 192 with the broad filament 183 out 1B becomes clear.

Die 2A bis 2F zeigen schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Zunächst wird, wie in 2A gezeigt, eine erste untere Elektrode 20 bereitgestellt. Dies kann auf einem Substrat, z. B. auf einem Silizium-Substrat oder auf anderen bereits strukturierten Elementen – wie in der Halbleiterfertigung üblich – erfolgen. Die erste untere Elektrode 20 wird dabei in vorteilhafter Weise aus einem erst bei hohen Temperaturen schmelzenden Element, z. B. Wolfram, Platin, Titan oder Palladium, vermittels konventionellem Sputter-Verfahren oder jedem beliebigen anderen Abscheideverfahren, z. B. Aufdampfen, Chemical Vapor Deposition (CVD) oder Physical Layer Deposition (PLD), bereitgestellt.The 2A to 2F schematically show a programmable resistive memory cell at various stages during manufacture according to a first embodiment of the present invention. First, as in 2A shown a first lower electrode 20 provided. This can be done on a substrate, e.g. B. on a silicon substrate or other already structured elements - as usual in semiconductor manufacturing - done. The first lower electrode 20 is in an advantageous manner from a melting only at high temperatures element, eg. Tungsten, platinum, titanium or palladium, by conventional sputtering or any other deposition method, e.g. As vapor deposition, chemical vapor deposition (CVD) or Physical Layer Deposition (PLD) provided.

Auf die erste untere Elektrode 20 wird, wie in 2B gezeigt, eine erste untere Maske 21 ausgebildet. Dabei weist die erste untere Maske 21 stromhemmende Bereiche auf, die durch Öffnungen 210 voneinander getrennt sind. Die stromhemmenden Bereiche weisen dabei in vorteilhafter Weise eine laterale Ausdehnung in einem Bereich von 2 bis 20 nm auf. Die Öffnungen 210 zwischen den stromhemmenden Bereichen weisen dabei eine laterale Ausdehnung in einem Bereich von 2 bis 20 nm auf. Die Schichtdicke der ersten unteren Maske 21 kann ferner in einem Bereich von 1 bis 10 nm liegen. Die stromhemmenden Bereiche der ersten unteren Maske 21 sind ferner in vorteilhafter Weise aus einem Isolator, vorzugsweise einem Metalloxid wie beispielsweise Zinkoxid. Die erste untere Maske 21 kann dabei durch herkömmliche Lithografie- und Abscheidungsverfahren strukturiert werden. Vorzugsweise wird die erste untere Maske 21 in Form von durch einen selbstorganisierten Prozess ausgebildete Nanopartikel gebildet. Ein oder mehrere Nanopartikel stellen dabei die stromhemmenden Bereiche der ersten unteren Maske 21 dar, während die Bereiche zwischen den Nanopartikeln die Öffnungen 210 darstellen.On the first lower electrode 20 will, as in 2 B shown, a first lower mask 21 educated. In this case, the first lower mask 21 current-inhibiting areas through, through openings 210 are separated from each other. The current-inhibiting regions advantageously have a lateral extent in a range of 2 to 20 nm. The openings 210 between the current-inhibiting regions have a lateral extent in a range of 2 to 20 nm. The layer thickness of the first lower mask 21 Further, it may be in a range of 1 to 10 nm. The current-inhibiting areas of the first lower mask 21 are also advantageously made of an insulator, preferably a metal oxide such as zinc oxide. The first lower mask 21 can be structured by conventional lithography and deposition methods. Preferably, the first lower mask 21 in the form of formed by a self-organized process nanoparticles. One or more nanoparticles thereby provide the current-inhibiting regions of the first lower mask 21 while the areas between the nanoparticles are the openings 210 represent.

Dies kann in vorteilhafter Weise durch die Verwendung von so genannten Diblock-Copolymeren erfolgen. Diese Diblock-Copolymere enthalten vorzugsweise Polynorborene und Polynorborendicarboxylsäure. Zur Herstellung der ersten unteren Maske 21 werden die Copolymere zunächst synthetisiert und nach einer Trocknung wieder in Lösung gebracht, in die dann die entsprechende stöchiometrische Menge einer Metallverbindung, beispielsweise Zinkchlorid zur Bildung von Zinkoxidnanopartikeln, in Lösung in Tetrahydrofuran (THF) eingebracht wird. Dem obigen Beispiel folgend, verbinden sich dann die Zn2 +-Kationen in der Lösung mit den Carboxylgruppen des zweiten Copolymers im Block. Diese Lösung wird dann auf die erste untere Elektrode 20 gebracht, und die erste untere Maske 21 wächst in einem selbstorganisierten Prozess, beispielsweise in Form einer hexagonalen Anordnung von Zinkoxid-Nanopartikeln, auf. Die Lösung kann dabei mittels Schleudern aufgebracht werden oder durch ein Eintauchen auf die Elektrode 20 gebracht werden. Die Metallverbindung kann daraufhin vermittels Natronhydroxid (NaOH) in ein Metalloxid umgewandelt werden und das Copolymer mittels Plasma-Etching entfernt werden.This can be done advantageously by the use of so-called diblock copolymers. These diblock copolymers preferably contain polynorbornene and polynorbornene dicarboxylic acid. To make the first lower mask 21 The copolymers are first synthesized and brought back into solution after drying, in which then the corresponding stoichiometric amount of a metal compound, for example zinc chloride to form Zinkoxidnanopartikeln, is introduced in solution in tetrahydrofuran (THF). Following the above example, then combine the Zn 2 + cations in the solution with the carboxyl groups of the second copolymer in the block. This solution is then applied to the first lower electrode 20 brought, and the first lower mask 21 grows in a self-organized process, for example in the form of a hexagonal arrangement of zinc oxide nanoparticles. The solution can be applied by spin or by immersion on the electrode 20 to be brought. The metal compound can then be converted to a metal oxide by means of sodium hydroxide (NaOH) and the copolymer removed by plasma etching.

Es verbleibt auf der ersten unteren Elektrode 20 die Nanopartikel umfassende erste untere Maske 21. Durch entsprechende Wahl der Prozessparameter kann die laterale Größe von Nanopartikeln und der freien Bereiche dazwischen zwischen 1 und 20 nm variiert werden. Die erste untere Maske 21 reduziert somit die effektive Kontaktfläche zwischen der ersten unteren Elektrode 20 und der ersten programmierbaren Widerstandsschicht 22, die, wie in 2C gezeigt, auf der ersten unteren Elektrode 20 und der ersten unteren Maske 21 ausgebildet wird.It remains on the first lower electrode 20 the nanoparticles comprising the first lower mask 21 , By appropriate choice of the process parameters, the lateral size of nanoparticles and the free areas between them can be varied between 1 and 20 nm. The first lower mask 21 thus reduces the effective contact area between the first lower electrode 20 and the first program mierbaren resistance layer 22 that, as in 2C shown on the first lower electrode 20 and the first lower mask 21 is trained.

Die erste programmierbare Widerstandsschicht 22 wird dabei durch übliche Abscheidungsverfahren, wie beispielsweise einem reaktiven Sputtern, ausgebildet. Dabei werden ein oder mehrere Übergangsmetalle, beispielsweise Niob, Titan, Nickel, Zirkon, Chrom, Kobalt, Mangan, Vanadium, Tantal, Hafnium oder Eisen, in einer Prozessatmosphäre zerstäubt, wobei die Prozessatmosphäre Sauerstoff enthält. Vorzugsweise ist der Sauerstoffpartialdruck der Sauerstoff enthaltenden Prozessatmosphäre gesättigt, sodass die zerstäubten Übergangsmetalle in ihrem jeweils höchsten Oxidationsgrad oxidieren, und somit jeweils ein stabiles gesättigtes Oxid bilden. Als programmierbare Widerstandsschicht können auch Sulfide, wie beispielsweise CdS oder CdCrS zum Einsatz kommen. Der Anteil eines einzelnen Übergangsmetalloxids an der Widerstandsschicht 22 wird durch die entsprechende Zerstäubungsrate und den dadurch bestimmten Gehalt des zerstäubten Übergangsmetalls in der Prozessatmosphäre bestimmt. Die erste programmierbare Widerstandsschicht 22 enthält damit wenigstens ein Übergangsmetalloxid, vorzugsweise eine Mischung aus wenigstens zwei Übergangsmetalloxiden, in dem bzw. in der durch elektrische Signale ein leitendes Filament ausgebildet werden kann. Die Abscheidung des Mischoxidmaterials kann dabei durch reaktives Co-Sputtern, Chemical Vapor Deposition (CVD) oder Atomic Layer Deposition (ALD), erfolgen. Die Prozessatmosphäre während des Sputterns der ersten unteren Elektrode 20 kann ferner Argon oder ein andres übliches inertes Prozessgas, wie z. B. Helium, Neon, oder Stickstoff, umfassen. Die erste programmierbare Widerstandsschicht 22 kann ferner die freien Bereiche 210 der ersten unteren Maske 21 ausfüllen, und an an die erste untere Elektrode 20 angrenzen. Auf die erste programmierbare Widerstandsschicht 22 wird eine erste obere Maske 23 mit freien Bereichen 230 zwischen stromhemmenden Bereiche ausgebildet.The first programmable resistance layer 22 is formed by conventional deposition methods, such as reactive sputtering. In this case, one or more transition metals, for example niobium, titanium, nickel, zirconium, chromium, cobalt, manganese, vanadium, tantalum, hafnium or iron, are atomized in a process atmosphere, the process atmosphere containing oxygen. Preferably, the oxygen partial pressure of the oxygen-containing process atmosphere is saturated, so that the atomized transition metals oxidize in their highest degree of oxidation, and thus each form a stable saturated oxide. As a programmable resistance layer and sulfides, such as CdS or CdCrS can be used. The proportion of a single transition metal oxide on the resistive layer 22 is determined by the corresponding sputtering rate and the content of the sputtered transition metal in the process atmosphere determined thereby. The first programmable resistance layer 22 thus contains at least one transition metal oxide, preferably a mixture of at least two transition metal oxides, in which or in which a conductive filament can be formed by electrical signals. The deposition of the mixed oxide material can be carried out by reactive co-sputtering, chemical vapor deposition (CVD) or atomic layer deposition (ALD). The process atmosphere during sputtering of the first lower electrode 20 may also argon or another usual inert process gas, such as. Helium, neon, or nitrogen. The first programmable resistance layer 22 may also be the free areas 210 the first lower mask 21 fill in, and on to the first lower electrode 20 adjoin. On the first programmable resistance layer 22 becomes a first upper mask 23 with free areas 230 formed between current-inhibiting areas.

Auf die erste obere Maske 23 wird eine erste obere Elektrode 24 aufgebracht. Die erste obere Maske 23 und die erste obere Elektrode 24 können dabei analog durch Herstellungsverfahren bzw. mit Materialien, wie in Bezug auf die erste untere Maske 21 bzw. die erste untere Elektrode 20 beschrieben, ausgebildet werden. Die erste obere Elektrode 24 füllt dabei die freien Bereiche 230 der ersten oberen Maske 23 aus, und grenzt damit an die erste programmierbare Widerstandsschicht 22 an. Dies ist in 2D und 2E gezeigt.On the first upper mask 23 becomes a first upper electrode 24 applied. The first upper mask 23 and the first upper electrode 24 can thereby analogously by manufacturing processes or materials, as with respect to the first lower mask 21 or the first lower electrode 20 described, trained. The first upper electrode 24 fills the free areas 230 the first upper mask 23 off, bordering on the first programmable resistive layer 22 at. This is in 2D and 2E shown.

Durch das Anlegen von elektrischen Signalen zwischen der ersten unteren Elektrode 20 und der ersten oberen Elektrode 24 kann sich in der ersten programmierbaren Widerstandsschicht 22 ein leitender Bereich 25 ausbilden, wie in 2F gezeigt. Der leitende Bereich 25 besteht dabei aus mindestens einem durchgängigen Filament 251 und weiteren, gegebenenfalls nur teilweise ausgebildeten Filamenten 252. Die erste untere Maske 21 und die erste obere Maske 23 können dabei in vorteilhafter Weise derart gegeneinander ausgerichtet sein, dass sich die effektive Kontaktfläche, gebildet durch die offenen Bereiche 210 der ersten unteren Maske 21 und der freien Bereiche 230 der ersten oberen Maske 23, minimiert wird. Damit ist der Bereich, in dem sich der leitende Bereich 25 in der ersten programmierbaren Widerstandsschicht 22 ausbilden kann, reduziert. Es entstehen daher wenige nur teilweise ausgebildete Filamente 252, und auch die räumliche Ausdehnung von durchgängigen Bereichen, wie beispielsweise dem ersten durchgängigen Filament 251, wird minimiert. Damit ist insgesamt das Volumen, das zur Programmierung der programmierbaren Widerstandsschicht in seiner Leitfähigkeit verändert werden muss, reduziert. Der Bereich, der zur Änderung der elektrischen Leitfähigkeit aufgeheizt werden muss, wird dadurch minimiert, und damit ist auch der erforderliche Programmierstrom in vorteilhafter Weise wesentlich reduziert. Insbesondere wird auch durch eine verringerte Querschnittsausdehnung eines durchgängigen Filaments ein wesentlich geringerer Löschstrom, bzw. RESET-Strom, benötigt, um die programmierbare resistive Speicherzelle wieder in einen hochohmigen Zustand zu überführen. Damit erfordert die erfindungsgemäße programmierbare resistive Speicherzelle wesentlich niedrigere Programmierströme und kann daher mit einer verringerten Leistungsaufnahme betrieben werden. Dies ist insbesondere von Interesse bei mobilen Anwendungen und reduziert darüber hinaus auch die entstehende Abwärme der Bauteile wesentlich.By applying electrical signals between the first lower electrode 20 and the first upper electrode 24 may be in the first programmable resistance layer 22 a senior area 25 train as in 2F shown. The leading area 25 consists of at least one continuous filament 251 and further, possibly only partially formed filaments 252 , The first lower mask 21 and the first upper mask 23 can be aligned in such an advantageous manner against each other that the effective contact surface, formed by the open areas 210 the first lower mask 21 and the free areas 230 the first upper mask 23 , is minimized. This is the area in which the leading area 25 in the first programmable resistance layer 22 can train, reduced. There are therefore only a few partially formed filaments 252 , and also the spatial extent of continuous areas, such as the first continuous filament 251 , is minimized. Overall, the volume that has to be changed in order to program the programmable resistance layer is thus reduced. The area that has to be heated to change the electrical conductivity is thereby minimized, and thus also the required programming current is advantageously substantially reduced. In particular, a reduced cross-sectional dimension of a continuous filament also requires a significantly lower erase current, or RESET current, in order to restore the programmable resistive memory cell to a high-impedance state. Thus, the inventive programmable resistive memory cell requires much lower programming currents and can therefore be operated with a reduced power consumption. This is of particular interest in mobile applications and also significantly reduces the resulting waste heat of the components.

Die 3A bis 3I zeigen schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung. Zunächst wird, wie in 3A gezeigt, ein Substrat 30, z. B. ein Silizium-Substrat oder andere wie in der Halbleiterfertigung üblich bereits strukturierte Elemente, bereitgestellt. In dem Substrat 30, wie in 3B gezeigt, wird ein Graben 300 ausgebildet. Dies kann durch gerichtete oder ungerichtete Ätzverfahren, auch in Verbindung mit Ätzmasken, erfolgen. Der Graben 300 in dem Substrat 30 dient als Form für eine zweite untere Elektrode 31, wie in 3C gezeigt. Zur Bildung der zweiten unteren Elektrode 31 wird der Graben 300 zunächst mit einem leitenden Material aufgefüllt, woraufhin das leitende Material und gegebenenfalls auch das Substrat 30 poliert werden, um eine planare Oberfläche für die weiteren Herstellungsschritte bereitzustellen. Das Polieren kann dabei durch einen chemisch-mechanischen Poliervorgang (CMP) erfolgen.The 3A to 3I schematically show a programmable resistive memory cell at various stages during manufacture. First, as in 3A shown a substrate 30 , z. As a silicon substrate or other as usual in semiconductor manufacturing already structured elements provided. In the substrate 30 , as in 3B shown is a ditch 300 educated. This can be done by directional or non-directional etching, also in conjunction with etching masks. The ditch 300 in the substrate 30 serves as a mold for a second lower electrode 31 , as in 3C shown. To form the second lower electrode 31 becomes the ditch 300 initially filled with a conductive material, whereupon the conductive material and optionally also the substrate 30 polished to provide a planar surface for the further manufacturing steps. The polishing can be done by a chemical-mechanical polishing (CMP).

Wie in 3D gezeigt, wird auf das Substrat 30 eine untere Isolierschicht 32 aufgebracht. In dieser unteren Isolierschicht 32 wird ein Graben 320 zur Öffnung der zweiten unteren Elektrode 31 ausgebildet, wie in 3E gezeigt. Auf die zweite untere Elektrode 31 wird eine zweite untere Maske 33 ausgebildet, woraufhin der Graben 320 und die freien Bereiche der zweiten unteren Maske 33 mit einer zweiten programmierbaren Widerstandsschicht 34 ausgefüllt werden, wie in 3F gezeigt. Gegebenenfalls kann zum Bereitstellen einer planaren Oberfläche wieder ein Poliervorgang erfolgen.As in 3D shown is on the substrate 30 a lower insulating layer 32 applied. In this lower insulating layer 32 becomes a ditch 320 for opening the second lower electrode 31 trained as in 3E shown. On the second lower electrode 31 becomes a second lower mask 33 trained, whereupon the trench 320 and the free areas of the second lower mask 33 with a second programmable resistance layer 34 be filled in, as in 3F shown. Optionally, a polishing operation may be performed to provide a planar surface.

Auf die zweite programmierbare Widerstandsschicht 34 wird eine zweite obere Maske 35 und eine zweite obere Elektrode 36 aufgebracht, wie in 3G gezeigt. Wie in 3H gezeigt, kann zur Passivierung und zum Schutz die programmierbare resistive Speicherzelle abschließend mit einer oberen Isolierschicht 37 versehen werden, woraufhin weitere Prozessschritte, beispielsweise eine Kontaktierung, erfolgen können.On the second programmable resistance layer 34 becomes a second upper mask 35 and a second upper electrode 36 applied, as in 3G shown. As in 3H For passivation and protection, the programmable resistive memory cell may be terminated with an upper insulating layer 37 be provided, whereupon further process steps, such as a contact can occur.

Durch Anlegen von elektrischen Signalen an der zweiten unteren Elektrode 31 und an der zweiten oberen Elektrode 36 kann wieder ein leitendes Filament 38 in der zweiten programmierbaren Widerstandsschicht 34 gebildet werden, wie in 3I gezeigt, bzw. zurückgebildet werden, wie in 3H gezeigt. Das erfindungsgemäße Vorsehen der zweiten unteren Maske 33 und der zweiten oberen Maske 35 reduziert die effektive Kon taktfläche der zweiten unteren Elektrode 31 zu der zweiten programmierbaren Widerstandsschicht 34 und von der zweiten oberen Elektrode 36 zu der zweiten programmierbaren Widerstandsschicht 34. Dadurch ist die Bildung von für die Programmierung der Speicherzelle nicht wesentlichen Filamenten in der zweiten programmierbaren Widerstandsschicht 34 gehemmt, und es wird in effektiver Weise der Programmierstrom zur Bildung bzw. Rückbildung eines einzelnen, in vorteilhafter Weise auch dünnen, durchgängigen Filaments 38 verwendet.By applying electrical signals to the second lower electrode 31 and at the second upper electrode 36 can be a conductive filament again 38 in the second programmable resistance layer 34 be formed as in 3I shown or regressed, as in 3H shown. The inventive provision of the second lower mask 33 and the second upper mask 35 reduces the effective contact area of the second lower electrode 31 to the second programmable resistance layer 34 and from the second upper electrode 36 to the second programmable resistance layer 34 , As a result, the formation of filaments which are not essential for the programming of the memory cell is formed in the second programmable resistance layer 34 inhibited, and it is effectively the programming current for the formation or recovery of a single, advantageously thin, continuous filament 38 used.

Hinsichtlich der Herstellung und der Materialien der Masken 33, 35, der Elektroden 31, 36 und der Widerstandsschicht 34 kommen die in Verbindung mit den 2A bis 2F beschriebenen Methoden bzw. Materialien zum Einsatz.Regarding the production and the materials of the masks 33 . 35 , the electrodes 31 . 36 and the resistance layer 34 come in contact with the 2A to 2F described methods or materials are used.

Die 4A bis 4H zeigen schematisch eine programmierbare resistive Speicherzelle in verschiedenen Stadien während der Herstellung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Ausgehend von dem in 4A gezeigten Substrat 40 wird ein Graben 400 in dem Substrat 40 ausgebildet, wie in 4B gezeigt. Das Substrat 40 kann z. B. ein Silizium-Substrat oder andere bereits strukturierte Elementen – wie in der Halbleiterfertigung üblich – enthalten. Der Graben 400 in dem Substrat 40 dient zur Bildung einer dritten unteren Elektrode 41, wie in 4C gezeigt. Die Oberfläche der dritten unteren Elektrode 41 und des Substrats 40 können zur Bereitstellung einer planaren Oberfläche für die folgenden Prozessschritte poliert werden.The 4A to 4H schematically show a programmable resistive memory cell at various stages during manufacture according to a third embodiment of the present invention. Starting from the in 4A shown substrate 40 becomes a ditch 400 in the substrate 40 trained as in 4B shown. The substrate 40 can z. As a silicon substrate or other already structured elements - as usual in semiconductor manufacturing - included. The ditch 400 in the substrate 40 serves to form a third lower electrode 41 , as in 4C shown. The surface of the third lower electrode 41 and the substrate 40 can be polished to provide a planar surface for the following process steps.

Wie in 4D gezeigt, wird auf das Substrat 40 und die dritte untere Elektrode 41 eine Kontaktformschicht 420 und ein Kontakt 430 ausgebildet. Die Kontaktformschicht 420 kann dabei durch ein CVD-Verfahren beispielsweise aus SiO2 oder Si3N4 abgeschieden werden. In vorteilhafter Weise weist dabei der Kontakt 430 eine nach unten verjüngende Form auf. Ferner kann die Öffnung in der Kontaktformschicht 420 sublithografisch erfolgen, so dass eine Kontaktfläche von dem Kontakt 430 zur dritten unteren Elektrode 41 möglichst klein, im Wesentlichen jedoch klein gegenüber herkömmlichen Lithografieverfahren, ausgebildet werden kann. Ausgehend von der in 4D gezeigten Kontaktformschicht 420 und dem Kontakt 430 kann die Kontaktformschicht 420 und der Kontakt 430 poliert und damit in der Höhe reduziert werden. Durch die sich nach unten verjüngende Ausführung des Kontakts 430 wird eine Oberfläche des Kontakts 43 durch das Polieren reduziert, wie in 4E gezeigt. Ist die gewünschte Oberfläche des Kontakts 43 bzw. die gewünschte Höhe des Kontakts 43 und der Kontaktformschicht 42 erreicht, so wird eine mittlere Isolierschicht 45 mit einem Graben strukturiert. Auf dem Kontakt 43 wird eine dritte untere Maske 44 aufgebracht, und der Graben und die freien Bereiche der dritten unteren Maske 44 mit einer dritten programmierbaren Widerstandsschicht 46 ausgefüllt. Daraufhin kann wieder ein Polieren erfolgen.As in 4D shown is on the substrate 40 and the third lower electrode 41 a contact forming layer 420 and a contact 430 educated. The contact forming layer 420 can be deposited by a CVD method, for example, SiO 2 or Si 3 N 4 . Advantageously, in this case, the contact 430 a downwardly tapering shape. Furthermore, the opening in the contact forming layer 420 sublithographically, leaving a contact surface of the contact 430 to the third lower electrode 41 as small as possible, but essentially small compared to conventional lithography process, can be formed. Starting from the in 4D shown contact forming layer 420 and the contact 430 may be the contact molding layer 420 and the contact 430 polished and thus reduced in height. By the downwardly tapering execution of the contact 430 becomes a surface of the contact 43 reduced by polishing, as in 4E shown. Is the desired surface of the contact 43 or the desired height of the contact 43 and the contact molding layer 42 achieved, so is a middle insulating layer 45 structured with a ditch. On the contact 43 becomes a third lower mask 44 applied, and the trench and the free areas of the third lower mask 44 with a third programmable resistance layer 46 filled. Then it can be polished again.

Auf die dritte programmierbare Widerstandsschicht 46 wird eine dritte obere Maske 47, und eine dritte obere Elektrode 48 ausgebildet, wie in 4F gezeigt. Zur Passivierung und zum Schutz der programmierbaren resistiven Speicherzelle kann, wie in 4G gezeigt, eine weitere obere Isolierschicht 49 aufgebracht werden. Gemäß dieser Ausführungsform der vorliegenden Erfindung reduziert der Steckerkontakt bestehend aus der dritten unteren Elektrode 41 und dem Kontakt 43 weiter die effektive Kontaktfläche zwischen dem Kontakt 43 und der dritten programmierbaren Widerstandsschicht 46, und schränkt somit in Verbindung mit der dritten unteren Maske 44 und der dritten oberen Maske 47 den Bereich, in dem sich ein leiten des Filament 460 bilden kann, stark ein. Wie in 4H gezeigt, kann sich ein durchgängiges leitendes Filament 460 nur an bestimmten Stellen ausbilden, und der Strombedarf zur Programmierung der resistiven Speicherzelle ist damit wesentlich reduziert.On the third programmable resistance layer 46 becomes a third upper mask 47 , and a third upper electrode 48 trained as in 4F shown. For passivation and protection of the programmable resistive memory cell may, as in 4G shown another upper insulating layer 49 be applied. According to this embodiment of the present invention, the male contact reduces consisting of the third lower electrode 41 and the contact 43 Continue the effective contact surface between the contact 43 and the third programmable resistance layer 46 , and thus limits in conjunction with the third lower mask 44 and the third upper mask 47 the area where there is a lead of the filament 460 can form a strong. As in 4H can show a continuous conductive filament 460 form only in certain places, and the power requirement for programming the resistive memory cell is thus significantly reduced.

Hinsichtlich der Herstellung und der Materialien der Masken 44, 47, der Elektroden bzw. Kontakte 41, 43, 48 und der Widerstandsschicht 46 kommen die in Verbindung mit den 2A bis 2F beschriebenen Methoden bzw. Materialien zum Einsatz.Regarding the production and the materials of the masks 44 . 47 , the electrodes or contacts 41 . 43 . 48 and the resistance layer 46 come which in conjunction with the 2A to 2F described methods or materials are used.

Die 5A und 5B zeigen schematisch eine programmierbare resisitive Speicherzelle als Teil einer integrierten Schaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Wie in 5A gezeigt, sind zunächst dotierte Bereiche 51 in einem Substrat 50 vorgesehen. Dabei ist ein dotierter Bereich 51 über ein Via 53 mit einer Bitline 55 verbunden. Wordlines 52 umfassen eine Gate-Elektrode und steuern somit die Leitung zwischen dotierten Bereichen 51. Dotierte Bereiche 51 mit können auch mit Vias 54 an vierte untere Elektroden 56 gekoppelt werden. Auf den vierten unteren Elektroden 56 ist eine vierte untere Maske 57 angeordnet. Zwischen den vierten unteren Masken 57 und einer vierten oberen Maske 59 ist eine vierte programmierbare Widerstandsschicht 58, in der durch elektrische Signale Filamente ausgebildet und durchbrochen werden können, angeordnet. Eine vierte obere Elektrode 60 wird über ein Via 61 mit weiteren Komponenten der integrierten Schaltung verbunden.The 5A and 5B schematically show a programmable resistive memory cell as part of an integrated circuit according to a fourth embodiment of the present invention. As in 5A shown are initially doped areas 51 in a substrate 50 intended. It is a doped area 51 over a via 53 with a bitline 55 connected. Word Lines 52 comprise a gate electrode and thus control the conduction between doped regions 51 , Doped areas 51 with can also with vias 54 to fourth lower electrodes 56 be coupled. On the fourth lower electrodes 56 is a fourth lower mask 57 arranged. Between the fourth lower masks 57 and a fourth upper mask 59 is a fourth programmable resistance layer 58 in which filaments can be formed and broken through electrical signals. A fourth upper electrode 60 is via a via 61 connected to other components of the integrated circuit.

Durch Aktivieren der entsprechenden Bitleitung 55 und der entsprechenden Wordline 52 kann ein elektrisches Signal zwischen dem Via 61, der vierten oberen Elektrode 60, der vier ten oberen Maske 59, der vierten programmierbaren Widerstandsschicht 58, der vierten unteren Maske 57, der vierten unteren Elektrode 56, dem Via 54, zweier benachbarter dotierter Bereiche 51 – gekoppelt vermittels der entsprechenden Wordline 52, dem Via 53 und der Bitline 55 zur Programmierung bzw. zum Auslesen eines resisitiven Zustandes eines Bereiches der vierten programmierbaren Widerstandsschicht 58 angelegt werden.By activating the corresponding bit line 55 and the corresponding wordline 52 can be an electrical signal between the via 61 , the fourth upper electrode 60 , the fourth upper mask 59 , the fourth programmable resistance layer 58 , the fourth lower mask 57 , the fourth lower electrode 56 , the Via 54 , two adjacent doped areas 51 - Coupled by means of the corresponding Wordline 52 , the Via 53 and the bitline 55 for programming or for reading out a resistive state of a region of the fourth programmable resistance layer 58 be created.

In 5B sind als Schaltbild zwei resistive Speicherzellen 73 gezeigt. Die resisitiven Speicherzellen 73 sind über Auswahltransistoren 72 an einer gemeinsamen Bitline 70 angeschlossen. Durch entsprechendes Aktivieren der Auswahltransistoren 72 mit den Wordlines 71 kann ein elektrisches Signal zwischen der Bitline 70, über einen freigeschalteten Auswahltransistor 72, eine resistive Speicherzelle 73 und der Elektrode 74 angelegt werden. Dieses elektrische Signal kann zur Führung eines Stromes durch die entsprechende resistive Speicherzelle 73 zur Programmierung oder zum Auslesen des resistiven Zustandes der resistiven Speicherzelle 73 erfolgen. Ein integrierter Speicherbaustein enthält dann eine Vielzahl von resisitiven Speicherzellen 73, die jeweils einen Auswahltransistor 73 zugeordnet sind, und eine entsprechende, oft zueinander senkrecht angeordneter Schar von Bitlines 70 und Schar von Wordlines 71.In 5B are a circuit diagram of two resistive memory cells 73 shown. The resisitive memory cells 73 are via selection transistors 72 on a common bitline 70 connected. By activating the selection transistors accordingly 72 with the wordlines 71 can be an electrical signal between the bitline 70 , via an enabled selection transistor 72 , a resistive memory cell 73 and the electrode 74 be created. This electrical signal may be used to carry a current through the corresponding resistive memory cell 73 for programming or reading out the resistive state of the resistive memory cell 73 respectively. An integrated memory module then contains a multiplicity of sensitive memory cells 73 each having a selection transistor 73 are assigned, and a corresponding, often mutually perpendicular array of bitlines 70 and a crowd of Wordlines 71 ,

Hinsichtlich der Herstellung und der Materialien der Masken 57, 59, der Elektroden bzw. Kontakte 56, 60 und der Widerstandsschicht 58 kommen die in Verbindung mit den 2A bis 2F beschriebenen Methoden bzw. Materialien zum Einsatz.Regarding the production and the materials of the masks 57 . 59 , the electrodes or contacts 56 . 60 and the resistance layer 58 come in contact with the 2A to 2F described methods or materials are used.

1010
untere Elektrodelower electrode
1111
Programmierbare Widerstandsschichtprogrammable resistance layer
1212
obere Elektrodeupper electrode
1313
Maskemask
1414
Öffnungopening
1818
leitender Bereichsenior Area
181181
breites Filamentbroad filament
182182
breites Filamentbroad filament
183183
breites Filamentbroad filament
184184
breites Filamentbroad filament
1919
leitender Bereichsenior Area
191191
schmales Filamentnarrow filament
192192
schmales Filamentnarrow filament
193193
schmales Filamentnarrow filament
2020
erste untere Elektrodefirst lower electrode
2121
erste untere Maskefirst lower mask
2222
erste programmierbare Widerstandsschichtfirst programmable resistance layer
2323
erste obere Maskefirst upper mask
2424
erste obere Elektrodefirst upper electrode
2525
erster leitender Bereichfirst senior area
210210
Öffnungopening
230230
Öffnungopening
251251
erstes durchgängiges Filamentfirst consistent filament
252252
Filamentfilament
3030
Substratsubstratum
3131
zweite untere Elektrodesecond lower electrode
3232
untere Isolierschichtlower insulating
3333
zweite untere Maskesecond lower mask
3434
zweite programmierbare Widerstandsschichtsecond programmable resistance layer
3535
zweite obere Maskesecond upper mask
3636
zweite obere Elektrodesecond upper electrode
3737
obere Isolierschichtupper insulating
3838
zweites durchgängiges Filamentsecond consistent filament
300300
Grabendig
320320
Grabendig
4040
Substratsubstratum
4141
dritte untere Elektrodethird lower electrode
4242
KontaktformschichtContact form layer
4343
KontaktContact
4444
dritte untere Maskethird lower mask
4545
mittlere Isolierschichtmiddle insulating
4646
dritte programmierbare Widerstandsschichtthird programmable resistance layer
4747
dritte obere Maskethird upper mask
4848
dritte obere Elektrodethird upper electrode
4949
weitere obere IsolierschichtFurther upper insulating layer
400400
Grabendig
420420
KontaktformschichtContact form layer
430430
KontaktContact
460460
zweites durchgängiges Filamentsecond consistent filament
5050
Substratsubstratum
5151
Dotierungendowment
5252
WordlineWord Line
5353
ViaVia
5454
ViaVia
5555
Bitlinebitline
5656
vierte untere Elektrodefourth lower electrode
5757
vierte untere Maskefourth lower mask
5858
vierte programmierbare Widerstandsschichtfourth programmable resistance layer
5959
vierte obere Maskefourth upper mask
6060
vierte obere Elektrodefourth upper electrode
6161
ViaVia
7070
Bitlinebitline
7171
WordlineWord Line
7272
Auswahltransistorselection transistor
7373
resistive Speicherzelleresistive memory cell
7474
KontaktContact

Claims (29)

Programmierbare resistive Speicherzelle mit einer unteren Elektrode (20, 31, 41, 56); einer ein Übergangsmetalloxid enthaltenden programmierbaren Widerstandsschicht (22, 34, 46, 58); und einer oberen Elektrode (24, 36, 48, 60), wobei zwischen der unteren Elektrode (20, 31, 41, 56) und der programmierbaren Widerstandsschicht (22, 34, 46, 58) eine untere Maske (21, 33, 44, 57) und zwischen der programmierbaren Widerstandschicht (22, 34, 46, 58) und der oberen Elektrode (24, 36, 48, 60) eine obere Maske (23, 35, 47, 59) vorgesehen ist, und wobei die untere Maske (21, 33, 44, 57) und die obere Maske (23, 35, 47, 59) stromhemmende Bereiche aufweisen.Programmable resistive memory cell with a lower electrode ( 20 . 31 . 41 . 56 ); a programmable resistance layer containing a transition metal oxide ( 22 . 34 . 46 . 58 ); and an upper electrode ( 24 . 36 . 48 . 60 ), wherein between the lower electrode ( 20 . 31 . 41 . 56 ) and the programmable resistance layer ( 22 . 34 . 46 . 58 ) a lower mask ( 21 . 33 . 44 . 57 ) and between the programmable resistance layer ( 22 . 34 . 46 . 58 ) and the upper electrode ( 24 . 36 . 48 . 60 ) an upper mask ( 23 . 35 . 47 . 59 ), and wherein the lower mask ( 21 . 33 . 44 . 57 ) and the upper mask ( 23 . 35 . 47 . 59 ) have current-inhibiting regions. Speicherzelle nach Anspruch 1, wobei die stromhemmenden Bereiche einen Isolator enthalten.A memory cell according to claim 1, wherein the current-blocking Areas contain an insulator. Speicherzelle nach Anspruch 1 oder 2, wobei die stromhemmenden Bereiche ein Metalloxid enthalten.A memory cell according to claim 1 or 2, wherein the current-blocking Areas containing a metal oxide. Speicherzelle nach Anspruch 3, wobei die stromhemmenden Bereiche Zinkoxid enthalten.A memory cell according to claim 3, wherein the current-blocking Zinc oxide areas included. Speicherzelle nach einem der Ansprüche 1 bis 4, wobei die stromhemmenden Bereiche jeweils wenigstens ein Nanopartikel umfassen, und wobei die laterale Ausdehnung des Nanopartikels in einem Bereich von 2 bis 20 nm liegt.Memory cell according to one of claims 1 to 4, wherein the current-inhibiting regions each comprise at least one nanoparticle and wherein the lateral extent of the nanoparticle in a range of 2 to 20 nm. Speicherzelle nach einem der Ansprüche 1 bis 5, wobei zwischen zwei benachbarten stromhemmenden Bereichen freie Bereiche angeordnet sind, und wobei die freien Bereiche eine laterale Ausdehnung aufweisen, die in einem Bereich von 2 bis 20 nm liegt.Memory cell according to one of claims 1 to 5, wherein between two adjacent current-inhibiting areas free Areas are arranged, and wherein the free areas a lateral Have extension, which is in a range of 2 to 20 nm. Speicherzelle nach einem der Ansprüche 1 bis 6, wobei eine Schichtdicke der unteren Maske (21, 33, 44, 57) und/oder der oberen Maske (23, 35, 47, 59) in einem Bereich von 1 bis 10 nm liegt.Memory cell according to one of claims 1 to 6, wherein a layer thickness of the lower mask ( 21 . 33 . 44 . 57 ) and / or the upper mask ( 23 . 35 . 47 . 59 ) is in a range of 1 to 10 nm. Speicherzelle nach einem der Ansprüche 1 bis 7, wobei die untere Maske (21, 33, 44, 57) innerhalb der programmierbaren Widerstandsschicht (22, 34, 46, 58) angeordnet ist und an die untere Elektrode (20, 31, 41, 56) angrenzt.Memory cell according to one of claims 1 to 7, wherein the lower mask ( 21 . 33 . 44 . 57 ) within the programmable resistive layer ( 22 . 34 . 46 . 58 ) and to the lower electrode ( 20 . 31 . 41 . 56 ) adjoins. Speicherzelle nach einem der Ansprüche 1 bis 8, wobei die obere Maske (23, 35, 47, 59) innerhalb der oberen Elektrode (24, 36, 48, 60) angeordnet ist und an die programmierbaren Widerstandsschicht (22, 34, 46, 58) angrenzt.Memory cell according to one of claims 1 to 8, wherein the upper mask ( 23 . 35 . 47 . 59 ) within the upper electrode ( 24 . 36 . 48 . 60 ) and to the programmable resistive layer ( 22 . 34 . 46 . 58 ) adjoins. Speicherzelle nach einem der Ansprüche 1 bis 9, wobei die programmierbare Widerstandsschicht (22, 34, 46, 58) ein weiteres Übergangsmetalloxid enthält.Memory cell according to one of claims 1 to 9, wherein the programmable resistance layer ( 22 . 34 . 46 . 58 ) contains another transition metal oxide. Speicherzelle nach einem der Ansprüche 1 bis 10, wobei wenigstens eines der Übergangsmetalle Niob, Titan, Nickel, Zirkon, Chrom, Kobalt, Mangan, Vanadium, Tantal, oder Eisen ein Oxid bildet.Memory cell according to one of claims 1 to 10, wherein at least one of the transition metals Niobium, titanium, nickel, zirconium, chromium, cobalt, manganese, vanadium, tantalum, or iron forms an oxide. Speicherzelle nach einem der Ansprüche 1 bis 11, wobei die programmierbare Widerstandsschicht (22, 34, 46, 58) wenigstens eines der Metalle Strontium, Blei, Praseodym oder Calcium enthält.A memory cell according to any one of claims 1 to 11, wherein the programmable resistive layer (16) 22 . 34 . 46 . 58 ) contains at least one of the metals strontium, lead, praseodymium or calcium. Speicherzelle nach einem der Ansprüche 1 bis 12, wobei die programmierbare Widerstandsschicht (22, 34, 46, 58) von einer Isolierschicht (32, 45) umgeben ist.A memory cell according to any one of claims 1 to 12, wherein the programmable resistive layer (16) 22 . 34 . 46 . 58 ) of an insulating layer ( 32 . 45 ) is surrounded. Speicherzelle nach einem der Ansprüche 1 bis 13, wobei die untere Elektrode (20, 31, 41, 56) und/oder die obere Elektrode (24, 36, 48, 60) wenigstens eines der Metalle Wolfram, Platin, oder Palladium enthalten/enthält.A memory cell according to any one of claims 1 to 13, wherein the lower electrode ( 20 . 31 . 41 . 56 ) and / or the upper electrode ( 24 . 36 . 48 . 60 ) contains at least one of the metals tungsten, platinum, or palladium. Speicherzelle nach einem der Ansprüche 1 bis 14, wobei zwischen der unteren Elektrode (20, 31, 41, 56) und der unteren Maske (21, 33, 44, 57) ein Kontakt (43) angeordnet ist, wobei der Kontakt (43) von einer isolierenden Kontaktformschicht (42) umgeben ist, und wobei eine Kontaktfläche des Kontaktes (43) zu der programmierbaren Widerstandsschicht (22, 34, 46, 58) kleiner ist als eine Kontaktfläche des Kontakts (43) zu der unteren Elektrode (20, 31, 41).Memory cell according to one of claims 1 to 14, wherein between the lower electrode ( 20 . 31 . 41 . 56 ) and the lower mask ( 21 . 33 . 44 . 57 ) a contact ( 43 ), the contact ( 43 ) of an insulating contact forming layer ( 42 ), and wherein a contact surface of the contact ( 43 ) to the programmable resistive layer ( 22 . 34 . 46 . 58 ) is smaller than a contact area of the contact ( 43 ) to the lower electrode ( 20 . 31 . 41 ). Speicherzelle nach Anspruch 15, wobei der Kontakt (43) nach unten verjüngend ausgeführt ist.A memory cell according to claim 15, wherein the contact ( 43 ) is tapered downwards. Verfahren zur Herstellung einer resistiven Speicherzelle, umfassend die Schritte: Ausbilden einer unteren Elektrode (20, 31, 41, 56); Ausbilden einer unteren Maske (21, 33, 44, 57) mit stromhemmenden Bereichen; Ausbilden einer ein Übergangsmetalloxid enthaltenden programmierbaren Widerstandsschicht (22, 34, 46, 58); Ausbilden einer oberen Maske (23, 35, 47, 59) mit stromhemmenden Bereichen; und Ausbilden einer oberen Elektrode (24, 36, 48, 60).A method for producing a resistive memory cell, comprising the steps of: forming a lower electrode ( 20 . 31 . 41 . 56 ); Forming a lower mask ( 21 . 33 . 44 . 57 ) with current-inhibiting areas; Forming a programmable resistance layer containing a transition metal oxide ( 22 . 34 . 46 . 58 ); Forming an upper mask ( 23 . 35 . 47 . 59 ) with current-inhibiting areas; and forming an upper electrode ( 24 . 36 . 48 . 60 ). Verfahren nach Anspruch 17, wobei das Ausbilden der unteren Elektrode (20, 31, 41, 56) die Schritte umfasst: Ätzen eines Grabens (300, 400) in einem Substrat (30, 40); Auffüllen des Grabens (300, 400) mit einem leitenden Material; und Polieren des leitenden Materials.The method of claim 17, wherein forming the lower electrode ( 20 . 31 . 41 . 56 ) comprises the steps of: etching a trench ( 300 . 400 ) in a substrate ( 30 . 40 ); Filling the trench ( 300 . 400 ) with a conductive material; and polishing the conductive material. Verfahren nach Anspruch 18, wobei zusätzlich umfassend die Schritte: Ausbilden einer Kontaktformschicht (420); Ausbilden des Grabens in der Kontaktformschicht (420); Ausfüllen des Grabens in der Kontaktformschicht (420) mit leitendem Material; und Polieren der Kontaktformschicht (420) und des leitenden Materials in dem Graben, sodass ein Kontakt (43), umgeben von der Kontaktformschicht (42, 420), auf der unteren Elektrode (20, 31, 41, 56) ausgebildet wird.The method of claim 18, further comprising the steps of: forming a contact molding layer (16); 420 ); Forming the trench in the contact forming layer ( 420 ); Filling the trench in the contact forming layer ( 420 ) with conductive material; and polishing the contact molding layer ( 420 ) and the conductive material in the trench so that a contact ( 43 ) surrounded by the contact-forming layer ( 42 . 420 ), on the lower electrode ( 20 . 31 . 41 . 56 ) is formed. Verfahren nach Anspruch 19, wobei der Graben nach unten verjüngend in der Kontaktformschicht (42, 420) ausgebildet wird.The method of claim 19, wherein the trench tapers downwardly in the contact forming layer (16). 42 . 420 ) is formed. Verfahren nach Anspruch 19 oder 20, wobei das Polieren des leitenden Materials in dem Graben und der Kontaktformschicht (42, 420) eine obere Fläche des Kontakts (43, 430) verkleinert.A method according to claim 19 or 20, wherein the polishing of the conductive material in the trench and the contact-forming layer (16). 42 . 420 ) an upper surface of the contact ( 43 . 430 ) reduced. Verfahren nach einem der Ansprüche 17 bis 21, wobei das Ausbilden der unteren Maske (21, 33, 44, 57) auf der unteren Elektrode (20, 31, 41, 56) und das Ausbilden der programmierbaren Widerstandsschicht (22, 34, 46, 58) auf der unteren Maske (21, 33, 44, 57) erfolgt, sodass die stromhemmenden Bereiche der unteren Maske (21, 33, 44, 57) an einer Unterseite an die untere Elektrode (20, 31, 41, 56) angrenzen und ansonsten an die programmierbare Widerstandsschicht (22, 34, 46, 58) angrenzen.A method according to any one of claims 17 to 21, wherein the forming of the lower mask ( 21 . 33 . 44 . 57 ) on the lower electrode ( 20 . 31 . 41 . 56 ) and the formation of the programmable resistance layer ( 22 . 34 . 46 . 58 ) on the lower mask ( 21 . 33 . 44 . 57 ), so that the current-inhibiting regions of the lower mask ( 21 . 33 . 44 . 57 ) on a lower side to the lower electrode ( 20 . 31 . 41 . 56 ) and otherwise to the programmable resistive layer ( 22 . 34 . 46 . 58 ). Verfahren nach einem der Ansprüche 17 bis 22, wobei das Ausbilden der oberen Maske (23, 35, 47, 59) auf der programmierbaren Widerstandsschicht (22, 34, 46, 58) und das Ausbilden der oberen Elektrode (24, 36, 48, 60) auf der oberen Maske (23, 35, 47, 59) erfolgt, sodass die stromhemmenden Bereiche der oberen Maske (23, 35, 47, 59) an einer Unterseite an die programmierbare Widerstandsschicht (22, 34, 46, 58) angrenzen und ansonsten an die obere Elektrode (24, 36, 48, 60) angrenzen.A method according to any one of claims 17 to 22, wherein the forming of the upper mask ( 23 . 35 . 47 . 59 ) on the programmable resistive layer ( 22 . 34 . 46 . 58 ) and the formation of the upper electrode ( 24 . 36 . 48 . 60 ) on the upper mask ( 23 . 35 . 47 . 59 ), so that the current-inhibiting regions of the upper mask ( 23 . 35 . 47 . 59 ) on a lower side to the programmable resistance layer ( 22 . 34 . 46 . 58 ) and otherwise to the upper electrode ( 24 . 36 . 48 . 60 ). Verfahren nach einem der Ansprüche 17 bis 23, wobei das Ausbilden der unteren Maske (21, 33, 44, 57) und/oder der oberen Maske (23, 35, 47, 59) durch das Ausbilden von Nanopartikeln erfolgt, wobei eine laterale Ausdehnung der Nanopartikel in einem Bereich von 2 bis 20 nm liegt.The method of any one of claims 17 to 23, wherein forming the lower mask ( 21 . 33 . 44 . 57 ) and / or the upper mask ( 23 . 35 . 47 . 59 ) is formed by the formation of nanoparticles, wherein a lateral extent of the nanoparticles in a range of 2 to 20 nm. Verfahren nach Anspruch 24, wobei das Ausbilden der Nanopartikel selbstorganisiert erfolgt.The method of claim 24, wherein forming the nanoparticles are self-organized. Verfahren nach Anspruch 25, wobei das selbstorganisierte Ausbilden der Nanopartikel vermittels eines Block-Copolymers erfolgt.The method of claim 25, wherein said self-organized Forming of the nanoparticles takes place by means of a block copolymer. Verfahren nach einem der Ansprüche 17 bis 26, wobei das Ausbilden der programmierbaren Widerstandsschicht (22, 34, 46, 58) durch ein reaktives Sputtern erfolgt.The method of any of claims 17 to 26, wherein forming the programmable resistive layer (16). 22 . 34 . 46 . 58 ) by a reactive sputtering. Verfahren nach Anspruch 27, wobei wenigstens zwei Übergangsmetalle in einer sauerstoffhaltigen Prozessatmosphäre zerstäubt werden, und wobei der Sauerstoff-Partialdruck der sauerstoffhaltigen Prozessatmosphäre wenigstens gesättigt ist, sodass die Übergangsmetalle in ihrem jeweils höchsten Oxidationsgrad oxidieren.The method of claim 27, wherein at least two transition metals are atomized in an oxygen-containing process atmosphere, and wherein the partial pressure of oxygen the oxygen-containing process atmosphere is at least saturated, so that the transition metals in their highest Oxidize the degree of oxidation. Verfahren nach einem der Ansprüche 18 bis 28, wobei das Polieren durch ein chemisch-mechanischen Vorgang erfolgt.A method according to any one of claims 18 to 28, wherein the polishing done by a chemical-mechanical process.
DE102006023608A 2006-05-19 2006-05-19 Programmable resistive memory cell with a programmable resistive layer and method of manufacture Expired - Fee Related DE102006023608B4 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006023608A DE102006023608B4 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell with a programmable resistive layer and method of manufacture
KR1020070048175A KR20070112026A (en) 2006-05-19 2007-05-17 Programmable resistive memory cell with a programmable resistance layer
JP2007134136A JP2007311807A (en) 2006-05-19 2007-05-21 Programmable resistance memory cell having programmable resistance layer, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023608A DE102006023608B4 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell with a programmable resistive layer and method of manufacture

Publications (2)

Publication Number Publication Date
DE102006023608A1 DE102006023608A1 (en) 2007-11-22
DE102006023608B4 true DE102006023608B4 (en) 2009-09-03

Family

ID=38608027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023608A Expired - Fee Related DE102006023608B4 (en) 2006-05-19 2006-05-19 Programmable resistive memory cell with a programmable resistive layer and method of manufacture

Country Status (3)

Country Link
JP (1) JP2007311807A (en)
KR (1) KR20070112026A (en)
DE (1) DE102006023608B4 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007021761B4 (en) * 2007-05-09 2015-07-16 Adesto Technology Corp., Inc. Resistor switching element, memory devices, memory module, method for producing a resistive switching element and method for producing a resistive memory device
US8487291B2 (en) 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
JP5798052B2 (en) * 2012-01-31 2015-10-21 株式会社東芝 Storage device
US9114980B2 (en) * 2012-06-01 2015-08-25 Freescale Semiconductor, Inc. Field focusing features in a ReRAM cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019975A1 (en) * 2003-07-23 2005-01-27 Se-Ho Lee Phase change memory devices having phase change area in porous dielectric layer and methods for manufacturing the same
DE10356285A1 (en) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrated semiconductor memory and method for manufacturing an integrated semiconductor memory
DE102004041893A1 (en) * 2004-08-30 2006-03-02 Infineon Technologies Ag Process for the production of memory devices (PCRAM) with memory cells based on a phase-changeable layer
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
DE102005014645A1 (en) * 2005-03-31 2006-10-05 Infineon Technologies Ag Connection electrode for phase change material, associated phase change memory element and associated manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261915B (en) * 2005-01-07 2006-09-11 Ind Tech Res Inst Phase change memory and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050019975A1 (en) * 2003-07-23 2005-01-27 Se-Ho Lee Phase change memory devices having phase change area in porous dielectric layer and methods for manufacturing the same
DE10356285A1 (en) * 2003-11-28 2005-06-30 Infineon Technologies Ag Integrated semiconductor memory and method for manufacturing an integrated semiconductor memory
DE102004041893A1 (en) * 2004-08-30 2006-03-02 Infineon Technologies Ag Process for the production of memory devices (PCRAM) with memory cells based on a phase-changeable layer
US20060054950A1 (en) * 2004-09-10 2006-03-16 In-Gyu Baek Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
DE102005014645A1 (en) * 2005-03-31 2006-10-05 Infineon Technologies Ag Connection electrode for phase change material, associated phase change memory element and associated manufacturing method

Also Published As

Publication number Publication date
KR20070112026A (en) 2007-11-22
JP2007311807A (en) 2007-11-29
DE102006023608A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
DE102005005938B4 (en) Resistive memory element with shortened erase time, method of manufacture and memory cell arrangement
DE10339070B4 (en) Production method for a lateral phase change memory
DE112004000060B4 (en) switching elements
DE102007004639B4 (en) A method of manufacturing a solid electrolyte storage device and solid electrolyte storage device
DE602005001924T2 (en) A method of manufacturing a non-volatile memory device of electrical resistance material
EP1687855B1 (en) Integrated semiconductor memory and method for producing an integrated semiconductor memory
DE602004005333T2 (en) PLANAR POLYMER STORAGE BLOCK
EP1708292B1 (en) Connection electrode for phase change material, corresponding phase change memory element and production method thereof
DE102005001253A1 (en) Memory cell arrangement for solid electrolyte memory cells has lower electrode and upper electrode and activated solid electrolyte material area between them as memory material area and whole of material area is coherently designed
DE102004007633A1 (en) Memory device electrode with surface structure
DE60304209T2 (en) MAGNETIC TUNNEL BARRIER MEMORY CELL ARCHITECTURE
WO2006034946A1 (en) Resistively switching semiconductor memory
DE102004018715B3 (en) Memory cell for storing information, memory circuit and method for producing a memory cell
DE102006038077A1 (en) Solid electrolyte storage cell comprises cathode, anode and solid electrolytes, where anode has intercalation material and metal species, which are unfixed in intercalation material
DE102004056973A1 (en) Method for producing and integrating solid body electrolyte memory cells comprises depositing a lower electrode material on a silicon substrate, structuring the lower electrode material and further processing
DE102006023608B4 (en) Programmable resistive memory cell with a programmable resistive layer and method of manufacture
DE102007001222A1 (en) Solid electrolyte memory device
DE102006048384A1 (en) Sandwich structure e.g. memory cell such as conductive bridging RAM-cell, has layer isolated from another layer and containing silver and tantalum, which reduces mobility of silver atoms and silver ions
DE102004037450B4 (en) Method for operating a switching device
DE10212932B4 (en) Trench cell for a DRAM cell array
DE102004060712A1 (en) Data storage device
DE102004040752A1 (en) Integrated memory arrangement based on resistive memory cells and production method thereof
DE102006023609A1 (en) Programmable resistive memory cell for use in e.g. flash RAM, has programmable layer surrounded by insulating layer, where resistance of programmable layer and temperature dependence of resistance are adjusted by metal oxides
DE10256486A1 (en) Method for producing a memory cell, memory cell and memory cell arrangement
DE102006011461B4 (en) Electrical structure with a solid electrolyte layer, programmable structure, memory with a memory cell and method for producing the electrical structure

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee