DE102006013853B4 - Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben - Google Patents

Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006013853B4
DE102006013853B4 DE102006013853A DE102006013853A DE102006013853B4 DE 102006013853 B4 DE102006013853 B4 DE 102006013853B4 DE 102006013853 A DE102006013853 A DE 102006013853A DE 102006013853 A DE102006013853 A DE 102006013853A DE 102006013853 B4 DE102006013853 B4 DE 102006013853B4
Authority
DE
Germany
Prior art keywords
power semiconductor
insulating adhesive
contact surfaces
semiconductor chip
flat conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006013853A
Other languages
English (en)
Other versions
DE102006013853A1 (de
Inventor
Joachim Dr. Dipl.-Chem. Mahler
Stefan Dipl.-Chem. Landau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006013853A priority Critical patent/DE102006013853B4/de
Publication of DE102006013853A1 publication Critical patent/DE102006013853A1/de
Application granted granted Critical
Publication of DE102006013853B4 publication Critical patent/DE102006013853B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Leistungshalbleiterbauelement mit großflächigen Außenkontakten (4) auf mindestens einer Unterseite (5), wobei die Unterseite (5) mindestens einen Sourceaußenflachleiter (6) und einen Gateaußenflachleiter (7) aus Flachleitermaterial (8) aufweist, und wobei der Abstand (a) zwischen den Außenflachleitern (6, 7) der zulässigen Sperrspannung des Leistungshalbleiterbauelements (1) angepasst ist, und wobei Kontaktflächen (9) einer Sourceelektrode und einer Gateelektrode eines Leistungshalbleiterchips (10) des Leistungshalbleiterbauelements (1) materialschlüssig mit den Außenflachleitern (6, 7) flächig verbunden sind, und wobei das Leistungshalbleiterbauelement (1) eine Isolationshaftschicht (11) und/oder ein Isolationshaftfolienmaterial aufweist, das zwischen einer Leistungshalbleiterchipseite (12) und Flachleitermaterialseiten (13) angeordnet ist, und wobei der Leistungshalbleiterchip (10), die Außenflachleiter (6, 7) und die Isolationshaftschicht (11) und/oder das Isolationshaftfolienmaterial in eine Kunststoffgehäusemasse (14) unter Freilassung von Außenkontaktflächen (15) des Flachleitermaterials eingebettet sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben. Diese großflächigen Außenkontakte sind mindestens auf einer Unterseite angeordnet, wobei die Unterseite mindestens einen Sourceaußenflachleiter und einen Gateaußenflachleiter aus Flachleitermaterial aufweist. Der Abstand zwischen den Außenflachleitern ist dabei der zulässigen Sperrspannung des Leistungshalbleiterbauelements angepasst. Dabei sind die Kontaktflächen einer Sourceelektrode und einer Gateelektrode eines Halbleiterchips des Leistungshalbleiterbauelements materialschlüssig mit den Außenflachleitern flächig verbunden. Solch ein Halbleiterbauelement ist aus der WO 2006/021191 A1 bekannt.
  • Ein derartiges Leistungshalbleiterbauelement gemäß der sogenannten ”Polar Pak”-Gehäusetechnik wird in den 9 bis 12 gezeigt. Dabei zeigen:
  • 9 einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement 3 in ”Polar Pak”-Gehäusetechnik entlang der Schnittebene A-A, die in 10 dargestellt ist;
  • 10 eine Untersicht auf das Leistungshalbleiterbauelement 3 in ”Polar Pak”-Gehäusetechnik;
  • 11 einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 3 gemäß dem Stand der Technik entlang einer zweiten Schnittebene B-B, die in 12 dargestellt ist und
  • 12 eine Draufsicht auf das Leistungshalbleiterbauelement 3 gemäß dem Stand der Technik.
  • 9 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement 3 gemäß der ”Polar Pak”-Gehäusetechnik entlang der Schnittebene A-A, die in 12 gezeigt wird. Da die Schnittebene A-A ausschließlich einen großflächigen Außenkontakt 4 eines Sourceaußenflachleiters 6 aus Flachleitermaterial 8 schneidet, sind auf der Unterseite 5 in 9 drei Teilbereiche des Sourceaußenflachleiters 6 im Querschnitt zu sehen, wobei der Sourceaußenflachleiter 6 Mesastrukturen 16 aufweist, die in ihrer flächigen Erstreckung der Größe von Kontaktflächen 9 des Leistungshalbleiterchips 10 angepasst sind, und über eine Fügeschicht 19 miteinander stoffschlüssig verbunden sind.
  • Die Mesastrukturen 16 gewährleisten einen Mindestabstand d von über 50 Mikrometern zwischen einer Leistungshalbleiterchipseite 12, welche die Sourceelektrode und die Gateelektrode aufweist und einer Flachleitermaterialseite 13, auf der die Mesastrukturen 16 angeordnet sind. Dieser Mindestabstand d ist erforderlich, um bei einem Gehäuse-Molden sicherzustellen, dass der Zwischenraum zwischen der Flachleitermaterialseite 13 und der Leistungshalbleiterchipseite 12 vollständig mit Kunststoffgehäusemasse 27 gefüllt wird. Auch wenn für das Auffüllen dieses Zwischenraums eine Unterfüll-Technik eingesetzt wird, ist ein derartiger Abstand erforderlich, um Lunker und Risse in der Kunststoffmasse des Unterfüllmaterials zu vermeiden.
  • Dieser große Abstand d hat jedoch den Nachteil, dass der elektrische und thermische Widerstand des ”Polar Pak”-Gehäuses hoch ist und auch die Gesamthöhe h des Leistungshalbleiter bauelements 3 nicht weiter reduziert werden kann. Es sei denn, dass das Risiko eingegangen wird, dass der Zwischenraum zwischen Leistungshalbleiterchipseite 12 und Flachleitermaterialseite 13 nicht vollständig mit Kunststoffgehäusemasse 14 bzw. Unterfüllmaterial gefüllt wird, so dass sich Lunker oder Mikrodelaminationen ausbilden. Damit ist das Problem verbunden, dass die in 9 gezeigten Sourcekontaktflächen 9 mit Mesastrukturen 16 des in 10 gezeigten Gateaußenflachleiters 7 nicht zuverlässig voneinander isoliert sind, zumal zwischen dem in 10 gezeigten Gate-Anschluss G und dem Source-Anschluss S eine hohe Betriebsspannungsdifferenz anliegt.
  • 10 zeigt eine Untersicht auf die Unterseite 5 des Leistungshalbleiterbauelements 3. Die Unterseite 5 weist zwei Drain-Anschlüsse D, einen Gate-Anschluss G und einen Source-Anschluss S als großflächige Außenkontakte 4 auf. Mit einer strichpunktierten Linie 20 ist die Kontur des Leistungshalbleiterchips 10 markiert, der auf seiner aktiven Oberseite Kontaktflächen 9, wie sie in 9 gezeigt werden, für den Source-Anschluss S und für den Gate-Anschluss G aufweist. Die flächige Erstreckung dieser Kontaktflächen 9 ist den Mesastrukturen 16, deren Kontur mit gestrichelten Linien 21 in 10 gezeigt werden, angepasst.
  • Die Drain-Anschlüsse D auf der Unterseite 5 des Leistungshalbleiterbauelements 3 sind mit einer Drainkontaktfläche 23 auf der Rückseite 22 des in 9 gezeigten Leistungshalbleiterchips 10 über ein entsprechend geformtes Metallband 28 verbunden. Dieses Metallband 28 ist teilweise auf der in 9 gezeigten Oberseite 24 des Leistungshalbleiterbauelements 3 angeordnet und bildet einen großflächigen Außenkontakt 4 für den Drain-Anschluss D. In vielen Anwendungen ist jedoch dieser großflächige Außenkontakt 4 von einer isolierenden Passivierungsschicht auf der Oberseite 24 des Leistungshalbleiterbauelements 3 bedeckt.
  • 11 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement gemäß dem Stand der Technik entlang einer zweiten Schnittebene B-B, die in 12 gezeigt wird. Mit dieser Schnittebene B-B wird der interne Verlauf bzw. der interne Anschluss der Drainkontaktfläche 23 mit dem Drain-Anschluss D auf der Unterseite 5 des Leistungshalbleiterbauelements 3 demonstriert. Ein Metallband 28 führt dabei von der Drainkontaktfläche 23 auf der Rückseite 22 des Leistungshalbleiterchips 10 zu den Drain-Anschlüssen D auf der Unterseite 5 des Leistungshalbleiterbauelements 3.
  • 12 zeigt eine Draufsicht auf das Leistungshalbleiterbauelement 3 gemäß dem Stand der Technik. Die Oberseite 24 des Leistungshalbleiterbauelements 3 weist einen großflächigen Außenkontakt 4 auf, der auf der Oberseite 24 den Drain-Anschluss D darstellt. Dessen Außenkontaktfläche 15 kann jedoch auch durch eine isolierende Abdeckung für einige Kundenanwendungen geschützt sein, so dass lediglich über die in 11 gezeigte Unterseite 5 des Leistungshalbleiterbauelements 3 ein Zugriff auf die Drainkontaktfläche 23 über die Drain-Anschlüsse D der Unterseite 5 möglich ist.
  • Ein technisches Problem stellt die Reduktion des elektrischen und thermischen Gehäusewiderstands bei gleichzeitiger Beibehaltung und/oder Erhöhung der elektrischen Durchschlagfestigkeit zwischen dem Gate- und dem Source-Anschluss bei derartigen Leistungshalbleiterbauelementen dar. Dieses Ziel wird teilweise durch die ”Polar Pak”-Gehäusetechnologie gelöst, da keine Bonddrähte zum Anschluss der Gateelektrode 7 eingesetzt werden, sondern vielmehr Mesastrukturen 16 eine flächige Anbindung an die Sourceelektrode und die Gateelektrode bewirken. Diese entweder geätzten oder gestanzten Mesastrukturen auf den Flachleitermaterialien 8 müssen jedoch eine Mindesthöhe erreichen, um die oben erwähnten Probleme des Verfüllens mit Kunststoffgehäusemasse oder mit Unterfüllmaterial zu bewältigen.
  • Wird diese Mindesthöhe von mindestens 50 Mikrometern jedoch unterschritten, so kann es zu elektrischen Durchschlägen zwischen Source und Gate aufgrund von Lunkerbildung oder Mikrorissbildung in dem Isolationsmaterial kommen, die den Leistungshalbleiterchip zerstören könnten, insbesondere dann, wenn der Abstand d, wie er in 11 gezeigt wird, nicht vollständig mit Kunststoffmasse aufgefüllt ist, und Luftblasen eine deutlich geringere Durchschlagfestigkeit aufweisen. Bei hohen angelegten Spannungen an das Leistungshalbleiterbauelement 3 kann bei vermindertem Abstand d ein Durchschlag zwischen Gate und Source nicht ausgeschlossen werden. Hohe Mesastrukturen bzw. ein großer Abstand d größer als 50 Mikrometer wirken sich jedoch erhöhend auf den elektrischen und thermischen Widerstand des Gehäuses aus.
  • Aufgabe der Erfindung ist es, ein Leistungshalbleiterbauelement und ein Verfahren zu seiner Herstellung anzugeben, wobei der elektrische und thermische Widerstand des Gehäuses weiter reduziert werden kann und Durchschlagfestigkeit sowie Zuverlässigkeit des Leistungshalbleiterbauelements verbessert werden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Leistungshalbleiterbauelement mit großflächigen Außenkontakten auf mindestens einer Unterseite geschaffen, wobei die Unterseite mindestens einen Sourceaußenflachleiter und einen Gateaußenflachleiter aus Flachleitermaterial aufweist. Der Abstand zwischen den Außenflachleitern ist der zulässigen Sperrspannung des Leistungshalbleiterbauelements angepasst. Darüber hinaus sind Kontaktflächen einer Sourceelektrode und einer Gateelektrode eines Leistungshalbleiterchips des Leistungshalbleiterbauelements materialschlüssig mit den Außenflachleitern flächig verbunden. Darüber hinaus weist das Leistungshalbleiterbauelement eine Isolationshaftschicht und/oder ein Isolationshaftfolienmaterial auf, das zwischen einer Leistungshalbleiterchipseite und einer Flachleitermaterialseiten angeordnet ist. Der Leistungshalbleiterchip, die Außenflachleiter und die Isolationshaftschicht bzw. das Isolationshaftfolienmaterial sind in eine Kunststoffgehäusemasse unter Freilassung von Außenkontaktflächen des Flachleitermaterials eingebettet.
  • Dieses Leistungshalbleiterbauelement hat den Vorteil, dass die Bauhöhe des Halbleiterbauelements weiter vermindert werden kann und dabei der elektrische und thermische Widerstand des Gehäuses weiter vermindert wird. Außerdem hat das Leistungshalbleiterbauelement den Vorteil, dass die Durchbruchspannung vergrößert werden kann, zumal die Isolationshaftschicht und/oder das Isolationshaftfolienmaterial vollkommen lunkerfrei und dichtend zwischen der Leistungshalbleiterchipseite und der Flachleitermaterialseite unter Freilassung der entsprechenden Kontaktflächen, bzw. der entsprechenden Mesastrukturen auf dem Flachleitermaterial angeordnet werden kann.
  • Somit weist zusammenfassend das Leistungshalbleiterbauelement die nachfolgenden Vorteile auf:
    • 1. eine höhere elektrische Durchschlagfestigkeit zwischen Gate- und Source-Anschluss;
    • 2. einen geringeren elektrischen Widerstand zwischen Leistungshalbleiterchip und Außenanschlüssen aufgrund des deutlich geringeren Abstandes zwischen den Kontaktflächen des Leistungshalbleiterchips und der Oberseite der Flachleiter;
    • 3. die Möglichkeit, verschiedene elektrische Potentiale von beispielsweise Source und Gate auf der Unterseite des Leistungshalbleiterbauelements zu verwirklichen;
    • 4. eine verbesserte Verlustwärmeabfuhr zwischen Leistungshalbleiterchip und Außenflachleitern aufgrund der niedrigeren Mesastrukturen;
    • 5. eine verbesserte Haftung und damit auch eine verbesserte Zuverlässigkeit zwischen der Oberseite des Leistungshalbleiterchips mit Source- und Drainkontaktflächen und den Außenflachleitern der Außenanschlüsse;
    • 6. eine Einsparung von Prozessschritten, da kein Unterfüllmaterial eingebracht werden muss;
    • 7. verminderte Kosten für die Strukturierung und Herstellung eines geeigneten Flachleiterrahmens;
    • 8. ein Vermeiden einer aufwendigen Strukturierung der Außenflachleiter zum Halbleiterchip hin, wenn die Mesastruktu ren der Außenflachleiter lediglich eine metallische Schicht, beispielsweise zum Diffusionslöten, aufweisen, die selektiv abgeschieden werden kann, oder wenn eine derartige Schicht auf der Oberseite des Leistungshalbleiterchips abgeschieden wird, oder wenn derartige stoffschlüssige Verbindungen durch Lot- bzw. elektrisch leitfähigen Kleber vermittelt werden, die unmittelbar vor dem Fügeprozess auf die jeweiligen Kontaktflächen des Leistungshalbleiterchips bzw. auf entsprechend vorgesehene Kontaktanschlussflächen der Außenflachleiter aufgebracht werden.
  • Vorzugsweise weist die Isolationshaftschicht bzw. das Isolationshaftfolienmaterial einen Duroplast oder einen Hochleistungsthermoplast auf, der entweder auf dem Chip neben den Kontaktflächen oder zwischen den Mesastrukturen der Außenflachleiter angeordnet ist. Beim Kontaktieren der Oberseite des Leistungshalbleiterchips mit den Außenflachleitern werden die dabei entstehenden Spalten zwischen der Leistungshalbleiterchipseite und der Flachleitermaterialseite aufgefüllt. Dadurch wird eine feste und zuverlässige Verbindung zwischen den beiden Fügepartnern gewährleistet.
  • Als Isolationshaftschicht und/oder als Isolationshaftfolienmaterial werden vorzugsweise Materialien eingesetzt, die bei Prozesstemperaturen bis zu 260°C chemisch und physikalisch langzeitstabil und bis zu 400°C mindestens kurzzeitig stabil sind. Als derartiges Isolationshaftschichtmaterial bzw. als Isolationshaftfolienmaterial kann vorzugsweise mindestens ein Material aus der Gruppe der Epoxide, der Polyimide, der Polyamide, der Polyetherketone, der Polybenzoxazole, der Polybenzimidazole oder Mischungen derselben, den Spalt ohne Lunker und Mikrodelaminationen auffüllen.
  • Dabei ist es vorgesehen, dass die Isolationshaftschicht bzw. das Isolationshaftfolienmaterial einen Abstand d in Mikrometern von 0,5 μm ≤ d ≤ 20 μm zwischen der Leistungshalbleiterchipseite und der Flachleitermaterialseite isolierend und haftvermittelnd auffüllt. Das hat den Vorteil, dass die Durchschlagfestigkeit trotz abnehmender Distanz zwischen den Außenflachleitern und den Kontaktflächen des Leistungshalbleiterchips deutlich erhöht werden kann und zusätzlich die Gesamtbauteilhöhe des Leistungshalbleiterbauelement vermindert wird.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung ist es vorgesehen, dass die Außenflachleiter metallische Mesastrukturen aus Lotmaterial oder Diffusionslotmaterial aufweisen, wobei die Mesastrukturen stoffschlüssig mit den Kontaktflächen des Leistungshalbleiterchips verbunden sind. Diese Mesastrukturen aus Lotmaterial und/oder Diffusionslotmaterial müssen nicht durch aufwendiges Ätzen oder durch Laserabtrag, das heißt durch Bilden von Mesastrukturen aus den Außenflachleitern herausgearbeitet werden, sondern können vielmehr durch einfaches kostengünstiges physikalisches oder chemisches Aufbringen bzw. Abscheiden aus der Gasphase selektiv sowohl auf die Flachleitermaterialseite, als auch auf die Oberseite des Leistungshalbleiterchips im Bereich der Kontaktflächen aufgebracht werden.
  • Durch dieses Aufbringen kann in vorteilhafter Weise ein Ätzschritt zur Ausbildung von Mesastrukturen eingespart werden, zumal die selektiv aufgebrachten Beschichtungen nun eigene Mesastrukturen ausbilden. Dabei kann entweder der jeweilige Außenflachleiter mit einem Lotmaterial oder Diffusionslotmaterial ausgestattet sein, oder es können die Kontaktflächen des Leistungshalbleiterchips mit Beschichtungen aus Lotmaterial oder Diffusionslotmaterial bedeckt sein.
  • Damit ist der Vorteil verbunden, dass zwischen den Außenflachleitern und den Kontaktflächen des Leistungshalbleiterchips nun ein Lotmaterial die stoffschlüssige Verbindung gewährleistet. Besteht dieses Lotmaterial aus einem Diffusionslotmaterial, so kommt noch der Vorteil hinzu, dass die beim Lötprozess entstehenden intermetallischen Phasen einen deutlich höheren Schmelzpunkt aufweisen, als das Ausgangsmaterial und damit eine höhere Temperaturstabilität gewährleisten.
  • Anstelle von Lot- und Diffusionslotmaterialien können für die Mesastrukturen auch Leitklebstoffe vorgesehen werden, welche stoffschlüssig die Kontaktflächen des Leistungshalbleiterchips mit den Außenflachleitern verbinden.
  • Ein Verfahren zur Herstellung von mehreren Leistungshalbleiterbauelementen weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Leistungshalbleiterchips mit Kontaktflächen auf mindestens einer Oberseite für eine Sourceelektrode und für eine Gateelektrode hergestellt. Ferner wird ein Flachleiterrahmen aus Flachleitermaterial mit Leistungshalbleiterbauteilpositionen und Außenflachleitern mit nach innen ausgerichteten Mesastrukturen zum Anschluss von Halbleiterchipelektroden und mit nach außen hin angeordneten Außenkontaktflächen in den Leistungshalbleiterbauteilpositionen hergestellt. Anschließend wird eine aushärtbare bzw. vernetzbare Isolationshaftschicht und/oder ein Isolationshaftfolienmaterials auf den Flachleiterrahmen unter Aussparung von Kontaktbereichen der Außenflachleiter oder Aufbringen der aushärtbaren bzw. vernetzbaren Isolationshaftschicht und/oder des Isolationshaftfolienmaterials auf den Leistungshalbleiterchip unter Aussparung der Kontaktflächen des Leistungshalbleiterchips aufgebracht.
  • Danach erfolgt ein stoffschlüssiges Verbinden der Außenflachleiter mit den Kontaktflächen unter gleichzeitigem Aushärten der Isolationshaftschicht und/oder des Isolationshaftfolienmaterials. Danach erfolgt ein Einbetten des Leistungshalbleiterchips, der Isolationsschicht und/oder des Isolationshaftfolienmaterials und der Außenflachleiter in eine Kunststoffgehäusemasse unter Freilassen von Außenkontaktflächen der Außenflachleiter.
  • Ein derartiges Verfahren hat den Vorteil, dass anschließend der Flachleiterrahmen in mehrere Leistungshalbleiterbauelemente aufgetrennt werden kann. Weiterhin hat dieses Verfahren den Vorteil, dass durch die Isolationshaftschicht bzw. das Isolationshaftfolienmaterial ein deutlich geringerer Abstand zwischen der Leistungshalbleiterchipseite und der Flachleitermaterialseite als bisher aufgefüllt werden kann, so dass trotz vermindertem Abstand zwischen beiden Seiten eine höhere Durchschlagfestigkeit möglich ist, zumal Lunkerbildungen und/oder Delaminationen durch die Isolationshaftschicht bzw. das Isolationshaftfolienmaterial vermieden werden.
  • Vorzugsweise ist es vorgesehen, dass auf den Außenflachleitern zum Inneren des Leistungshalbleiterbauelements hin Metallbeschichtungen zur Ausbildung von Mesastrukturen selektiv abgeschieden werden. Diese Metallbeschichtungen bestehen vorzugsweise aus einem Lotmaterial und/oder einem Diffusionslotmaterial. Beim Zusammenschmelzen der Mesastrukturen aus Lot- bzw. Diffusionslotmaterial mit den zu fügenden Kontaktflächen des Leistungshalbleiterchips bzw. den Außenflachleitern kommt es nicht nur zu einer stoffschlüssigen Verbindung dieser Ma terialien, sondern gleichzeitig auch zum Aushärten der umgebenden Isolationsschicht und/oder des Isolationshaftfolienmaterials. Dadurch wird gleichzeitig mit dem Fügevorgang eine vollständige Auffüllung des Spalts zwischen dem Halbleiterchip und dem Außenflachleiter erreicht. Ferner üben diese Materialien eine zusätzlich haftverbessernde Wirkung auf die zu fügenden Flächen aus, so dass eine zusätzliche und zuverlässige Haftverbindung realisiert werden kann.
  • Weiterhin ist es vorgesehen, dass zum stoffschlüssigen Verbinden der Außenflachleiter mit den Kontaktflächen unter gleichzeitigem Aushärten der Isolationsschicht und/oder des Isolationshaftfolienmaterials ein Leitkleber aufgetragen wird. Ähnlich wird mit dem Lotmaterial und auch mit dem Diffusionslotmaterial verfahren, dass heißt, es laufen gleichzeitig zwei Prozesse ab, einmal der Fügeprozess der Kontaktflächen des Leistungshalbleiterchips und zum anderen ein Adhäsionsprozess zwischen Leistungshalbleiterchipseite und Flachleiterkontaktseite.
  • Bei dem Verfahren lassen sich grundsätzlich zwei unterschiedliche Versionen durchführen, einmal die sogenannte ”pre taped lead frame”-Version, wobei nur die Bereiche zwischen den Mesastrukturen auf dem Flachleiterrahmen speziell mit einer elektrisch isolierenden hochtemperaturstabilen Kunststoffklebefolie, zum Beispiel aus Polyimid, Polyamid, Polyesteretherketon usw. beschichtet werden. Beim Fügen des Leistungshalbleiterchips mit dem Flachleiterrahmen bei Temperaturen zwischen 260°C und 400°C reagiert dann zugleich die Isolationshaftfolie zwischen den Mesastrukturen mit der Halbleiterchipoberseite und schafft so einen festen und zuverlässigen Materialverbund zwischen dem Material der Außenflachleiter und dem Material des Leistungshalbleiterchips.
  • Die andere und zweite Version kann als ”coated chip surface”-Version bezeichnet werden, wobei zwischen den Kontaktflächen auf der Leistungshalbleiterchipoberseite eine elektrisch isolierende und hochtemperaturstabile Kunststoffhaftfolie bzw. Isolationshaftschicht aus Polyimid, Polyamidimid, Polyesteretherketon usw. über einen Druck- oder einen Photolithographieprozess in der entsprechenden Schichtdicke aufgebracht wird, die der Höhe der Mesastrukturen auf dem Außenflachleitern entspricht. Beim Fügen der Leistungshalbleiterchips mit den Außenflachleitern bei Temperaturen um 250°C reagiert zugleich die Isolationshaftfolie auf der Oberseite des Leistungshalbleiterchips mit der Außenflachleiteroberseite zwischen den jeweils dort angeordneten Mesastrukturen und schafft so einen festen und zuverlässigen Verbund zwischen Leistungshalbleiterchipseite und Flachleitermaterialseite.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Halbleiterchip und Flachleiterrahmen für ein Leistungshalbleiterbauelement, einer ersten Ausführungsform der Erfindung entlang einer ersten Schnittebene A-A;
  • 2 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement gemäß der ersten Ausführungsform der Erfindung entlang der ersten Schnittebene A-A;
  • 3 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip und einen Flachleiterrahmen entlang einer zweiten Schnittebene B-B für das Leistungshalbleiterbauelement gemäß der ersten Ausführungsform der Erfindung;
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement entlang der zweiten Schnittebene B-B gemäß der ersten Ausführungsform der Erfindung;
  • 5 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip und einen Flachleiterrahmen für ein Leistungshalbleiterbauelement gemäß einer zweiten Ausführungsform der Erfindung entlang einer ersten Schnittebene A-A;
  • 6 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement gemäß der zweiten Ausführungsform der Erfindung entlang der ersten Schnittebene A-A;
  • 7 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip und einen Flachleiterrahmen entlang einer zweiten Schnittebene B-B für das Leistungshalbleiterbauelement gemäß der zweiten Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement gemäß der zweiten Ausführungsform der Erfindung entlang der zweiten Schnittebene B-B;
  • 9 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement gemäß dem Stand der Technik entlang einer ersten Schnittebene A-A;
  • 10 zeigt eine schematische Untersicht auf das Leistungshalbleiterbauelement gemäß dem Stand der Technik;
  • 11 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauelement gemäß dem Stand der Technik entlang einer zweiten Schnittebene B-B;
  • 12 zeigt eine Draufsicht auf das Leistungshalbleiterbauelement gemäß dem Stand der Technik.
  • 1 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip 10 und einen Flachleiterrahmen 18 für ein Leistungshalbleiterbauelement 1, gemäß einer ersten Ausführungsform der Erfindung entlang einer ersten Schnittebene A-A, die in 10 gezeigt wird. Von dem Flachleiterrahmen 18 ist lediglich eine Leistunghalbleiterbauteilposition mit einem Source-Anschluss S gezeigt, wobei der Source-Anschluss S Verankerungsfugen 26 aufweist, die beim Zusammenbau des Leistungshalbleiterchips 10 in der Leistungshalbleiterbauteilposition auf dem Flachleiterrahmen 18 mit Kunststoffgehäusemasse gefüllt wird.
  • Auf der Flachleitermaterialseite 13 sind in dieser Ausführungsform der Erfindung Mesastrukturen 16 von geringer Höhe angeordnet, die im Bereich von 0,5 bis 20 Mikrometer über die Flachleitermaterialseite 13 hinaus ragen. Der darüber angeordnete Leistungshalbleiterchip 10 weist Halbleiterchipelektroden 17 für Sourceelektroden auf, wobei Kontaktflächen 9 von einer Isolationshaftschicht 11 bzw. einem Isolationshaftfolienmaterial umgeben sind, das auf der Oberseite 25 des Leistungshalbleiterchips 10 angeordnet ist und einen Zwischenraum zwischen der Leistungshalbleiterchipseite 12 und der Flachleitermaterialseite 13 auffüllen soll. Auf der Rückseite 22 des Leistungshalbleiterchips 10 ist eine Drainkontaktfläche 23 angeordnet, auf der ein Metallband 28 für einen Drain-Anschluss D auf der Oberseite 24 des Leistungshalbleiterbauelements 1 als großflächiger Außenkontakt 4 vorgehen ist.
  • 2 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement 1 gemäß der ersten Ausführungsform der Erfindung entlang der ersten Schnittebene A-A nach dem Fügen des Leistungshalbleiterchips 10 auf dem in 1 gezeigten Flachleiterrahmen 18 in der Leistungshalbleiterbauteilposition. Außerdem zeigt 2 bereits eine Kunststoffgehäusemasse 14, in die der Halbleiterchip 10 die Außenflachleiter 6 und die Isolationshaftschicht 11 eingebettet sind, wobei die Isolationshaftschicht 11 einen Abstand d zwischen der Leistungshalbleiterchipseite 12 und der Flachleitermaterialseite 13 auffüllt, in dem das Material der Isolationshaftschicht 11 während des Fügens der Kontaktflächen 9 auf den Mesastrukturen 16 vernetzt und aushärtet, wobei die Adhäsionsfähigkeit der Isolationshaftschicht 11 gleichzeitig die Haftung zwischen Leistungshalbleiterchipseite 12 und der Flachleitermaterialseite 13 unterstützt.
  • Durch die Isolationshaftschicht 11 bzw. das Isolationshaftfolienmaterial können relativ dünne Spalten mit einem Abstand d zwischen 0,5 und 20 Mikrometer isoliert und vollständig abgedichtet werden, ohne dass sich Lunker oder Delaminationsrisse bilden. Gleichzeitig mit dem Fügen der Kontaktflächen 9 der Sourceelektrode auf den Mesastrukturen der Sourceaußenflachleiter 6 wird auch das Metallband 28 auf der Drainkontaktfläche 23 mit entsprechenden Drain-Anschlüssen D auf der Unterseite 5 des Leistungshalbleiterbauelements 1 verbunden, was in den 3 und 4 gezeigt wird.
  • 3 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip 10 und einen Flachleiterrahmen 18 für das Leistungshalbleiterbauelement 1 gemäß der ersten Ausführungsform der Erfindung entlang einer zweiten Schnittebene B-B. Die Lage dieser zweiten Schnittebenen B-B wird in 12 gezeigt. Dieser Querschnitt verdeutlicht den Aufbau des Leistungshalbleiterbauelements 1, insbesondere die interne Verbindung zwischen der Drainkontaktfläche 23 und einem Drainaußenanschluss D auf der Unterseite 5 des Leistungshalbleiterbauelements 1. Dazu ist auf der Drainkontaktfläche 23 auf der Rückseite 22 des Halbleiterchips 10 ein abgewinkeltes Metallband 28 angeordnet, auf das zunächst die Rückseite 22 des Halbleiterchips 10 mit der Drainkontaktfläche 23 aufgebracht wird.
  • Dabei ist die Abwinkelung des Metallbandes 28 derart, dass die Verbindungs- bzw. Lotschichten auf den Enden des Metallbandes 28 das gleiche Niveau aufweisen, wie die Kontaktflächen 9 für die Sourceelektrode des Leistungshalbleiterchips 10 auf der Oberseite 25 desselben. Ferner ist auf der Oberseite 25 eine Kontaktfläche 9 für einen Gate-Anschluss G angeordnet, der gleichzeitig mit dem Source-Anschluss und dem Drain-Anschluss des Flachleiterrahmens 18 mit den entsprechenden Halbleiterelektroden 17 des Leistungshalbleiterchips 10 verbunden wird. Dabei entstehen großflächige Außenkontaktflächen 15 sowohl auf der Unterseite des Leistungshalbleiter bauelements 1, als auch auf der Oberseite des Leistungshalbleiterbauelements 1.
  • 4 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement 1 gemäß der ersten Ausführungsform der Erfindung entlang der zweiten Schnittebene B-B nach dem Einbetten des Halbleiterchips 10 mit Metallband 28 und der Isolationshaftschicht 11 sowie den Außenflachleitern 6 und 7 in einer Kunststoffgehäusemasse 14. Dabei wird gleichzeitig der Abstand a zwischen den Außenflachleitern mit Kunststoffgehäusemasse 14 aufgefüllt.
  • 5 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip 10 und einen Flachleiterrahmen 18 für ein Leistungshalbleiterbauelement 2 gemäß einer zweiten Ausführungsform der Erfindung entlang der ersten Schnittebene A-A, die in 10 gezeigt wird. Diese 5 entspricht der 1, wobei Komponenten mit gleichen Funktionen mit gleichen Bezugszeichen gekennzeichnet sind und nicht extra erörtert werden. Der Unterschied der in 1 gezeigten ersten Ausführungsform der Erfindung liegt darin, dass die Isolationshaftschicht 11 bzw. das Isolationshaftfolienmaterial nicht auf der Leistungshalbleiterchipseite 12 sondern auf der Flachleitermaterialseite 13 unter Aussparung der Mesastrukturen 16 aufgebracht ist. Dabei können die Mesastrukturen 16 aus einem Diffusionslotmaterial, einem Lotmaterial und/oder einer Leitklebstoffmasse bestehen, während die gegenüberliegenden Kontaktflächen 9 des Leistungshalbleiterchips 10 ein entsprechendes lötbares bzw. diffusionslötbares oder klebbares Material aufweisen können.
  • Beim Aufbringen der Kontaktflächen 9 auf die Mesastrukturen 16 werden nicht nur die Kontaktflächen 9 des Leistungshalb leiterchips 10 mit den Mesastrukturen 16 stoffschlüssig verbunden, sondern gleichzeitig wird die noch nicht ausgehärtete Isolationshaftschicht 11 bzw. das Isolationshaftfolienmaterial nun haftend mit der Leistungshalbleiterchipseite 12 verbunden und vernetzt und ausgehärtet. Dabei entsteht das in 6 gezeigte Leistungshalbleiterbauelement 2, wobei in 6 gleichzeitig auch bereits eine Kunststoffgehäusemasse 14 zum Einbetten der Außenflachleiter 6 und 7 des Leistungshalbleiterchips 10 und der Isolationshaftschicht 11 aufgebracht ist.
  • 7 zeigt einen schematischen Querschnitt durch einen Leistungshalbleiterchip 10 und einen Flachleiterrahmen 17 gemäß 5, jedoch entlang einer zweiten Schnittebene B-B für das Leistungshalbleiterbauelement 2 gemäß der zweiten Ausführungsform der Erfindung. Die 7 entspricht wiederum der 3 gemäß der ersten Ausführungsform der Erfindung mit dem Unterschied, dass sowohl der Gate-Anschluss G, als auch der Source-Anschluss S, die als großflächige Außenkontakte 4 ausgeführt sind und einen Sourceaußenflachleiter 6 und einen Gateaußenflachleiter 7 aufweisen, nun die Isolationshaftschicht 11 tragen und nicht mehr der Leistungshalbleiterchip 10, wie es in 3 dargestellt ist. Diese zweite Schnittebene B-B zeigt auch den Anschluss der Drainkontaktfläche 23 an die Drain-Anschlüsse D auf der Unterseite 5 des Leistungshalbleiterbauelements 2.
  • 8 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauelement 2 gemäß der zweiten Ausführungsform der Erfindung entlang der zweiten Schnittebene B-B. Die 8 entspricht vollständig der 4 der ersten Ausführungsform der Erfindung, zumal das Ergebnis das gleiche ist, indem nun durch die Isolationshaftschicht 11 ein geringerer Abstand d zwischen der Leistungshalbleiterchipseite 12 und der Flachleitermaterialseite 13 als bei herkömmlichen Bauelementen realisiert werden kann, wodurch sowohl der thermische Widerstand, als auch der elektrische Widerstand verringert wird. Aufgrund des Isolationshaftschichtmaterials 11 bzw. des Isolationshaftfolienmaterials kann außerdem eine höhere Durchbruchfestigkeit für Leistungshalbleiterbauelemente erreicht werden.
  • 9 bis 12 zeigen Ansichten eines Leistungshalbleiterelements gemäß dem Stand der Technik, wie sie bereits einleitend erörtert wurden. Zur Vermeidung von Wiederholungen werden diese Figuren nicht erneut beschrieben.
    • 1
    Leistungshalbleiterbauelement (1. Ausführungsform)
    2
    Leistungshalbleiterbauelement (2. Ausführungsform)
    3
    Leistungshalbleiterbauelement (Stand der Technik)
    4
    großflächiger Außenkontakt
    5
    Unterseite des Leistungshalbleiterbauelements
    6
    Sourceaußenflachleiter
    7
    Gateaußenflachleiter
    8
    Flachleitermaterial
    9
    Kontaktfläche
    10
    Leistungshalbleiterchip
    11
    Isolationshaftschicht und/oder Isolationshaftfolienmaterial
    12
    Leistungshalbleiterchipseite
    13
    Flachleitermaterialseite
    14
    Kunststoffgehäusemasse
    15
    Außenkontaktfläche
    16
    Mesastruktur
    17
    Halbleiterchipelektrode
    18
    Flachleiterrahmen
    19
    Fügeschicht
    20
    strichpunktierte Linie
    21
    gestrichelte Linie
    22
    Rückseite des Leistungshalbleiterchips
    23
    Drainkontaktfläche
    24
    Oberseite des Leistungshalbleiterbauelements
    25
    Oberseite des Leistungshalbleiterchips
    26
    Verankerungsfugen
    28
    Metallband
    a
    Abstand
    d
    Abstand
    h
    Höhe des Leistungshalbleiterbauelements
    G
    Gate-Anschluss
    S
    Source-Anschluss
    D
    Drain-Anschluss

Claims (15)

  1. Leistungshalbleiterbauelement mit großflächigen Außenkontakten (4) auf mindestens einer Unterseite (5), wobei die Unterseite (5) mindestens einen Sourceaußenflachleiter (6) und einen Gateaußenflachleiter (7) aus Flachleitermaterial (8) aufweist, und wobei der Abstand (a) zwischen den Außenflachleitern (6, 7) der zulässigen Sperrspannung des Leistungshalbleiterbauelements (1) angepasst ist, und wobei Kontaktflächen (9) einer Sourceelektrode und einer Gateelektrode eines Leistungshalbleiterchips (10) des Leistungshalbleiterbauelements (1) materialschlüssig mit den Außenflachleitern (6, 7) flächig verbunden sind, und wobei das Leistungshalbleiterbauelement (1) eine Isolationshaftschicht (11) und/oder ein Isolationshaftfolienmaterial aufweist, das zwischen einer Leistungshalbleiterchipseite (12) und Flachleitermaterialseiten (13) angeordnet ist, und wobei der Leistungshalbleiterchip (10), die Außenflachleiter (6, 7) und die Isolationshaftschicht (11) und/oder das Isolationshaftfolienmaterial in eine Kunststoffgehäusemasse (14) unter Freilassung von Außenkontaktflächen (15) des Flachleitermaterials eingebettet sind.
  2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationshaftschicht (11) und/oder das Isolationshaftfolienmaterial bei Prozesstemperaturen bis zu 260°C chemisch und physikalisch langzeitstabil und bis zu 400°C kurzzeitig stabil ist.
  3. Leistungshalbleiterbauelement nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Isolationshaftschicht (11) und/oder das Isolationshaftfolienmaterial ein Epoxid, ein Polyimid, ein Polyamid, ein Polyetherketon, ein Polybenzoxazol, ein Polybenzimidazol oder polymere oder copolymere Mischungen derselben aufweist.
  4. Leistungshalbleiterelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolationshaftschicht (11) und/oder das Isolationshaftfolienmaterial einen Abstand d in Mikrometern von 0,5 μm ≤ d ≤ 20 μm zwischen der Leistungshalbleiterchipseite (12) und den Flachleitermaterialseiten (13) isolierend und haftvermittelnd auffüllt.
  5. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenflachleiter (6, 7) metallische Mesastrukturen (16) aus Lotmaterial oder Diffusionslotmaterial aufweisen, wobei die Mesastrukturen (16) stoffschlüssig mit den Kontaktflächen (9) des Leistungshalbleiterchips (10) verbunden sind.
  6. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen (9) des Leistungshalbleiterchips (10) Beschichtungen, die Lotmaterial oder Diffusionslotmaterial aufweisen, tragen.
  7. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen den Außenflachleitern (6, 7) und den Kontaktflächen (9) des Leistungshalbleiterchips (10) ein Lotmaterial oder ein Diffusionslotmaterial stoffschlüssig angeordnet ist.
  8. Leistungshalbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen den Außenflachleitern (6, 7) und den Kontaktflächen (9) des Leistungshalbleiterchips (10) ein Leitklebstoff stoffschlüssig angeordnet ist.
  9. Verfahren zur Herstellung von mehreren Leistungshalbleiterbauelementen (1), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von Leistungshalbleiterchips (10) mit Kontaktflächen (9) auf mindestens einer Oberseite (25) zu einer Sourceelektrode und zu einer Gateelektrode; – Herstellen eines Flachleiterrahmens aus Flachleitermaterial (8) mit Leistungshalbleiterbauteilpositionen und Außenflachleitern (6, 7) mit nach innen ausgerichteten Mesastrukturen (16) zum Anschluss von Halbleiterchipelektroden (17) und mit nach außen hin angeordneten Außenkontaktflächen (15) in den Leistungshalbleiterbauteilpositionen; – Aufbringen einer aushärtbaren bzw. vernetzbaren Isolationshaftschicht (11) und/oder eines Isolationshaftfolienmaterials auf den Flachleiterrahmen (18) unter Aussparung von Kontaktbereichen der Au ßenflachleiter (6, 7) oder Aufbringen der aushärtbaren bzw. vernetzbaren Isolationshaftschicht (11) und/oder des Isolationshaftfolienmaterials auf den Leistungshalbleiterchip (10) unter Aussparung der Kontaktflächen (9) des Leistungshalbleiterchips (10); – stoffschlüssiges Verbinden der Außenflachleiter (6, 7) mit den Kontaktflächen (9) unter gleichzeitigem Aushärten der Isolationshaftschicht (11) und/oder des Isolationshaftfolienmaterials; – Einbetten des Leistungshalbleiterchips (10), der Isolationsschicht (11) und/oder des Isolationshaftfolienmaterials und der Außenflachleiter (6, 7) in einer Kunststoffgehäusemasse (14) unter Freilassen von Außenkontaktflächen (15) der Außenflachleiter (6, 7).
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass auf den Außenflachleitern (6, 7) nach innen Metallbeschichtungen zur Ausbildung von Mesastrukturen (16) selektiv abgeschieden werden.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass auf den Kontaktflächen (9) der Leistungshalbleiterchips (10) Metallschichten selektiv für ein Diffusionslöten abgeschieden werden.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der Außenflachleiter (6, 7) mit den Kontaktflächen (9) unter gleichzeitigem Aus härten der Isolationsschicht (11) und/oder des Isolationshaftfolienmaterials ein Leitklebstoff auf die zu verbindenden Kontaktflächen (9) aufgetragen wird.
  13. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der Außenflachleiter (6, 7) mit den Kontaktflächen (9) unter gleichzeitigem Aushärten des der Isolationsschicht (11) und/oder des Isolationshaftfolienmaterials ein Lotmaterial auf mindestens eine der zu verbindenden Kontaktflächen (9) aufgetragen wird.
  14. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass zum stoffschlüssigen Verbinden der Außenflachleiter (6, 7) mit den Kontaktflächen (9) unter gleichzeitigem Aushärten des der Isolationsschicht (11) und/oder des Isolationshaftfolienmaterials auf die zu verbindenden Kontaktflächen (9) Diffusionslotschichten aufgetragen werden.
  15. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass als Isolationshaftschichtmaterial (11) und/oder als Isolationshaftfolienmaterial mindestens eines der Stoffe aus der Gruppe Epoxid, Polyamid, Polyamid, Polyetherketon, Polybenzoxazol, Polybenzimidazol oder polymere oder copolymere Mischungen derselben aufweist, eingesetzt wird.
DE102006013853A 2006-03-23 2006-03-23 Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben Expired - Fee Related DE102006013853B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006013853A DE102006013853B4 (de) 2006-03-23 2006-03-23 Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006013853A DE102006013853B4 (de) 2006-03-23 2006-03-23 Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102006013853A1 DE102006013853A1 (de) 2007-10-04
DE102006013853B4 true DE102006013853B4 (de) 2010-09-30

Family

ID=38460054

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006013853A Expired - Fee Related DE102006013853B4 (de) 2006-03-23 2006-03-23 Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102006013853B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060484B4 (de) 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US9847310B2 (en) 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
DE102020206763A1 (de) 2020-05-29 2021-12-02 Siemens Aktiengesellschaft Fügen und Isolieren von leistungselektronischen Halbleiterbauteilen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006021191A1 (de) * 2004-08-24 2006-03-02 Infineon Technologies Ag Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006021191A1 (de) * 2004-08-24 2006-03-02 Infineon Technologies Ag Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip

Also Published As

Publication number Publication date
DE102006013853A1 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
EP1956647B1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018207955B4 (de) Leiterplattenmodul mit integriertem leistungselektronischen Metall-Keramik-Modul sowie Verfahren zu dessen Herstellung
DE102014114808B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP2284889A1 (de) Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu
WO2013013964A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE112017002198T5 (de) Halbleitereinrichtung
DE102006013853B4 (de) Leistungshalbleiterbauelement mit großflächigen Außenkontakten sowie Verfahren zur Herstellung desselben
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
EP1993132B1 (de) Leistungshalbleitersubstrat mit Metallkontaktschicht sowie Herstellungsverfahren hierzu
DE102017107763B4 (de) Leistungshalbleitereinrichtung, Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
EP2260511B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
WO2022002596A1 (de) Formdraht, leiterplatte, leistungselektronik und verfahren zur herstellung einer leiterplatte
DE102011083423A1 (de) Kontaktfederanordnung und Verfahren zur Herstellung derselben
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE102012208251A1 (de) Elektrische Kontaktierung für Halbleiter
DE10134943A1 (de) Elektronisches Leistungsbauteil mit einem Halbleiterchip
DE19529490A1 (de) Chipkontaktierungsverfahren, damit hergestellte elektronische Schaltung und Trägersubstrat zur Kontaktierung von Chips
DE102007036044A1 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102012219568B3 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee