DE102005048153B4 - Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie - Google Patents

Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie Download PDF

Info

Publication number
DE102005048153B4
DE102005048153B4 DE102005048153A DE102005048153A DE102005048153B4 DE 102005048153 B4 DE102005048153 B4 DE 102005048153B4 DE 102005048153 A DE102005048153 A DE 102005048153A DE 102005048153 A DE102005048153 A DE 102005048153A DE 102005048153 B4 DE102005048153 B4 DE 102005048153B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor wafer
adhesive film
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005048153A
Other languages
English (en)
Other versions
DE102005048153A1 (de
Inventor
Michael Dipl.-Ing. Bauer
Peter Dipl.-Ing. Strobel
Ludwig Dipl.-Ing. Heitzer
Eric Kürzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005048153A priority Critical patent/DE102005048153B4/de
Priority to US11/543,983 priority patent/US7470601B2/en
Publication of DE102005048153A1 publication Critical patent/DE102005048153A1/de
Application granted granted Critical
Publication of DE102005048153B4 publication Critical patent/DE102005048153B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

Verfahren zur Herstellung von mehreren Halbleiterchips (3) mit bruchempfindlichen Klebstofffolien (4) auf den Rückseiten (5), wobei das Verfahren folgende Verfahrensschritte aufweist:
– Herstellen eines Halbleiterwafers (10) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (11);
– Aufbringen des Halbleiterwafers (10) mit seiner Rückseite (12) auf eine Trägerfolie (13);
– Einbringen von Trennfugen (14) entlang der Halbleiterchippositionen (11) in die Oberseite (15) des Halbleiterwafers (10), wobei die Trennfugen (14) den Halbleiterwafer (10) nicht vollständig durchtrennen;
– Aufkleben des nicht vollständig durchtrennten Halbleiterwafers (10) mit der Oberseite (15) und den Trennfugen (14) auf einen Halbleiterwaferträger (16);
– Dünnen des Halbleiterwafers (10) von seiner Rückseite (12) aus bis zu den Trennfugen (14);
– Aufbringen einer bruchempfindlichen Klebstofffolie (4) auf die Rückseite (12) des in Halbleiterchips (3) aufgetrennten Halbleiterwafers (10);
– Vereinzeln der Halbleiterchips (3) zu Halbleiterchips (3) mit Klebstofffolie (4) unter Durchbrechen der Klebstofffolie...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie. Bei derartigen Halbleiterbauteilen ist die Klebstofffolie zwischen der Rückseite des Halbleiterchips und einer Chipanschlussfläche eines Schaltungsträgers angeordnet. Dazu wird die Klebstofffolie nicht zunächst auf die Chipanschlussfläche geklebt, sondern die Rückseite des Halbleiterchips wird mit einer derartigen Klebstofffolie versehen. Das Aufbringen einer derartigen Klebstofffolie auf die Rückseite des Halbleiterchips erfolgt nicht auf einzelnen Rückseiten der Halbleiterchips, sondern vielmehr gleichzeitig für mehrere Halbleiterchips auf der Rückseite eines Halbleiterwafers mit einer hohen Anzahl an Halbleiterchippositionen.
  • Aus der Druckschrift GB 2 404 280 A ist ein Verfahren zum stoffschlüssigen Verbinden einer Klebstofffolie mit einem Halbleiterchip bekannt, wobei eine Struktur, die einen Halbleiterwafer umfasst, von einem Waferträger entfernt wird, indem mit einem Laserstrahl der Halbleiterwafer durchtrennt wird, wobei gleichzeitig auch die Klebstoffschicht derart durchtrennt wird, dass einzelne Halbleiterchips, an denen die Klebstofffolienteile befestigt bleiben, von dem Waferträger abgenommen werden, können. Danach könne die mittels Laser durchtrennten Klebstofffolienteile mit dem Halbleiterchip in einem Bestückungsautomaten auf einer Chipanschlussfläche eines Schaltungsträgers fixiert werden.
  • Dieses Verfahren hat den Nachteil, dass das Vereinzeln der Klebstoffschicht ein Durchtrennen mit Laserablation erfordert. Bei der Laserablation besteht die Gefahr, dass sowohl die Randseiten als auch die aktive Oberseite des Halbleiterchips mit verdampfendem Klebstoffmaterial kontaminiert wird.
  • Aus der DE 10 2005 039 479 B3 ist ein Verfahren zur Herstellung von Halbleiterbauteilen bekannt, bei dem auf die Rückseite eines gedünnten Halbleiterwafers eine ätzresistente, haftende Schicht aufgebracht und der Halbleiterwafer anschließend durch Trennätzen von seiner Rückseite aus vereinzelt wird.
  • In anderen Fällen wird der Halbleiterwafer mit einer entsprechenden Klebstofffolie mittels Sägeblättern durchtrennt, wobei jedoch die diamantbesetzten Sägeblätter, welche den Halbleiterwafer durchtrennen, durch die Klebstofffolie derart verunreinigt werden, dass ein frühzeitiger Austausch der diamantbesetzten Sägeblätter durchgeführt werden muss. Außerdem sind auch hier die Ränder und Oberseiten des Halbleiterchips vor einer Kontamination durch das Material der Klebstofffolie nicht geschützt. Ferner ist das Sägen durch zwei derart unterschiedliche Materialien problematisch und kann zu Mikrorissen in dem Halbleitermaterial des Halbleiterwafers führen.
  • In der Druckschrift DE 10 2004 009 742 wird ein Verfahren beschrieben, bei dem die Klebstofffolie erst nach dem Durchtrennen der Halbleiterchips auf einen durchtrennten Halbleiterwafer aufgebracht und danach die Folie durchtrennt wird. Bei dieser getrennten Durchführung der Trennvorgänge, indem zunächst das Halbleiterwafermaterial gesägt wird und anschließend mit einem Laserverfahren die Klebstofffolie durchtrennt wird, ist ebenfalls mit Problemen insbesondere der Kontamination durch das verdampfende Klebstoffmaterial zu rechnen.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchips und Klebstofffolie anzugeben, bei dem die Nachteile im Stand der Technik überwunden werden und sich der Trennschritt des Halbleiterwafers deutlich vom Trennschritt der Klebstofffolie unterscheidet. Dieses soll durch ein neuartiges Verfahren erreicht werden.
  • Erfindungsgemäß weist ein Verfahren zur Herstellung von mehreren Halbleiterchips mit bruchempfindlichen Klebstofffolien auf den Rückseiten die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit einer Vielzahl in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen hergestellt. Anschließend wird der Halbleiterwafer mit seiner Rückseite auf eine Trägerfolie aufgebracht. Nun können von der Oberseite des Halbleiterwafers aus in den Halbleiterbauteilpositionen Trennfugen entlang der Halbleiterbauteilpositionen eingebracht werden, wobei die Trennfugen den Halbleiterwafer nicht vollständig durchtrennen.
  • Der nicht vollständig durchtrennte Halbleiterwafer wird anschließend mit seiner Oberseite und den Trennfugen auf einen Halbleiterwaferträger aufgeklebt. Nach Entfernen der Trägerfolie steht nun die Rückseite des Halbleiterwafers zu weiterer Verarbeitung zur Verfügung. Von der Rückseite aus kann nun der Halbleiterwafer bis zu den Trennfugen gedünnt werden. Sobald die Trennfugen erreicht sind, ist der Halbleiterwafer in einzelne gedünnte Halbleiterchips getrennt. Nun erfolgt das Aufbringen einer bruchempfindlichen Klebstofffolie auf die Rückseite des in Halbleiterchips aufgetrennte Halbleiterwafers.
  • Dabei ist die bruchempfindliche Klebstofffolie mit ihrem Hartstoffkern noch nicht singuliert, sondern zusammenhängend und bedeckt die gesamte Rückseite des in Halbleiterchips getrennte Halbleiterwafers. Anschließend erfolgt das Vereinzeln der Halbleiterchips zu Halbleiterchips mit Klebstofffolienstück unter Durchbrechen der Klebstofffolie entlang der Trennfugen. Dieser letzte Schritt kann auf zwei unterschiedliche Weisen erfolgen, indem entweder entlang der Trennfugen über eine Abkantkante einer Abkanteinrichtung die bruchempfindliche Folie gebrochen und damit die Halbleiterchips vereinzelt werden, oder es besteht die Möglichkeit, durch einen an die Fläche eines einzelnen Halbleiterchips angepassten Stempel diesen orthogonal zum Halbleiterchip zu bewegen und dabei die bruchempfindliche Folie durchzubrechen. In beiden Fällen entstehen Bruchkonturen der Klebstofffolie an den Rändern der Klebstofffolie selbst.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile mit Halbleiterchips und Klebstofffolien zwischen der Rückseite der Halbleiterchips und einer Chipanschlussfläche eines Schaltungsträgers weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Schaltungsträger mit mehreren Halbleiterbauteilpositionen bereitgestellt. Auf diesen Schaltungsträger können nun in einem Bestückungsautomaten in den jeweiligen Halbleiterbauteilpositionen auf entsprechenden Chipanschlussflächen, die auf dem Schaltungsträger vorgesehen sind, die Halbleiterchips mit ihren bruchempfindlichen Klebstofffolien aufgebracht werden.
  • Anschließend werden in den Halbleiterbauteilpositionen die Kontaktflächen auf der Oberseite der Halbleiterchips mit entsprechenden Kontaktanschlussflächen des Schaltungsträgers über Verbindungselemente elektrisch miteinander verbunden. Danach werden die Verbindungselemente der Halbleiterchips mit der Rückseitenfolie und teilweise der Schaltungsträger in eine Kunststoffgehäusemasse eingebettet. Abschließend kann dann der Schaltungsträger in einzelne Halbleiterbauteile aufgeteilt werden.
  • Gegenüber den bisherigen Verfahren kann bei diesem Verfahren auf teure Anlagen verzichtet werden, um die Halbleiterchips mit Rückseitenfolie zu vereinzeln. Darüber hinaus bleiben keinerlei Rückstände und Kontaminationen auf den Chipkanten zurück, wie dies bei der Laserablation und/oder bei der Sägetechnik der Fall ist.
  • Bei dem Halbleiterbauteil mit Halbleiterchip und Klebstofffolie ist demnach zwischen der Rückseite des Halbleiterchips und einer Chipanschlussfläche eines Schaltungsträgers die Klebstofffolie positioniert. Dabei weist die Klebstofffolie eine beidseitige Klebstoffschicht und einen Folienkern auf, wobei der Folienkern ein sprödes, bruchempfindliches Material ist.
  • Für ein Halbleiterbauteil hat ein derartiges bruchempfindliches Material, das beidseitig mit Klebstoffschichten versehen ist, als Klebstofffolie zwischen der Rückseite des Halbleiterchips und einer Chipanschlussfläche eines Schaltungsträgers den Vorteil, dass mit zunehmender Sprödigkeit auch der thermische Ausdehnungskoeffizient sich immer mehr dem Halbleiterchipmaterial angleicht. Somit werden Scherbelastungen, die von einer Chipanschlussfläche auf einen Schaltungsträger aus Kunststoffmaterial ausgehen, sich in dem spröden, bruchempfindlichen Material auswirken und dort eventuell auch zu Mikrorissen führen, jedoch den Halbleiterchip vor derartigen Schädigungen schützen. Ein besonderer Vorteil eines spröden, bruchempfindlichen Materials mit beidseitigen Klebstoffschichten ergibt sich dann, wenn der Schaltungsträger aus Metall oder Keramik ist.
  • In diesem Fall sind die Unterschiede im thermischen Ausdehnungskoeffizienten zwischen dem spröden, bruchempfindlichen Material und dem Metall bzw. dem Keramikmaterial vernachlässigbar klein, so dass verminderte Scherspannungen an diesen Grenzflächen auftreten. Der besondere Vorteil des spröden, bruchempfindlichen Materials in der Klebstofffolie zwischen Rückseite des Halbleiterchips und Chipanschlussfläche eines Schaltungsträgers liegt auch darin, dass zur Erreichung der hohen Sprödigkeit ein hoher Füllstoffgrad f im Bereich von 92 Vol.% ≤ f ≤ 98 Vol.% günstig ist, insbesondere, wenn die Klebstofffolie gleichzeitig elektrisch leitend sein soll, da in diesem Fall der hohe Füllstoffgrad mit elektrisch leitenden Partikeln eine hohe elektrische Leitfähigkeit ermöglicht. Bei dem hohen Füllstoffgrad kann als bindende Kunststoffmasse ein Thermoplast eingesetzt werden. Um die Sprödigkeit des Materials noch weiter zu erhöhen, ist es von Vorteil, für den Folienkern einen Duroplast mit dann elektrisch leitenden Füllstoffpartikeln vorzusehen. Der hohe Vernetzungsgrad eines Duroplast erhöht gleichzeitig die Sprödigkeit eines derartigen Folienkerns.
  • Der besondere Vorteil dieses Halbleiterbauteils bzw. der Klebstofffolie aus einem spröden, bruchempfindlichen Material liegt jedoch darin, dass die Fertigung derartiger Halbleiterbauteile vereinfacht werden kann, da ein derartig sprödes Ma terial nicht mehr durch Laserablation oder durch Sägetechniken zu trennen ist, was mit den obigen Nachteilen verbunden ist, sondern da ein derartig sprödes Material entlang von Trennfugen zwischen einzelnen Halbleiterchips durch Biegen oder Stanzen bei geringem Kraftaufwand durchbrochen werden kann. Somit weist die dabei entstehende Rückseitenfolie auf den einzelnen Halbleiterchips an ihren Randseiten Bruchkonturen auf, welche ein Kennzeichen dafür sind, dass keinerlei Sägetechniken oder Laserablationstechniken eingesetzt wurden, so dass die oben erwähnten Nachteile nicht mehr auftreten. Vorzugsweise wird die bruchempfindliche Klebstofffolie als Rückseitenfolie bei Halbleiterbauteilen eingesetzt, die einen gedünnte Halbleiterchip aufweisen, zumal durch das Dünnen des Halbleitermaterials dieses Halbleitermaterial seine Sprödigkeit verliert und somit beim Durchbrechen der Folie mittels Biegetechniken und/oder Stanztechniken der Halbleiterchip selber nicht beschädigt wird, da zuerst die spröde, bruchempfindliche Klebstofffolie bricht.
  • Eine Vorrichtung zum Herstellen eines Halbleiterbauteils mit Halbleiterchip und einer bruchempfindlichen Klebstofffolie auf der Rückseite des Halbleiterchips weist eine Abkanteinrichtung auf. Eine derartige Abkanteinrichtung bricht an der Abkantkante die bruchempfindliche Klebstoffschicht auf den Rückseiten von in Zeilen und Spalten angeordneten Halbleiterchips entlang von Trennfugen zwischen den Halbleiterchips. Außerdem weist die Vorrichtung einen Bestückungsautomaten auf, der die Halbleiterchips mit der auf der Rückseite angeordneten Klebstofffolie auf einem Schaltungsträger in Halbleiterbauteilpositionen mit Chipanschlussflächen des Schaltungsträgers fixiert. Eine derartige Vorrichtung hat den Vorteil, dass sie ein rein mechanisches Trennen durch Biegen ü ber eine Abkantkante durchführt, so dass keinerlei Kontamination durch zerspantes oder verdampftes Klebstofffolienmaterial auftreten kann.
  • Eine weitere Vorrichtung zum Herstellen eines Halbleiterbauteils mit Halbleiterchip und einer bruchempfindlichen Klebstofffolie auf der Rückseite des Halbleiterchips weist einen Halter für einen Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchips auf und besitzt einen Stempel, der in seiner flächigen Erstreckung der Rückseite eines Halbleiterchips entspricht. Dieser Stempel ist orthogonal zum Halbleiterchip bewegbar. Auf der gegenüber liegenden Seite vom Halter weist die Vorrichtung eine Schablone auf, welche eine Schablonenöffnung besitzt, deren flächige Erstreckung der Fläche eines einzelnen Halbleiterchips entspricht. Dabei deckt die Schablone teilweise die Oberseite des in Halbleiterchips getrennten Halbleiterwafers ab. Zum Auftrennen der bruchempfindlichen Klebstofffolie wird der Stempel relativ zur Schablone unter Durchbrechen der Klebstofffolie durch die Schablonenöffnung gestoßen.
  • Auf der Seite der Schablonenöffnung weist die Vorrichtung eine Vakuumpipettenspitze auf, die der flächigen Erstreckung der Oberseite eines einzelnen Halbleiterchips entspricht und diesen beim Ausbrechen aus der bruchempfindlichen Folie mit ausgebrochenem Folienstück auf seiner Rückseite aufnimmt. Neben diesen Komponenten zum Ausbrechen und Aufnehmen der Halbleiterchips mit Rückseitenfolie weist die Vorrichtung einen Bestückungsautomaten auf, der die Halbleiterchips mit der Rückseitenfolie auf einem Schaltungsträger in Halbleiterbauteilpositionen mit Chipanschlussflächen des Schaltungsträgers fixiert.
  • Diese Vorrichtung hat den Vorteil, dass die Einrichtung zum Singulieren eines Folienstückes mit darauf befindlichem Halbleiterchip bereits Teil des Bestückungsautomaten sein kann. Außerdem ermöglicht die Vorrichtung ein schnelles Ausbrechen von einzelnen funktionsfähigen Chips aus einer Vielzahl von Halbleiterchips eines in Halbleiterchips aufgetrennte Halbleiterwafers.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 bis 6 zeigen Prinzipskizzen zur Herstellung eines Halbleiterchips mit Klebstofffolie;
  • 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer mit Halbleiterbauteilpositionen nach Einbringen von Trennfugen;
  • 2 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 1 nach Aufbringen des Halbleiterwafers auf einen Halbleiterwaferträger;
  • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 2 nach Dünnen des Halbleiterwafers;
  • 4 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer gemäß 3 nach Aufbringen einer bruchempfindlichen Klebstofffolie;
  • 5 zeigt einen schematischen Querschnitt durch die bruchempfindliche Klebstofffolie gemäß 4 nach Brechen der Klebstofffolie;
  • 6 zeigt einen schematischen Querschnitt durch die bruchempfindliche Klebstofffolie gemäß 4 und eine Vorrichtung zum Ausbrechen einzelner Halbleiterchips mit Rückseitenfolie;
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer Ausführungsform der Erfindung.
  • 1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 10 mit Halbleiterbauteilpositionen 11 nach Einbringen von Trennfugen 14. Dazu ist der Halbleiterwafer 10 mit seiner Rückseite 12 auf einer Trägerfolie 13 fixiert, so dass seine Oberseite 15 frei zugänglich ist. Von der Oberseite 15 aus werden die Trennspuren 14 bis zu einer Tiefe t eingebracht, die jedoch den Halbleiterwafer 10 nicht vollständig durchtrennt, sondern mindestens die Größe der Dicke d der herzustellenden Halbleiterchips 3 aufweist. Die Halbleiterchips 3 werden schematisch mit punktierten Linien dargestellt und weisen auf der Oberseite 15 des Halbleiterwafers 10 Oberseiten 18 auf, auf denen Kontaktflächen 17 angeordnet sind, während ihre Rückseiten 5 noch nicht freigelegt sind.
  • 2 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 10 gemäß 1 nach Aufbringen des Halbleiterwafers 10 auf die Oberseite 28 eines Halbleiterwaferträgers 16. Dazu wird zunächst der Halbleiterwaferträger 16 mit seiner aktiven Oberseite 15 unter Abdecken der Oberseiten 18 der Halbleiterchips und der Trennfugen 16 auf den Halbleiterwaferträger 16 aufgebracht. Anschließend wird die in 1 gezeigte Trägerfolie 13 von der Rückseite 12 des Halbleiterwafers 10 entfernt. Nun liegt die Rückseite 12 frei, so dass der Halbleiterwafer 10 von der Rückseite 12 aus gedünnt werden kann.
  • 3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 10 gemäß 2 nach Dünnen des Halbleiterwafers 10. Durch das Dünnen des Halbleiterwafers 10 sind nun einzelne Halbleiterchips 3 mit ihrer Oberseite 18 auf dem Halbleiterwaferträger 16 angeordnet. Die Trennfugen 14 trennen nun vollständig die Halbleiterchips 3 untereinander. Damit sind die Rückseiten 5 der Halbleiterchips 3 für weitere Bearbeitungsschritte zugänglich.
  • 4 zeigt einen schematischen Querschnitt durch den gedünnten Halbleiterwafer 10 nach Aufbringen einer bruchempfindlichen Klebstofffolie 4. Diese bruchempfindliche Klebstofffolie 4 besteht aus einem spröden Klebstofffolienkern 9 und ist beidseitig mit Klebstoffschichten 29 und 30 beschichtet. Während die auf der Oberseite 21 der Klebstofffolie 4 angeordnete Klebstoffschicht 29 die Rückseiten 5 der Halbleiterchips 3 fixiert, ist die Klebstoffschicht 30 auf der Unterseite 37 der Klebstofffolie 4 frei zum Fixieren der Kombination aus Halbleiterchip 3 und Rückseitenfolienstück 8, auf einer Chipanschlussfläche eines Schaltungsträgers fixiert zu werden.
  • Das einzige Problem ist, die Klebstofffolie 4 in einzelne Rückseitenfolienstücke 8 für die Halbleiterchips 3 zu singulieren. Aufgrund der Bruchempfindlichkeit und der Spröde des Folienkerns 9 reichen bereits geringe Kräfte aus, um einen Bruch entlang der Trennfugen 14 der Klebstofffolie 4 zu erreichen. Die hohe Sprödigkeit des Klebstofffolienkerns 9 wird durch den hohen Füllstoffgrad von 92 Vol.% ≤ f ≤ 98 Vol.% erreicht. Dabei werden als Füllstoff für eine elektrisch lei tende Klebstofffolie Metallpartikel beispielsweise aus Silber eingesetzt.
  • 5 zeigt einen schematischen Querschnitt durch die bruchempfindliche Klebstofffolie 4 gemäß 4 nach Brechen der Klebstofffolie 4 entlang der Trennfugen 14. In diesem Beispiel wurde die Klebstofffolie 4 in den angegebenen Pfeilrichtungen A und B auf Durchbiegung beansprucht, so dass sich Bruchlinien 38 durch den Folienkern 9 entlang der Trennfugen 14 ausbilden, die zu einem zeilenweise Singulieren der Halbleiterchips 3 führen. Durch entsprechende Biegebeanspruchung können dann die Zeilen wiederum in einzelne Halbleiterchips mit klebendem Rückseitenfolienstück 8 gebrochen werden. Eine andere Möglichkeit der Singulierung zeigt die nächste Figur.
  • 6 zeigt einen schematischen Querschnitt durch die bruchempfindliche Klebstofffolie 4 gemäß 4 und eine Vorrichtung 39 zum Ausbrechen einzelner Halbleiterchips 3 mit Rückseitenfolienstücken 8. Dazu weist die Vorrichtung 39 einen Halter 31 auf, der den in Halbleiterchips 3 aufgetrennten und auf einer Klebstofffolie befestigten Halbleiterwafer mindestens teilweise stützt. Durch den Halter 31 hindurch kann in Pfeilrichtung C ein Stempel 32 bewegt werden, der in seiner flächigen Erstreckung der Fläche eines Halbleiterchips 3 entspricht. Auf der Oberseite 18 der Halbleiterchips 3 ist eine Abdeckschablone 33 angebracht, die eine Schablonenöffnung 34 aufweist, welche in ihrer flächigen Erstreckung der Größe eines Halbleiterchips 3 entspricht.
  • Durch diese Schablonenöffnung 34 kann nun der Halbleiterchip 3 beim Anheben des Stempels 32 in Richtung C aus der bruchempfindlichen Klebstofffolie 4 herausgebrochen werden, wobei sich eine Bruchkontur an den Randseiten 22 und 23 des Rück seitenfolienstückes 8 ausbildet und der Halbleiterchip 3 mit dem Rückseitenfolienstück 8 soweit angehoben wird, dass eine Vakuumpipettenspitze 35, die eine Grundfläche in der Größenordnung des Halbleiterchips 3 aufweist, den Halbleiterchip 3 mit Rückseitenfolienstück 8 übernehmen kann und in einem Bestückungsautomaten den Halbleiterchip 3 auf eine entsprechende Chipanschlussfläche eines Schaltungsträgers aufbringen kann.
  • 7 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 gemäß einer Ausführungsform der Erfindung. Um ein derartiges Halbleiterbauteil 1 herzustellen, wird der Halbleiterchip 3 mit dem Rückseitenfolienstück 8 auf die Chipanschlussfläche 6 eines Schaltungsträgers 7 mit Verdrahtungsstruktur 27 aufgebracht und die Kontaktflächen 17 auf der Oberseite 18 des Halbleiterchips 3 werden über Verbindungselemente 20, die hier Bonddrähte sind, mit Kontaktanschlussflächen 19 auf der Oberseite 26 des Schaltungsträgers 7 elektrisch verbunden. Die Kontaktanschlussflächen 19 sind in diesem Beispiel über Durchkontakte 25 mit Außenkontaktflächen 40 verbunden, die Außenkontakte 24 in Form von Lötbällen tragen, wobei die Außenkontaktflächen 40 von einer Lötstopplackschicht 36 umgeben sind.
  • Für dieses Halbleiterbauteil 1 ist charakteristisch, dass die Randseiten der Klebstofffolie 22 und 23 Bruchkonturen aufweisen. Außerdem ist für dieses Halbleiterbauteil 1 charakteristisch, dass die Klebstofffolie 4 aus einem gefüllten spröden und bruchempfindlichen Material aufgebaut ist. Nach dem Anbringen der Verbindungselemente 20 können dann der Halbleiterchip 3, die Verbindungselemente 20 und Teile der Oberseite 26 des Schaltungsträgers 7 in eine Kunststoffgehäusemasse 2 eingebettet werden. Da sämtliche Außenkontakte 24 bei dieser Ausführungsform der Erfindung auf der Unterseite 41 des Halbleiterbauteils 1 angeordnet sind, ist dieses Halbleiterbauteil oberflächenmontierbar.
    • 1
    Halbleiterbauteil
    2
    Kunststoffgehäusemasse
    3
    Halbleiterchip
    4
    Klebstofffolie
    5
    Rückseite des Halbleiterchips
    6
    Chipanschlussfläche
    7
    Schaltungsträger
    8
    Rückseitenfolienstück
    9
    Folienkern
    10
    Halbleiterwafer
    11
    Halbleiterchipposition
    12
    Rückseite des Halbleiterwafers
    13
    Trägerfolie
    14
    Trennfuge
    15
    Oberseite des Halbleiterwafers
    16
    Halbleiterwaferträger
    17
    Kontaktfläche des Halbleiterchips
    18
    Oberseite des Halbleiterchips
    19
    Kontaktanschlussfläche
    20
    Verbindungselement
    21
    Oberseite der Klebstofffolie
    22
    Randseite der Klebstofffolie
    23
    Randseite der Klebstofffolie
    24
    Außenkontakt
    25
    Durchkontakt
    26
    Oberseite des Schaltungsträgers
    27
    Verdrahtungsstruktur
    28
    Oberseite des Halbleiterwaferträgers
    29
    Klebstoffschicht der Klebstofffolie
    30
    Klebstoffschicht der Klebstofffolie
    31
    Halter
    32
    Stempel
    33
    Abdeckschablone
    34
    Schablonenöffnung
    35
    Vakuumpipettenspitze
    36
    Lötstopplackschicht
    37
    Unterseite der Klebstofffolie
    38
    Bruchlinie
    39
    Vorrichtung
    40
    Außenkontaktfläche
    41
    Unterseite des Halbleiterbauteils
    A
    Pfeilrichtung
    B
    Pfeilrichtung
    C
    Pfeilrichtung
    d
    Dicke des Halbleiterchips
    t
    Tiefe der Trennspuren

Claims (4)

  1. Verfahren zur Herstellung von mehreren Halbleiterchips (3) mit bruchempfindlichen Klebstofffolien (4) auf den Rückseiten (5), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (10) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (11); – Aufbringen des Halbleiterwafers (10) mit seiner Rückseite (12) auf eine Trägerfolie (13); – Einbringen von Trennfugen (14) entlang der Halbleiterchippositionen (11) in die Oberseite (15) des Halbleiterwafers (10), wobei die Trennfugen (14) den Halbleiterwafer (10) nicht vollständig durchtrennen; – Aufkleben des nicht vollständig durchtrennten Halbleiterwafers (10) mit der Oberseite (15) und den Trennfugen (14) auf einen Halbleiterwaferträger (16); – Dünnen des Halbleiterwafers (10) von seiner Rückseite (12) aus bis zu den Trennfugen (14); – Aufbringen einer bruchempfindlichen Klebstofffolie (4) auf die Rückseite (12) des in Halbleiterchips (3) aufgetrennten Halbleiterwafers (10); – Vereinzeln der Halbleiterchips (3) zu Halbleiterchips (3) mit Klebstofffolie (4) unter Durchbrechen der Klebstofffolie (4) entlang der Trennfugen (14).
  2. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit Halbleiterchips (3) und Klebstofffolien (4) zwischen der Rückseite (5) der Halbleiterchips (3) und Chipanschlussflächen (6) eines Schaltungsträgers (7), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (10) mit einer Vielzahl in Zeilen und Spalten angeordneter Halbleiterchippositionen (11); – Aufbringen des Halbleiterwafers (10) mit seiner Rückseite (12) auf eine Trägerfolie (13); – Einbringen von Trennfugen (14) entlang der Halbleiterchippositionen (11) in die Oberseite (15) des Halbleiterwafers (10), wobei die Trennfugen (14) den Halbleiterwafer (10) nicht vollständig durchtrennen; – Aufkleben des nicht vollständig durchtrennten Halbleiterwafers (10) mit der Oberseite (15) und den Trennfugen (14) auf einen Halbleiterwaferträger (16); – Dünnen des Halbleiterwafers (10) von seiner Rückseite (12) aus bis zu den Trennfugen (14); – Aufbringen einer bruchempfindlichen Klebstofffolie (4) auf die Rückseite (12) des in Halbleiterchips (3) aufgetrennten Halbleiterwafers (10); – Vereinzeln der Halbleiterchips (3) zu Halbleiterchips (3) mit Klebstofffolie (4) unter Durchbrechen der Klebstofffolie (4) entlang der Trennfugen (14), – Abnehmen der Halbleiterchips (3) mit Klebstofffolie (4) auf den Rückseiten (5) von dem Halbleiterwaferträger (16) und Bestücken eines Schaltungsträgers mit den Halbleiterchips (3) in Halbleiterbauteilpositionen des Schaltungsträgers (7); – Verbinden von Kontaktflächen (17) auf der Oberseite (11) des Halbleiterchips (3) mit Kontaktanschlussflächen (19) des Schaltungsträgers (7) über Verbindungselemente (20); – Verpacken der Verbindungselemente (20), der Halbleiterchips (3) mit der Rückseitenfolie (8) und teilweise des Schaltungsträgers (7) in eine Kunststoffgehäusemasse (2); – Auftrennen des Schaltungsträgers (7) in einzelne Halbleiterbauteile (1).
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Durchbrechen der Klebstofffolie (4) entlang der Trennfugen (14) durch Biegen über eine Abkantkante einer Trennvorrichtung erfolgt.
  4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Durchbrechen der Klebstofffolie (4) entlang der Trennfugen (14) mittels eines Stanzstempels (32) erfolgt, der mit einer Schablonenöffnung (34) einer Abdeckschablone (33) zusammenwirkt und den Halbleiterchip (3) unter Durchbrechen der bruchempfindlichen Klebstofffolie (4) und Durchstoßen des Halbleiterchips (3) mit Klebstofffolie (4) durch die Schablonenöffnung (34) den Halbleiterchip (3) an eine Vakuumpipette (35) übergibt.
DE102005048153A 2005-10-06 2005-10-06 Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie Expired - Fee Related DE102005048153B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005048153A DE102005048153B4 (de) 2005-10-06 2005-10-06 Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
US11/543,983 US7470601B2 (en) 2005-10-06 2006-10-06 Semiconductor device with semiconductor chip and adhesive film and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005048153A DE102005048153B4 (de) 2005-10-06 2005-10-06 Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie

Publications (2)

Publication Number Publication Date
DE102005048153A1 DE102005048153A1 (de) 2007-04-19
DE102005048153B4 true DE102005048153B4 (de) 2010-08-05

Family

ID=37896256

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005048153A Expired - Fee Related DE102005048153B4 (de) 2005-10-06 2005-10-06 Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie

Country Status (2)

Country Link
US (1) US7470601B2 (de)
DE (1) DE102005048153B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013001967A1 (de) 2013-02-05 2014-08-07 Mühlbauer Ag Vorrichtung und Verfahren zum Übertragen elektronischer Bauteile von einem ersten Träger zu einem zweiten Träger

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP2013060489A (ja) * 2011-09-12 2013-04-04 Three M Innovative Properties Co 部材剥離方法及び部材剥離装置
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film
JP2004193241A (ja) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US20050124138A1 (en) * 2002-03-28 2005-06-09 Bernard Aspar Method for handling semiconductor layers in such a way as to thin same
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
DE102004009742B4 (de) 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
DE102004054147A1 (de) 2004-11-08 2006-02-23 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
US7435664B2 (en) * 2006-06-30 2008-10-14 Intel Corporation Wafer-level bonding for mechanically reinforced ultra-thin die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124138A1 (en) * 2002-03-28 2005-06-09 Bernard Aspar Method for handling semiconductor layers in such a way as to thin same
WO2003088320A2 (en) * 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film
JP2004193241A (ja) * 2002-12-10 2004-07-08 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013001967A1 (de) 2013-02-05 2014-08-07 Mühlbauer Ag Vorrichtung und Verfahren zum Übertragen elektronischer Bauteile von einem ersten Träger zu einem zweiten Träger

Also Published As

Publication number Publication date
US20070082463A1 (en) 2007-04-12
DE102005048153A1 (de) 2007-04-19
US7470601B2 (en) 2008-12-30

Similar Documents

Publication Publication Date Title
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
EP2255396B1 (de) Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen
EP0865081B1 (de) Verfahren zum Herstellen von elektronischen Elementen
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102005048153B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102005023947A1 (de) Optoelektronisches Halbleiterbauteil mit optisch transparenter Abdeckung und Verfahren zur Herstellung desselben
DE102005039479B3 (de) Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
EP0427052A1 (de) Verfahren zur Herstellung von Hybridschaltungen mit einem Array aus gleichen elektronischen Elementen
DE102015113421B4 (de) Verfahren zum Herstellen von Halbleiterchips
DE102006012755B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE102013202904A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102010020974A1 (de) Verfahren zum Herstellen von Spezialsolarzellen aus einem Wafer
DE102005048826B3 (de) Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils
DE19916071A1 (de) Verfahren zum Vereinzeln von Halbleiterbauelementen und Trennvorrichtung
DE19906209C2 (de) Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
DE102018216282A1 (de) Verfahren zur Herstellung eines MEMS-Sensors
DE102022213183B3 (de) Verfahren zum bilden eines leistungsmoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee