DE102005037233A1 - Verfahren und Vorrichtung zur Datenverarbeitung - Google Patents

Verfahren und Vorrichtung zur Datenverarbeitung Download PDF

Info

Publication number
DE102005037233A1
DE102005037233A1 DE102005037233A DE102005037233A DE102005037233A1 DE 102005037233 A1 DE102005037233 A1 DE 102005037233A1 DE 102005037233 A DE102005037233 A DE 102005037233A DE 102005037233 A DE102005037233 A DE 102005037233A DE 102005037233 A1 DE102005037233 A1 DE 102005037233A1
Authority
DE
Germany
Prior art keywords
execution units
comparison
output signals
identifier
comparison means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005037233A
Other languages
English (en)
Inventor
Bernd Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102005037233A priority Critical patent/DE102005037233A1/de
Priority to US11/988,847 priority patent/US20090217107A1/en
Priority to CN200680029222.XA priority patent/CN101238447A/zh
Priority to EP06777981A priority patent/EP1915688A1/de
Priority to JP2008525521A priority patent/JP2009505182A/ja
Priority to PCT/EP2006/064670 priority patent/WO2007017381A1/de
Publication of DE102005037233A1 publication Critical patent/DE102005037233A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30189Instruction operation extension or modification according to execution mode, e.g. mode flag
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/845Systems in which the redundancy can be transformed in increased performance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Microcomputers (AREA)

Abstract

Verfahren und Vorrichtung zur Datenverarbeitung mit wenigstens drei gleichen oder gleichartigen Ausführungseinheiten, dadurch gekennzeichnet, dass wenigstens ein Vergleichsmittel vorhanden ist und wenigstens zwei Ausführungseinheiten so gruppiert sind, dass die Ausgangssignale der wenigstens zwei Ausführungseinheiten mit dem wenigstens einen Vergleichsmittel verbunden sind und verglichen werden.

Description

  • Dual Core μC-Architekturen werden heute schon an verschiedenen Stellen eingesetzt oder ihr Einsatz ist geplant. Prinzipiell lassen sich dabei zwei Varianten unterscheiden.
  • Einsatz im Lockstep Modus: Dieser ist hauptsächlich für Anwendungen mit hohen Fehlererkennungsanforderungen, z.B. sicherheitsrelevante Anwendungen, gedacht. Beide Cores bearbeiten zeitgleich die gleiche Aufgabe. Eine Vergleichseinheit prüft, ob die beiden Ergebnisse gleich sind und leitet im „Gut"-Fall das Ergebnis weiter. Im Fehlerfall wird ein Fehlersignal erzeugt.
  • Einsatz in einem Performanzmodus: In diesem Fall arbeiten die beiden Cores weitgehend unabhängig voneinander. Insbesondere bearbeiten sie verschiedene Aufgaben zur gleichen Zeit und können damit eine höhere Rechenleistung darstellen. Dieses Konzept ist von verschiedenen Halbleiterherstellern angekündigt und eingesetzt und gilt als eines der wesentlichen Performanzsteigerungsmittel der Zukunft.
  • Multi Core Architekturen werden in vielen wissenschaftlichen Publikationen, hauptsächlich unter dem Aspekt der Parallelisierbarkeit (Performanzgewinn) diskutiert.
  • Bei sinkenden Kosten für einzelne Cores ist es auch bei sehr kostenempfindlichen Anwendungen möglich, deutlich mehr als zwei Cores auf einem Prozessor zu integrieren.
  • Vorteile der Erfindung
  • Aufgabe der Erfindung ist es in einem Multiprozessorsystem die vorhandenen Ausführungseinheiten so zu verschalten, dass sowohl Fehlererkennungsaufgaben als auch auf Performanz ausgelegte Aufgaben ausgeführt werden können. Vorteilhaft ist in der vorliegenden Erfindung, dass auf dem gleichen Rechnersystem sowohl Aufgaben ausgeführt werden können die hohe Fehlererkennungseigenschaften des Rechnersystems fordern, als auch Aufgaben die hohe Performanzanforderungen stellen.
  • Mit fortschreitendem Technologieniveau wird der Aufwand für eine Verarbeitungseinheit im Vergleich zu einem Speicher immer geringer. Eine Bereitstellung von mehreren Cores ist deshalb technisch sinnvoll und wird auch schon in der Praxis genutzt, aber bisher insbesondere mit dem Wunsch nach höherer Performanz. Die hier vorgestellten Strukturen bieten mehrere fest verschaltete Konfigurationen, die je nach Erfordernis für verschiedene Aufgaben eingesetzt werden können.
  • Vorteilhaft ist eine Vorrichtung zur Datenverarbeitung mit wenigstens drei gleichen oder gleichartigen Ausführungseinheiten enthalten, dadurch gekennzeichnet, dass wenigstens ein Vergleichsmittel vorhanden ist und wenigstens zwei Ausführungseinheiten so gruppiert sind, dass die Ausgangssignale der wenigstens zwei Ausführungseinheiten mit dem wenigstens einen Vergleichsmittel verbunden sind.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese aus den Ausgangssignalen der Ausführungseinheiten ein Ausgangssignal nach einer vorgebbaren Vorschrift bilden.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens eine Fehlerinformation erzeugen.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben und dieses Signal eine erste Kennung enthält.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben und dieses Signal eine erste Kennung enthält und abhängig von dieser ersten Kennung über die weitere Verarbeitung der Ausgangssignale entschieden wird.
  • Vorteilhaft ist eine Vorrichtung enthalten, dadurch gekennzeichnet, dass Mittel vorhanden sind, die die zu bearbeitenden Datenverarbeitungsaufgaben abhängig von einer zweiten Kennung dieser Datenverarbeitungsaufgaben auf die enthaltenen Ausführungseinheiten oder Gruppen von Ausführungseinheiten verteilen.
  • Vorteilhaft ist ein Verfahren zur Datenverarbeitung in einer Vorrichtung mit wenigstens drei gleichen oder gleichartigen Ausführungseinheiten und wenigstens einem Vergleichsmittel beschrieben, dadurch gekennzeichnet, dass die Ausgangssignale von wenigstens zwei Ausführungseinheiten mittels Vergleichsmittel verglichen werden.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel aus den Ausgangssignalen der wenigstens zwei Ausführungseinheiten ein Ausgangssignal nach einer vorgebbaren Vorschrift bildet.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens eine Fehlerinformation erzeugt.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens ein Statussignal ausgibt.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigsten zwei Ausführungseinheiten mindestens ein Statussignal erzeugt und dieses Signal eine erste Kennung enthält.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass die erste Kennung des Statussignals abhängig von der Fehlerinformation des Vergleichsmittels gebildet wird oder diese enthält Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass die erste Kennung des Statussignals abhängig von der vorgebbaren Vorschrift zur Erzeugung der Ausgangssignale des wenigstens einen Vergleichsmittels gebildet wird oder diese enthält.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens ein Statussignal erzeugt und dieses Signal eine erste Kennung enthält und abhängig von dieser Kennung über die weitere Verarbeitung der Ausgangssignale entschieden wird.
  • Vorteilhaft ist ein Verfahren beschrieben, dadurch gekennzeichnet, dass die zu bearbeitenden Datenverarbeitungsaufgaben abhängig von einer zweiten Kennung dieser Datenverarbeitungsaufgaben auf die wenigstens drei Ausführungseinheiten oder Gruppen von Ausführungseinheiten verteilt werden.
  • Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus den Merkmalen der Ansprüche sowie der Beschreibung.
  • Figuren
  • 1 zeigt ein Multiprozessorsystem mit drei Ausführungseinheiten
  • 2 zeigt ein Multiprozessorsystem mit vier Ausführungseinheiten
  • 3 zeigt ein Multiprozessorsystem mit vier Ausführungseinheiten
  • 4 zeigt ein Multiprozessorsystem mit fünf Ausführungseinheiten
  • Beschreibung der Ausführungsbeispiele
  • Eine Ausführungseinheit kann im Folgenden sowohl einen Prozessor/Core/CPU, als auch eine FPU (Floating Point Unit), einen DSP (Digitaler Signalprozessor), einen Coprozessor oder eine ALU (Arithmetic logical Unit) bezeichnen.
  • Die vorliegende Erfindung behandelt Multiprozssorsysteme mit mindestens drei Ausführungseinheiten. Dabei sind die Ausführungseinheiten so verschaltet, dass sowohl Aufgaben bearbeitet werden können die eine starke Fehlererkennung, eine Fehlertoleranz durch die ausführenden Hardwareeinheiten als auch Aufgaben die hauptsächlich Anforderungen an die Performanz stellen bzw. keine Fehlererkennung oder Fehlertoleranz erfordern. In diesem Multiprozessorsystem können die anstehenden Aufgaben, entsprechend ihren Anforderungen, dabei auf die verschiedenen Ausführungseinheiten verteilt werden. Die Verteilung auf die verschiedenen Ausführungseinheiten kann dabei statisch erfolgen als auch im Betrieb. Dazu kann den Aufgaben oder Betreibssystemobjekten eine Kennung mitgegeben werden die anzeigt welche Anforderung sie an die Fehlererkennung oder Fehlertolerierung stellen. In diesem Fall kann dann ein Betreibssystem die Aufgaben auf die jeweils zur Verfügung stehenden Ausführungseinheiten verteilen.
  • In 1 eine Ausführungsform eines Multiprozessorsystem B201 mit drei Ausführungseinheiten B110, B120 und B140 dargestellt, wobei B110 und B120 in einem Vergleichsmodus arbeiten und ihre Ausgänge B111 und B121 in einem Vergleicher B130 miteinander verglichen werden. Der Ausgang B135 ist das Ausgangssignal des Vergleichers, auf das im Falle eines gültigen Vergleichs eines der beiden Signale B111 bzw. B121 geschaltet ist. Im Falle einer erkannten Ungleichheit zwischen B111 und B121 wird der Ausgang B135 gesperrt, deaktiviert oder inaktiv geschaltet. Zusätzlich kann ein ein oder mehrwertiges Statussignal B210 ausgegeben werden. Im Folgenden auch für die weiteren Ausführungsbeispiele wird immer von einem mehrwertigen Statussignal gesprochen, dies beinhaltet auch den Fall, dass das Statussignal einwertig sein kann. Die Ausführungseinheit B140 liefert das Ausgangssignal B141 ohne Vergleich und ohne eine sonstige Prüfung auf Gültigkeit.
  • Das Multiprozessorsystem ist damit in der Lage, je nach Verteilung der Aufgaben, Task oder Prozesse auf die Eingangssignale B119 oder B149 und damit auf die angeschlossenen Ausführungseinheiten die entsprechenden Ausgangssignale B210 bzw. B141 in einer redundanten oder einer nichtredundanten Art und Weise zu generieren. Die Zuteilung erfolgt dabei in der beschriebenen Art und Weise statisch oder dynamisch.
  • In der 2 ist eine Ausführungsform eines Multiprozessorsystem C202 mit 4 Ausführungseinheiten C110, C120, C140 und C150 dargestellt. Zwei Aufgaben, Taks oder Prozesse können mit diesem Multiprozessorsystem gleichzeitig bearbeitet werden, die Verarbeitung der Eingangssignale C129 zu den Ausgangssignalen C135, und von C139 zu C165. Die Erzeugung des Signals C135 erfolgt analog dem Signal B135 dargestellt in 1 bei einem gültigen Vergleich von C111 und C121. Das mehrwertige Statussignal C220 zeigt eine Abweichung dieser beiden Signale an. Der zweite Teil des Multiprozessorsystems ist analog aufgebaut mit den Eingangssignalen C139 und den Ausgangssignalen C141 und C151 der zwei Ausführungseinheiten C140 und C150. Die Vergleichseinheit C160 liefert nur im Falle von Gleichheit der Signale C141 und C151 ein gültiges Ausgangssignal C165. Der Status wird durch das mehrwertige Signal C230 angezeigt. In dieser Struktur C202 ist die Verarbeitung aller Aufgaben gleichwertig, weil sowohl die Ausführungseinheiten C110 und C120 als auch die Ausführungseinheiten C140 und C150 den gleichen Grad von Fehlererkennung besitzen.
  • In der 3 ist eine weitere Ausführungsform eines Multiprozessorsystem D203 mit 4 Ausführungseinheiten D110, D120, D140 und D150 gezeigt, das gleichzeitig nur eine Verarbeitung von den an dem Eingangssignalen D109 zur Verarbeitung anstehenden Aufgaben, Tasks oder Prozessen zu dem Ausgangsignal D136 vornimmt. Dazu werden in der Vergleichseinheit D131 die Signale D111, D121, D141 und D151 miteinander verglichen. Dabei kann ein einfacher Vergleich der Ausgangssignale durchgeführt werden oder mittels eines vorgebarem Algorithmus. So kann es sich dabei um einen Mehrheitsentscheid also Voting handeln, es kann ein Mittelwert zwischen den Signalen gebildet werden oder es kann eine vorgebare Abweichung zwischen den Signalen toleriert werden. Dieser durch den vorgebaren Algorithmus gewonnener Ausgangswert wird dann auf D136 ausgegeben. D240 bezeichnet dabei ein mehrwertiges Statussignal, das nicht nur einen Fehler, sondern auch die Art einer Abweichung anzeigen kann, wie zum Beispiel die Zahl der gleichen Signale oder den Grad der Abweichung. Kann durch den vorgegebenen Algorithmus kein im Sinne des Algorithmus korrektes Ausgangssignal ausgegeben werden, so kann des ebenfalls über das mehrwertige Statussignal D240 ausgegeben werden. Das Ausgangssignal kann dann deaktiviert, unterbrochen oder ignoriert werden.
  • In 4 ist schließlich eine Ausführungsform eines Multiprozessorsystem E204 mit 5 Ausführungseinheiten E100, E110, E120, E140 und E150 gezeigt. Davon sind 3 Ausführungseinheiten E100, E110 und E120 zu einem Vergleich des Eingangssignal E169 fest verschaltet. Der Vergleichsalgorithmus für die Eingangssignale E101, E111 und E121 ist dabei für den Vergleicher E132 vorgegeben. Das Ergebnis wird auf dem Ausgangssignale E137 ausgegeben und dazu ein mehrwertiges Statussignale auf E250 ausgegeben. Die Ausführungseinheiten E140 und E150 verarbeiten parallel dazu jeweils die Eingangssignale E149 bzw. E159 und erzeugen damit die Ausgangssignale E141 bzw. E151 ohne Vergleich.

Claims (16)

  1. Vorrichtung zur Datenverarbeitung mit wenigstens drei gleichen oder gleichartigen Ausführungseinheiten, dadurch gekennzeichnet, dass wenigstens ein Vergleichsmittel vorhanden ist und wenigstens zwei Ausführungseinheiten so gruppiert sind, dass die Ausgangssignale der wenigstens zwei Ausführungseinheiten mit dem wenigstens einen Vergleichsmittel verbunden sind.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese aus den Ausgangssignalen der Ausführungseinheiten ein Ausgangssignal nach einer vorgebbaren Vorschrift bilden.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens eine Fehlerinformation erzeugen.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben und dieses Signal eine erste Kennung enthält.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vergleichsmittel derart ausgestaltet sind, dass diese abhängig von dem Vergleichsergebniss mindestens ein Statussignal ausgeben und dieses Signal eine erste Kennung enthält und abhängig von dieser ersten Kennung über die weitere Verarbeitung der Ausgangssignale entschieden wird.
  7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass Mittel vorhanden sind, die die zu bearbeitenden Datenverarbeitungsaufgaben abhängig von einer zweiten Kennung dieser Datenverarbeitungsaufgaben auf die enthaltenen Ausführungseinheiten oder Gruppen von Ausführungseinheiten verteilen.
  8. Verfahren zur Datenverarbeitung in einer Vorrichtung mit wenigstens drei gleichen oder gleichartigen Ausführungseinheiten und wenigstens einem Vergleichsmittel, dadurch gekennzeichnet, dass die Ausgangssignale von wenigstens zwei Ausführungseinheiten mittels Vergleichsmittel verglichen werden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel aus den Ausgangssignalen der wenigstens zwei Ausführungseinheiten ein Ausgangssignal nach einer vorgebbaren Vorschrift bildet.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens eine Fehlerinformation erzeugt.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens ein Statussignal ausgibt.
  12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigsten zwei Ausführungseinheiten mindestens ein Statussignal erzeugt und dieses Signal eine erste Kennung enthält.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste Kennung des Statussignals abhängig von der Fehlerinformation des Vergleichsmittels gebildet wird oder diese enthält
  14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste Kennung des Statussignals abhängig von der vorgebbaren Vorschrift zur Erzeugung der Ausgangssignale des wenigstens einen Vergleichsmittels gebildet wird oder diese enthält.
  15. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das wenigstens eine Vergleichsmittel abhängig von dem Vergleichsergebnis der Ausgangssignale der wenigstens zwei Ausführungseinheiten mindestens ein Statussignal erzeugt und dieses Signal eine erste Kennung enthält und abhängig von dieser Kennung über die weitere Verarbeitung der Ausgangssignale entschieden wird.
  16. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die zu bearbeitenden Datenverarbeitungsaufgaben abhängig von einer zweiten Kennung dieser Datenverarbeitungsaufgaben auf die wenigstens drei Ausführungseinheiten oder Gruppen von Ausführungseinheiten verteilt werden.
DE102005037233A 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Datenverarbeitung Withdrawn DE102005037233A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102005037233A DE102005037233A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Datenverarbeitung
US11/988,847 US20090217107A1 (en) 2005-08-08 2006-07-26 Method and Device for Data Processing
CN200680029222.XA CN101238447A (zh) 2005-08-08 2006-07-26 用于数据处理的方法和设备
EP06777981A EP1915688A1 (de) 2005-08-08 2006-07-26 Verfahren und vorrichtung zur datenverarbeitung
JP2008525521A JP2009505182A (ja) 2005-08-08 2006-07-26 データ処理方法および装置
PCT/EP2006/064670 WO2007017381A1 (de) 2005-08-08 2006-07-26 Verfahren und vorrichtung zur datenverarbeitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005037233A DE102005037233A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Datenverarbeitung

Publications (1)

Publication Number Publication Date
DE102005037233A1 true DE102005037233A1 (de) 2007-02-15

Family

ID=37103045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005037233A Withdrawn DE102005037233A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Datenverarbeitung

Country Status (6)

Country Link
US (1) US20090217107A1 (de)
EP (1) EP1915688A1 (de)
JP (1) JP2009505182A (de)
CN (1) CN101238447A (de)
DE (1) DE102005037233A1 (de)
WO (1) WO2007017381A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033020A1 (de) * 2009-09-21 2011-03-24 Robert Bosch Gmbh Verfahren zur bearbeitung von informationen und aktivitäten in einem steuer- und/oder regelungstechnischen system mit hilfe eines multi-core prozessors
WO2013139667A1 (de) * 2012-03-20 2013-09-26 Siemens Aktiengesellschaft Verfahren zum erkennen einer fehlerhaften funktionsweise einer schnittstelleneinrichtung, schaltungsanordnung mit einer schnittstelleneinrichtung sowie medizinisches gerät mit einer solchen schaltungsanordnung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009000045A1 (de) 2009-01-07 2010-07-08 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Steuergerätes
DE102009001420A1 (de) 2009-03-10 2010-09-16 Robert Bosch Gmbh Verfahren zur Fehlerbehandlung eines Rechnersystems
DE102009001422A1 (de) 2009-03-10 2010-09-16 Robert Bosch Gmbh Verfahren zur Fehlerbehandlung eines Rechnersystems
DE102009001423A1 (de) 2009-03-10 2010-09-16 Robert Bosch Gmbh Vorrichtung und Verfahren zum Betreiben eines Rechnersystems
JP5741550B2 (ja) 2012-10-22 2015-07-01 株式会社デンソー 制御装置及び車両制御システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783250A (en) * 1972-02-25 1974-01-01 Nasa Adaptive voting computer system
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
JP3317776B2 (ja) * 1994-02-16 2002-08-26 株式会社日立製作所 情報処理装置
US6229486B1 (en) * 1998-09-10 2001-05-08 David James Krile Subscriber based smart antenna
US6344797B1 (en) * 1999-07-21 2002-02-05 Diaa M. Hosny Digital electronic locator
DE10136335B4 (de) * 2001-07-26 2007-03-22 Infineon Technologies Ag Prozessor mit mehreren Rechenwerken
US6640087B2 (en) * 2001-12-12 2003-10-28 Motorola, Inc. Method and apparatus for increasing service efficacy in an ad-hoc mesh network
US7055060B2 (en) * 2002-12-19 2006-05-30 Intel Corporation On-die mechanism for high-reliability processor
US7146356B2 (en) * 2003-03-21 2006-12-05 International Business Machines Corporation Real-time aggregation of unstructured data into structured data for SQL processing by a relational database engine
EP1639454A2 (de) * 2003-06-24 2006-03-29 Robert Bosch GmbH Verfahren zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit sowie entsprechende prozessoreinheit
DE10332700A1 (de) * 2003-06-24 2005-01-13 Robert Bosch Gmbh Verfahren zur Umschaltung zwischen wenigstens zwei Betriebsmodi einer Prozessoreinheit sowie entsprechende Prozessoreinheit
US20060020852A1 (en) * 2004-03-30 2006-01-26 Bernick David L Method and system of servicing asynchronous interrupts in multiple processors executing a user program
US7392426B2 (en) * 2004-06-15 2008-06-24 Honeywell International Inc. Redundant processing architecture for single fault tolerance
US7308605B2 (en) * 2004-07-20 2007-12-11 Hewlett-Packard Development Company, L.P. Latent error detection
CN101048748A (zh) * 2004-10-25 2007-10-03 罗伯特·博世有限公司 控制计算机***的方法和装置
CN101048752A (zh) * 2004-10-25 2007-10-03 罗伯特·博世有限公司 在拥有至少两个执行单元的计算机***中切换的装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033020A1 (de) * 2009-09-21 2011-03-24 Robert Bosch Gmbh Verfahren zur bearbeitung von informationen und aktivitäten in einem steuer- und/oder regelungstechnischen system mit hilfe eines multi-core prozessors
WO2013139667A1 (de) * 2012-03-20 2013-09-26 Siemens Aktiengesellschaft Verfahren zum erkennen einer fehlerhaften funktionsweise einer schnittstelleneinrichtung, schaltungsanordnung mit einer schnittstelleneinrichtung sowie medizinisches gerät mit einer solchen schaltungsanordnung

Also Published As

Publication number Publication date
CN101238447A (zh) 2008-08-06
WO2007017381A1 (de) 2007-02-15
US20090217107A1 (en) 2009-08-27
JP2009505182A (ja) 2009-02-05
EP1915688A1 (de) 2008-04-30

Similar Documents

Publication Publication Date Title
DE102005037233A1 (de) Verfahren und Vorrichtung zur Datenverarbeitung
DE102010013349B4 (de) Computersystem und Verfahren zum Vergleichen von Ausgangssignalen
EP1812860B1 (de) Verfahren und vorrichtung zur modusumschaltung und zum signalvergleich bei einem rechnersystem mit wenigstens zwei verarbeitungseinheiten
DE102013218341B4 (de) Ersatzweise Verlagerung von Threads (Thread-Sparing) zwischen Berechnungskernen in einem Multithread-Prozessor
DE112011102242T5 (de) Vorrichtung zum Verarbeiten einer Stapelarbeitseinheit
DE102006004557A1 (de) Kryptografische Logikschaltung und Kryptografieverfahren
DE102005037230A1 (de) Verfahren und Vorrichtung zur Überwachung von Funktionen eines Rechnersystems
DE102004034766A1 (de) Fehlererfassungsverfahren und System für Prozessoren, das verriegelungsschrittweise betriebene gleichzeitige Teilprozesse verwendet
EP1812855B1 (de) Verfahren und vorrichtung zur modusumschaltung und zum signalvergleich bei einem rechnersystem mit wenigstens zwei verarbeitungseinheiten
EP1812859B1 (de) Verfahren und vorrichtung zur modusumschaltung und zum signalvergleich bei einem rechnersystem mit wenigstens zwei verarbeitungseinheiten
DE102005037242A1 (de) Verfahren und Vorrichtung zur Umschaltung und zum Signalvergleich bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
DE102022105600A1 (de) Register-fehlerdetektor
DE102007006612A1 (de) Verfahren zum Erhöhen der Verfügbarkeit eines globalen Navigationssystems
DE102012102080B4 (de) Speicherschaltung, integrierte Schaltung und Verfahren mit Fehlerkorrekturen
DE102005037213A1 (de) Verfahren und Vorrichtung zur Umschaltung zwischen Betriebsmodi eines Multiprozessorsystems durch wenigstens ein externes Signal
DE102013009364B4 (de) Verfahren und System zur Erkennung von latenten Fehlern in Mikrocontrollern
EP3411279A1 (de) System, insbesondere zur steuerung von stellwerken im bahnverkehr
DE102018104760B3 (de) Elektronische Schaltung sowie Verfahren zur Herstellung und zum Entwerfen elektronischer Schaltungen
EP2224340A1 (de) Verfahren und Managementsystem zum Konfigurieren eines dynamischen Informationssystems sowie Computerprogrammprodukt
Sloothaak et al. The impact of a network split on cascading failure processes
DE102022208087A1 (de) Verfahren zum Überprüfen einer Verarbeitung von Nutzdaten
DE102013002090A1 (de) Vorrichtung und Verfahren zum Vergleichen von Binärwortpaaren
EP3172671B1 (de) Verfahren zur parallelen verarbeitung von daten in einem rechnersystem mit mehreren rechnereinheiten und rechnersystem mit mehreren rechnereinheiten
DE102005037241A1 (de) Verfahren und Vorrichtung zur Umschaltung bei einem Rechnersystem mit wenigstens zwei Verarbeitungseinheiten
EP4281890A1 (de) Verfahren zur bestimmung der integrität einer datenverarbeitung, vorrichtung, datenverarbeitungsanlage und anlage

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301