DE102005029263A1 - Semiconductor element has body with pn junction edge connections and doped semiconductor islands in field isolation - Google Patents
Semiconductor element has body with pn junction edge connections and doped semiconductor islands in field isolation Download PDFInfo
- Publication number
- DE102005029263A1 DE102005029263A1 DE102005029263A DE102005029263A DE102005029263A1 DE 102005029263 A1 DE102005029263 A1 DE 102005029263A1 DE 102005029263 A DE102005029263 A DE 102005029263A DE 102005029263 A DE102005029263 A DE 102005029263A DE 102005029263 A1 DE102005029263 A1 DE 102005029263A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- region
- semiconductor region
- islands
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 388
- 238000002955 isolation Methods 0.000 title claims abstract description 5
- 239000012212 insulator Substances 0.000 claims description 16
- 230000002829 reductive effect Effects 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000036961 partial effect Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 description 23
- 230000007704 transition Effects 0.000 description 16
- 230000005684 electric field Effects 0.000 description 15
- 239000002800 charge carrier Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 8
- 230000006378 damage Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 230000009979 protective mechanism Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement, wie z.B. für Freilaufdioden oder IGBT (IGBT = Insulated Gate Bipolar Transistor).The The present invention relates to a semiconductor device, such as. For Freewheeling diodes or IGBT (Insulated Gate Bipolar Transistor).
Auf dem Gebiet der Leistungshalbleitertechnik ist man bestrebt, Halbleiterbauelemente mit Schutzmechanismen zu versehen, damit selbst unter Extrembedingungen einer Zerstörung der Halbleiterbauelemente vorgebeugt werden kann.On The field of power semiconductor technology strives to semiconductor devices provided with protective mechanisms, so even under extreme conditions a destruction the semiconductor devices can be prevented.
Derartige Extrembedingungen können unter anderem bei dem Abkommutieren von Leistungshalbleiterdioden auftreten. Während des Abkommutiervorgangs liegen beispielsweise an dem n-n-Übergang einer pn-n-Halbleiterdiode hohe elektrische Felder an, was zu einer lawinenartigen Ladungsträgererzeugung an dem n-n-Übergang führt. Zum gleichen Zeitpunkt treten an einem pn--Übergang der pn-n-Halbleiterdiode hohe elektrische Feldstärken auf, die zu einer lawinenartigen Ladungsträgererzeugung an dem pn--Übergang führen. Die abrupte, lawinenartige Erzeugung von Ladungsträgern, der sog. Lawineneffekt bzw. Avalanche-Effekt, bewirkt, dass in einem n--dotierten Mittelgebiet der Halbleiterdiode ein für das Sperrvermögen der Halbleiterdiode notwendiges hohes elektrisches Feld nicht mehr aufrechterhalten werden kann. Die Halbleiterdiode verliert somit ihr Sperrvermögen und wird zerstört, falls nicht externe Maßnahmen zur Strom- und Leistungsbegrenzung vorgenommen wurden.Such extreme conditions can occur, inter alia, in the commutation of power semiconductor diodes. During the commutation process, for example, high electric fields are present at the n - n junction of a pn - n semiconductor diode, which leads to an avalanche-like charge carrier generation at the n -to- n junction. At the same time occur at a pn - on n-type semiconductor diode high electric field strengths that an avalanche-like carrier generation at the pn - - junction of the pn junction lead. The abrupt, avalanche-like generation of charge carriers, the so-called avalanche effect or avalanche effect, has the effect that a high electric field necessary for the blocking capability of the semiconductor diode can no longer be maintained in an n - doped middle region of the semiconductor diode. The semiconductor diode thus loses its blocking capability and is destroyed unless external measures have been taken to limit the current and power.
Um eine Zerstörung der Halbleiterdiode zu vermeiden, muss der Abkommutiervorgang der Diode bislang hinreichend langsam erfolgen. Wurden derartige Halbleiterdioden innerhalb von IGBT-Halbleitermodulen eingesetzt, musste dadurch jedoch eine Erhöhung der Einschaltverluste der IGBTs in Kauf genommen werden.Around a destruction To avoid the semiconductor diode, the Abkommutiervorgang the Diode so far done sufficiently slowly. Were such semiconductor diodes used within IGBT semiconductor modules, thereby had to but an increase the turn-on losses of the IGBTs are accepted.
Eine weitere Möglichkeit, der Zerstörung der Halbleiterdiode vorzubeugen, besteht darin, die Chipdicke der Halbleiterdiode zu erhöhen bzw. die Menge der Überschwemmungsladung an der Anode zu verringern und gleichzeitig die Überschwemmungsladung an der Kathode zu erhöhen. Derartige Maßnahmen ziehen jedoch erhöhte Durchlassverluste bzw. Schaltverluste nach sich.A another possibility of destruction prevent the semiconductor diode, is the chip thickness of the To increase the semiconductor diode or the amount of flooding charge at the anode while reducing the flooding charge on the anode Increase cathode. Such measures however, they increase Pass losses or switching losses after themselves.
Bei IGBT-Halbleiterbauelementen, insbesondere bei Feldstopp-IGBT und PT-IGBT (PT = Punch Through), treten Extrembedingungen vor allem beim Abschalten hoher Ströme und bei Kurzschlüssen auf. Beim Abschalten hoher Ströme muss darauf geachtet werden, dass entsprechende Stromabfälle innerhalb des IGBT nicht zu steil ausfallen, was insbesondere dann der Fall ist, wenn bei einer benötigten Sperrspannung keine oder zu wenig Überschwemmungsladung im rückseitigen Teil des IGBT vorliegt und infolgedessen der Laststrom abreißt. Bei Kurzschlüssen kann aufgrund des starken Elektronenflusses durch den im IGBT induzierten Kanal der Zustand eintreten, dass die höchste elektrische Feldstärke innerhalb des IGBT nicht an den pn-Übergängen nahe der Vorderseite, sondern an einem rückseitigen nn+-Übergang zur Feldstoppschicht, die auch als Pufferschicht bezeichnet wird, hin auftritt. Dies kann wiederum dazu führen, dass an dem nn+-Übergang eine lawinenartige Erzeugung von Ladungsträgern bewirkt wird, die zu einer Reduktion der elektrischen Feldstärke innerhalb des IGBT und damit zu einem Verlust der Sperrfähigkeit des Bauelements führt. In beiden Fällen kann der IGBT zerstört werden.In the case of IGBT semiconductor components, in particular field-stop IGBT and PT-IGBT (PT = punch through), extreme conditions occur, in particular, when switching off high currents and in the event of short circuits. When switching off high currents, care must be taken to ensure that corresponding current drops within the IGBT are not too steep, which is the case in particular when there is no or insufficient flooding charge in the back of the IGBT for a required blocking voltage and, as a result, the load current breaks off. Due to the strong electron flow through the IGBT-induced channel, the state of the short circuit causes the highest electric field strength within the IGBT not at the pn junctions near the front but at a nn + backside to the field stop layer, which also acts as a buffer layer is called out occurs. This can in turn lead to an avalanche-like generation of charge carriers at the nn + junction, which leads to a reduction of the electric field strength within the IGBT and thus to a loss of the blocking capability of the component. In both cases, the IGBT can be destroyed.
Bei IGBTs mit „leckendem" Feldstopp erstreckt sich das elektrische Feld beispielsweise in einem n-Mittelgebiet bis kurz vor den n-Feldstopp. Die Sperreigenschaften und insbesondere die dynamischen Eigenschaften eines solchen IGBT hängen sehr stark von einer exakten Einstellung der Grunddotierung bzw. einer Abstimmung der Dotierungen der einzelnen Schichten und ihrer Schichtdicken zueinander ab. Dies gestaltet sich als schwierig, da üblicherweise beispielsweise die Grundmaterialdotierung um bis zu +/– 15 % schwanken kann.at IGBTs with "leaking" field stop extends For example, the electric field is in an n-midrange until just before the n-field stop. The barrier properties and in particular The dynamic properties of such an IGBT are very dependent strongly of an exact attitude of the Grunddotierung or a Tuning of the doping of the individual layers and their layer thicknesses to each other. This turns out to be difficult as usual For example, the base material doping can vary by up to +/- 15% can.
Bei NPT-IGBT (NPT = Non-Punch Through) können die oben beschriebenen Probleme prinzipiell nicht auftreten, da in diesen Halbleiterbauelementen eine ausreichend dicke neutrale Zone verbleibt bzw. keine Feldstoppschicht vorhanden ist. Da das elektrische Feld innerhalb des NPT-IGBT aufgrund der erhöhten Dicke des Halbleiterbauteils sich praktisch nie im gesamten Halbleitervolumen ausbildet, steht während eines Stromabschaltvorgangs immer eine ausreichende Menge an Ladungsträgern für einen Stromtransport zur Verfügung, so dass der Laststrom nicht abreißen kann. Bei Kurzschlüssen führt eine höhere Elektronenstromdichte zu einem flacheren Gradienten des elektrischen Felds und somit zu einer Annäherung der Raumladungszone an den beispielsweise p-dotierten Rückseitenemitter, der aufgrund dessen mehr Löcher in das Halbleiterbauteil injiziert. Diese zusätzliche positive Ladung führt wiederum zu einem Aufsteilen des elektrischen Feldes und somit zur Stabilisierung desselben. Damit kann die Sperrfähigkeit des IGBT aufrechterhalten werden.at NPT-IGBT (NPT = Non-Punch-Through) can be as described above Problems do not occur in principle, since in these semiconductor devices a sufficiently thick neutral zone remains or no field stop layer is available. Because the electric field within the NPT IGBT due the heightened Thickness of the semiconductor device is almost never in the entire semiconductor volume trains, stands during A power-down process always provides a sufficient amount of charge carriers for current transport to disposal, so that the load current can not break off. In case of short circuits leads one higher Electron current density to a shallower gradient of the electric Field and thus to an approximation the space charge zone at the example p-doped back emitter, because of that more holes injected into the semiconductor device. This additional positive charge in turn leads to a splitting of the electric field and thus to stabilization thereof. This can be the blocking ability maintained by the IGBT.
Nachteilig an NPT-IGBT ist jedoch deren gegenüber Feldstopp- bzw. PT-IGBT erhöhte Chipdicke, was Schalt- und Durchlassverluste entsprechend erhöht. Es ist daher versucht worden, die Feldstoppschicht zu unterbrechen bzw. inselförmig auszugestalten und/oder niedrig zu dotieren. Dies hat wiederum den Nachteil, dass ein Kompromiss zwischen der statischen Sperrfähigkeit des Halbleiterbauteils und der Softness bzw. Kurzschlussfestigkeit gefunden werden muss. Zwar ist es möglich, durch Erhöhen der Dotierung des Rückseitenemitters die Softness bzw. Kurzschlussfestigkeit des Halbleiterbauteils zu verbessern. Jedoch führt dies zu einer starken Ladungsträgerüberschwemmung auch unter normalen Bedingungen, was unerwünscht ist, da sich hieraus erhöhte Schaltverluste ergeben.However, a disadvantage of NPT-IGBT is its increased chip thickness compared to field stop or PT-IGBT, which correspondingly increases switching and forward losses. It has therefore been attempted to interrupt the field stop layer or to design island-shaped and / or low doping. This again has the disadvantage that a compromise between the static blocking capability of the semiconductor device and the softness or short-circuit resistance must be found. Although it is possible to improve the softness or short circuit resistance of the semiconductor device by increasing the doping of the backside emitter. However, this leads to a strong carrier flooding even under normal conditions, which is undesirable, as this results in increased switching losses.
Die
noch nicht veröffentlichte
Patentanmeldung
Bei
Kommutierung der Halbleiterdiode in den Sperrzustand sind J2 in
Durchlassrichtung, J1 und J3 in Sperrrichtung gepolt. Entsteht an
dem Hauptübergang
J1 ein dynamischer Avalanche, so ist J3 ebenfalls im Zustand des
Avalanche. Während
dieses Zustands befindet sich in der Mittelzone der Diode noch ein
Ladungsträgerberg.
J2 injiziert jetzt die im Avalanche von J3 erzeugten Löcher in
den Ladungsträgerberg.
Damit wird verhindert, dass sich der Ladungsträgerberg von dem Übergang
J3 ablöst.
Die injizierten Löcher
kompensieren die durch dynamischen Avalanche von dem Übergang
J1 kommenden Elektronen. Es kann sich somit keine durch die freien Elektronen
getragene Raumladungszone zwischen Ladungsträgerberg und n+-Zone,
also der ersten Halbleiterschicht
Die
durch die Halbleiterzonen
Ein wesentlicher Aspekt des beschriebenen Ansatzes ist, bei einer Hochvolt-Diodenstruktur die Kommutier-Festigkeit durch einen stabilisierenden, dynamischen Avalanche an einem pn-Übergang an der Kathode beim Schalten zu verbessern. Die dargestellte Halbleiterdiode bewirkt durch den dynamischen Avalanche eine Stabilisierung des elektrischen Feldes und ermöglicht damit die Vermeidung zerstörerischer elektrischer Felder an einem nn+-Übergang, ohne dass die Halbleiterdiode eine solch große Mittelzonendicke aufweisen müsste, dass ein dynamischer Avalanche an einem pn-Übergang der Halbleiterdiode beendet wird, bevor sich ein elektrisches Feld an dem nn+-Übergang ausbilden kann.An essential aspect of the approach described is to improve the commutation resistance in a high-voltage diode structure by a stabilizing dynamic avalanche at a pn junction at the cathode during switching. The illustrated semiconductor diode effects a stabilization of the electric field by means of the dynamic avalanche and thus makes it possible to avoid destructive electric fields at an nn + junction without the semiconductor diode having such a large central zone thickness that a dynamic avalanche is present at a pn junction of the semiconductor diode is terminated before an electric field can form at the nn + junction.
Nachteilig an dem zuvor beschriebenen Ansatz ist die mit den p-Leiterzonen bzw. p-Inseln einhergehende, erhebliche Reduktion der statischen Sperrspannung und damit der resultierenden Sperrfähigkeit des Bauelements. Des Weiteren erzeugen die p-Inseln hohe Trägerdichten auch im Rand des Halbleiterbauelements. Hohe Trägerdichten im Rand sind jedoch unerwünscht, weil typischerweise notwendige Randabschlüsse von Halbleiterbauelementen auf die statischen Dotierungen dimensioniert sind und die zusätzlichen Träger zu höheren Belastungen, insbesondere in den Randbereichen des Halbleiterbauelements führen. Die hohen Trägerdichten bzw. hohen Strom dichten im Rand können zu einer vorzeitigen Zerstörung des Halbleiterbauelements führen.adversely on the approach described above is that with the p-type conductor zones or p-islands associated, significant reduction of the static blocking voltage and thus the resulting blocking capability of the device. Of Furthermore, the p-islands generate high carrier densities also in the edge of the semiconductor component. High carrier densities in the edge, however, are undesirable because typically necessary edge terminations of semiconductor devices dimensioned on the static dopants and the additional carrier to higher Loads, especially in the edge regions of the semiconductor device to lead. The high carrier densities or high current densities in the edge can lead to premature destruction of the Lead semiconductor device.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit zu schaffen, das gleichzeitig eine möglichst hohe statische Sperrfähigkeit aufweist.The The object of the present invention is a semiconductor component with improved dynamic capacity to create at the same time one possible high static blocking capability having.
Diese Aufgabe wird durch ein Halbleiterbauelement nach Patentanspruch 1 gelöst. Die vorliegende Erfindung schafft ein Halbleiterbauelement, das einen Halbleiterkörper mit einem pn-Übergang aufweist, mit einer ersten Seite und einer gegenüberliegend angeordneten zweiten Seite, mit einem ersten Kontakt auf der ersten Seite und einem zweiten Kontakt auf der zweiten Seite, mit einem Randabschluss, der an einem ersten Bereich der ersten Seite angeordnet ist, der sich von einem Rand der ersten Seite mindestens bis zu einem pn-Übergang erstreckt, und wobei ein zweiter Bereich einen restlichen Bereich der ersten Seite umfasst, mit einem Feldstopp, der als Halbleiterbereich eines ersten Leitfähigkeitstyps ausgebildet ist, und mit einer Mehrzahl von Halbleiterinseln, die als Halbleiterbereiche eines zu dem ersten Leitfähigkeitstyp inversen, zweiten Leitfähigkeitstyps in dem Feldstopp derart angeordnet sind, dass dieselben nur unter dem zweiten Bereich angeordnet sind.This object is achieved by a semiconductor device according to claim 1. The present invention provides a semiconductor device comprising a semiconductor body having a pn junction comprising, with a first side and an oppositely disposed second side, a first contact on the first side and a second contact on the second side, with an edge termination disposed on a first region of the first side extending from an edge the first side extends at least to a pn junction, and wherein a second region comprises a remaining region of the first side, with a field stop, which is formed as a semiconductor region of a first conductivity type, and with a plurality of semiconductor islands, as semiconductor regions of a the first conductivity type of inverse, second conductivity type in the field stop are arranged such that they are arranged only below the second region.
Der
vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass eine
dynamische Belastung eines Randbereichs oder eines Randabschlusses
eines Halbleiterbauelements dadurch reduziert werden kann, dass
der Stromfluss mittels entsprechender Maßnahmen im Wesentlichen in
einem Innenbereich des Halbleiterbauelements erfolgt. Dies wird
dadurch erreicht, dass die räumliche
Anordnung der Halbleiterinseln und die Dimensionierung der Halbleiterinseln, das
heißt,
im Wesentlichen ihre Dotierung, Breite und Tiefe, so gewählt wird,
dass die Durchbruchspannung in einem Innenbereich des Bauelements
bzw. unter dem zweiten Bereich so abgesenkt wird, dass der Durchbruch
im Betrieb des Halbleiterbauelements sicher in einem Innenbereich
und nicht in einem Randbereich des Bauelements bzw. unter dem ersten
Bereich stattfindet. Dies ermöglicht
eine sog. „self
clamping"-Funktion
bzw. Selbstbegrenzungsfunktion, die zu einer höheren dynamischen Belastbarkeit
des Halbleiterbauelements führt.
Das wesentliche Merkmal der vorliegenden Erfindung besteht also
darin, dass die Halbleiterinseln nur unter dem zweiten Bereich bzw.
in dem Innenbereich, nicht aber unter dem ersten Bereich bzw. in
einem Randbereich des Bauelements angeordnet sind. Damit wird der Stromfluss
unter einem ersten Bereich, insbesondere aber an den Rändern bzw.
Sägekanten
selbst, reduziert und somit auch die Gefahr einer vorzeitigen Zerstörung des
Halbleiterbauelements erheblich reduziert. Gleichzeitig wird dadurch
die statische Sperrspannung des Halbleiterbauelements gegenüber einem
Halbleiterbauelement gemäß der unveröffentlichten
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass die Absenkung der Durchbruchspannung unter dem zweiten Bereich durch Maßnahmen bewirkt wird, die sich nur in der Tiefe des Halbleiterbauelements und nicht in der Nähe einer Oberfläche auswirken, so dass auch eine ausreichende Langzeitstabilität dieser Funktion gegeben ist.One Another advantage of the present invention is that the lowering of the breakdown voltage below the second range by measures is effected, which only in the depth of the semiconductor device and not near a surface so that also has sufficient long-term stability of this Function is given.
Im Gegensatz zu „leckenden" Feldstopps bei IGBT, die ebenfalls keine Belastung an Oberflächen des Halbleiterbauelements fordern, ist bei der vorliegenden Erfindung keine starke Abhängigkeit von der Grundmaterialdotierung gegeben, die üblicherweise, wie zuvor dargestellt, um bis zu +/– 15% schwanken kann, und der Einfluss einer Dicke eines beispielsweise n--Gebiets bzw. eines n--Mittelgebiets ist demgegenüber ebenfalls stark reduziert.In contrast to "leaky" field stops in IGBT, which also do not require loading on surfaces of the semiconductor device, the present invention is not strongly dependent on base material doping, which typically can vary as shown above by as much as +/- 15% and the influence of a thickness of, for example, an n - region or an n - middle region is likewise greatly reduced.
Erfindungsgemäße Halbleiterbauelemente können als ersten Leitfähigkeitstyp sowohl eine n-Dotierung als auch eine p-Dotierung aufweisen, wobei dann entsprechend der zweite Leitfähigkeitstyp eine p-Dotierung bzw. n-Dotierung aufweist. Bei einem bevorzugten, erfindungsgemäßen Ausführungsbeispiel weist der erste Leitfähigkeitstyp eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung auf.Semiconductor devices according to the invention can be used as first conductivity type have both an n-doping and a p-doping, in which case accordingly the second conductivity type has a p-type doping or n-type doping. In a preferred, inventive embodiment indicates the first conductivity type an n-type doping and the second conductivity type a p-type doping on.
Bei bevorzugten erfindungsgemäßen Ausführungsbeispielen weist der Randabschluss eine Feldplattenstruktur auf. Dieser Feldplattenrandabschluss besteht aus mindestens einer strukturierten Isolatorschicht und mindestens einer strukturierten Feldplatte, wobei die Isolatorschicht bzw. -schichten auf dem ersten Bereich der ersten Seite und die Feldplatte bzw. Feldplatten elektrisch leitfähig und auf der Isolatorschicht bzw. den Isolatorschichten angeordnet sind. Häufig werden Feldplatten stufenförmig über mehrere Isolatorschichten geführt, so dass eine Seite der Feldplatte deutlich weiter von der Oberfläche des Halbleiters entfernt ist.at preferred embodiments of the invention the edge termination has a field plate structure. This field plate border conclusion consists of at least one structured insulator layer and at least one structured field plate, wherein the insulator layer or layers on the first region of the first side and the Field plate or field plates electrically conductive and on the insulator layer or the insulator layers are arranged. Often, field plates are stepped over several Insulator layers led, so that one side of the field plate is significantly farther from the surface of the Semiconductor is removed.
Ein mögliches, erfindungsgemäßes Ausführungsbeispiel ist als Diode ausgebildet, wobei die Diode einen ersten Halbleiterbereich des ersten Leitfähigkeitstyps aufweist, der auf dem zweiten Kontakt angeordnet und mit demselben elektrisch verbunden ist, einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, der auf dem ersten Halbleiterbereich angeordnet ist, den Feldstopp bildet und die Halbleiterinseln aufweist, einen dritten Halbleiterbereich des ersten Leitfä higkeitstyps, der auf dem zweiten Halbleiterbereich angeordnet ist, wobei der zweite Halbleiterbereich stärker dotiert ist als der dritte Halbleiterbereich und der erste Halbleiterbereich stärker dotiert ist als der zweite Halbleiterbereich, einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der an den dritten Halbleiterbereich angrenzt und mit dem ersten Kontakt elektrisch verbunden ist.One possible, inventive embodiment is formed as a diode, wherein the diode has a first semiconductor region of the first conductivity type which is disposed on the second contact and with the same is electrically connected, a second semiconductor region of the first Conductivity type, which is arranged on the first semiconductor region, the field stop forms and the semiconductor islands, a third semiconductor region of the first conductivity type, which is arranged on the second semiconductor region, wherein the second semiconductor area stronger is doped as the third semiconductor region and the first semiconductor region stronger is doped as the second semiconductor region, a fourth semiconductor region of the second conductivity type, which is adjacent to the third semiconductor region and to the first Contact is electrically connected.
Ein weiteres mögliches, erfindungsgemäßes Ausführungsbeispiel ist als IGBT ausgebildet, wobei der IGBT einen dritten Kontakt an der ersten Seite des Halbleiterkörpers aufweist, einen ersten Halbleiterbereich des zweiten Leitfähigkeitstyps, der auf dem zweiten Kontakt angeordnet und mit demselben elektrisch verbunden ist, einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps, der auf dem ersten Halbleiterbereich angeordnet ist, den Feldstopp bildet und die Halbleiterinseln aufweist, einen dritten Halbleiterbereich des ersten Leitfähigkeitstyps, der auf dem zweiten Halbleiterbereich angeordnet ist, einen vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, der an den dritten Halbleiterbereich angrenzt und über einen Isolationsbereich mit dem dritten Kontakt gekoppelt ist, einen fünften Halbleiterbereich des ersten Leitfähigkeitstyps, der an den vierten Halbleiterbereich angrenzt und mit dem ersten Kontakt elektrisch verbunden ist, wobei der zweite Halbleiterbereich stärker dotiert ist als der dritte Halbleiterbereich und der fünfte Halbleiterbereich stärker dotiert ist als der zweite Halbleiterbereich.Another possible embodiment of the invention is formed as an IGBT, wherein the IGBT has a third contact on the first side of the semiconductor body, a first semiconductor region of the second conductivity type, which is arranged on the second contact and electrically connected to the second semiconductor region of the first Conductivity type, the ers a semiconductor region which forms the field stop and comprises the semiconductor islands, a third semiconductor region of the first conductivity type, which is arranged on the second semiconductor region, a fourth semiconductor region of the second conductivity type, which adjoins the third semiconductor region and is coupled to the third contact via an isolation region , a fifth semiconductor region of the first conductivity type adjacent to the fourth semiconductor region and electrically connected to the first contact, wherein the second semiconductor region is more heavily doped than the third semiconductor region and the fifth semiconductor region is more heavily doped than the second semiconductor region.
Die Halbleiterinseln sind vorzugsweise inselförmig, das heißt, als eine Mehrzahl kleinerer Bereiche, rechteckig, rund oder in anderen beliebigen Formen ausgestaltet und werden, um eine regelmäßige elektrische Feldstärkenstruktur zu erzielen, vorteilhafterweise äquidistant zueinander angeordnet. Die Halbleiterinseln sind in ihren Abmessungen vorzugsweise identisch ausgestaltet. Die Erfindung ist jedoch nicht auf diese Ausführungen beschränkt.The Semiconductor islands are preferably island-shaped, that is, as a plurality of smaller areas, rectangular, round or in others Shaped to any shapes and become a regular electrical Field strength structure to achieve, advantageously equidistant arranged to each other. The semiconductor islands are in their dimensions preferably configured identically. However, the invention is not on these designs limited.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen detailliert erläutert. Es zeigen:preferred embodiments The present invention will be described below with reference to FIGS attached drawings explained in detail. Show it:
Das
Halbleiterbauelement weist einen Halbleiterkörper
Der
Halbleiterkörper
Generell
gilt die Faustregel, dass 1/10 der Sperrspannung einer Halbleiterdiode
(in Volt gerechnet) einer Dicke der Halbleiterdiode (in μm gerechnet)
entsprechen sollte. In dem in
Bei
einer erfindungsgemäßen Diode
gemäß
In
einem bevorzugten Ausführungsbeispiel gemäß
Die beispielhafte Diode ist damit, wie zuvor anhand der Faustregel beschrieben, auf eine Spannung von 2.000 Volt bis 8.000 Volt ausgelegt. Die Erfindung ist jedoch nicht auf diese Wertebereiche beschränkt. Die oben genannten Werte hängen wie bereits zuvor erläutert wurde, von der gewünschten Spannungsklasse des Halbleiterbauteils ab, siehe Faustformel, und sind daher nicht als Einschränkung, sondern lediglich als Beispiel zu verstehen.The exemplary diode is thus, as previously described by the rule of thumb, designed to a voltage of 2,000 volts to 8,000 volts. The invention however, is not limited to these ranges of values. The above values hang as previously explained was of the desired voltage class of the semiconductor device, see rule of thumb, and are therefore not as a limitation, but just as an example.
Bei
geeigneter Dimensionierung des Anteils der Flächen der Halbleiterinseln
Der
zweite Halbleiterbereich
Der
Halbleiterkörper
Bei
bevorzugten Ausführungsbeispielen
liegt die Dicke a' der
Halbleiterinseln
Bei
einem erfindungsgemäßen IGBT
kann der erste Leitfähigkeitstyp
sowohl eine n-Dotierung als auch eine p-Dotierung aufweisen, wobei
dann entsprechend der zweite Leitfähigkeitstyp eine p-Dotierung
bzw. n-Dotierung aufweist. Vorzugsweise weist der erste Leitfähigkeitstyp
eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung
auf. Damit bildet der erste Kontakt K1' den Emitter, der zweite Kontakt K2' den Kollektor, der
dritte Kontakt K3 das Gate und der erste Halbleiterbereich
Obwohl
Ein
Halbleiterbauelement kann beispielsweise technologisch so aufgebaut
werden, dass ein aktives Gebiet in ein anderes bzw. in ein Halbleitersubstrat
wannenförmig
eingebracht wird, wie dies beispielhaft in
Die Strukturen, die auf der ersten Seite S1 angeordnet sind, um im statischen Sperrbetrieb eine möglichst hohe Durchbruchspannung zu erreichen, bezeichnet man bei Halbleiterbauelementen als Randabschluss. Ein wichtiges Optimierungskriterium für Randabschlüsse ist ein robustes Verhalten bei der hohen dynamischen Belastung bei Schaltvorgängen.The Structures that are arranged on the first side S1 to static Block operation one possible To achieve high breakdown voltage, referred to in semiconductor devices as border conclusion. An important optimization criterion for edge closures is Robust behavior with high dynamic load during switching operations.
Eine
Möglichkeit
der Realisierung ist dabei der Einsatz von Feldplatten, wie sie
den vorhergehenden Ausführungsbeispielen
zugrunde lagen. Diese liegen beispielsweise bezogen auf
Obwohl
in den Ausführungsbeispielen
von einem Randabschluss mit Feldplattenstruktur ausgegangen wurde,
können
erfindungsgemäße Halbleiterbauelemente
auch andere Randabschlussstrukturen aufweisen, von denen im Weiteren
einige beispielhaft kurz erläutert
werden. Bei der sog. „Metallring-Struktur" wird ähnlich wie
bei der Feldplattenstruktur ein Leiter oberhalb des ersten Bereichs
angeordnet, wobei ein Isolator den Metallring von dem ersten Bereich
elektrisch trennt. Im Gegensatz zu der Feldplattenstruktur ist der
Metallring der Metallring-Struktur jedoch nicht mit einem aktiven
Gebiet elektrisch verbunden. Der Ansatz der Struktur mit „Widerstandsschicht" beruht darauf, dass übertragen auf
Wie
aus den beispielhaft aufgezeigten alternativen Randabschlussstrukturen
ersichtlich ist, kann der Randabschluss RA daher derart ausgebildet sein,
dass er beispielsweise in dem ersten Bereich B1 angeordnet ist.
Er muss aber nicht den gesamten ersten Bereich B1 abdecken. Ferner
kann er Unterbrechungen aufweisen und/oder sich über einen pn-Übergang
erstrecken. Jedenfalls aber ist der Randabschluss (RA, RA') auch an einem Bereich
angeordnet, der sich von dem Rand (RS1, RS1') bis zum dem ersten pn-Übergang
(PN1, PN1') erstreckt, der
an die Seite angrenzt, an der der Randabschluss (RA, RA') gebildet ist, siehe
Zusammenfassend kann daher gesagt werden, dass beim Abschalten von IGBTs bzw. dem Abkommutieren von Dioden die Spannung am Halbleiterbauelement aufgrund der stets vorhandenen Streuinduktivitäten stärker als die Zwischenkreisspannung ansteigt. Bei Halbleiterbauelementen, deren erster Leitfähigkeitstyp beispielsweise eine n-Dotierung aufweist, reduzieren die fließenden Löcher in der Raumladungszone gleichzeitig die dynamische Sperrfähigkeit des Bauelements. Dies hat zur Folge, dass die maximale elektrische Feldstärke im Halbleiterbauelement steigt und vermehrt Avalanche auftritt. Wird das Halbleiterbauelement ohne Stromfluss in den Avalanche getrieben, so treten die nachfolgend beschriebenen Effekte ebenfalls zutage. Bei starker Avalanche-Generation nimmt jedoch die maximale Spannung ab, die vom Bauelement gesperrt werden kann. Grund dafür ist der Anteil der Elektronen in der Avalanche-Generation in den Hochfeldbereichen nahe am sperrenden pn-Übergang. Die durch die hier generierten Ladungsträger verursachte Feldverbiegung reduziert das Integral Edx (Integral der Feldstärke E über die Dicke) und somit die Sperrfähigkeit des Halbleiterbauelements. Wird nun außerdem ein rückseitiger nn+-Übergang, z.B. an einem Feldstopp eines ersten Leitfähigkeitstyps, der eine n-Dotierung aufweist, freigelegt, weil die Überschwemmungsladung hinreichend ausgeräumt ist, so führt eine hohe Elektronenstromdichte in diesem Bereich ebenfalls zu einer Feldspitze.In summary, therefore, it can be said that when switching off IGBTs or the commutation of diodes, the voltage across the semiconductor device increases more than the DC link voltage due to the always present leakage inductances. In semiconductor devices, de For example, if the first conductivity type has an n-type doping, the flowing holes in the space charge zone simultaneously reduce the dynamic blocking capability of the component. As a result, the maximum electric field strength in the semiconductor component increases and avalanche occurs more frequently. If the semiconductor device is driven without current flow in the avalanche, the effects described below also become apparent. With strong avalanche generation, however, the maximum voltage that can be blocked by the component decreases. The reason for this is the proportion of the electrons in the avalanche generation in the high-field regions close to the blocking pn junction. The field bending caused by the charge carriers generated here reduces the integral Edx (integral of the field strength E across the thickness) and thus the blocking capability of the semiconductor device. If, in addition, a back nn + junction, for example at a field stop of a first conductivity type which has an n-type doping, is exposed because the flooding charge has been sufficiently removed, a high electron current density in this area likewise leads to a field peak.
Diese nn+-Übergänge besitzen keinen Randabschluss, weshalb ein Auftreten des Feldes bis zur Sägekante des Chips mit ihren massiven Kristallfehlern reichen kann. Wenn zudem die Feldspitze eine Höhe erreicht, dass auch an diesem nn+-Übergang Avalanche auftritt, so wird das Bauelement mit ho her Wahrscheinlichkeit zerstört, weil die Feldstärkeverteilung und somit die Sperrfähigkeit zusammenbricht.These nn + transitions do not have edge termination, which is why an occurrence of the field can extend to the saw edge of the chip with its massive crystal defects. In addition, if the field peak reaches a height that avalanche also occurs at this nn + transition, the component is destroyed with high likelihood because the field strength distribution and thus the blocking capability collapses.
Bisher konnten diese Betriebsfälle nur vermieden werden, indem die Zwischenkreisspannung bzw. Streuinduktivität oder die Schaltgeschwindigkeiten und somit die Avalanche-Belastung reduziert oder, im Fall der Dioden, die Kommutierungsgeschwindigkeit stärker begrenzt wurden. Diese Maßnahmen reduzierten in jedem Fall die Ausnutzbarkeit der Bauteile und waren somit nachteilig. So wird üblicherweise beispielsweise bei einem Halbleiterbauelement mit einer Nennsperrspannung von 1200 Volt die Zwischenkreisspannung auf 600 bis 800 V begrenzt, um eine Reserve von 400 bis 600 Volt für Überspannungsspitzen beim Schalten aufgrund der zuvor beschriebenen Problematik zu behalten.So far could these operating cases be avoided only by the DC link voltage or leakage inductance or the Switching speeds and thus reduces the avalanche load or, in the case of Diodes, the commutation speed were more limited. These activities reduced in each case the exploitability of the components and were thus disadvantageous. This is how it usually gets For example, in a semiconductor device with a nominal blocking voltage of 1200 volts limits the intermediate circuit voltage to 600 to 800 V, a 400 to 600 volt reserve for overvoltage spikes when switching due to the problem described above.
Die
vorliegende Erfindung sieht daher vor, in einem aktiven Gebiet auf
der Rückseite
bzw. der zweiten Seite S2, S2',
jedoch von dem zweiten Kontakt K2, K2' beabstandet, in einem beispielsweise n-dotierten
Feldstopp p-dotierte Halbleiterinseln
Ein Vorteil der Erfindung ist damit eine Absenkung der dynamischen Sperrfähigkeit bzw. Sperrspannung in einem Zentralbereich bzw. unter dem zweiten Bereich B2 des Halbleiterbauelements, wodurch in Kombination mit den in der oben erwähnten Erfindungsmeldung beschriebenen Maßnahmen mittels einer Designmaßnahme eine sog. „self-clamping"-Funktion ermöglicht wird.One Advantage of the invention is thus a reduction of the dynamic blocking ability or reverse voltage in a central region or under the second Area B2 of the semiconductor device, which in combination with in the above-mentioned invention measures described by means of a design measure a so-called "self-clamping" function is made possible.
- 11
- HalbleiterdiodeSemiconductor diode
- 22
- Anodeanode
- 33
- Kathodecathode
- 44
- erste Halbleiterschichtfirst Semiconductor layer
- 55
- zweite Halbleiterschichtsecond Semiconductor layer
- 66
- dritte Halbleiterschichtthird Semiconductor layer
- 77
- HalbleitervolumenSemiconductor volume
- 81 bis 84 8 1 to 8 4
- Halbleiterzonen Semiconductor zones
- J1J1
- Übergangcrossing
- J2J2
- Übergangcrossing
- J3J3
- Übergangcrossing
- 100100
- HalbleiterkörperSemiconductor body
- PN1PN1
- pn-Übergangpn junction
- S1S1
- erste Seitefirst page
- S2S2
- zweite Seitesecond page
- K1K1
- erster Kontaktfirst Contact
- K2K2
- zweiter Kontaktsecond Contact
- RARA
- Randabschlussedge termination
- B1B1
- erster Bereichfirst Area
- B2B2
- zweiter Bereichsecond Area
- 110110
- erster Halbleiterbereichfirst Semiconductor region
- 120120
- zweiter Halbleiterbereichsecond Semiconductor region
- 130130
- dritter Halbleiterbereichthird Semiconductor region
- 140140
- vierter Halbleiterbereichfourth Semiconductor region
- RS1RS1
- Rand der ersten Seiteedge the first page
- RAFRAF
- Feldplattefield plate
- RAIRAI
- Isolator des Randabschlussesinsulator of the edge termination
- I1I1
- erster Übergang zwischen dem viertenfirst transition between the fourth
- Halbleiterbereich und dem dritten HalbleiterbeSemiconductor region and the third semiconductor
- reichrich
- I2I2
- zweiter Übergang zwischen dem drittensecond transition between the third
- Halbleiterbereich und dem zweiten HalbleiterbeSemiconductor region and the second semiconductor layer
- reichrich
- I3I3
- dritter Übergang zwischen dem zweitenthird transition between the second
- Halbleiterbereich und dem ersten HalbleiterbereichSemiconductor region and the first semiconductor region
- SFSF
- Seitenflächeside surface
- aa
- Dicke der Halbleiterinselnthickness of the semiconductor islands
- bb
- Dicke des ersten Halbleiterbereichsthickness of the first semiconductor region
- cc
- Abstand der Halbleiterinseln zu 2.tem Übergangdistance of the semiconductor islands to 2.tem transition
- dd
- Breite der Halbleiterinselnwidth of the semiconductor islands
- ee
- Abstand zwischen den Halbleiterinselndistance between the semiconductor islands
- ww
- Abstand zwischen den Halbleiterinseln und demdistance between the semiconductor islands and the
- vierten Halbleiterbereichfourth Semiconductor region
- 200200
- HalbleiterkörperSemiconductor body
- PN1'PN1 '
- pn-Übergangpn junction
- S1'S1 '
- erste Seitefirst page
- S2'S2 '
- zweite Seitesecond page
- K1'K1 '
- erster Kontaktfirst Contact
- K2'K2 '
- zweiter Kontaktsecond Contact
- RARA
- Randabschlussedge termination
- RS1'RS1 '
- Rand der ersten Seiteedge the first page
- B1'B1 '
- erster Bereichfirst Area
- B2'B2 '
- zweiter Bereichsecond Area
- B3'B3 '
- dritter Bereichthird Area
- B4'B4 '
- vierter Bereichfourth Area
- 210210
- erster Halbleiterbereichfirst Semiconductor region
- 220220
- zweiter Halbleiterbereichsecond Semiconductor region
- 230230
- dritter Halbleiterbereichthird Semiconductor region
- 240240
- vierter Halbleiterbereichfourth Semiconductor region
- 250250
- fünfter Halbleiterbereichfifth semiconductor area
- 260260
- IsolationsbereichQuarantine
- SF'SF '
- Seitenflächeside surface
- 241241
- erster Teilbereichfirst subregion
- 242242
- zweiter Teilbereichsecond subregion
- 243243
- dritter Teilbereichthird subregion
- RAF'RAF '
- Feldplattefield plate
- RAI'RAI '
- Isolator des Randabschlussesinsulator of the edge termination
- 270270
- Elektrodeelectrode
- a'a '
- Dicke der Halbleiterinselnthickness of the semiconductor islands
- c'c '
- Abstand der Halbleiterinseln zum zweiten Übergangdistance the semiconductor islands to the second transition
- d'd '
- Breite der Halbleiterinselnwidth of the semiconductor islands
- e'e '
- Abstand zwischen den Halbleiterinselndistance between the semiconductor islands
- w'w '
- Abstand zwischen den Halbleiterinseln unddistance between the semiconductor islands and
- dem vierten Halbleiterbereichthe fourth semiconductor region
- I1'I1 '
- erster Übergang zwischen dem vierten Halbleiterbefirst transition between the fourth Halbleitbe
- reich und dem dritten Halbleiterbereichrich and the third semiconductor region
- I2'I2 '
- zweiter Übergang zwischen dem dritten Halbleitersecond transition between the third semiconductor
- bereich und dem zweiten HalbleiterbereichArea and the second semiconductor region
- I3'I3 '
- dritter Übergang zwischen dem zweiten Halbleiterthird transition between the second semiconductor
- bereich und dem ersten HalbleiterbereichArea and the first semiconductor region
- I4'I4 '
- vierter Übergang zwischen dem fünften Halbleiterfourth transition between the fifth semiconductor
- bereich und dem vierten HalbleiterbereichArea and the fourth semiconductor region
Claims (22)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005029263A DE102005029263B4 (en) | 2005-06-23 | 2005-06-23 | Semiconductor device with improved dynamic load capacity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005029263A DE102005029263B4 (en) | 2005-06-23 | 2005-06-23 | Semiconductor device with improved dynamic load capacity |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005029263A1 true DE102005029263A1 (en) | 2007-01-11 |
DE102005029263B4 DE102005029263B4 (en) | 2011-07-07 |
Family
ID=37562321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005029263A Active DE102005029263B4 (en) | 2005-06-23 | 2005-06-23 | Semiconductor device with improved dynamic load capacity |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005029263B4 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009040279A1 (en) * | 2007-09-21 | 2009-04-02 | Robert Bosch Gmbh | Semiconductor device and method for the production thereof |
US8421145B2 (en) | 2010-06-23 | 2013-04-16 | Mitsubishi Electric Corporation | Power semiconductor device |
DE102016115801A1 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Ag | TRANSISTOR COMPONENT WITH HIGH CURRENT STRENGTH |
US10074685B1 (en) | 2017-05-17 | 2018-09-11 | Prismatic Sensors Ab | X-ray sensor, x-ray detector system and x-ray imaging system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239466B1 (en) * | 1998-12-04 | 2001-05-29 | General Electric Company | Insulated gate bipolar transistor for zero-voltage switching |
DE10361136A1 (en) * | 2003-12-23 | 2005-07-21 | Infineon Technologies Ag | Semiconductor diode (and insulated gate bipolar transistor (IGBT)) comprising anode and cathode, between which is fitted semiconductor volume, containing several semiconductor zones inversely doped with respect to direct environment |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3444081B2 (en) * | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | Diode and power converter |
-
2005
- 2005-06-23 DE DE102005029263A patent/DE102005029263B4/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6239466B1 (en) * | 1998-12-04 | 2001-05-29 | General Electric Company | Insulated gate bipolar transistor for zero-voltage switching |
DE10361136A1 (en) * | 2003-12-23 | 2005-07-21 | Infineon Technologies Ag | Semiconductor diode (and insulated gate bipolar transistor (IGBT)) comprising anode and cathode, between which is fitted semiconductor volume, containing several semiconductor zones inversely doped with respect to direct environment |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101803029B (en) * | 2007-09-21 | 2012-11-28 | 罗伯特·博世有限公司 | Semiconductor device and method for the production thereof |
US8334179B2 (en) | 2007-09-21 | 2012-12-18 | Robert Bosch Gmbh | Semiconductor device and method for its production |
WO2009040279A1 (en) * | 2007-09-21 | 2009-04-02 | Robert Bosch Gmbh | Semiconductor device and method for the production thereof |
DE102011077841B4 (en) * | 2010-06-23 | 2020-12-24 | Mitsubishi Electric Corp. | Power semiconductor devices |
US8421145B2 (en) | 2010-06-23 | 2013-04-16 | Mitsubishi Electric Corporation | Power semiconductor device |
US8829600B2 (en) | 2010-06-23 | 2014-09-09 | Mitsubishi Electric Corporation | Power semiconductor device |
US9257542B2 (en) | 2010-06-23 | 2016-02-09 | Mitsubishi Electric Corporation | Power semiconductor device with resistance control structure |
DE102016115801A1 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Ag | TRANSISTOR COMPONENT WITH HIGH CURRENT STRENGTH |
US10483384B2 (en) | 2016-08-25 | 2019-11-19 | Infineon Technologies Ag | Transistor device with high current robustness |
DE102016115801B4 (en) * | 2016-08-25 | 2020-10-29 | Infineon Technologies Ag | TRANSISTOR COMPONENT WITH HIGH CURRENT RESISTANCE |
WO2018212693A1 (en) * | 2017-05-17 | 2018-11-22 | Prismatic Sensors Ab | X-ray sensor with detector diodes and a junction termination structure |
US10249668B2 (en) | 2017-05-17 | 2019-04-02 | Prismatic Sensors Ab | X-ray sensor, x-ray detector system and x-ray imaging system |
US10074685B1 (en) | 2017-05-17 | 2018-09-11 | Prismatic Sensors Ab | X-ray sensor, x-ray detector system and x-ray imaging system |
Also Published As
Publication number | Publication date |
---|---|
DE102005029263B4 (en) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10361136B4 (en) | Semiconductor diode and IGBT | |
DE102007020657B4 (en) | Semiconductor device with a semiconductor body and method for producing the same | |
DE102010043567B4 (en) | High voltage semiconductor device | |
DE102005023668B3 (en) | Semiconductor component e.g. metal oxide semiconductor field effect transistor (MOSFET) has middle region surrounded by boundary region whose straight line section has smaller breakdown voltage than curved edge section | |
DE102006050338A1 (en) | Semiconductor component i.e. insulated gate bipolar transistor, has drift zone including region that passes through region of semiconductor component in polarity of charge carriers and another region in reverse polarity | |
DE102008023471A1 (en) | Semiconductor device | |
DE102006024504A1 (en) | Insulated-gate bipolar transistor power semiconductor component for frequency converter module, has dopant zone with higher impurity concentration arranged distant from base of trench structure and in space charge area of p-n junction | |
DE102008032547A1 (en) | Trench isolated gate MOS semiconductor device | |
DE102005061378A1 (en) | Vertical double-diffused metal oxide semiconductor device has source region in close proximity to drain region, having heavily doped diffusion layer | |
DE102014104061B4 (en) | BIPOLAR TRANSISTOR WITH INSULATED GATE ELECTRODE WITH EMITTER SHORT CIRCUITS | |
DE102005056426B4 (en) | Semiconductor component and method for its production | |
DE102014105353B4 (en) | SEMICONDUCTOR COMPONENT WITH COMPENSATION AREAS | |
EP0913000B1 (en) | Field effect controllable semiconductor component | |
EP0987766A1 (en) | Edge structure for a field-effect transistor having a plurality of cells | |
DE19528998A1 (en) | Bidirectional semiconductor switch | |
EP1116276B1 (en) | Semiconductor component with field-forming regions | |
DE102005029263B4 (en) | Semiconductor device with improved dynamic load capacity | |
EP1097482A1 (en) | J-fet semiconductor device | |
DE102008028452B4 (en) | Power transistor for high voltages in SOI technology | |
DE102004057792B4 (en) | Semiconductor device | |
EP1488465B1 (en) | Semi-conductor structure comprising a switch element and an edge element | |
EP0206350B1 (en) | Thyristor with a reduced base thickness | |
EP1127379B1 (en) | Vertically structured semiconductor power module | |
WO1991010265A1 (en) | Field-effect-controlled semiconductor component | |
DE102009055328B4 (en) | Semiconductor device having an emitter control electrode and IGBT having such |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R018 | Grant decision by examination section/examining division | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20111008 |