DE102005016294A1 - Chip-Abdeckung - Google Patents

Chip-Abdeckung Download PDF

Info

Publication number
DE102005016294A1
DE102005016294A1 DE102005016294A DE102005016294A DE102005016294A1 DE 102005016294 A1 DE102005016294 A1 DE 102005016294A1 DE 102005016294 A DE102005016294 A DE 102005016294A DE 102005016294 A DE102005016294 A DE 102005016294A DE 102005016294 A1 DE102005016294 A1 DE 102005016294A1
Authority
DE
Germany
Prior art keywords
chip
fluorine compound
cover according
chip cover
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005016294A
Other languages
English (en)
Inventor
Manfred Dr. Mengel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005016294A priority Critical patent/DE102005016294A1/de
Publication of DE102005016294A1 publication Critical patent/DE102005016294A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft eine Chip-Abdeckung zur vollständigen oder teilweisen Abdeckung der Chipoberfläche, bei der ein Aktivatorstoff vorgesehen ist, der in der Lage ist, nach Aktivierung die Chipoberfläche zumindest teilweise zu zerstören. DOLLAR A Die Erfindung zeichnet sich dadurch aus, dass der Aktivatorstoff eine Fluorverbindung darstellt, die bei dem Versuch, die Chip-Abdeckung vom Halbleiter-Chip (1) zu entfernen, zumindest HF freisetzt.

Description

  • Die Erfindung betrifft eine Chip-Abdeckung zur vollständigen oder teilweisen Abdeckung der Chipoberfläche, bei der ein Aktivatorstoff vorgesehen ist, der in der Lage ist, nach Aktivierung die Chipoberfläche zumindest teilweise zu zerstören. Solch eine Chip-Abdeckung ist aus der DE 195 15 188 bekannt.
  • Chip-Abdeckungen schützen die abgedeckten Bereiche eines Halbleiter-Chips vor Beschädigungen durch mechanische Gewalt und Umwelteinflüsse.
  • Es ist möglich, einen Halbleiter-Chip einer Analyse, dem so genannten „Reverse Engineering" zu unterziehen. Diese Analyse kann dazu dienen, den Chipaufbau oder die Funktionsweise von integrierten Schaltungen zu analysieren oder die Funktionsweise zum Zwecke einer Manipulation eines Dateninhaltes oder des Funktionsablaufs zu beeinflussen.
  • Zur Analyse wird beispielsweise die Chip-Abdeckung entfernt, die die Oberfläche des Halbleiter-Chips bedeckt. Das einfachste und jedem zugängliche Verfahren hierfür ist das chemische Ablösen der Chip-Abdeckung mit Hilfe von Säuren, Basen oder anderen Lösungsmitteln.
  • Zur Verhinderung solcher Analysen könnte eine komplett chemisch resistente Schutzschicht, wie z.B. spezielle Gläser oder Keramiken vorgesehen werden, die gegen Säuren, Basen oder anderen Lösungsmitteln inert sind. Diese benötigen jedoch hohe Prozessierungstemperaturen, haben keine an den Halbleiter-Chip angepassten thermischen Ausdehnungskoeffizienten und erzielen meist keine ausreichende Haftung auf der Chipoberfläche.
  • Gemäß der DE 195 15 188 wird eine Analyse dadurch zu verhindern versucht, dass RCl2 als Aktivatorstoff vorgesehen wird, der beim Entfernen der Chip-Abdeckung ein freies Radikal bildet, das Aluminium-Strukturen des Chips ganz oder teilweise zerstört. Allerdings bleiben hierdurch Passivierungsschichten auf der Chipoberfläche sowie andere Silizium-haltigen Strukturen der Chipoberfläche unversehrt.
    •
  • Aufgabe der Erfindung ist es, einen verbesserten Schutz gegen Analysen eines Halbleiter-Chips zu bieten, indem nicht nur Aluminium-Strukturen auf der Chipoberfläche, sondern die gesamte Oberflächenstruktur des Halbleiter-Chips zerstört wird.
  • Die Aufgabe wird erfindungsgemäß durch eine Chip-Abdeckung der eingangs genannten Art gelöst, bei der der Aktivatorstoff eine Fluorverbindung darstellt, die bei dem Versuch die Chip-Abdeckung vom Halbleiter-Chip zu entfernen, zumindest HF freisetzt.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass bei Verwendung von Säuren zur Ablösung der Chip-Abdeckung diese Säure aus der Fluorverbindung HF (Flusssäure, Fluorwasserstoff) bildet. HF greift SiO2 an und zerstört die gesamte Struktur der Chipoberfläche. Somit wird zwar der Halbleiter-Chip freigelegt, jedoch ist er aufgrund der dabei einhergehenden Zerstörung der Oberflächenstruktur unbrauchbar.
  • Vorteilhaft ist auch, dass die erfindungsgemäße Chip-Abdeckung bei jeder Art von Halbleiter-Chip verwendet werden kann.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Eine Weiterentwicklung der Erfindung sieht vor, dass die Fluorverbindung in Form eines ionischen Salzes vorliegt. Bei spielsweise liegt die Fluorverbindung als KF, KFHF, NH4F, AlF, BaF2, CaF2, LiF, MgF2, CuF2 oder PbF2 vor.
  • Darüber hinaus kann die Fluorverbindung in Form einer organischen Verbindung vorliegen, wie beispielsweise als Hydrogenfluorid-2,4,6-Trimethylpyridin oder als Fluorwasserstoff-Pyridin-Komplex wie beispielsweise Poly-[4-vinylpyridiniumpoly-(Fluorwasserstoff)]. Ebenso kann ein fluoriertes Polyamid, das zu einem fluorierten Polyimid vernetzt wird, die Fluorverbindung darstellen.
  • Aufgrund unterschiedlicher Löslichkeiten von Fluorverbindungen hängt die Auswahl einer geeigneten Fluorverbindung davon ab, wie leicht sich HF bilden soll.
  • In einer Weiterentwicklung ist die Fluorverbindung wasserunlöslich, so dass nur bei Einwirkung starker Säuren HF freigesetzt wird. Hierdurch kann verhindert werden, dass durch Feuchtelagerung unbeabsichtigt HF gebildet wird, und durch Ladungsträgerwanderung an Aluminium-Kontaktflächen diese korrodieren. Beispiele für solche wasserunlöslichen Fluorverbindungen sind wasserunlösliche Fluorsalze wie CaF2 oder organische Verbindungen, bei denen Fluor beispielsweise an einem Aromaten gebunden ist.
  • In einer Ausgestaltung der erfindungsgemäßen Chip-Abdeckung ist die Fluorverbindung in eine Abdeckungsmaterial-Matrix der Chip-Abdeckung eingebunden. Die Abdeckungsmaterial-Matrix, auch Pressmasse oder Globtop genannt, umhüllt den Halbleiter-Chip und besteht häufig aus stark vernetzten Epoxidharzen mit einem hohen Anteil an SiO2. Die Fluorverbindung kann zusammen mit üblichen Additiven bei einem Hersteller der Pressmasse zugesetzt werden. Sie kann auch bei der Globtop Aufbereitung bei einem Globtop-Hersteller oder vor einem Dispensprozess bei einem Globtop-Verarbeiter zugesetzt werden.
  • Eine Weiterentwicklung sieht vor, dass die Abdeckungsmaterial-Matrix von einer feuchtigkeitsabweisenden Schicht umgeben ist, wie beispielsweise einer Schicht aus Teflon. Auch hierdurch wird vermieden, dass Feuchtigkeit eindringen kann und zu einer ungewünschten Bildung von HF führt.
  • In einer anderen Ausgestaltung ist die Fluorverbindung auf der Chipoberfläche vorgesehen. Die Fluorverbindung kann als Schicht auf der Chipoberfläche aufgebracht sein, wodurch die HF-bildende Substanz benachbart zur Chipoberfläche angeordnet ist. Diese Ausgestaltung ermöglicht es, nur eine geringe Menge an Fluorverbindung zu verwenden. Es ist jedoch nicht erforderlich, dass die Fluorverbindung im nicht aktivierten Zustand bereits mit den gegebenenfalls zu zerstörenden Strukturen in Kontakt kommt.
  • Häufig ist die Chipoberfläche mit Polyimid beschichtet, um darunterliegende Chip-Strukturen vor mechanischen Beschädigungen zu schützen. Eine geeignete Fluorverbindung kann beispielsweise in eine flüssige Polyimidvorstufe sowohl beim Hersteller als auch Anwender vor einem Aushärteprozess eingebracht werden. Alternativ kann das Polyimid an seinem Aromaten fluoriert sein und selbst den Aktivatorstoff darstellen.
  • In einer Weiterentwicklung kann die Fluorverbindung in einer Passivierungsschicht, wie Nitrid (Si3N4) – oder Oxid (SiO2) – Schicht eingebracht sein, die auf der Chipoberfläche angeordnet ist. Zwar sind Passivierungsschichten beständig gegenüber HCl oder HNO3, nicht jedoch gegen HF. Somit kann die Fluorverbindung als Beschleunigungskomponente für die Zerstörungswirkung nach einer bereits erfolgten Bildung von HF wirken. Durch das Einmischen in Passivierungsgläser, die in einem so genannten Spin On Verfahren auf den Wafer aufgebracht werden und in dünnen Schichten aushärten, ist dies beispielsweise realisierbar.
  • Eine andere Ausgestaltung der erfindungsgemäßen Chip-Abdeckung sieht vor, dass die Fluorverbindung zumindest bei einem sicherheitsrelevanten Bereich des Chips vorgesehen ist. Nicht die ganze Chip-Oberfläche, sondern nur ausgewählte Bereiche des Halbleiter-Chips können die Fluorverbindung benachbaren, so dass bei dem Versuch, die Chip-Abdeckung zu entfernen nur diese ausgewählten Bereiche zerstört werden.
  • Darüber hinaus kann die Fluorverbindung von einer feuchtigkeitsabweisenden Schicht umgeben sein, wie beispielsweise Teflon. Ein Besprühen mit Teflon stellt eine Feuchtigkeitsbarriere dar und kann sowohl auf die Abdeckungsmaterial-Matrix als auch auf eine Schicht auf der Chipoberfläche aufgebracht werden.
  • In einer anderen Alternative kann die Fluorverbindung mikroverkapselt vorliegen. Hierunter versteht man eine Ummantelung der Fluorverbindung mit einer zweiten Substanz, die die Fluorverbindung, beispielsweise vor Feuchtigkeit schützt. Die Fluorverbindung kann entweder homogen verteilt innerhalb eines Partikels vorliegen oder in Form einer so genannten Kern-Hülle-Verkapselung, bei der die Fluorverbindung mit einer festen Außenhülle umgeben ist.
  • Eine weitere Ausführungsform sieht vor, dass die Fluorverbindung in eine Kunststoffmatrix eingebunden ist, die wasserabweisend ist, sich aber unter Einwirkung von Säuren auflöst. Es können aromatische Molekülfragmente der Polymermatrix fluoriert sein, wie zum Beispiel eine am Aromaten fluorierte Polyamidocarbonsäureester-Vorstufe des Polyimids oder am Aromaten fluorierte Bisphenol A Vorstufe als Vorstufe eines Epoxidharzes.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Figuren näher erläutert. Es zeigen in schematischer Querschnittsansicht
  • 1 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung in die Abdeckungsmaterial-Matrix eingebracht ist,
  • 2 eine erfindungsgemäße Chip-Abdeckung nach 1, bei der die Abdeckungsmaterial-Matrix von einer feuchtigkeitsabweisenden Schicht umgeben ist,
  • 3 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung auf der Chipoberfläche aufgebracht ist,
  • 4 eine erfindungsgemäße Chip-Abdeckung nach 3, bei der die Fluorverbindung von einer feuchtigkeitsabweisenden Schicht umgeben ist,
  • 5 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung auf einen Teil der Chipoberfläche aufgebracht ist,
  • 6 eine erfindungsgemäße Chip-Abdeckung nach 5, bei der die Fluorverbindung von einer feuchtigkeitsabweisenden Schicht umgeben ist,
  • 7 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung mikroverkapselt in die Abdeckungsmaterial-Matrix eingebracht ist,
  • 8 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung mikroverkapselt auf der Chipoberfläche aufgebracht ist,
  • 9 eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung mikroverkapselt auf einen Teil der Chipoberfläche aufgebracht ist.
  • Die 1 zeigt eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung in die Abdeckungsmaterial-Matrix 4 eingebracht ist.
  • Der Halbleiter-Chip 1 ist mittels eines Klebstoffes 2 auf einem Systemträger 3 befestigt. Der Systemträger 3 kann beispielsweise eine Kunststoffkarte zur Herstellung einer Chip Card oder Smart Card sein. Es kann sich aber auch um eine flexible Leiterplatte oder um ein so genanntes lead frame handeln. Darüber hinaus kann der Systemträger 3 ein weiterer Halbleiter-Chip sein, auf den der erste Halbleiter-Chip 1 geklebt ist. Die Kontaktstellen 8 des Halbleiter-Chips 1 sind mittels Bonddrähte 5 mit Kontaktstellen 6 des Systemträgers 3 verbunden.
  • Eine Abdeckungsmaterial-Matrix 4 umgibt die vorstehend beschriebene Anordnung. Dies dient dazu, die Anordnung vor Umgebungseinflüssen und mechanischen Beschädigungen zu schützen.
  • Die Abdeckungsmaterial-Matrix 4 besteht in der Regel aus einem Material, das chemisch entfernbar ist. Hierfür eignet sich beispielsweise rauchende HNO3, da diese zwar die Abdeckungsmaterial-Matrix 4, nicht jedoch die aus Aluminium bestehenden Leiterbahnen und Kontaktstellen 6, 8 zerstört.
  • Um zu verhindern, dass auf diese Weise die Möglichkeit einer Fremdanalyse und/oder Manipulation von sicherheitsrelevanten Bereichen der Chips eröffnet wird, sind Fluorverbindungen als Aktivatorstoffe in der Abdeckungsmaterial-Matrix 4 vorgesehen. Diese Fluorverbindungen reagieren mit einer Säure unter Bildung von Fluorwasserstoff (HF), der sowohl die Leiterbahnen, Kontaktstellen 6, 8 als auch alle Silizium-haltigen Strukturen an der Chipoberfläche zerstört.
  • 2 zeigt eine erfindungsgemäße Chip-Abdeckung nach 1, bei der die Abdeckungsmaterial-Matrix 4 von einer feuchtigkeitsabweisenden Schicht 7 umgeben ist. Hierdurch kann ein unbeabsichtigtes Freisetzen von HF durch Feuchtigkeit bei der Lagerung des Halbleiter-Chips 1 verhindert werden. Im vorliegenden Ausführungsbeispiel enthält die feuchtigkeitsabweisende Schicht 7 Teflon.
  • In einem weiteren Ausführungsbeispiel der erfindungsgemäßen Chip-Abdeckung, ist die Fluorverbindung auf der Chipoberflä che des Halbleiter-Chips 1 aufgebracht, wie anhand der 3 gezeigt ist. Die Fluorverbindung ist in Form einer Schicht 9 große Bereiche der Oberfläche des Halbleiter-Chips 1 aufgebracht. Je nach Anforderung kann die Schicht 9 annähernd ganzflächig aufgebracht werden.
  • Die 4 zeigt eine erfindungsgemäße Chip-Abdeckung nach 3, bei der die Fluorverbindung, die als Schicht 9 auf der Oberfläche des Halbleiter-Chips 1 aufgebracht ist, von einer feuchtigkeitsabweisenden Schicht 10 umgeben ist. Auch hier kann diese Schicht 10 eine aufgesprühte Schicht Teflon sein.
  • Die 5 zeigt eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung als Schicht 11 auf einen Teil der Chipoberfläche aufgebracht ist. Im vorliegenden Ausführungsbeispiel ist die Schicht 11 lediglich im Bereich einer Kontaktstelle 8 auf der Oberfläche des Halbleiter-Chips 1 vorgesehen.
  • Auch diese Schicht 11 kann von einer feuchtigkeitsabweisenden Schicht 12 umgeben sein, wie anhand 6 gezeigt.
  • Eine weitere Ausführungsvariante der erfindungsgemäße Chip-Abdeckung zeigt die 7, bei der die Fluorverbindung mikroverkapselt in die Abdeckungsmaterial-Matrix 4 eingebracht ist. Hierdurch kann die Fluorverbindung feuchtigkeitsresistent eingebracht werden.
  • Weiterhin kann, wie in 8 gezeigt, die Fluorverbindung mikroverkapselt auf der Chipoberfläche als Schicht 13 aufgebracht sein.
  • Die 9 zeigt eine erfindungsgemäße Chip-Abdeckung, bei der die Fluorverbindung als Schicht 14 mikroverkapselt lediglich auf einem Teil der Chipoberfläche, im Bereich einer Kontaktstelle 8 aufgebracht ist.

Claims (15)

  1. Chip-Abdeckung zur vollständigen oder teilweisen Abdeckung der Chipoberfläche, bei der ein Aktivatorstoff vorgesehen ist, der in der Lage ist, nach Aktivierung die Chipoberfläche zumindest teilweise zu zerstören, dadurch gekennzeichnet, dass der Aktivatorstoff eine Fluorverbindung darstellt, die bei dem Versuch, die Chip-Abdeckung vom Halbleiter-Chip (1) zu entfernen zumindest HF freisetzt.
  2. Chip-Abdeckung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Fluorverbindung in Form eines ionischen Salzes vorliegt.
  3. Chip-Abdeckung nach Patentanspruch 2, dadurch gekennzeichnet, dass die Fluorverbindung als KF, KFHF, NH4F, AlF, BaF2, CaF2, LiF, MgF2, CuF2 oder PbF2 vorliegt.
  4. Chip-Abdeckung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Fluorverbindung in Form einer organischen Verbindung vorliegt.
  5. Chip-Abdeckung nach Patentanspruch 4, dadurch gekennzeichnet, dass die Fluorverbindung als Hydrogenfluorid-2,4,6-Trimethylpyridin oder Poly-[4-Vinylpyridinium-poly-(Fluorwasserstoff)] vorliegt.
  6. Chip-Abdeckung nach einem der voranstehenden Patentansprüche, dadurch gekennzeichnet, dass die Fluorverbindung wasserunlöslich ist.
  7. Chip-Abdeckung nach einem der voranstehenden Patentansprüche, dadurch gekennzeichnet, dass die Fluorverbindung in eine Abdeckungsmaterial-Matrix (4) der Chip-Abdeckung eingebunden ist.
  8. Chip-Abdeckung nach Patentanspruch 7, dadurch gekennzeichnet, dass die Abdeckungsmaterial-Matrix (4) von einer feuchtigkeitsabweisenden Schicht (7) umgeben ist.
  9. Chip-Abdeckung nach einem der voranstehenden Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass die Fluorverbindung auf der Chipoberfläche vorgesehen ist.
  10. Chip-Abdeckung nach Patentanspruch 9, dadurch gekennzeichnet, dass die Fluorverbindung zumindest bei einem sicherheitsrelevanten Bereich des Chips vorgesehen ist.
  11. Chip-Abdeckung nach einem der voranstehenden Patentansprüche, dadurch gekennzeichnet, dass die Fluorverbindung von einer feuchtigkeitsabweisenden Schicht (10, 12) umgeben ist.
  12. Chip-Abdeckung nach Patentanspruch 11, dadurch gekennzeichnet, dass die Fluorverbindung von Teflon umgeben ist.
  13. Chip-Abdeckung nach Patentanspruch 11, dadurch gekennzeichnet, dass die Fluorverbindung mikroverkapselt vorliegt.
  14. Chip-Abdeckung nach Patentanspruch 11, dadurch gekennzeichnet, dass die Fluorverbindung in eine Kunststoffmatrix eingebunden ist.
  15. Chip-Abdeckung nach einem der voranstehenden Patentansprüche, dadurch gekennzeichnet, dass die Chip-Abdeckung in einer Chipkarte eingesetzt wird.
DE102005016294A 2005-04-08 2005-04-08 Chip-Abdeckung Ceased DE102005016294A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005016294A DE102005016294A1 (de) 2005-04-08 2005-04-08 Chip-Abdeckung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005016294A DE102005016294A1 (de) 2005-04-08 2005-04-08 Chip-Abdeckung

Publications (1)

Publication Number Publication Date
DE102005016294A1 true DE102005016294A1 (de) 2006-10-19

Family

ID=37055243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005016294A Ceased DE102005016294A1 (de) 2005-04-08 2005-04-08 Chip-Abdeckung

Country Status (1)

Country Link
DE (1) DE102005016294A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
WO2010058068A1 (en) * 2008-11-18 2010-05-27 Upm Raflatac Oy An identification tag comprising protective features and a method for manufacturing the identification tag
WO2015040056A1 (de) * 2013-09-18 2015-03-26 Bundesdruckerei Gmbh Wert- oder sicherheitsprodukt mit mindestens einer innenliegenden elektrischen schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
WO2010058068A1 (en) * 2008-11-18 2010-05-27 Upm Raflatac Oy An identification tag comprising protective features and a method for manufacturing the identification tag
WO2015040056A1 (de) * 2013-09-18 2015-03-26 Bundesdruckerei Gmbh Wert- oder sicherheitsprodukt mit mindestens einer innenliegenden elektrischen schaltung
DE102013218755B4 (de) * 2013-09-18 2020-10-29 Bundesdruckerei Gmbh Wert- oder Sicherheitsprodukt mit mindestens einer innenliegenden elektrischen Schaltung

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69008702T2 (de) Halbleiterpackung mit von Trägern trennbaren Leitern.
DE69725926T2 (de) Fügemethode für Substrate und Struktur
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE69427914T2 (de) Gegen äussere eingriffe gesicherte integrierte schaltungsanordnung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE69317696T2 (de) Polyimid-Verfahren zum Schutz integrierter Schaltungen
DE3331624A1 (de) Elektronische einrichtung
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
WO2006058510A1 (de) Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008006959A1 (de) Schutz für Schaltungsplatinen
DE102018204515A1 (de) Verzugsregulierung für Mikroelektronikgehäuse
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102005016294A1 (de) Chip-Abdeckung
DE19681689C2 (de) Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz
DE19736139B4 (de) Leiterplatte
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE60000666T2 (de) Integrierte schaltkreisanordnung welche gegen angriffe durch kontrollierte zerstörung einer komplementären schicht gesichert ist
DE102008045033A1 (de) Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE3805490A1 (de) Halbleitervorrichtung
EP1444728A1 (de) Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection