-
Die
Erfindung liegt auf dem Gebiet des Testens und Überwachens digitaler Schaltungen.
-
Aufgrund
des hohen Integrationsgrades elektronischer Schaltungen nimmt die
Fehleranfälligkeit
und die Fehlerhäufigkeit
in elektronischen Schaltungen zu, so dass insbesondere für sicherheitskritische
Anwendungen Schaltungen zunehmend verdoppelt oder invertiert verdoppelt
werden oder in sogenannter „Two-Rail"-Logik realisiert
werden. Die Ausgänge
der verdoppelten oder invertiert verdoppelten Schaltungen werden
dann in einer Vorrichtung verglichen, die als Komparator bezeichnet
wird und im Falle der Ungleichheit der zu vergleichenden Signale
ein Fehlersignal erzeugt. Werden invertiert verdoppelte Ausgänge verglichen, so
wird ein derartiger Komparator als „Two-Rail-Prüfer" oder „Two-Rail-Checker" bezeichnet. Ein „Two-Rail-Checker" gibt ein Fehlersignal
aus, wenn die zu vergleichenden Signale nicht zueinander (bitweise) invertiert
sind. Für
den Fall fehlerfrei gleicher Signale gibt ein fehlerhaftes Ausgangssignal
dabei nur an, dass irgendein Unterschied in den beiden Eingangssignalen
vorliegt. Auf die gestörte
Bitposition kann dabei nicht geschlossen werden, was nachteilig
ist.
-
Liegen
Fehler innerhalb des Komparators vor, dann kann es vorkommen, dass
der fehlerhafte Komparator etwa auftretende Fehler der zu vergleichenden
Schaltungen nicht anzeigen kann, was insbesondere in sicherheitskritischen
Anwendungen ausgeschlossen werden muß. Es ist daher ein wichtiges
Ziel, beim Entwurf von Komparatoren zu erreichen, dass interne Fehler
des Komparators im laufenden Betrieb erkannt werden. Vergleicht
ein Komparator zwei im fehlerfreien Falle gleiche Signale, so liegen,
solange in den zu überwachenden
Schaltungen kein Fehler auftritt, stets gleiche Eingabewerte an
den beiden Eingängen
des Komparators an. Hierdurch ist die Anzahl der möglichen
Eingabewerte für
den Komparator sehr eingeschränkt, nämlich auf
die Eingabewerte, die an beiden Eingängen des Komparators gleich
sind. Für
spezielle zu vergleichende Schaltungen ist die Anzahl der möglichen
Eingabewerte für
den Komparator noch geringer, da von den zu überwachenden Schaltungen nur
eine Teilmenge aller prinzipiell möglichen Ausgangswerte erzeugt
wird.
-
Beim
Entwurf eines Komparators ist daher das Problem zu lösen, dass
möglichst
viele interne Fehler des Komparators beim Anlegen einer möglichst
kleinen Anzahl von korrekten, das heißt gleichen oder zueinander
bitweise invertierten Eingangswerten am Ausgang des Komparators
erkannt werden und dass eventuell nicht erkannte Fehler mit geringem
Aufwand testbar sind. Beim Vergleich zweier Signale ist letztlich
eine binäre Entscheidung,
0 oder 1, zu treffen, ob diese Signale gleich sind oder nicht. Daher
sind Komparatoren mit einem binären
Ausgang von besonderem Interesse.
-
Für derartige
Komparatoren ist es besonders wichtig, dass ein eventuell an seinem
Ausgang auftretender Fehler, etwa ein „stuck-at"-0/1-Fehler, leicht erkannt oder leicht
getestet werden kann, da im Falle eines derartigen Fehlers überhaupt
kein weiterer Fehler in den zu vergleichenden Schaltungen oder den
Signalen erkannt werden kann. Bekannt ist ein Komparator mit einem
Ausgang, wie er beispielsweise von Kusko, M. al.: "99 % AC test coverage
using only LBIST on the 1 GHz IBM S/390 zSeries 900 Microprocessor", Proc. ITC, S. 586-592,
2001, beschrieben wird. Die zu vergleichenden, im fehlerfreien Falle
gleichen Signale werden komponentenweise in XNOR-Gattern XNOR-verknüpft, und
die Ausgänge
der XNOR-Signale
werden zu einem Fehlersignal UND-verknüpft. Die Ausgänge der
XNOR-Gatter sind im fehlerfreien Fall jeweils gleich 1. Ein Wert
0 an einem Ausgang mindestens eines XOR-Gatters zeigt einen Fehler an. Tritt
ein Fehler in den zu vergleichenden Eingangssignalen auf, so gibt
der Komparator den Wert 0 aus, und im fehlerfreien Fall wird der Wert
1 ausgegeben. Nachteilig bei diesem Komparator ist, dass der Test
der möglichen
Fehler aufwendig ist und insbesondere eine große Anzahl von Testeingaben
erfordert, wie das von Kusko, M. et al. beschrieben wird. Insbesondere
ist es schwierig, einen „Stuck-at-1"-Fehler auf dem Ausgang
festzustellen, da die beiden Eingänge des Komparators mit den
Ausgängen
gleichartiger Schaltungen verbunden sind, die im fehlerfreien Fall
gleiche Werte ausgeben, die stets zu einem Ausgang 1 des Komparators
Anlaß geben.
-
Um
die Testbarkeit des Komparators zu verbessern, wird in Kundu, S.
et al.: "Self-checking
Comparator with one Periodic Output", IEEE Trans. Comp. v. 45, S. 379-380,
1996, ein Komparator mit einem periodischen Output vorgeschlagen,
der auch seine internen Fehler im laufenden Betrieb dadurch anzeigt,
dass die Ausgabe nicht periodisch ist. Nachteilig bei diesem Komparator
ist, dass ein spezielles CMOS-Element verwendet werden muß, das insbesondere
dann, wenn der Komparator mit einem kommerziell verfügbaren Entwurfstool
entworfen werden soll, nicht zur Verfügung steht. Außerdem ist
es, insbesondere bei sehr hohen Taktfrequenzen, nachteilig, dass
durch das periodische und dynamische Verhalten des Komparators ein
hoher Stromverbrauch auftritt und die Ausgabe nicht statisch ist.
-
Weitere
Komparatoren mit einem nicht statischen periodischen Ausgang werden
beispielsweise in Metra, C. et al.: "Highly Testable and Compact Single Output
Comparator", Proc.
VLSI Test Symposium, S. 210-215, 1997, und Matakias, S. et al.: "Ultra Fast and Low
Cost ParallelTwo-RailChecker Targeting High Fan-In Applications", IEEE CS Anual Symposium
on VLSI(ISVLSI), S. 293-296, 2004, beschrieben. Auch diese Komparatoren
erfordern spezielle Elemente, die üblicherweise nicht mit einem
kommerziellen Entwurfstool realisiert werden können, und sie weisen einen
periodischen, nicht statischen Output auf, was nachteilig ist.
-
Die Erfindung
-
Der
Erfindung liegt die Aufgabe zugrunde, auf der Basis von Gattern
eine Schaltung zum Vergleichen von zwei n-stelligen binären Datenwörtern anzugeben,
bei der möglichst
viele von internen Fehlern im laufenden Betrieb erkannt werden und
deren im laufenden Betrieb nicht erkannten Fehler mit geringem Aufwand
getestet werden können.
Darüber
hinaus sollen im Fehlerfall die fehlerhaften Bitpositionen der zu
vergleichenden Eingabesignale mit wenig Aufwand bestimmbar sein.
-
Diese
Aufgabe wird erfindungsgemäß durch
eine Schaltung zum Vergleichen von zwei n-stelligen binären Datenwörtern nach dem unabhängigen Anspruch
1 gelöst.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von abhängigen Unteransprüchen.
-
Mit
Hilfe der erfindungsgemäßen Schaltung
kann in kommerziell verfügbaren
Entwurfswerkzeugen entworfen werden. Im Unterschied hierzu benötigen bisher
bekannte Komparatoren mit einem Ausgang spezielle, auf Transistorebene
zu implementierende Schaltelemente, die in den kommerziell verfügbaren Entwurfswerkzeugen
nicht vorhanden sind.
-
Die
vollständige
Testbarkeit der erfindungsgemäßen Schaltung
auf alle einzelne „Stuck-at"-Fehler ist mittels des zusätzlichen
Steuersignals x[0] der kombinatorischen Funktion f1 und des steuerbaren
Register sogar für
jeweils gleiche oder jeweils bitweise invertierter Eingangssignale
erreicht. Da ein Komparator zum Vergleichen zweier binärer Datenworte
in der Regel zwei gleichen Systemen mit gleichen. Ausgangssignalen
oder zwei Systemen mit zueinander bitweise invertierten Ausgangssignalen
nachgeschaltet ist, ist diese Eigenschaft der erfindungsgemäßen Schaltung
sehr vorteilhaft. So ist etwa die besonders wichtige Testbarkeit
seines einzigen Ausganges auf einen „Stuck-at"-Fehler einfach mittels Ändern des
binären
Steuersignals x[0] der kombinatorischen Funktion f1 gegeben, und
die im laufenden Betrieb in der kombinatorischen Schaltung zur Realisierung
der kombinatorischen Funktion g nicht erkannten Fehler können in
einer Testbetriebsart einfach durch Einschieben der wenigen erforderlichen
Testvektoren für
diese Fehler in das steuerbare Register erkannt werden.
-
Ebenso
können
die Ergebnisse des Testes der kombinatorischen Schaltung zur Realisierung
der kombinatorischen Funktion f1 einfach auch dadurch ausgewertet
werden, daß die
in den Flip-Flops des steuerbaren Registers gespeicherten Werte
ausgeschoben werden. Im Fehlerfall können die im Vergleich der beiden Datenworte
fehlerhaften Bits einfach durch Ausschieben der jeweiligen Speicherinhalte
des steuerbaren Registers lokalisiert werden, wobei das steuerbare
Register bei Schaltungen mit hoher Taktfrequenz darüber hinaus
vorteilhaft als Pipeline-Register
genutzt werden kann.
-
Die
Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme
auf Figuren der Zeichnung näher
erläutert.
Hierbei zeigen:
-
1 eine
schematische Darstellung eines Schaltbildes für einen Komparator;
-
2 eine
schematische Darstellung eines Schaltbildes für einen weiteren Komparator;
-
3 eine
Ausgestaltung des Komparators nach 1;
-
4 eine
Ausgestaltung des weiteren Komparators nach 2;
-
5 eine
Ausgestaltung eines steuerbaren Registers in den 1 und 2;
und
-
6 eine
weitere Ausgestaltung des weiteren Komparators nach 2.
-
1 zeigt
ein Schaltbild eines Komparators mit 2n+1 Eingängen 11, 11',..., 1n, 1n', 1(n+1) zum
Vergleichen von zwei n-stelligen binären Eingabewörter x[1](t),
..., x[n](t) und x'[1](t),
..., x'[n](t), die
im fehlerfreien Fall entweder gleich oder bitweise zueinander invertiert
sind. Der Komparator von 1 umfasst eine Reihenschaltung
eine Schaltung 1 zur Realisierung einer kombinatorischen
Funktion f1, ein steuerbares Register 2 und eine Schaltung 3 zur
Rea lisierung einer kombinatorischen Funktion g. Die Schaltung 1 weist
2n+1 Eingänge 11, 11', ..., 1n, 1n', 1(n+1) auf,
die auch die Eingänge
des Komparators sind, so dass für
i = 1, ..., n Komponenten x[i](t) des ersten Eingabewortes an den
Eingängen 1j und
die Komponenten x'[i](t)
des zweiten Eingabewortes an den Eingängen 1j' anliegen. An dem Eingang 1(n+1) liegt
ein zusätzliches
Steuersignal x[0] an.
-
An
den n Ausgängen
der Schaltung 1 werden binäre Signale y[1](t), ..., y[n](t)
ausgegeben, wobei die Schaltung 1 so realisiert ist, dass
für j =
1, ..., n y[j](t)
= x[j](t) ⨁ x'[j](t) ⨁ x[0] ⨁ i[f] (1)gilt.
-
Hierbei
bezeichnet ⨁ die logische XOR- oder Antivalenz-Operation,
und i[f] bezeichnet eine binäre Konstante 0 oder 1,
die durch die Art der Realisierung der Schaltung 1 mittels
XOR- oder XNOR-Elementen bestimmt
ist.
-
Die
Realisierung der Beziehung (1) in einer bestimmten Bauelementebasis,
etwa mit XOR-Elementen oder
XNOR-Elementen ist dem Fachmann als solche bekannt. Das steuerbare
Register 2 umfasst n Flip-Flops FF1 21, FF2 22,
..., FFn 2n und n Multiplexer MUX1 21', MUX2 22', ..., MUXn 2n'. Für k = 1,
..., n ist ein Ausgang des Multiplexers MUXk 2k' mit dem Dateneingang
des Flip-Flops FFk 2k verbunden. In 1 ist das
dadurch veranschaulicht, dass der Multiplexer MUX k direkt vor dem
Flip-Flop FFk angeordnet ist.
-
Für k = 2,
..., n ist der Datenausgang des Flip-Flops FFk, der das Signal z[k](t)
trägt,
gleichzeitig in den 1-Eingang des Multiplexers MUX(k-1)2(k-1) und
in den k-ten Eingang der Schaltung 3 geführt. Der
Ausgang des ersten Flip-Flops FF1 21 ist gleichzeitig mit
dem einen Ausgangswert A(t) tragenden Ausgang des steuerbaren Register 2 und
mit dem ersten Eingang der kombinatorischen Schaltung 3,
der das Signal z[1](t) trägt, verbunden.
Der 1-Eingang des
Multiplexers MUXn 2n' ist
mit dem das Eingangssignal E(t) führenden Eingang des steuerbaren
Registers 2 verbunden.
-
Für k = 1
... n ist der das Signal y[k](t) führende Ausgang der kombinatorischen
Schaltung 1 mit dem 0-Eingang des Multiplexers 2k' des steuerbaren
Registers 2 verbunden, das in Abhängigkeit von dem binären Steuerwer
s ∊ {0, 1} seinen 0-Eingang oder seinen 1-Eingang mit seinem
Ausgang verbindet. Es ergibt sich, dass das steuerbare Register 2 logisch
wie ein sogenanntes Scan-Register aufgebaut ist. Der Fachmann kann je
nach zur Verfügung
stehender Technologie eine geeignete Implementierung von Scan-Flip-Flops
der hier als Reihenschaltung von Multiplexern und Flip-Flop-Elementen
beschriebenen, steuerbaren Flip-Flop-Elemente
wählen,
für die
Beispiele etwa in Abramovici, M. et al.: „Digital Systems Testing and
Testable Design",
Computer Sience Press, 1990, angegeben sind.
-
Die
kombinatorische Schaltung 3 in 1 realisiert
eine n-stellige Boolesche Funktion g(z[1](t), ..., z[n](t)) = u(t)
mit einem bestimmenden Wert oder Steuerwert („controlling value") c[g] und einem
Inversionswert i[g]. Bekanntlich können den zwei- oder mehrstelligen
Funktionen oder den ihnen zugeordneten Gattern UND, NAND, ODER und
NOR bestimmende Werte („controlling
values") und Inversionswerte
zugeordnet werden. So ist für
die Funktionen oder Gatter UND und NAND der bestimmende Wert gleich
0 und für
die Funktionen oder Gatter ODER und NOR gleich 1. Die Inversionswerte
für die
Funktionen oder Gatter UND und ODER sind 0 und für die Funktionen oder Gatter
NAND und NOR gleich 1.
-
Liegt
der bestimmende Wert c[h] einer Funktion oder eines Gatters h an
wenigstens einem Eingang dieser Funktion an, so ist der Ausgang
dieser Funktion zu c[h] ⨁ i[h] bestimmt, wenn i[h] den
Inversionswert der Funktion oder des Gatters h bezeichnet. Sind
alle möglichen
Eingänge
der Funktion oder des Gatters h mit dem negierten bestimmenden Wert
c[h] belegt, so ist der Ausgang dieser Funktion zu c[h] ⨁ i[h]
bestimmt. Da beispielsweise der bestimmende Wert einer UND-Funktion
c[UND] gleich 0 und der Inversionswert i[UND] dieser Funktion ebenfalls
gleich 0 ist, ist der Ausgang eines UND-Gatters, zum Beispiel mit
m, m 2, Eingängen gleich
0, da 0 ⨁ 0 = 0 ist, wenn nur mindestens an einem Eingang
einer UND-Funktion
eine 0 anliegt und gleich 1, da 0 ⨁ 1 = 1 ist, wenn der
binäre
Wert 1, der der negierte bestimmende Wert c(UND) des UND-Gatters
ist, an allen Eingängen
der UND-Funktion
anliegt. Bestimmende Werte („controlling
values") und Inversionswerte Boolescher
Funktionen sind dem Fachmann bekannt und beispielsweise auch in
Abramovici, M. et al.: "Digital Systems
Testing and Testable Design",
Computer Science Press, 1990, beschrieben.
-
Mit
dem bestimmenden Wert c[g] und dem Inversionswert i[g] gilt für die Boolesche
Funktion g der Schaltung 3 für beliebige binäre n-Tupel
z[1](t), ..., z[n](t) mit c[g], ..., c[g]) ≠ z[1](t), ..., z[n](t), so dass g(c[g], ..., c[g]) = c[g] ⨁ i[g] ≠ g(z[1](t),
..., z[n](t)) = c[g] ⨁ i[g] (2)gilt.
-
Beim
Vergleich zweier im fehlerfreien Fall gleicher Eingabeworte ist
der Wert x[0] des Steuersignals für den (n+1)-ten Eingang der
kombinatorischen Schaltung 1 zu x[0] = i[f] ⨁ c[g] (3)und
beim Vergleich von im fehlerfreien Falle zueinander bitweise inverser
Signale zu x[0] =
i[f] ⨁ c[g] (4)bestimmt.
-
Es
ergibt sich, dass am Ausgang der kombinatorischen Schaltung g der
Wert u(t) = c[g] ⨁ i[g] ausgegeben wird, wenn kein Fehler
vorliegt und wenn der Wert s des Steuersignals des steuerbaren Registers 2 gleich
0 ist. Liegt ein beliebiger Fehler an den Eingängen 11, 11', 12, 12', ..., 1n, 1n' des Komparators
vor, so wird der Wert u(t) = c[g] ⨁ i[g] ≠ u(t) am Ausgang
des Komparators ausgegeben, so dass der Fehler erkannt wird.
-
2 zeigt
ein Schaltbild eines weiteren Komparators, der sich von dem in 1 beschriebenen
Komparator dadurch unterscheidet, dass die Schaltung 3 zur
Realisierung der kombinatorischen Funktion g in 1 durch
eine Schaltung 5 zur Realisierung einer Funktion g_v[0] ersetzt wurde, wobei sich die Funktion
gv[0] in 2 von der
kombinatorischen Funktion g in 1 durch
einen zusätzlichen
binären
Steuereingang v[0] unterscheidet und die kombinatorische Schaltung 5 von
einem zusätzlichen
Steuereingang abhängt.
-
Für gleiche
Schaltungselemente werden für
die Schaltung in
2 die gleichen Bezugszeichen
wie in
1 verwendet, weshalb solche Schaltungselemente
nicht noch einmal beschrieben werden. Der bestimmende Wert c[g
v[0]] und der Inversionswert i[g
v[0]]
der von der Schaltung
5 realisierten Funktion g
v[0] sind von dem Wert der Steuervariablen
v[0] abhängig,
und die Bolesche Funktion g
v[0] ist nun
so bestimmt, dass anstelle von Gleichung (2) für
nun
gilt.
-
Beim
Vergleich zweier im fehlerfreien Fall gleicher Eingabeworte ist
der Wert x[0] des Steuersignals für den (n+1)-ten Eingang der
kombinatorischen Schaltung f1 nun zu x[0] = i[f] ⨁ c[gv[0]] (6)und beim
Vergleich von im fehlerfreien Falle zueinander bitweise inverser
Signale zu x[0] =
i[f] ⨁ c[gv[0]] (7)bestimmt.
-
Es
ergibt sich wieder, dass am Ausgang der kombinatorischen Schaltung 5 zur
Realisierung der Funktion gv[0] der Wert
u(t) = cv[0] ⨁ i[gv[0]]
ausgegeben wird, wenn kein Fehler vorliegt und der Wert des Steuersignals
s des steuerbaren Registers 2 gleich 0 ist.
-
3 zeigt
eine Ausgestaltung des Komparators nach 1. Für j = 1,
..., n ist die das Eingangssignal x[j](t) tragende Eingangsleitung 1j in
den ersten Eingang des XNOR-Gatters 3j geführt, an
dessen zweitem Eingang der das Steuersignal x[0] führende Eingang
anliegt und dessen Ausgang in den ersten Eingang des XNOR-Gatters 31' geführt ist,
mit dessen zweitem Eingang die das Eingabesignal x[j](t) tragende
Eingangsleitung 1j' verbunden
ist und dessen das Signal y(j)(t) führender Ausgang in den 0-Eingang
des Multiplexers MUXj 2j' des
steuer baren Registers 2 geführt ist. Die Schaltung 3 zur
Realisierung der kombinatorischen Funktion g in 1 ist
hier mittels eines UND-Gatters 7 realisiert, dessen 1-ten
Eingang für
1 = 1, ..., n mit dem den binären
Wert z[1](t) tragenden Ausgang des steuerbaren Registers 2 verbunden
ist und dessen Ausgang den Wert u(t) als Fehlersignal führt.
-
Die
binäre
Konstante i[f] in Gleichung (1) oben ist hier gleich 0. Liegt an
einem Eingang des UND-Gatters 7 der Wert 0 an, so ist der
Wert u(t) gleich 0, unabhängig
von allen anderen an den Eingängen
des UND-Gatters 7 anliegenden Werten, und der bestimmende
Wert c[UND] des UND-Gatters 7 ist offensichtlich gleich
0.
-
Beim
Vergleich zweier im fehlerfreien Fall gleichen Eingabeworte ist
deshalb nach Gleichung 2 der Wert des Steuersignals x[0] = 1 und
beim Vergleich von im fehlerfreien Falle bitweise zueinander invertierter Eingabeworte
nach Gleichung (4) zu x[0] = 0 zu wählen.
-
Es
ergibt sich, dass sich der Komparator, obwohl er als Teil eines
Gesamtsystems eingebettet ist und an seinen Eingängen wie bei jedem Komparator
nur eine sehr eingeschränkte
Menge von Eingabesignalen anliegt, sich im Unterschied, etwa zu
dem in Kusko, M., Robbinns, B., Koprowski, T. Huott, W. "99% AC test coverage
using only LBIST on the 1 GHz IBM S/390 zSeries 900 Microprocessors,
Proc. ITC, pp 586-592, verwendeten Komparator, in vorteilhafter
Weise leicht testen läßt. Werden
beispielsweise zwei gleiche Systeme durch Vergleich ihrer Ausgaben
durch einen Komparator überwacht,
so liegen an allen sich jeweils entsprechenden Ausgängen, zum
Beispiel an den Ausgängen,
die mit den Eingängen 12 und 12' des Komparators
in 3 verbunden sind, im fehlerfreien Fall in jedem
Zeitpunkt t gleiche Werte x[2](t) = x'[2](t) an. Es gilt dann entweder x[2](t)
= x'[2](t)= 0 oder
x[2](t) = x'[2](t)
= 1.
-
Da,
wie dem Fachmann bekannt ist, zum Test von XOR-Gattern stets alle
möglichen
vier Eingabekombinationen 00, 01, 10, 11 an die Eingänge des
zu testenden XOR-Gatters angelegt werden müssen, ist das hier im Unterschied
zu herkömmlichen
Komparatoren dadurch möglich,
dass der Wert des Steuersignals x[0] variiert wird.
-
Die
Ergebnisse der Tests können
dann auf einfache Weise mit Hilfe des steuerbaren Registers ausgewertet
werden. Gilt etwa x[2](t) = x'[2](t)=
0, dann wird für
x[0] = 0 sowohl das XOR-Gatter 32 als
auch das XOR-Gatter 32' durch
den anliegenden Eingang 00 getestet. Für x[0] = 1 wird das XOR-Gatter 32 durch
01 und das XOR-Gatter 32' durch
10 getestet.
-
Gilt
x[2](t) = x'[2](t)=
1 wird für
x[0] = 0 das XOR-Gatter 32 durch 10 und das XOR-Gatter 32' durch 11 getestet.
Für x[0]
= 1 wird das XOR-Gatter 32 durch 11 und das XOR-Gatter 32' durch 01 getestet,
und es ergibt sich, dass die XOR-Gatter wesentlich einfach durch
Umschalten des Steuersignales x[0] getestet werden können. Besonders
wichtig ist hierbei auch, dass die Ergebnisse dieser Tests dann
in den den XOR-Gattern 31, ..., 31', 3n, 3n' nachgeschalteten
Flip-Flops FF1 21,..., FFn 2n des steuerbaren
Registers 2 gespeichert und zur Auswertung ausgeschoben
werden können.
-
Ebenso
können
in einfacher Weise die n erforderlichen Testinputs 011...1, 101...1,
..., 11...10 für
die einzelnen „Stuck-at-1"-Fehler der Eingänge des
UND-Gatters 7 in das steuerbare Register 2 eingeschoben werden,
während
sich im laufenden Betrieb die einzelnen „Stuck-at-0"-Fehler an den Eingängen des UND-Gatters 7 zu
erkennen geben. Der gravierendste Fehler ist ein „Stuck-at-1"-Fehler am Ausgang 8 des
UND-Gatters 7. Liegt ein solcher Fehler vor, dann zeigt
der Komparator unabhängig
von einem Fehler des zu überwachenden
Systems ein korrektes Verhalten des Gesamtsystems an, so dass ein
rechtzeitiges Erkennen von Fehlern des zu überwachenden Systems nicht
möglich
ist.
-
Ändert man
nun in dem Komparator etwa für
einen Takt das Steuersignal x[0] von dem Wert 1 auf den Wert 0 dann
gibt der Komparator in diesem Takt, wenn kein „Stuck-at-1"-Fehler auf seinem
Ausgang vorhanden ist, den Wert 0 aus. Liegt ein „Stuck-at-1"-Fehler auf dem Ausgang 8 vor,
dann verbleibt der Ausgang 8 auf dem Wert 1 und ein einzelner „Stuck-at-1"-Fehler auf dem Ausgang kann auf diese
Weise einfach erkannt werden, was vorteilhaft ist. Darüber hinaus
ist es insbesondere bei den sehr hohen Taktfrequenzen moderner elektronischer
Schaltungen, die im Gigaherzbereich liegen, vorteilhaft, dass das
steuerbare Register 2, sowohl die Testbarkeit des Komparators
verbessert, als auch gleichzeitig die Funktion eines Pipeline-Registers übernehmen
kann.
-
4 zeigt
eine Ausgestaltung des Komparators nach 2. Für j = 1,
..., n ist die das Eingangssignal x[j](t) tragende Eingangsleitung 1j in
den ersten Eingang des XNOR-Gatters 3j gefüht, an dessen
zweitem Eingang der das Steuersignal x[0] führende Eingang anliegt und
dessen Ausgang in den ersten Eingang des XNOR-Gatters 31' geführt ist,
mit dessen zweitem Eingang die das Eingabesignal x[j](t) tragende
Eingangsleitung 1j' verbunden
ist und dessen das Signal y(j)(t) führender Ausgang in den 0-Eingang
des Multiplexers MUXj 2j' des
steuerbaren Registers 2 geführt ist.
-
Die
Schaltung zur Realisierung einer Funktion gv[0] in 3 ist
durch die UND-Gatter 71 und 73, das ODER-Gatter 75 und
die NOR-Gatter 72 und 74 realisiert. Für 1 = 1,
..., n ist der das Signal z[1](t) führende Ausgang des steuerbaren
Registers 2 sowohl mit dem 1-ten Eingang des UND-Gatters 71 als
auch mit dem 1-ten Eingang des NOR-Gatters 72 verbunden.
Der Ausgang des UND-Gatters 71 ist mit dem ersten Eingang des
UND-Gatters 73 verbunden, und der Ausgang des NOR-Gatters 72 ist
mit dem ersten Eingang des NOR-Gatters 74 verbunden. Der
das Steuersignal x[0] tragende Eingang 1(n+1) ist gleichzeitig mit
dem Steuereingang der kombinatorischen Funktion gv[0] verbunden,
der in die jeweils zweiten Eingänge
des UND-Gatters 73 und des NOR-Gatters 74 geführt ist.
Der Ausgang des UND-Gatters 73 ist mit dem ersten Eingang
des ODER-Gatters 75 verbunden während der zweite Eingang des
ODER-Gatters 75 mit dem Ausgang des NOR-Gatters 74 verbunden
ist. Der Ausgang des ODER-Gatters 75 führt das Fehlersignal.
-
Als
Beispiel für
die Funktionsweise des Komparators soll die Funktion des Komparators
in 4 nun noch weiter verdeutlicht werden. Die binäre Konstante
i[f] in Gleichung (1) ist hier wieder gleich 0. Es ergibt sich,
dass der bestimmende Wert c[UND] des UND-Gatters 71 gleich
0 ist, während
der bestimmende Wert c[NOR] des NOR-Gatters gleich 1 ist. Ist der
Wert des Steuersignals x[0] gleich 0, so wird der Ausgang, des NOR-Gatters 72 über das
NOR-Gatter 74 und über
das ODER-Gatter 75 zum den Wert u(t) als Ausgangssignal
tragenden Ausgang des Komparators weitergeleitet, während der
Ausgang des UND-Gatters 71 durch das UND-Gatter 73 ständig auf
den Wert 0 gesetzt wird und keinen Beitrag zum Wert u(t) liefern
kann.
-
Ist
der Wert des Steuersignals x[0] gleich 1, so wird der Ausgang des
UND-Gatters 71 über
das UND-Gatter 73 und über
das ODER-Gatter 75 zum den Wert u(t) tragenden Ausgang
des Komparators weitergeleitet, während der Ausgang des NOR-Gatters 72 durch
das NOR-Gatter 74 ständig auf
den Wert 0 gesetzt wird und keinen Beitrag zum Wert u(t) am Ausgang
des Komparators liefern kann.
-
Als
Beispiel sei angenommen, das zwei im fehlerfreien Fall gleiche Eingabesignale
verglichen werden sollen. Es ergibt sich, dass dann für 1 = 1,
..., n die Werte y[1](t) gleich x[0] sind solange kein Fehler auftritt.
Es gilt z[1](t) = y[1](t-1) = x[0], und jeweils n gleiche Werte
x[0] liegen an den Eingängen
des UND-Gatters 71 und des NOR-Gatters 72 an.
Ist x[0] = 1, dann wird der Ausgang des UND-Gatters 71,
an dessen Eingängen
dann im fehlerfreien Fall n Werte 1 anliegen, über das UND-Gatter 73 und
das ODER-Gatter 75 an den Ausgang 10 geleitet,
und c[0] = 0 ist der bestimmende Wert der Funktion gv[0] mit
v[0) = x[0] für
den Steuerinput v[0] = x[0] = 0.
-
Ist
x[0] = 0, dann wird der Ausgang des NOR-Gatters 72, an
dessen Eingängen
dann im fehlerfreien Fall n Werte 0 anliegen über das
NOR-Gatter 74 und das ODER-Gatter 75 an den Ausgang 10 geleitet,
und c[1] = 1 ist der bestimmende Wert für den Steuerinput 1.
In diesem Falle wird dann der Wert 1 am Ausgang 10 des
Komparators ausgegeben.
-
Es
ergibt sich, dass sich durch Ändern
des Wertes des Steuerinputs x[0) der Wert u(t) des Ausganges des
Komparators ändert,
ohne dass die Eigenschaft des Komparators verlorengeht, Fehler an
seinen Eingängen
zu erkennen. Dadurch ist es möglich,
den Ausgang des Komparators im laufenden Betrieb auf Fehler zu testen,
ohne den Komparator abschalten zu müssen, was vorteilhaft ist.
Es ergibt sich ebenfalls, dass sich alle „Single-stuck-at-0/1"-Fehler aller Gatter,
außer
von „Stuck-at-1"-Fehlern an den Eingängen des
Gatters 71 und von „Stuck-at-0"-Fehlern an den Eingängen des Gatters 72 im
laufenden Betrieb erkennen lassen, wenn jeweils gleiche Eingangssignale
eingegeben werden, die Eingangswerte des Komparators nicht konstant
sind und das Steuersignal x[0] von Zeit zu Zeit umgeschaltet wird.
-
Um
die einzelnen „Stuck-at-1"-Fehler an den Eingängen des
Gatters 71 zu testen, können
einfach in einem Testmode etwa n verschiedene Belegungen (01...,
1), (101..., 1), ..., (1 ..., 1, 0) jeweils in das steuerbare Register 2 eingeschoben
und auf die kombinatorische Schaltung 3 angewendet werden.
Entsprechend können,
um die einzelnen „Stuck-at-0"-Fehler an den Eingängen des
Gatters 71 zu testen, einfach in einem Testmode etwa n
verschiedene Belegungen (10..., 0), (010 ..., 0),..., (0 ..., 01)
jeweils in das steuerbare Register 2 eingeschoben und auf
die kombinatorische Schaltung 3 angewendet werden.
-
Wären im fehlerfreien
Fall zueinander bitweise invertierte Signale durch den Komparator
zu überwachen,
so wären
die die Steuersignale x[0] und v[0] tragenden Leitungen einfach über einen
Negator zu verbinden.
-
5 zeigt
eine Ausgestaltung des steuerbaren Registers 2 in den 1 und 2.
Der den Ausgangswert A(t) tragende Ausgang des Flip-Flops 21 ist
mit dem ersten Eingang eines XOR-Elementes 8 verbunden,
dessen Ausgang mit dem 1-Eingang des Multiplexers 2n' verbunden ist.
An dem zweiten Eingang des XOR-Gatters 8 ist der das Signal
F(t) tragende Eingang 9 des steuerbaren Registers angeschlossen.
Befinden sich die Flip-Flops FF1 21, ..., FFn, 2n beispielsweise
durch ein Reset im Zustand 0 und wird über den Eingang 9 ein
einzelner Wert 1 eingegeben, so können die für den Test einzelner „Stuck-at-0"-Fehler des NOR-Gatters 72 erforderlichen
Belegungen (0, ..., 0, 1,) ..., (1, 0, ...,0) des Registers 2 einfach
mittels (zyklischen) Verschieben generiert werden.
-
Ausgehend
von einer Belegung (1, ..., 1, 0) können auch die entsprechenden
Belegungen zum Test einzelner „Stuck-at-1"-Fehler für das Gatter 71 auch
mittels (zyklischen) Verschieben generiert werden.
-
6 zeigt
eine weitere Ausgestaltung eines Komparators. 6 unterscheidet
sich von 4 dadurch, dass für k = 1,...,
n die das Signal x'[k](t)
tragende Leitung in den ersten Eingang eines gesteuerten Gatters
mit einem bestimmenden Werte, das hier ein UND-Gatter ist, geführt ist,
an dessen zweiten Eingang ein Steuersignal w[t] anliegt und dessen
Ausgang mit dem zweiten Eingang des XNOR-Gatters 3k' verbunden ist, an
dessen erstem Eingang der Ausgang des XNOR-Gatters 3k angeschlossen
ist.
-
Wird
nun der Wert des Steuersignals w(t) gleich dem nicht-bestimmenden
Wert, hier gleich 1 gewählt, so
sind die Komparatoren von 4 und von 6 funktionell
gleichwertig. Wird das Steuersignal w(t) gleich dem bestimmenden
Wert, hier dem Wert 0 gewählt,
dann wird funktionell für
k = 1, ..., n nur der Eingabewert x[k](t) am Eingang 1k des
Komparators an den 0-Eingang des Multiplexers MUXk 2k' geleitet und
in dem Flip-Flop FFk 2k gespeichert. Wählt man nun für den Steuerwert
s des steuerbaren Registers zunächst
für einen
Takt den Wert 0 und dann für
n Takte den Wert 1, so kann der Inhalt des Registers in n Takten über den den
Ausgangswert A(t) tragenden Ausgang des Flip-Flops 21 ausgeschoben
werden, was für
die Diagnose des fehlerhaften Wertes vorteilhaft sein kann. Dies
kann beispielsweise für
den Fall getan werden, in dem der Steuerwert w[t] gleich 0 und gleich
1 gewesen ist. Dann kann aus dem ausgeschobenen ersten Eingabewert und
aus der ausgeschobenen XOR-Summe der beiden Eingabewerte bestimmt
werden, in welchem der überwachten
verdoppelten Sy steme und in welcher Bitposition ein Fehler im Funktionsmode
mit On-line Fehlererkennung angezeigt wurde.
-
Die
vorteilhafte Eigenschaft des Komparators, die Diagnose zu unterstützen, soll
hier noch einmal für den
Fall erläutert
werden, bei dem nach dem Erkennen, dass irgendwo in einem der verdoppelten überwachten Systeme
oder in dem Komparator ein Fehler vorliegt, ein Test angewendet
wird. Um den Fehler zu lokalisieren, können in einem Testbetrieb eine
Folge von vorbestimmten Testeingaben in das verdoppelte und vom
Komparator überwachte
System eingegeben und eine solche Testeingabe T(t1) ausgewählt werden,
für die
am Ausgang 10 des Komparators ein Fehler angezeigt wird.
-
Die
beim Eingeben der Testeingabe T(t1) in das zu überwachende verdoppelte System
an den Eingängen
des Komparators 11, ..., 1n und 11', ..., 1n' anliegenden
Werte seien mit x[1](t1), ..., x[n](t1) und x'[1](t1), ..., x'[n](t1) bezeichnet. Wird zum Zeitpunkt
t1 die Steuereingabe w[t1] = 0 an den Komparator angelegt, so werden
die Werte y[1](t1) = x[1](t1), ..., y[n](t1) = x[n](t1) über die
Multiplexer MUX1 21',
..., MUXn 2n' in
die Flip-Flops FF1 21, ..., FFn 2n eingegeben
und gespeichert. Diese Werte können über den
den Ausgangswert A(t) tragenden Ausgang des steuerbaren Registers 2 zur
Auswertung ausgeschoben werden. Wird das Eingeben der Testeingabe
T(t1) in das zu überwachende
verdoppelte System wiederholt und nun die Steuereingabe w[t1] =
1 an den Komparator angelegt, so werden die Werte x[1](t1) ⨁ x'[1](t1), ...x[n](t1) ⨁ x'[n](t1) in die Flip-Flops
FF1 21, ..., FFn 2n eingegeben und gespeichert.
Diese Werte können
nun ebenfalls über
den den Ausgangswert A(t) tragenden Ausgang des steuerbaren Registers 2 zur
Auswertung ausgeschoben werden.
-
Mittels
Vergleich der tatsächlich
erhaltenen ausgeschobenen Werte mit den im fehlerfreien Fall erwarteten
Werten kann nun leicht diagnostiziert werden, welches System fehlerhaft
war. Sind nur die beim Anliegen der Steuereingabe w[t1] = 0 aus
dem steuerbaren Register 2 ausgeschobenen Werte fehlerhaft,
so ist das erste zu überwachende
System fehlerhaft. Sind nur die beim Anliegen der Steuereingabe
w[t1] = 1 ausgeschobenen Werte fehlerhaft, so ist das zweite zu überwachende
System fehlerhaft. Die Bitpositionen der fehlerhaften Werte ergeben
sich aus dem Vergleich mit den im fehlerfreien Fall erwarteten Werten.
-
Sind
sowohl die beim Anliegen der Steuereingabe w[t1] = 0 als auch die
beim Anliegen der Steuereingabe w[t1] = 1 ausgeschobenen Werte fehlerhaft,
so ist der Komparator fehlerhaft, wenn angenommen werden kann, dass
nur jeweils eines der Systeme fehlerhaft ist.
-
Die
in der vorstehenden Beschreibung, den Ansprüchen und den Zeichnungen offenbarten
Merkmale der Erfindung können
sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung
der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung
sein.
gilt.