Die
Erfindung betrifft eine kapazitive Struktur und ein Verfahren zur
Herstellung einer kapazitiven Struktur mit einer in einem Graben
eines Halbleiterkörpers
ausgebildeten ersten Elektrode, die über eine Isolationsschicht
von einer als Wannenzone im Halbleiterkörper ausgebildeten zweiten
Elektrode getrennt ist.The
The invention relates to a capacitive structure and a method for
Production of a capacitive structure with one in a trench
a semiconductor body
formed first electrode, which has an insulating layer
from a designed as a well zone in the semiconductor body second
Electrode is disconnected.
Herkömmliche
Kapazitäten
werden in Halbleitertechnologien der Consumer-, Industrie- und Automobilelektronik
als Planarkapazitäten
mit parallel zur Oberfläche
angeordneten Elektroden realisiert. Weit verbreitet sind Kapazitäten mit
einem Gate-Polysilizium
als erster Elektrode, einem Gateoxid als Isolationsschicht und Dielektrikum
sowie einer Wanne im Halbleiterkörper
als zweiter Elektrode. Ebenso üblich
ist die Ausbildung der Kapazität
mit verschiedenen Metallschichten und/oder verschiedenen Polysiliziumschichten
als Elektroden, die durch eine isolierende Schicht wie beispielsweise
einem Intermetalloxid voneinander isoliert sind. Ein derartiger
planarer Aufbau einer Kapazität
verursacht einen großen
Platzbedarf und erfordert die Berücksichtigung der Topologie
des aus isolierenden und leitfähigen Schichten
aufgebauten Verdrahtungsbereiches auf der Oberfläche des Halbleiterkörpers. Zur
Reduzierung der Chipfläche
von integrierten Halbleiterschaltungen wäre es nun wünschenswert, wenn die Größe des Kapazitätswertes
pro Chipfläche
(in F/μm2) erhöht
werden könnte.Conventional capacities are realized in semiconductor technologies of consumer, industrial and automotive electronics as planar capacities with electrodes arranged parallel to the surface. Capacities with a gate polysilicon as first electrode, a gate oxide as insulating layer and dielectric as well as a well in the semiconductor body as second electrode are widespread. Equally common is the formation of the capacitance with different metal layers and / or different polysilicon layers as electrodes which are isolated from each other by an insulating layer such as an intermetal oxide. Such a planar structure of a capacitance requires a large amount of space and requires the consideration of the topology of the wiring region made up of insulating and conductive layers on the surface of the semiconductor body. To reduce the chip area of semiconductor integrated circuits, it would be desirable if the size of the capacitance value per chip area (in F / μm 2 ) could be increased.
JP 2002222924 A beschreibt
ein Verfahren zum Herstellen eines Halbleiterbauelements in Form einer
Kapazität
hoher Packungsdichte. Hierzu werden innerhalb eines Halbleitersubstrats
Gräben
ausgebildet und im Halbleitersubstrat durch Implantation eine als
erste Elektrode dienende und an die Gräben an grenzende Halbleiterstruktur
gebildet. Daran anschließend
wird eine die Halbleitergräben
als auch einen Mesabereich bedeckende dielektrische Schicht der
Kapazität
gefolgt von einer Verdrahtungsschicht als zweite Elektrode ausgebildet. JP 2002222924 A describes a method for manufacturing a semiconductor device in the form of a high-density capacitor. For this purpose, trenches are formed within a semiconductor substrate and formed in the semiconductor substrate by implantation serving as a first electrode and adjacent to the trenches to the semiconductor structure. Subsequently, a dielectric layer of the capacitance covering the semiconductor trenches as well as a mesa region followed by a wiring layer is formed as a second electrode.
Eine ähnliche
kapazitive Struktur ist in JP 53076686
A beschrieben. Hierbei werden innerhalb einer an eine Oberfläche eines
Halbleitersubstrats angrenzenden Halbleiterzone Gräben ausgebildet. Die
Halbleiterzone dient als erste Elektrode des Kondensators. Die Gräben werden
mit einem Dielektrikum des Kondensators bedeckt und mit einer zweiten Elektrode
aufgefüllt.A similar capacitive structure is in JP 53076686 A described. In this case, trenches are formed within a semiconductor zone adjoining a surface of a semiconductor substrate. The semiconductor zone serves as the first electrode of the capacitor. The trenches are covered with a dielectric of the capacitor and filled with a second electrode.
US 6,165,835 A beschreibt
einen innerhalb eines Siliziumsubstrats ausgebildeten Kondensator. Hierzu
werden Lochstrukturen in das Siliziumsubstrat eingebracht, an deren
Oberfläche
eine leitfähige Zone
mittels Dotierung bereitgestellt wird. Die Oberfläche der
leitfähigen
Zone wird mit einer dielektrischen Schicht sowie einer leitfähigen Schicht
bedeckt, ohne die Lochstrukturen aufzufüllen. Der Kondensator bildet
sich zwischen der leitfähigen
Zone als einer Elektrode, der dielektrischen Schicht als Dielektrikum
des Kondensators und der leitfähigen
Schicht als zweiter Elektrode aus. Um mechanische Verspannungen
des Siliziumsubstrats, die von der Dotierung der leitfähigen Zone
herrühren,
zu kompensieren, wird eine konforme Hilfsschicht auf der Oberfläche der
leitfähigen
Schicht ausgebildet, wobei die Hilfsschicht unter kompressiver mechanischer
Belastung steht. US 6,165,835 A describes a capacitor formed within a silicon substrate. For this purpose, hole structures are introduced into the silicon substrate, on the surface of which a conductive zone is provided by means of doping. The surface of the conductive zone is covered with a dielectric layer and a conductive layer without filling up the hole structures. The capacitor is formed between the conductive zone as one electrode, the dielectric layer as the dielectric of the capacitor, and the conductive layer as the second electrode. In order to compensate for mechanical stresses of the silicon substrate that result from the doping of the conductive zone, a conformal auxiliary layer is formed on the surface of the conductive layer, wherein the auxiliary layer is under compressive mechanical stress.
US 5,770,875 A beschreibt
einen Kondensator für
große
Kapazitätswerte
in SOI(Silicon-On-Insulator)-Technik. Das SOI-Substrat weist ein Halbleitersubstrat,
eine darauf ausgebildete Isolationsschicht sowie eine darauf ausgebildete
Halbleiterschicht auf. Der Kondensator weist eine Mehrzahl von Gräben auf,
die sich durch die Halbleiterschicht und die Isolationsschicht in
das Substrat erstrecken. Innerhalb des Substrats wird eine leitfähige Wanne
ausgebildlet, die vom ent gegengesetzten Leitfähigkeitstyp wie das Substrat
ist. Die leitfähige
Wanne bildet eine Elektrode des Kondensators aus und wird an einen mit
leitfähigem
Material gefüllten
Graben angeschlossen und zur Oberfläche geführt. In den weiteren Gräben ist
ein Seitenwände
und einen Bodenbereich der Gräben
bedeckendes Dielektrikum ausgebildet, das eine die Gräben auffüllende weitere
Elektrode von der ersten Elektrode im Halbleitersubstrat isoliert
und den Kondensator definiert. US 5,770,875 A describes a capacitor for large capacitance values in SOI (Silicon On Insulator) technology. The SOI substrate has a semiconductor substrate, an insulating layer formed thereon, and a semiconductor layer formed thereon. The capacitor has a plurality of trenches extending through the semiconductor layer and the insulating layer into the substrate. Inside the substrate, a conductive well is formed which is of the opposite conductivity type as the substrate. The conductive well forms one electrode of the capacitor and is connected to a trench filled with conductive material and led to the surface. In the further trenches, a dielectric covering a sidewall and a bottom region of the trenches is formed, which isolates a further electrode filling up the trenches from the first electrode in the semiconductor substrate and defines the capacitor.
Der
Erfindung liegt die Aufgabe zugrunde, eine kapazitive Struktur bereitzustellen,
die sich durch einen besonders hohen Kapazitätswert pro Chipfläche und
eine verringerte Abhängigkeit
der kapazitiven Struktur von der Topologie des Verdrahtungsbereiches
gegenüber
herkömmlichen
planaren Kapazitäten
auszeichnet. Ebenso soll ein Verfahren zur Herstellung einer derartigen
Struktur bereitgestellt werden.Of the
The invention has for its object to provide a capacitive structure,
characterized by a particularly high capacitance value per chip area and
a reduced dependence
the capacitive structure of the topology of the wiring area
across from
usual
planar capacities
distinguished. Likewise, a method for producing such a
Structure be provided.
Erfindungsgemäß wird die
Aufgabe durch eine kapazitive Struktur gemäß dem unabhängigen Anspruch 1 gelöst. Weiterhin
stellt die Erfindung Verfahren zur Herstellung einer kapazitiven
Struktur gemäß den Ansprüchen 14
und 15 bereit. Vorteilhafte Weiterentwicklungen der Erfindung sind
den abhängigen
Ansprüchen
zu entnehmen.According to the invention
Problem solved by a capacitive structure according to independent claim 1. Farther
the invention provides methods for producing a capacitive
Structure according to claims 14
and 15 ready. Advantageous developments of the invention are
the dependent
claims
refer to.
Die
kapazitive Struktur weist einen in einem Halbleiterkörper von
einem ersten Leitfähigkeitstyp ausgebildeten
Graben auf, der an eine Oberfläche des
Halbleiterkörpers
angrenzt. Innerhalb des Grabens ist an den Halbleiterkörper angrenzend
eine Isolationsschicht ausgebildet, die eine innerhalb des Grabens
vorgesehene Elektrode gegenüber
dem Halbleiterkörper
elektrisch isoliert, wobei die Elektrode wenigstens einen Teil einer
ersten Elektrode der kapazitiven Struktur bildet. Erfindungsgemäß grenzt der
Graben an eine im Halbleiterkörper
ausgebildete Wannenzone von einem zum ersten Leitfähigkeitstyp inversen
Leitfähigkeitstypstyp
an, wobei die Wannenzone eine zweite Elektrode der kapazitiven Struktur bildet.
Damit weist die erfindungsgemäße kapazitive Struktur
eine von einer pla naren Bauweise verschiedene Geometrie auf, wobei
mit der innerhalb des Grabens ausgebildeten Kapazität ein höherer Kapazitätswert pro
Chipfläche
erreicht werden kann im Vergleich zu herkömmlichen Kapazitäten mit
planarer Ausgestaltung der Kapazität.The capacitive structure has a trench formed in a semiconductor body of a first conductivity type, which adjoins a surface of the semiconductor body. Within the trench, an insulating layer is formed adjoining the semiconductor body, which electrically insulates an electrode provided within the trench from the semiconductor body, wherein the electrode comprises at least a part of a first electrode forms capacitive structure. According to the invention, the trench adjoins a well zone formed in the semiconductor body of a conductivity type which is inverse to the first conductivity type, wherein the well zone forms a second electrode of the capacitive structure. Thus, the capacitive structure according to the invention has a different from a pla nary construction geometry, with the capacity formed within the trench, a higher capacitance value per chip area can be achieved compared to conventional capacitors with planar design of the capacitance.
Der
erste Leitfähigkeitstyp
kann vom p-Typ und der zweite Leitfähigkeitstyp kann vom n-Typ
ausgebildet sein. Alternativ kann auch der erste Leitfähigkeitstyp
vom n-Typ und der zweite Leitfähigkeitstyp
vom p-Typ sein.Of the
first conductivity type
may be of the p-type and the second conductivity type may be of the n-type
be educated. Alternatively, the first conductivity type can also be used
of the n-type and the second conductivity type
be of the p-type.
Erfindungsgemäß weist
der Graben einen ersten Grabenbereich und einen zweiten Grabenbereich
auf, wobei sich gegenüberliegende
Seitenwände
des Grabens einen Abstand voneinander haben, der an der Oberfläche des
zweiten Grabenbereichs größer ist
als an der Oberfläche
des ersten Grabenbereichs. Dabei definiert der erste Grabenbereich
ein Zellenfeld und der zweite Grabenbereich einen Anschlussbereich
der kapazitiven Struktur, wobei die Isolationsschicht im zweiten
Grabenbereich eine größere Schichtdicke
aufweist als die Isolationsschicht im ersten Grabenbereich. Damit
trägt der
erste Grabenbereich im Zellenfeld wesentlich mehr zur Kapazitätsdichte
pro Chipfläche
bei als der zweite Grabenbereich im Anschlussbereich.According to the invention
the trench has a first trench area and a second trench area
on, being opposite
side walls
of the trench have a distance from each other, at the surface of the
second trench area is larger
as on the surface
of the first trench area. The first trench area defines this
a cell field and the second trench area a terminal area
the capacitive structure, wherein the insulating layer in the second
Trench area a larger layer thickness
has as the insulating layer in the first trench region. In order to
wears the
first trench area in the cell field significantly more capacity density
per chip area
at as the second trench area in the terminal area.
Bevorzugt
erstrecken sich Teile der Elektrode im zweiten Grabenbereich auf
ein angrenzendes Gebiet des Halbleiterkörpers als ein weiterer Teil
der ersten Elektrode, die vom Halbleiterkörper des angrenzenden Gebiets
isoliert sind. Der weitere Teil der ersten Elektrode im angrenzenden
Gebiet dient als Anschlusszone der ersten Elektrode. Durch Anordnung
des zweiten Grabenbereichs relativ zum Zellenfeld des ersten Grabenbereichs
und Dimensionierung des angrenzenden Gebiets kann die Elektrode im
ersten Grabenbereich des Zellenfeldes in vorteilhafter Weise niederohmig
angeschlossen werden.Prefers
Parts of the electrode extend in the second trench region
an adjacent region of the semiconductor body as another part
the first electrode, that of the semiconductor body of the adjacent area
are isolated. The further part of the first electrode in the adjacent
Area serves as the connection zone of the first electrode. By arrangement
of the second trench region relative to the cell array of the first trench region
and dimensioning of the adjacent area, the electrode in the
first trench region of the cell array advantageously low impedance
be connected.
Bei
einer vorteilhaften Ausführungsform weist
die Elektrode innerhalb des Grabens eine Aussparung auf, wobei die
vertikale Position eines obersten Endes der Elektrode im ersten
Grabenbereich unterhalb der Oberfläche des Halbleiterkörpers liegt.
Da sich die Elektrode im ersten Grabenbereich nicht auf ein benachbartes
Gebiet des Halbleiterkörpers
erstreckt, erfolgt der elektrische Anschluss dieses Teils der Elektrode über einen
weiteren Teil der Elektrode im zweiten Grabenbereich, der sich auf
das angrenzende Gebiet als Anschlusszone der ersten Elektrode erstreckt.at
an advantageous embodiment
the electrode within the trench on a recess, wherein the
vertical position of a top end of the electrode in the first
Trench region lies below the surface of the semiconductor body.
Since the electrode in the first trench region is not adjacent to one another
Area of the semiconductor body
extends, the electrical connection of this part of the electrode via a
further part of the electrode in the second trench region, which is on
the adjacent area extends as a terminal zone of the first electrode.
In
einer vorteilhaften Weiterbildung bedeckt eine weitere Isolationsschicht
die Innenseite der Aussparung der Elektrode, wobei eine Füllschicht
auf der weiteren Isolationsschicht vorgesehen ist und die verbleibenden
Teile der Aussparung im Wesentlichen bis zur vertikalen Position
des oberen Endes der Elektrode auffüllt.In
an advantageous embodiment covers a further insulation layer
the inside of the recess of the electrode, wherein a filling layer
is provided on the further insulating layer and the remaining
Parts of the recess substantially to the vertical position
the upper end of the electrode fills up.
Vorzugsweise
weisen die sich gegenüberliegenden
Seitenwände
an der Oberfläche
des ersten Grabenbereichs einen Abstand im Bereich von 0,3 μm bis 1,3 μm auf. Der
Abstand sich gegenüberliegender
Seitenwände
an der Oberfläche
des zweiten Grabenbereichs liegt vorzugsweise im Bereich von 2 μm bis 3 μm. Vorteilhaft
ist die Ausbildung des Grabens mit einer Grabentiefe im Bereich
von 1,5 μm
bis 3,5 μm.
Die kleinere Ausgestaltung des Abstands sich gegenüberliegender
Seitenwände
an der Oberfläche
des ersten Grabenbereichs im Vergleich zur Tiefe des Grabens führt zu einer
besonders vorteilhaften Vergrößerung des
Kapazitätswertes
pro Chipfläche
im Vergleich zu einer planaren Ausgestaltung einer herkömmlichen
Kapazität.Preferably
have the opposite
side walls
on the surface
of the first trench region at a distance in the range of 0.3 .mu.m to 1.3 .mu.m. Of the
Distance more opposite
side walls
on the surface
of the second trench region is preferably in the range of 2 μm to 3 μm. Advantageous
is the formation of the trench with a trench depth in the area
of 1.5 μm
up to 3.5 μm.
The smaller configuration of the distance is opposite
side walls
on the surface
of the first trench area compared to the depth of the trench leads to a
particularly advantageous enlargement of the
capacitance value
per chip area
compared to a planar design of a conventional one
Capacity.
Erfindungsgemäß ist der
Graben im Halbleiterkörper
vollständig
in die Wannenzone eingebettet. Da die Wannenzone als zweite Elektrode
vollständig an
den Graben angrenzt, ist die gesamte Oberfläche innerhalb des Grabens als
zweite Elektrode der kapazitiven Struktur mit einbezogen.According to the invention
Trench in the semiconductor body
Completely
embedded in the tub zone. Because the tub zone as a second electrode
completely on
adjacent to the trench, the entire surface within the trench is considered
second electrode of the capacitive structure included.
Vorzugsweise
weist die Isolationsschicht Siliziumdioxid auf und/oder ist aus
mehreren isolierenden Schichten aufgebaut. Denkbar ist die Ausführung der
Isolationsschicht in einem von Siliziumdioxid verschiedenen isolierenden
Material wie beispielsweise Siliziumnitrid.Preferably
the insulating layer has silicon dioxide and / or is out
built up of several insulating layers. Conceivable is the execution of the
Insulation layer in a different insulating of silicon dioxide
Material such as silicon nitride.
In
vorteilhafter Weise sind die erste Elektrode und/oder die Füllschicht
aus Polysilizium gebildet.In
Advantageously, the first electrode and / or the filling layer
formed of polysilicon.
Vorteilhaft
ist es, den Graben entlang der Oberfläche spiralförmig oder mäanderförmig oder streifenförmig auszubilden.
Mit derartigen Ausgestaltungen lässt
sich ein besonders großer
Kapazitätswert
pro Chipfläche
erreichen.Advantageous
it is to form the trench along the surface spiral or meandering or strip-shaped.
With such embodiments can
a very big one
capacitance value
per chip area
to reach.
Bei
einem bevorzugten Verfahren zum Herstellen der erfindungsgemäßen kapazitiven
Struktur erfolgt ausgehend von einem Halbleiterkörper nach der Ätzung des
Grabens die Ausbildung der Wannenzone. An die folgende Abscheidung
einer isolierenden Schicht und einer Ätzstoppschicht schließt die Strukturierung
der Ätzstoppschicht
an. Hierauf folgt die Ätzung
der isolierenden Schicht zu deren Entfernung aus dem ersten Grabenbereich,
wonach eine als Dielektrikum dienende Isolationsschicht ausgebildet
wird und eine Abscheidung der Elektrode auf die Isolationsschicht
folgt. Nach der Ausbildung einer weiteren Isolationsschicht auf
der Elektrode sowie der Abscheidung einer Füllschicht derart, dass der Graben
gefüllt
wird, werden die Füllschicht
und die Elektrode strukturiert.In a preferred method for producing the capacitive structure according to the invention, the formation of the well zone is carried out starting from a semiconductor body after the etching of the trench. Subsequent deposition of an insulating layer and an etch stop layer is followed by patterning of the etch stop layer. This is followed by the etching of the insulating layer to remove it from the first trench region, after which an insulating layer serving as a dielectric is formed and a deposition of the electrode follows the insulating layer. After the formation of another insulation layer on the electrode as well the deposition of a filling layer such that the trench is filled, the filling layer and the electrode are patterned.
Alternativ
hierzu ist ein weiteres Verfahren zum Herstellen der erfindungsgemäßen kapazitiven Struktur
von Vorteil, das sich von dem soeben beschriebenen Verfahren dadurch
unterscheidet, dass die Ätzung
des Grabens nach der Ausbildung der Wannenzone vom zweiten Leitfähigkeitstyp
erfolgt.alternative
For this purpose, another method for producing the capacitive structure according to the invention
advantageous, which differs from the method just described
that differentiates the etching
the trench after the formation of the well region of the second conductivity type
he follows.
Bevorzugt
wird die Wannenzone durch Implantation von mehreren Halbleiterzonen
vom zweiten Leitfähigkeitstyp
ausgebildet. Durch Variation der Implantationsdosis sowie der Implantati onsenergie
lassen sich die Dotierkonzentration sowie die Eindringtiefe in den
Halbleiterkörper
einstellen, so dass durch Implantation von mehreren Halbleiterzonen
eine zusammenhängende
Wannenzone ausgebildet werden kann.Prefers
becomes the well zone by implantation of multiple semiconductor zones
of the second conductivity type
educated. By varying the implantation dose and the implantation onsenergie
let the doping concentration and the penetration depth in the
Semiconductor body
adjust, so that by implantation of several semiconductor zones
a coherent one
Bathing zone can be formed.
Vorteilhaft
ist es, wenigstens eine der mehreren Halbleiterzonen durch eine
Hochenergieimplantation herzustellen. Eine Hochenergieimplantation mit
einer Implantationsenergie im Bereich von MeV dient insbesondere
zur Ausbildung von tief in den Halbleiterkörper reichenden Wannenzonen
und bietet sich an, die Wannenzone als zweite Elektrode der Kapazität bis zur
Grabentiefe oder noch tiefer auszubilden.Advantageous
it is, at least one of the plurality of semiconductor zones by a
High energy implantation produce. A high energy implantation with
an implantation energy in the range of MeV is used in particular
for the formation of deep in the semiconductor body trough zones
and offers itself, the tub zone as a second electrode of capacity up to
Trench depth or even deeper form.
In
einer bevorzugten Ausführungsform
wird wenigstens eine der mehreren Halbleiterzonen von wenigstens
zwei Richtungen aus unter einem Winkel θ im Bereich von 30° bis 60° relativ
zur Oberfläche durch
Implantation erzeugt. Eine derartige schräge Implantation bietet insbesondere
den Vorteil, dass bei Ausbildung der Wannenzone nach der Grabenätzung eine
in sich geschlossene Wannenzone geformt werden kann.In
a preferred embodiment
At least one of the plurality of semiconductor zones will be at least
two directions from at an angle θ in the range of 30 ° to 60 ° relative
through to the surface
Implantation generated. Such an oblique implantation offers in particular
the advantage that when forming the trough zone after the trench etching a
self-contained tub zone can be formed.
Vorteilhaft
ist es, nach der Strukturierung der Elektrode wenigstens eine weitere
Halbleiterzone vom zweiten Leitfähigkeitstyp
als ein weiterer Teil der Wannenzone in die Wannenzone zu implantieren. Denkbar
ist die Verwendung der weiteren Halbleiterzone zum Anschluss der
zweiten Elektrode mit Hilfe eines metallisch gefüllten Kontaktlochs.Advantageous
it is, after the structuring of the electrode at least one more
Semiconductor zone of the second conductivity type
as another part of the tub zone to implant in the tub zone. Conceivable
is the use of the other semiconductor zone for connecting the
second electrode by means of a metallically filled contact hole.
Die
Erfindung und insbesondere bestimmte Aspekte und Vorteile der Erfindung
werden anhand der folgenden detaillierten Beschreibung in Verbindung
mit den beigefügten
Zeichnungen verdeutlicht.The
Invention and in particular certain aspects and advantages of the invention
will be related to the following detailed description
with the attached
Drawings clarified.
1 zeigt
eine schematische Querschnittsansicht einer herkömmlichen kapazitiven Struktur. 1 shows a schematic cross-sectional view of a conventional capacitive structure.
2 und 3 zeigen
schematische Aufsichten auf Ausführungsformen
der erfindungsgemäßen kapazitiven
Struktur. 2 and 3 show schematic plan views of embodiments of the capacitive structure according to the invention.
4 zeigt
eine schematische Aufsicht auf eine erste Ausführungsform der kapazitiven
Struktur. 4 shows a schematic plan view of a first embodiment of the capacitive structure.
5 bis 12 zeigen
schematische Querschnittsansichten der in 4 dargestellten
ersten Ausführungsform
entlang der Schnittlinie AA',
die nacheinander folgende Schritte zur Herstellung der kapazitiven
Struktur veranschaulichen. 5 to 12 show schematic cross-sectional views of in 4 illustrated first embodiment along the section line AA ', which illustrate successive steps for producing the capacitive structure.
13 ist
eine schematische Aufsicht auf eine zweite Ausführungsform der erfindungsgemäßen kapazitiven
Struktur. 13 is a schematic plan view of a second embodiment of the capacitive structure according to the invention.
14 bis 23 sind
schematische Querschnittsansichten entlang der Schnittlinie CC' der in 13 dargestellten
zweiten Ausführungsform,
die zur Veranschaulichung der nacheinander folgenden Schritte zur
Herstellung der kapazitiven Struktur dienen. 14 to 23 are schematic cross-sectional views along the section line CC 'of FIG 13 illustrated second embodiment, which serve to illustrate the sequential steps for producing the capacitive structure.
24 stellt
eine schematische Querschnittsansicht entlang der Schnittlinie DD' der in 13 dargestellten
zweiten Ausführungsform
dar. 24 FIG. 12 shows a schematic cross-sectional view along the section line DD 'of FIG 13 illustrated second embodiment.
25 und 26 sind
schematische Querschnittsansichten benachbarter Gräben, die
eine Dotierstoffverteilung nach der Implantation und der Ausdiffusion
zeigen. 25 and 26 FIG. 12 are schematic cross-sectional views of adjacent trenches showing dopant distribution after implantation and outdiffusion. FIG.
27 zeigt
schematisch dargestellt eine Querschnittsansicht eines benachbarten
Grabens mit einer Dotierstoffverteilung nach schräger Implantation
aus entgegengesetzten Richtungen. 27 schematically shows a cross-sectional view of an adjacent trench with a dopant distribution after oblique implantation from opposite directions.
28 zeigt
schematisch dargestellt eine Querschnittsansicht benachbarter Gräben mit
einer Dotierstoffverteilung nach Implantation. 28 schematically shows a cross-sectional view of adjacent trenches with a dopant distribution after implantation.
29 ist
eine schematische Querschnittsansicht benachbarter Gräben mit
Hilfsgrößen zur qualititativen
Beschreibung einer Dotierstoffverteilung bei schräger Implantation. 29 is a schematic cross-sectional view of adjacent trenches with auxiliary sizes for qualitative description of a dopant distribution at oblique implantation.
1 zeigt
eine planare kapazitive Struktur herkömmlicher Art. 1 shows a planar capacitive structure of conventional type.
In
einem Halbleiterkörper 1 aus
Silizium oder einem anderen Halbleitermaterial sind Wannenzonen 6, 22 eingebettet.
Diese Wannenzonen, die über
ein mit Metall gefülltes
Kontaktloch 27 an eine Metallisierung 26 angeschlossen
sind, bilden eine zweite Elektrode der planaren Kapazität. Eine
vorzugsweise als planares Gateoxid ausgebildete isolierende Schicht 4 dient
als Dielektrikum und isoliert die als zweite Elektrode ausgebildete
Wannenzone 6 von einer gegenüberliegenden, planar ausgebildeten
ersten Elektrode 5. Die erste Elektrode 5 ist
ihrerseits über
ein mit Metall gefülltes
Kontaktloch 27 an die Metallisierung 26 angeschlossen.
Feldplatten 25 auf einem Feldoxid 21 bilden einen
Randabschluss der herkömmlichen kapazitiven
Struktur.In a semiconductor body 1 of silicon or other semiconductor material are well zones 6 . 22 embedded. These tub zones, which have a metal-filled contact hole 27 to a metallization 26 connected form a second electrode of the planar capacitance. A preferably formed as a planar gate oxide insulating layer 4 serves as a dielectric and isolates the well zone formed as a second electrode 6 from an opposite, planar-shaped first electrode 5 , The first electrode 5 in turn is over a metal filled contact hole 27 to the metallization 26 connected. field plates 25 on a field oxide 21 form a boundary of the conventional capacitive structure.
Es
sei angemerkt, dass planare Kapazitäten üblicherweise auch zwischen
verschiedenen Metallschichten und/oder Polysiliziumschichten als
Elektroden ausgebildet sind, wobei eine dazwischenliegende isolierende
Schicht wie beispielsweise ein Intermetalloxid als Dielektrikum
dient.It
It should be noted that planar capacities usually also between
various metal layers and / or polysilicon layers as
Electrodes are formed, with an intervening insulating
Layer such as an intermetal oxide as a dielectric
serves.
2 zeigt
eine schematische Aufsicht auf eine Ausführungsform der erfindungsgemäßen kapazitiven
Struktur. Neben den Kontaktlöchern 27 zum Anschluss
der Elektroden zeigt diese Ausführungsform
einen entlang der Oberfläche 2 spiralförmig ausgebildeten
Graben 3, der innerhalb einer als zweite Elektrode dienenden
Wannenzone 6 ausgebildet ist. Diese Ausführungsform
bietet insbesondere den Vorteil, dass die Kapazität durch
die Wannenzone 6 hindurch symmetrisch geladen oder entladen
werden kann. 2 shows a schematic plan view of an embodiment of the capacitive structure according to the invention. Next to the contact holes 27 for connection of the electrodes, this embodiment shows one along the surface 2 spiral-shaped trench 3 within a bath zone serving as a second electrode 6 is trained. This embodiment offers the particular advantage that the capacity through the well zone 6 can be charged or discharged symmetrically.
3 zeigt
schematisch dargestellt eine Aufsicht auf eine Ausführungsform
der erfindungsgemäßen kapazitiven
Struktur, bei der Kontaktlöcher 27 zum
Anschluss der Elektroden dienen. Der Graben 3 der kapazitiven
Struktur ist innerhalb der Wannenzone 6 mäanderförmig ausgebildet.
Eine derartige Ausbildung des Grabens ermöglicht es, die kapazitive Struktur
besonders flexibel an gegebene Chipflächen anzupassen, die mit einer
Kapazität
zu belegen sind. 3 schematically shows a plan view of an embodiment of the capacitive structure according to the invention, in the contact holes 27 to connect the electrodes. The ditch 3 the capacitive structure is within the well zone 6 meander-shaped. Such a design of the trench makes it possible to adapt the capacitive structure particularly flexibly to given chip areas which are to be occupied by a capacitance.
4 zeigt
schematisch eine Aufsicht auf eine erste Ausführungsform der kapazitiven
Struktur. In eine Wannenzone 6 ist ein Graben 3 integriert.
Der Graben 3 weist einen ersten Grabenbereich 7 und
einen zweiten Grabenbereich 8 auf, wobei die Grabenbereiche 7, 8 sich
durch einen Abstand d1, d2 sich
gegenüberliegender
Seitenwände 9 des
Grabens 3 voneinander unterscheiden. Der Graben 3 im
ersten Grabenbereich 7 definiert ein Zellenfeld 10 und
der Graben 3 im zweiten Grabenbereich 8 dient
als Anschlussbereich 11 der kapazitiven Struktur. An den Graben 3 schließt im zweiten
Grabenbereich ein angrenzendes Gebiet 12 an, auf das sich
die erste Elektrode 5 vom zweiten Grabenbereich 8 aus
erstreckt. Das angrenzende Gebiet 12 dient als Anschlussgebiet
der ersten Elektrode 5 des Grabens 3. Die erste Elektrode 5 wird über ein
mit einem Metall gefüllten Kontaktloch 27 kontaktiert.
Ebenso dient ein mit einem Metall gefülltes Kontaktloch 27 in
einem unteren Bereich der kapazitiven Struktur zum elektrischen Anschluss
der Wannenzone 6 als zweiter Elektrode. Die erste Elektrode 5 wird
vorzugsweise mit Polysilizium ausgebildet, wobei sich als metallische
Füllung des
Kontaktlochs 27 Metalle wie Wolf ram oder Aluminium eignen.
Eine streifenförmige
Anordnung des ersten Grabenbereichs 7 bietet eine einfache
Möglichkeit,
den Wert der kapazitiven Struktur durch Hinzufügen weiterer Streifen zu erhöhen oder
durch Reduktion der Anzahl der Streifen zu erniedrigen. Es sei darauf
hingewiesen, dass die erste Elektrode 5 auch aus einem
von Polysilizium verschiedenen leitfähigen Material wie etwa einem
Metall bestehen kann. Ebenso sind als Füllung des Kontaktlochs 27 auch von
Wolfram und Aluminium verschiedene Metalle geeignet. 4 schematically shows a plan view of a first embodiment of the capacitive structure. In a bathing zone 6 is a ditch 3 integrated. The ditch 3 has a first trench area 7 and a second trench area 8th on, with the trench areas 7 . 8th by a distance d 1 , d 2 of opposite side walls 9 of the trench 3 differ from each other. The ditch 3 in the first trench area 7 defines a cell field 10 and the ditch 3 in the second trench area 8th serves as connection area 11 the capacitive structure. To the ditch 3 closes an adjacent area in the second trench area 12 on which the first electrode 5 from the second trench area 8th extends out. The adjacent area 12 serves as the connection area of the first electrode 5 of the trench 3 , The first electrode 5 is via a contact hole filled with a metal 27 contacted. Likewise, a contact hole filled with a metal serves 27 in a lower portion of the capacitive structure for electrical connection of the well zone 6 as a second electrode. The first electrode 5 is preferably formed with polysilicon, wherein as a metallic filling of the contact hole 27 Metals such as Wolf ram or aluminum are suitable. A strip-shaped arrangement of the first trench region 7 provides an easy way to increase the value of the capacitive structure by adding more stripes or by decreasing the number of stripes. It should be noted that the first electrode 5 may also consist of a non-polysilicon conductive material such as a metal. Likewise are as a filling of the contact hole 27 also suitable for tungsten and aluminum different metals.
5 zeigt
eine schematische Querschnittsansicht der in 4 dargestellten
kapazitiven Struktur entlang der Schnittlinie AA' nach einem Verfahrensschritt zu Beginn
der Herstellung der kapazitiven Struktur. Es sei darauf hingewiesen,
dass die zur Veranschaulichung der Herstellung der Ausführungsformen
der Erfindung dargestellten schematischen Querschnittsansichten
lediglich nach besonders relevanten Verfahrensschritten gezeigt
sind, so dass nicht auf jeden einzelnen Verfahrensschritt näher eingegangen
wird. Nicht beschriebene Zwischenschritte liegen bei Betrachtung
der Querschnittsansichten nahe. 5 shows a schematic cross-sectional view of in 4 represented capacitive structure along the section line AA 'after a step at the beginning of the production of the capacitive structure. It should be noted that the schematic cross-sectional views shown to illustrate the production of the embodiments of the invention are shown only after particularly relevant process steps, so that is not discussed in detail on each individual process step. Not described intermediate steps are obvious when looking at the cross-sectional views.
Die
in 5 gezeigte Querschnittsansicht zeigt den Halbleiterkörper 1 nach
der Ätzung
des Grabens 3. Die im ersten Grabenbereich 7 sich
gegenüberliegenden
Seitenwände 9 des
Grabens 3 weisen einen geringeren Abstand d1 auf
im Vergleich zum Abstand d2 der sich im
zweiten Grabenbereich 8 gegenüberliegenden Seitenwände 9.
Auf der Oberfläche 2 des
Halbleiterkörpers 1 befindet
sich eine Schutzschicht 35. Die Schutzschicht 35 kann
beispielsweise aus TiN bestehen oder ein Material bzw. eine Materialkombination
aufweisen, die ebenso zum Schutz der Oberfläche 2 geeignet ist.In the 5 shown cross-sectional view shows the semiconductor body 1 after the etching of the trench 3 , The first ditch area 7 opposite side walls 9 of the trench 3 have a smaller distance d 1 compared to the distance d 2 in the second trench area 8th opposite side walls 9 , On the surface 2 of the semiconductor body 1 there is a protective layer 35 , The protective layer 35 may for example consist of TiN or have a material or a combination of materials, which also serves to protect the surface 2 suitable is.
Nach
der Ätzung
des Grabens 3 zeigt die schematische Querschnittsansicht
in 6 die erfindungsgemäße kapazitive Struktur entlang
der Schnittlinie AA' der 4 nach
der Ausbildung der Wannenzone 6. Bei dieser Ausführungsform
er folgt die Ausbildung der Wannenzone 6 nach der Ätzung des
Grabens 3. Vorteilhaft ist die Wannenzone 6 tiefer
in den Halbleiterkörper 1 ausgebildet
als der Grabens 3. Dadurch kann die gesamte an die Wannenzone 6 angrenzende
Oberfläche
des Grabens 3 als Kapazitätsfläche genutzt werden, da die
Wannenzone 6 die zweite Elektrode der kapazitiven Struktur
bildet. Eine vollständige
Einbettung des Grabens 3 in die Wannenzone 6 kann
beispielsweise durch eine entsprechend tief implantierte Wannenzone 6 erfolgen,
wobei es von Vorteil ist, sowohl schräg als auch mit hohen Energien
zu implantieren. Bei vorteilhafter Wahl einer Grabentiefe von 3 μm, einer
Breite des Grabens 3 im ersten Grabenbereich 7 von
d1 = 1 μm und
einer Breite im zweiten Grabenbereich 8 von d2 =
2,5 μm kann
beispielsweise mit drei Implantationen nach der Grabenätzung eine
Wannenzone 6 ausgebildet werden, die tiefer in den Halbleiterkörper 1 reicht
als der Graben 3 und diesen vollständig einbettet. Hierzu bietet
sich beispielsweise eine erste Implantation mit 500 keV unter einem
Implantationswinkel von 3° relativ
zur Oberfläche 2 an,
gefolgt von einer Hochenergieimplantation bei ungefähr 1,5 MeV unter
einem Implantationswinkel von 45° relativ
zur Oberfläche 2.
Vorteilhaft erfolgt diese zweite Implantation als Doppelimplantation
aus zwei entgegengesetzten Richtungen. Eine dritte Implantation
mit einer Implantationsenergie von 80 keV unter einem Implantationswinkel
von 7° relativ
zur Oberfläche 2 schließt die Ausbildung
der Wannenzone 6 ab.After the etching of the trench 3 shows the schematic cross-sectional view in 6 the inventive capacitive structure along the section line AA 'of 4 after the formation of the bathing zone 6 , In this embodiment, it follows the formation of the bathing zone 6 after the etching of the trench 3 , Advantageous is the tub zone 6 deeper into the semiconductor body 1 trained as the ditch 3 , This allows the entire to the tub zone 6 adjacent surface of the trench 3 be used as a capacity area, as the tub zone 6 forms the second electrode of the capacitive structure. A complete embedding of the trench 3 in the tub zone 6 For example, by a correspondingly deeply implanted tub zone 6 It is advantageous to implant both obliquely and with high energies. With an advantageous choice of a trench depth of 3 microns, a width of the trench 3 in the first trench area 7 of d 1 = 1 μm and a width in the second trench region 8th of d 2 = 2.5 μm, for example, with three implants after trench etching a well zone 6 be formed, deeper into the semiconductor body 1 is enough as the ditch 3 and embedding it completely. For this purpose, for example, a first implantation with 500 keV under a Implantationswin 3 ° relative to the surface 2 followed by high energy implantation at approximately 1.5 MeV at an implantation angle of 45 ° relative to the surface 2 , Advantageously, this second implantation takes place as a double implantation from two opposite directions. A third implantation with an implantation energy of 80 keV at an implantation angle of 7 ° relative to the surface 2 completes the formation of the bathing zone 6 from.
Eine
Querschnittsansicht der ersten Ausführungsform der kapazitiven
Struktur nach der auf die Ausbildung der Wannenzone 6 folgenden
Abscheidung einer isolierenden Schicht 17 ist in 7 dargestellt.
Die isolierende Schicht 17 wird beispielsweise mit einer
TEOS-Abscheidung hergestellt (TEOS: Tetraethylenorthosilane). Als
isolierende Schicht 17 können jedoch auch von TEOS verschiedene
isolierende Materialien verwendet werden. Die Breiten des Grabens 3 sind
im ersten Grabenbereich 7 und im zweiten Grabenbereich 8 derart
gewählt,
dass die isolierende Schicht 17 den Graben 3 im
ersten Grabenbereich 7 vollständig auffüllt, während die isolierende Schicht 17 im
zweiten Grabenbereich 8 einen Hohlraum innerhalb des zweiten
Grabenbereichs 8 hinterlässt.A cross-sectional view of the first embodiment of the capacitive structure after the formation of the well zone 6 following deposition of an insulating layer 17 is in 7 shown. The insulating layer 17 is produced for example with a TEOS deposition (TEOS: tetraethylene orthosilanes). As an insulating layer 17 However, insulating materials that are different from TEOS can also be used. The widths of the ditch 3 are in the first trench area 7 and in the second trench area 8th chosen such that the insulating layer 17 the ditch 3 in the first trench area 7 completely replenished while the insulating layer 17 in the second trench area 8th a cavity within the second trench region 8th leaves.
Zur
Herstellung der in 4 gezeigten ersten Ausführungsform
wird die isolierende Schicht 17, wie in der schematischen
Querschnittsansicht in 8 gezeigt, mit einer Ätzstoppschicht 18 bedeckt. Die Ätzstoppschicht 18 kann
beispielsweise durch Abscheidung eines Nitrids hergestellt werden,
falls die zu ätzende
Schicht ein Oxid ist. Ebenso kann die Ätzstoppschicht aus einem anderen
Material bestehen, das als Ätzstoppschicht
einer zur Ätzung
der isolierenden Schicht 17 dienenden Ätzlösung geeignet ist.For the production of in 4 the first embodiment shown, the insulating layer 17 as in the schematic cross-sectional view in FIG 8th shown with an etch stop layer 18 covered. The etch stop layer 18 can be prepared, for example, by deposition of a nitride, if the layer to be etched is an oxide. Likewise, the etch stop layer may consist of a different material which serves as etch stop layer for etching the insulating layer 17 serving etching solution is suitable.
Zur
Strukturierung der isolierenden Schicht 17 wird, wie 9 als
Querschnittsansicht der ersten Ausführungsform der kapazitiven
Struktur zeigt, ein Fotolack 19 strukturiert, der den Graben 3 im
zweiten Grabenbereich 8 bedeckt und den Graben 3 im
ersten Grabenbereich 7 freilegt.For structuring the insulating layer 17 will, how 9 shows a cross-sectional view of the first embodiment of the capacitive structure, a photoresist 19 structured, the ditch 3 in the second trench area 8th covered and the ditch 3 in the first trench area 7 exposes.
10 zeigt
eine Querschnittsansicht der in 4 dargestellten
ersten Ausführungsform
der kapazitiven Struktur nach der mit Hilfe des Fotolacks 19 erfolgten
Strukturierung der Ätzstoppschicht 18.
Die isolierende Schicht 17 ist nun im ersten Grabenbereich 7 nicht
mehr durch die Ätzstoppschicht 18 geschützt. Die
isolierende Schicht 17 im zweiten Grabenbereich 8 wird
weiterhin durch die Ätzstoppschicht 18 geschützt. Der
zweite Grabenbereich 8 kann in vorteilhafter Weise als
lateraler Randabschluss der kapazitiven Struktur oder als Anschlussbereich 11 dienen. 10 shows a cross-sectional view of in 4 shown first embodiment of the capacitive structure after the with the aid of the photoresist 19 done structuring the etch stop layer 18 , The insulating layer 17 is now in the first trench area 7 no longer through the etch stop layer 18 protected. The insulating layer 17 in the second trench area 8th continues through the etch stop layer 18 protected. The second trench area 8th can advantageously as a lateral edge termination of the capacitive structure or as a connection area 11 serve.
Nach
der Strukturierung der Ätzstoppschicht 18 folgt
die Ätzung
der isolierenden Schicht 17. 11 zeigt
eine Querschnittsansicht der ersten Ausführungsform der kapazitiven
Struktur nach der Ätzung
eines Teils der isolierenden Schicht 17. Die Ätzstoppschicht 18 schützt die
isolierende Schicht 17 innerhalb des zweiten Grabenbereichs
vor der Ätzung.
Im ers ten Grabenbereich 7 wird die isolierende Schicht 17 sukzessive
bis zu deren vollständiger
Entfernung geätzt.After structuring the etch stop layer 18 follows the etching of the insulating layer 17 , 11 shows a cross-sectional view of the first embodiment of the capacitive structure after the etching of a portion of the insulating layer 17 , The etch stop layer 18 protects the insulating layer 17 within the second trench region prior to etching. In the first ditch area 7 becomes the insulating layer 17 successively etched to their complete removal.
12 zeigt
eine Querschnittsansicht der ersten Ausführungsform der kapazitiven
Struktur entlang der Schnittlinie AA' in 4. Die Anordnung
in 12 zeigt wesentliche Merkmale der vollständig ausgebildeten
ersten Ausführungsform
der kapazitiven Struktur. Nach der mit 11 veranschaulichten Ätzung der
isolierenden Schicht 17 wird die an die Wannenzone 6 angrenzende
Oberfläche
des Grabens 3 im ersten Grabenbereich 7 mit einer
Isolationsschicht 20 als Dielektrikum beschichtet. Die
Isolationsschicht 20 ist vorzugsweise als Gateoxid ausgebildet.
An die Ausbildung der Isolationsschicht 20 schließt sich
eine Abscheidung einer ersten Elektrode 5 an. Die Elektrode 5 kann
beispielsweise aus Polysilizium bestehen oder ein anderes polykristallines Halbleitermaterial
oder eine metallische Schicht aufweisen. Die Elektrode 5 weist
innerhalb des Grabens 3 einen Hohlraum auf, an dessen einer
Außenseite 13 eine
weitere Isolationsschicht 15 angrenzt. Die weitere Isolationsschicht 15 kann
beispielsweise durch TEOS-Abscheidung hergestellt werden. Denkbar
ist ebenso die Verwendung von anderen isolierenden Materialien wie
beispielsweise einer Nitridschicht. Der Hohlraum innerhalb des Grabens 3 wird mit
einer Füllschicht 16 aufgefüllt. Vorteilhaft
ist es, die Füllschicht 16 als
Polysiliziumschicht auszubilden. Ebenso ist es denkbar, dass die
Füllschicht 16 ein
anderes polykristallines Halbleitermaterial oder ein Metall aufweist.
Nach der Abscheidung der Füllschicht 16 erfolgt
eine Rückätzung dieser
Schicht bis zu einer vertikalen Position 14 unterhalb der
Oberfläche 2 des
Grabens 3 im ersten Grabenbereich 7. Ebenso wird
die weitere Isolationsschicht 15 als auch die erste Elektrode 5 derart
strukturiert, dass die Elektrode 5 im Grabenbereich 7 bis
zur vertikalen Position 14 ausgebildet ist. Die Elektrode 5 im
zweiten Grabenbereich 8 erstreckt sich auf die Oberfläche eines
an den zweiten Grabenbereich 8 angrenzenden Gebietes 12.
Die Elektrode 5 im angrenzenden Bereich 12 dient
als Feldplatte oder Anschlussbe reich. Somit wird die im ersten Grabenbereich 7 innerhalb des
Grabens 3 ausgebildete Elektrode 5 über den Teil
der Elektrode 5 angeschlossen, der sich im zweiten Grabenbereich 8 befindet.
Der Kapazitätswert wird
im Wesentlichen durch den Graben 3 des ersten Grabenbereichs 7 definiert,
da im ersten Grabenbereich 7 die Isolationsschicht 4 eine
geringere Dicke d1' aufweist im Vergleich zur Dicke d2' im
zweiten Grabenbereich 8. 12 shows a cross-sectional view of the first embodiment of the capacitive structure along the section line AA 'in 4 , The arrangement in 12 shows essential features of the fully embodied first embodiment of the capacitive structure. After the with 11 illustrated etching of the insulating layer 17 becomes the tub zone 6 adjacent surface of the trench 3 in the first trench area 7 with an insulation layer 20 coated as a dielectric. The insulation layer 20 is preferably formed as a gate oxide. To the formation of the insulation layer 20 closes a deposition of a first electrode 5 at. The electrode 5 may for example consist of polysilicon or have another polycrystalline semiconductor material or a metallic layer. The electrode 5 points inside the trench 3 a cavity, on one outer side thereof 13 another insulation layer 15 borders. The further insulation layer 15 can be prepared for example by TEOS deposition. Also conceivable is the use of other insulating materials such as a nitride layer. The cavity inside the trench 3 comes with a filling layer 16 refilled. It is advantageous, the filling layer 16 form as a polysilicon layer. It is also conceivable that the filling layer 16 another polycrystalline semiconductor material or a metal. After the deposition of the filling layer 16 Etch back this layer to a vertical position 14 below the surface 2 of the trench 3 in the first trench area 7 , Likewise, the further insulation layer 15 as well as the first electrode 5 structured such that the electrode 5 in the ditch area 7 to the vertical position 14 is trained. The electrode 5 in the second trench area 8th extends to the surface of one of the second trench area 8th adjacent area 12 , The electrode 5 in the adjacent area 12 serves as a field plate or Anschlussbe rich. Thus, in the first trench area 7 within the trench 3 trained electrode 5 over the part of the electrode 5 connected in the second trench area 8th located. The capacity value is essentially through the trench 3 of the first trench area 7 defined as in the first trench area 7 the insulation layer 4 a smaller thickness d 1 'compared to the thickness d 2 ' in the second trench region 8th ,
Die
erfindungsgemäße kapazitive
Struktur der ersten Ausführungsform
in 12 zeichnet sich besonders dadurch aus, dass der
Graben 3 mit verschiedenen Grabenbreiten d1 und
d2 ausgebildet ist, und die isolierende
Schicht 17 im ersten Grabenbereich 7 vollständig entfernt
werden kann, wonach eine im Vergleich zur Dicke d2' der isolierenden Schicht 17 vergleichsweise
dünne Isolationsschicht 20 als
Dielektrikum einer Kapazität
im ersten Grabenbereich 7 hergestellt wird.The inventive capacitive structure of the first embodiment in 12 is particularly characterized by the fact that the ditch 3 is formed with different trench widths d 1 and d 2 , and the insulating layer 17 in the first trench area 7 can be completely removed, after which compared to the thickness d 2 'of the insulating layer 17 comparatively thin insulation layer 20 as a dielectric of a capacitance in the first trench region 7 will be produced.
13 zeigt
schematisch dargestellt eine Aufsicht auf eine zweite Ausführungsform
der erfindungsgemäßen kapazitiven
Struktur. Ein Graben 3 ist in eine mit Hilfe der weiteren
Halbleiterzonen 29, 30 dargestellte Halbleiterzone 6 integriert.
Das aktive Gebiet 28 definiert einen Randbereich der kapazitiven
Struktur, da außerhalb
des Gebiets 28 ein Feldoxid 21 auf der Oberfläche 2 des
Halbleiterkörpers 1 ausgebildet
ist (siehe beispielsweise 14). Die Anordnung
des Grabens 3 erfolgt in Streifen, die als erster Grabenbereich 7 das
Zellenfeld 10 der kapazitiven Struktur bilden. Die Grabenstreifen
gehen bei der in 13 schematisch dargestellten
zweiten Ausführungsform
an der Oberseite in einen zweiten Grabenbereich 8 über, der
die Anschlusszone 11 der kapazitiven Struktur definiert.
Benachbart zum zweiten Grabenbereich 8 ist ein angrenzendes
Gebiet 12, an dessen Oberfläche 2 sich die erste
Elektrode 5 erstreckt. Die erste Elektrode 5 wird
in diesem Bereich über
das mit einem Metall gefüllte
Kontaktloch 27 an die Metallisierung 26 angeschlossen.
Ebenso dient ein metallisch gefülltes
Kontaktloch 27 zum Kontaktieren der mit den weiteren Halbleiterzonen 29, 30 dargestellten
Wannenzone 6 als zweiter Elektrode. Zur Veranschaulichung
auserwählter
Herstellungsschritte der in 13 dargestellten
zweiten Ausführungsform
der kapazitiven Struktur dienen die in den 14 bis 17 gezeigten
schematischen Querschnittsansichten entlang der Schnittlinien CC' sowie DD'. Die zweite Ausführungsform
eignet sich insbesondere durch die streifenförmige Anordnung des Zellenfeldes 10 und
dem Anschluss der ersten Elektrode 5 über das an den weiteren Grabenbereich 8 angrenzende
Gebiet 12 zur Realisierung von Kapazitäten mit großen Kapazitätswerten. 13 schematically shows a plan view of a second embodiment of the capacitive structure according to the invention. A ditch 3 is in one with the help of the other semiconductor zones 29 . 30 illustrated semiconductor zone 6 integrated. The active area 28 defines an edge area of the capacitive structure, because it is outside the area 28 a field oxide 21 on the surface 2 of the semiconductor body 1 is formed (see, for example 14 ). The arrangement of the trench 3 takes place in strips, the first trench area 7 the cell field 10 form the capacitive structure. The trench stripes go to the in 13 schematically illustrated second embodiment at the top in a second trench area 8th over the connecting zone 11 the capacitive structure defined. Adjacent to the second trench area 8th is an adjacent area 12 , on its surface 2 the first electrode 5 extends. The first electrode 5 is in this area on the filled with a metal contact hole 27 to the metallization 26 connected. Likewise, a metallically filled contact hole is used 27 for contacting with the other semiconductor zones 29 . 30 illustrated bathing zone 6 as a second electrode. To illustrate selected manufacturing steps of in 13 shown second embodiment of the capacitive structure are used in the 14 to 17 shown schematic cross-sectional views along the section lines CC 'and DD'. The second embodiment is particularly suitable by the strip-shaped arrangement of the cell array 10 and the connection of the first electrode 5 over that to the other trench area 8th adjacent area 12 for the realization of capacities with large capacity values.
14 zeigt
eine schematische Querschnittsansicht der zweiten Ausführungsform
entlang der Schnittlinie CC' nach
einem Verfahrensschritt zu Beginn der Herstellung. Vor der Ausbildung
des Grabens 3 wird die Wannenzone 6 innerhalb
des Halbleiterkörpers 1 mit
mehreren Halbleiterzonen 22, 23 und 24 ausgebildet.
Zum Schutz der Oberfläche 2 des Halbleiterkörpers 1 dient
die Schutzschicht 35. Die kapazitive Struktur der zweiten
Ausführungsform weist
entlang der Schnittlinie CC' lediglich
den ersten Grabenbereich 7 auf. Vorteilhaft ist es, den
Graben 3 mit einer Breite d1 von
0,5 μm auszubilden.
Eine derart geringe Breite des Grabens im Vergleich zu herkömmlichen
Breiten im Bereich von ein bis einige μm verursacht eine reduzierte
Tiefe des Grabens 3 von üblicherweise ca. 2 μm bei einer
herkömmlichen
Grabentiefe von 3 μm.
Zur vollständigen
Einbettung des Grabens 3 innerhalb der Wannenzone 6 ist
es somit ausreichend, die Wannenzone 6 bis zu einer Tiefe von
ca. 3 μm
innerhalb des Halbleiterkörpers 1 auszubilden. 14 shows a schematic cross-sectional view of the second embodiment along the section line CC 'after a step in the beginning of the production. Before the formation of the trench 3 becomes the tub zone 6 within the semiconductor body 1 with several semiconductor zones 22 . 23 and 24 educated. To protect the surface 2 of the semiconductor body 1 serves the protective layer 35 , The capacitive structure of the second embodiment has along the section line CC 'only the first trench region 7 on. It is advantageous to ditch 3 form with a width d 1 of 0.5 microns. Such a small width of the trench compared to conventional widths in the range of one to several microns causes a reduced depth of the trench 3 usually about 2 microns at a conventional trench depth of 3 microns. For complete embedding of the trench 3 within the tub zone 6 So it is sufficient, the tub zone 6 to a depth of about 3 microns within the semiconductor body 1 train.
15 zeigt
eine schematische Querschnittsansicht der in 13 gezeigten
zweiten Ausführungsform
nach der auf die Ätzung
des Grabens 3 folgenden Abscheidung der isolierenden Schicht 17 sowie
der Ätzstoppschicht 18.
Die Grabenbreite d1 im Graben 3 ist
so gewählt,
dass die isolierende Schicht 17 den Graben, abgesehen von
einem durch den Herstellungsprozess bedingten Hohlraum, vollständig auffüllt. 15 shows a schematic cross-sectional view of in 13 shown second embodiment after the etching of the trench 3 following deposition of the insulating layer 17 and the etch stop layer 18 , The trench width d 1 in the trench 3 is chosen so that the insulating layer 17 the trench, except for a conditional by the manufacturing process cavity, completely fills.
In 16 ist
ein Querschnitt durch die zweite Ausführungsform der kapazitiven
Struktur der 13 gezeigt, nachdem die Ätzstoppschicht 18 entfernt wurde.
Die Ätzstoppschicht 18 wird
bei der zweiten Ausführungsform
der kapazitiven Struktur vollständig entfernt.In 16 is a cross section through the second embodiment of the capacitive structure of 13 shown after the etch stop layer 18 was removed. The etch stop layer 18 is completely removed in the second embodiment of the capacitive structure.
17 zeigt
einen schematischen Querschnitt durch die zweite Ausführungsform
der kapazitiven Struktur der 13, nachdem
ein Teil der isolierenden Schicht 17 rückgeätzt wurde. Die Rückätzung dient
zum vollständigen
Entfernen der isolierenden Schicht 17 aus dem Graben 3,
was in der schematischen Querschnittsansicht in 18 gezeigt
ist. 17 shows a schematic cross section through the second embodiment of the capacitive structure of 13 after a part of the insulating layer 17 was etched back. The etch back serves to completely remove the insulating layer 17 from the ditch 3 What is shown in the schematic cross-sectional view in 18 is shown.
19 zeigt
einen schematischen Querschnitt entlang der Schnittlinie CC' der zweiten Ausführungsform
in 13, nachdem die Isolationsschicht 20 als
Dielektrikum innerhalb der an die Wannenzone 6 angrenzenden
Oberfläche
des Grabens 3 und an die Oberfläche 2 im Nichtgrabenbereich 36 abgeschieden
wurde. Als Materialien der in der zweiten Ausführungsform beschriebenen Schichten
kommen die in der ersten Ausführungsform
eingesetzten Materialien und/oder Materialkombinationen zum Einsatz.
Deshalb wird im weiteren Verlauf der Beschreibung nicht wiederholt
auf die Materialauswahl eingegangen. 19 shows a schematic cross section along the section line CC 'of the second embodiment in 13 after the insulation layer 20 as a dielectric within the to the tub zone 6 adjacent surface of the trench 3 and to the surface 2 in the non-trench area 36 was separated. As materials of the layers described in the second embodiment, the materials and / or material combinations used in the first embodiment are used. For this reason, the description of the material will not be repeated in the further course of the description.
20 zeigt
einen Querschnitt durch die zweite Ausführungsform der kapazitiven
Struktur der 13 entlang der Schnittlinie
CC'. Zusätzlich zur Isolationsschicht 4, 20 als
Dielektrikum ist in 20 die erste Elektrode 5 ausgebildet,
die den Graben 3 vollständig
auffüllt
und oberhalb der Isolationsschicht 4, 20 im Nichtgrabenbereich 36 liegt.
Oberhalb der Elektrode 5 liegen die weitere Isolationsschicht 15 sowie
die Füllschicht 16. 20 shows a cross section through the second embodiment of the capacitive structure of 13 along the section line CC '. In addition to the insulation layer 4 . 20 as a dielectric is in 20 the first electrode 5 trained the ditch 3 completely filled and above the insulation layer 4 . 20 in the non-trench area 36 lies. Above the electrode 5 lie the further insulation layer 15 as well as the filling layer 16 ,
21 zeigt
eine schematische Querschnittsansicht der in 13 dargestellten
zweiten Ausführungsform
entlang der Schnittlinie CC' nachdem,
wie in 20 dargestellt ist, die Füllschicht 16 abgeschieden
wurde. Zusätzlich
ist die Füllschicht 16 sowie
die weitere Isolationsschicht 15 oberhalb der ersten Elektrode 5 entfernt.
Ebenso ist der Fotolack 19 für die nachfolgende Ätzung der
ersten Elektrode 5 strukturiert. 21 shows a schematic cross-sectional view of in 13 illustrated second Ausfüh form along the section line CC 'after, as in 20 is shown, the filling layer 16 was separated. In addition, the filling layer 16 as well as the further insulation layer 15 above the first electrode 5 away. Likewise, the photoresist 19 for the subsequent etching of the first electrode 5 structured.
22 zeigt
eine schematische Querschnittsansicht entlang der Schnittlinie CC' der in 13 dargestellten
zweiten Ausführungsform
der erfindungsgemäßen kapazitiven
Struktur, nachdem die erste Elektrode 5 geätzt wurde.
Die Ätzung
der ersten Elektrode 5 führt, abgesehen von einem als
Feldplatte 25 auf dem Feldoxid 21 dienenden nicht
geätzten Elektrodenteil
als Feldplatte, zu einer Rückätzung der
ersten Elektrode bis unterhalb der Oberfläche 2 im ersten Grabenbereich 7.
Somit liegt die vertikale Position 14 des obersten Endes
der Elektrode 5 im ersten Grabenbereich 7 unterhalb
der Oberfläche 2 im
Halbleiterkörper 1. 22 shows a schematic cross-sectional view along the section line CC 'of in 13 illustrated second embodiment of the capacitive structure according to the invention, after the first electrode 5 was etched. The etching of the first electrode 5 leads, except one as a field plate 25 on the field oxide 21 serving non-etched electrode part as a field plate, to a back etching of the first electrode to below the surface 2 in the first trench area 7 , Thus lies the vertical position 14 of the uppermost end of the electrode 5 in the first trench area 7 below the surface 2 in the semiconductor body 1 ,
Nach
der Rückätzung der
ersten Elektrode 5 ist in 23 eine
schematische Querschnittsansicht entlang der Schnittlinie CC' der in 13 dargestellten
zweiten Ausführungsform
gezeigt. Nach der Ätzung
der ersten Elektrode 5 werden weitere Halbleiterzonen 29, 30 in
der Wannenzone 6 innerhalb des Halbleiterkörpers 1 ausgebildet.
Die weiteren Halbleiterzonen 29, 30 werden vorzugsweise
implantiert. Es ist jedoch ebenso denkbar, diese Halbleiterzonen durch
Diffusion herzustellen. Als Dotierstoffquelle könnte bei Ausbildung der Halbleiterzonen 29, 30 ein ein
entsprechendes Dotierstoffelement enthaltendes Oxid dienen. Bei
der Herstellung der zweiten Ausführungsform
der kapazitiven Struktur gilt zu beachten, dass die Ätzung der
Elektrode 5 insbesondere in einem unteren Bereich des Grabens 3 eine
geschlossene Schicht auf der als Dielektrikum dienenden Isolationsschicht 4, 20 hinterlässt. Da mit
ist auf der isolierenden Schicht 4, 20 im Nichtgrabenbereich 36 keine
Elektrode 5 ausgebildet.After etching back the first electrode 5 is in 23 a schematic cross-sectional view along the section line CC 'of in 13 shown second embodiment. After the etching of the first electrode 5 become more semiconductor zones 29 . 30 in the tub zone 6 within the semiconductor body 1 educated. The other semiconductor zones 29 . 30 are preferably implanted. However, it is also conceivable to produce these semiconductor zones by diffusion. As a dopant source could in formation of the semiconductor regions 29 . 30 serve an oxide containing a corresponding dopant element. In the production of the second embodiment of the capacitive structure, it should be noted that the etching of the electrode 5 especially in a lower region of the trench 3 a closed layer on the serving as a dielectric insulating layer 4 . 20 leaves. As is with on the insulating layer 4 . 20 in the non-trench area 36 no electrode 5 educated.
24 zeigt
schematisch dargestellt eine Querschnittsansicht entlang der Schnittlinie
DD' der in 23 dargestellten
zweiten Ausführungsform
der erfindungsgemäßen Struktur.
Die Querschnittsansicht zeigt den zweiten Grabenbereich 8 sowie
das angrenzende Gebiet 12 als Anschlussbereich der ersten
Elektrode 5. Der Aufbau der kapazitiven Struktur innerhalb
des zweiten Grabenbereichs 8 entspricht dem in 12 dargestellten
und eingangs beschriebenen Aufbau des zweiten Grabenbereichs 8 der
ersten Ausführungsform
der kapazitiven Struktur und wird deshalb an dieser Stelle nicht
nochmals beschrieben. Der zweite Grabenbereich 8 und das
angrenzende Gebiet 12 dienen zum elektrischen Anschluss
des sich im Zellenfeld 10 befindenden Teils der ersten
Elektrode 5. 24 schematically shows a cross-sectional view along the section line DD 'of in 23 illustrated second embodiment of the structure according to the invention. The cross-sectional view shows the second trench area 8th as well as the adjacent area 12 as the connection area of the first electrode 5 , The structure of the capacitive structure within the second trench region 8th corresponds to the in 12 shown and described above construction of the second trench area 8th The first embodiment of the capacitive structure and will therefore not be described again at this point. The second trench area 8th and the adjacent area 12 serve for the electrical connection of the itself in the cell field 10 located portion of the first electrode 5 ,
25 zeigt
schematisch dargestellt benachbarte Gräben 3 sowie drei implantierte
Dotierstoffprofile 31, 32, 33, wie sie
in einem herkömmlichen
Fertigungsprozess, bei welchem die Ausbildung der Wannenzone vor
der Grabenätzung
erfolgt, nach der Grabenätzung
ausgebildet wären.
Die Dotierstoffprofile sind bezogen auf eine vorteilhafte Tiefe
des Grabens 3 von 3 μm
dargestellt. 25 schematically shows adjacent trenches 3 as well as three implanted dopant profiles 31 . 32 . 33 How would they be formed in a conventional manufacturing process, in which the formation of the well zone before the trench etching, after the trench etching. The dopant profiles are related to an advantageous depth of the trench 3 represented by 3 microns.
26 zeigt
die Anordnung der 25, nachdem die in 25 dargestellten
Implantationsprofile ausdiffundiert wurden. Jede der drei Implantationen
wurde senkrecht zur Oberfläche
des Halbleiterkörpers
durchgeführt.
Erfolgt in diesem herkömmlichen
Fertigungsprozess die Implantation der Wannenzone nach Grabenätzung, so
führt die
Ausdiffusion der implantierten Gebiete zu keiner in sich geschlossenen
Wannenzone. Die Wannenzone ist nicht in sich geschlossen, da das
tiefste Implantationsprofil 33' zwischen benachbarten Gräben und
die oberste Implantation 31' im
Bereich des Grabens 3 nicht überlappen. Eine auf diese herkömmliche
Art und Weise ausgebilde te Wannenzone eignet sich nicht in vorteilhafter
Weise als zweite Elektrode der erfindungsgemäßen kapazitiven Struktur. 26 shows the arrangement of 25 after the in 25 out implantation profiles were diffused out. Each of the three implantations was performed perpendicular to the surface of the semiconductor body. If implantation of the well zone after trench etching occurs in this conventional manufacturing process, the outdiffusion of the implanted regions does not lead to a closed well zone. The tub zone is not self-contained, as the deepest implantation profile 33 ' between adjacent trenches and the top implantation 31 ' in the area of the ditch 3 do not overlap. A te in this conventional manner te pan zone is not suitable as a second electrode of the capacitive structure according to the invention in an advantageous manner.
27 zeigt
schematisch dargestellt eine Querschnittsansicht benachbarter Gräben 3,
wobei ein nach der Grabenätzung
mit einer Hochenergieimplantation hergestelltes Dotierstoffprofil 33 gezeigt ist.
Die Hochenergieimplantation zur Herstellung des in 30 beispielhaft
gezeigten Dotierstoffprofils erfolgt vorteilhaft von zwei gegenüberliegenden
Seiten aus unter einem Winkel von 45° relativ zur Oberfläche des
Halbleiterkörpers.
Eine derartige schräge Hochenergieimplantation
zeichnet sich dadurch aus, dass die implantierten Dotierstoffatome
in einem Bereich zwischen den Gräben 3 tiefer
in den Halbleiterkörper
eindringen können
im Vergleich zur Tiefe der Gräben 3.
Eine schräge
Hochenergieimplantation eignet sich somit insbesondere zur Ausbildung
einer tiefen Wannenzone nach bereits erfolgter Grabenätzung aus. 27 schematically shows a cross-sectional view of adjacent trenches 3 wherein a dopant profile produced after the trench etch with a high energy implant 33 is shown. The high energy implantation for the production of in 30 The dopant profile shown by way of example is advantageously carried out from two opposite sides at an angle of 45 ° relative to the surface of the semiconductor body. Such an oblique high energy implantation is characterized in that the implanted dopant atoms in an area between the trenches 3 can penetrate deeper into the semiconductor body compared to the depth of the trenches 3 , An oblique high energy implantation is thus particularly suitable for forming a deep well zone after trench etching has already taken place.
In 28 ist
schematisch eine Querschnittsansicht benachbarter Gräben 3 dargestellt.
Vor der Ätzung
der Gräben 3 wurde
eine Wannenzone 34 ausgebildet, deren Tiefe mit der Tiefe
der nachfolgend geätzten
Gräben 3.
Nach der Grabenätzung
erfolgt die Ausbildung der drei Implantationsprofile 31, 32 und 33.
In vorteilhafter Weise lassen sich die Profile 31 und 32 durch
Implantationen mit Energien von 80 keV und 500 keV unter einem Implantationswinkel von
7° und 3° relativ
zur Oberfläche
herstellen. Das tief in den Halbleiterkörper hineinragende Profil 33 ist auf
die mit Hilfe der 27 beschriebene schräge Hochenergieimplantation
zurückzuführen. Ein
Vorteil der schrägen
Hochenergieimplantation wird bei Betrachtung der Dotierstoffprofile 31, 32, 33 und 34 in 28 ersichtlich.
Die Wannenzone 33 ist geeignet, die unterhalb des Grabens 3 ausgebildeten
Profile 31, 32 mit der vor der Grabenätzung geformten
Wannenzone 34 im Bereich zwischen den Gräben 3 zu verbinden.
Hierzu dient eine Ausdiffusion der in 28 dargestellten
Profile 31, 32, 33. Damit zeichnet sich
eine schräge
Hochenergieimplantation der Wannenzone 33 beson ders dadurch
aus, nach Grabenätzung
durch Implantation eine tiefe Wannenzone 31, 32, 33, 34 zu
formen, in die ein Graben 3 vollständig eingebettet werden kann.
Eine derartige Anordnung von Graben 3 und Wannenzone 31, 32, 33, 34 eignet
sich insbesondere zur Realisierung von Ausführungsformen der erfindungsgemäßen Struktur.In 28 is a schematic cross-sectional view of adjacent trenches 3 shown. Before the etching of the trenches 3 became a bathing zone 34 formed, whose depth with the depth of the subsequently etched trenches 3 , After trench etching, the formation of the three implantation profiles takes place 31 . 32 and 33 , Advantageously, the profiles can be 31 and 32 by implantation with energies of 80 keV and 500 keV at an implantation angle of 7 ° and 3 ° relative to the surface. The profile projecting deep into the semiconductor body 33 is on with the help of 27 attributed to oblique high-energy implantation. An advantage of oblique high energy implantation is when considering the dopant profiles 31 . 32 . 33 and 34 in 28 seen. The bathing zone 33 is suitable, those below the trench 3 trained profiles 31 . 32 with the trough zone formed before the trench etching 34 in the area between the trenches 3 connect to. For this purpose, an outdiffusion of in 28 represented profiles 31 . 32 . 33 , This is an oblique high-energy implantation of the tub zone 33 In particular, by trench etching by implantation a deep tub zone 31 . 32 . 33 . 34 to form into which a ditch 3 can be completely embedded. Such an arrangement of trench 3 and bathing zone 31 . 32 . 33 . 34 is particularly suitable for the realization of embodiments of the structure according to the invention.
29 zeigt
eine Querschnittsansicht benachbarter Gräben 3 mit Hilfegrößen zur
qualitativen Beschreibung der bei schräger Implantation unter einem θ relativ
zur Oberfläche 2 zurückgelegter
Wegstrecken innerhalb des Halbleiterkörpers 1. Hierzu dienen
einfache geometrische Überlegungen.
Es wird vereinfachend angenommen, dass die Tiefe T der Gräben 3 groß ist im
Vergleich zur Eindringtiefe h eines implantierten Dotierstoffatoms.
Die im Halbleiterkörper 1 zurückgelegte
Wegstrecke Rpθ eines
implantierten Dotierstoffatoms hängt
im Wesentlichen von der Implantationsenergie und dem Material des Halbleiterkörpers 1 ab.
Nimmt man an, dass die Gräben
eine Breite W und einen Abstand W voneinander aufweisen, so beträgt die in
einem Graben 3 von einem Dotierstoffatom zurückgelegte
Wegstrecke 1 = W·sinθ (1)und eine
ganze Anzahl an durchquerter Nichtgrabenbereiche ist durch n = Int((Rpθ·sinθ)/W) (2)gegeben,
wobei Int(a) ein Operator zum Ermitteln des ganzzahligen Anteils
einer beliebigen Zahl a ist. Die im Graben 3 und zwischen
der Gräben 3 im
Halbleiterkörper 1 zurückgelegte
Wegstrecke lT eines Dotierstoffatoms bei
schräger
Implantation beträgt lT = Rpθ + n·l (3). 29 shows a cross-sectional view of adjacent trenches 3 with auxiliary sizes for the qualitative description of oblique implantation under a θ relative to the surface 2 traveled distances within the semiconductor body 1 , Simple geometrical considerations serve this purpose. It is assumed for simplicity that the depth T of the trenches 3 is large compared to the penetration depth h of an implanted dopant atom. The in the semiconductor body 1 traveled distance Rpθ of an implanted dopant atom depends essentially on the implantation energy and the material of the semiconductor body 1 from. Assuming that the trenches have a width W and a distance W from each other, that is in a trench 3 Distance traveled by a dopant atom 1 = W · sinθ (1) and a whole number of crossed non-trench regions is through n = Int ((Rpθ · sinθ) / W) (2) where Int (a) is an operator for determining the integer portion of any number a. The ditch 3 and between the trenches 3 in the semiconductor body 1 traveled distance l T of a dopant atom at oblique implantation amounts l T = Rpθ + n · l (3).
Erfolgt
das Auftreffen des Dotierstoffatoms an der Oberfläche 2 des
Halbleiterkörpers 1 zwischen
benachbarten Gräben 3,
so beträgt
die Eindringtiefe h des Dotierstoffatoms an einer Position P h = lT·cosθ = Rpθ·cosθ + n·W·sinθ·cosθ (4),wobei beim
Auftreffen des Dotierstoffatoms an der Oberfläche 2 im Bereich eines
Grabens 3, der von dem benachbarten Nichttrenchbereich
einen lateralen Abstand w aufweist, die Eindringtiefe des Dotierstoffatoms
als h = lT cosθ = Rpθ·cosθ + n·W·sinθ·cosθ + w/sinθ (5)gegeben ist
mit 0 < w < W.If the impingement of the dopant atom at the surface 2 of the semiconductor body 1 between adjacent trenches 3 , the penetration depth h of the dopant atom is at a position P h = l T · Cosθ = Rpθ · cosθ + n · W · sinθ · cosθ (4), wherein upon impingement of the dopant atom at the surface 2 in the area of a ditch 3 which has a lateral distance w from the adjacent non-trench region, the penetration depth of the dopant atom as h = l T cosθ = Rpθ · cosθ + n · W · sinθ · cosθ + w / sinθ (5) given by 0 <w <W.
Die
obige qualitative Beschreibung ermöglicht eine einfache Abschätzung der
Eindringtiefe h bei schräger
Implantation mit den Hilfsgrößen W, Rpθ, θ und kann
als Hilfe bei der Dimensionierung einer als zweiter Elektrode ausgebildeten
Wannenzone der erfindungsgemäßen kapazitiven
Struktur herangezogen werden.The
The above qualitative description allows a simple estimation of the
Penetration depth h at an angle
Implantation with the auxiliary quantities W, Rpθ, θ and can
as an aid in sizing a second electrode
Bathing zone of the capacitive according to the invention
Structure are used.
