DE102004056534A1 - Semiconductor component with a semiconductor chip and with external contacts and method for producing the same - Google Patents

Semiconductor component with a semiconductor chip and with external contacts and method for producing the same Download PDF

Info

Publication number
DE102004056534A1
DE102004056534A1 DE102004056534A DE102004056534A DE102004056534A1 DE 102004056534 A1 DE102004056534 A1 DE 102004056534A1 DE 102004056534 A DE102004056534 A DE 102004056534A DE 102004056534 A DE102004056534 A DE 102004056534A DE 102004056534 A1 DE102004056534 A1 DE 102004056534A1
Authority
DE
Germany
Prior art keywords
semiconductor
chip
flip
contact tips
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004056534A
Other languages
German (de)
Inventor
Michael Dipl.-Ing. Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004056534A priority Critical patent/DE102004056534A1/en
Priority to PCT/DE2005/001922 priority patent/WO2006056153A1/en
Publication of DE102004056534A1 publication Critical patent/DE102004056534A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1366—Spraying coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem Halbleiterchip (2) und mit Außenkontakten (10) sowie ein Verfahren zur Herstellung desselben. Zwischen den Außenkontakten (10) ist auf der Unterseite (7) des Halbleiterchips (1) eine Ausgleichsschicht (11) angeordnet, welche die Außenkontakte (10) stützt und bei einer Oberflächenmontage das Einbringen eines Unterfüllmaterials ersetzt.The invention relates to a semiconductor component (1) with a semiconductor chip (2) and with external contacts (10) and a method for producing the same. Between the outer contacts (10) on the underside (7) of the semiconductor chip (1) a compensation layer (11) is arranged, which supports the outer contacts (10) and replaces the introduction of an underfill material in a surface mounting.

Description

Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip auf einem Verdrahtungssubstrat und mit Außenkontakten. Diese Außenkontakte sind auf einer Unterseite des Halbleiterbauteils angeordnet und ermöglichen, das Halbleiterbauteil durch Oberflächenmontage auf einem übergeordneten Schaltungsträger aufzubringen. Dazu sind die Außenkontakte auf der Unterseite der Halbleiterbauteile angeordnet, wie es bei Flipchip-Kontakten und/oder bei BGA-Gehäusen der Fall ist.The The invention relates to a semiconductor device with a semiconductor chip on a wiring substrate and with external contacts. These external contacts are arranged on an underside of the semiconductor device and enable, Apply the semiconductor device by surface mounting on a parent circuit carrier. These are the external contacts arranged on the bottom of the semiconductor components, as is the case with Flipchip contacts and / or BGA cases is the case.

Um die Zuverlässigkeit zwischen dem oberflächenmontierten Halbleiterbauteil und der übergeordneten Schaltungsplatine insbesondere bei Zyklentests zu erhöhen, wird nach der Oberflächenmontage der Zwischenraum zwischen Halbleiterbauteil mit BGA-Gehäuse oder mit Flipchip-Struktur und dem übergeordneten Schaltungsträger durch ein Unterfüllmaterial gefüllt. Dafür wird ein langsamer Dispensprozess eingesetzt. Für diesen Dispensprozess ist neben dem oberflächenmontierten Halbleiterbauteil eine entsprechend große Fläche auf dem übergeordneten Schaltungsträger zu reservieren, damit entsprechende Werkzeuge das Unterfüllmaterial in den Zwischenraum zwischen Halbleiterbauteil und dem übergeordneten Schaltungsträger einbringen können. Dieser Flächenbedarf sowie der langsame Dispensprozess wirken sich nachteilig auf den Fertigungsdurchsatz aus. Ferner ist dieses Auffüllen auf Unterfüllmaterialien beschränkt, die in der Lage sind, mit Hilfe der Kapillarwirkung den Zwischenraum zwischen der Unterseite des Halbleiterbauteils und dem übergeordneten Schaltungsträger aufzufüllen.Around the reliability between the surface mounted Semiconductor device and the parent Circuit board in particular increase in cycle tests is after surface mounting the gap between semiconductor device with BGA package or with flip chip structure and the parent circuit support through an underfill material filled. For that will be used a slow dispensing process. For this dispensing process is next to the surface mounted Semiconductor component a correspondingly large area on the parent circuit support to reserve, so appropriate tools the underfill material in the space between the semiconductor device and the parent circuit support can contribute. This space requirement As well as the slow Dispensprozess have a negative effect on the Production throughput. Further, this padding is on underfill materials limited, which are capable of using the capillary action the space between the bottom of the semiconductor device and the parent circuit support fill.

Es besteht somit der Bedarf, dieses mit hohen Risiken und großem Platzbedarf verbundene Verfahren des Unterfüllens von Halbleiterbauteilen in Halbleiter-BGA-Technik oder Flipchip-Technik zu vermeiden.It There is thus a need for this with high risks and large space requirements associated methods of underfilling of semiconductor devices in semiconductor BGA technology or flip-chip technology.

Aufgabe der Erfindung ist es, ein Halbleiterbauteil anzugeben, mit dem es möglich ist, eine Oberflächenmontage durchzuführen, ohne dass anschließend die Zwischenräume zwischen den Außenkontakten der übergeordneten Schaltungsplatine aufzufüllen sind.task The invention is to provide a semiconductor device with which it possible is a surface mount perform, without afterwards the gaps between the external contacts the parent Replenish circuit board are.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved this object with the subject of the independent claims. Advantageous developments The invention will become apparent from the dependent claims.

Erfindungsgemäß wird ein Halbleiterbauteil mit einem Halbleiterchip auf einem Verdrahtungssubstrat geschaffen, wobei das Verdrahtungssubstrat auf seiner Oberseite und/oder auf seiner Unterseite eine Verdrahtungsstruktur aufweist. Auf der Oberseite des Verdrahtungssubstrats ist mindestens ein Halbleiterchip angeordnet und über Verbindungselemente mit der Verdrahtungsstruktur elektrisch verbunden. Dazu weist das Verdrahtungssubstrat eine Unterseite auf, auf der Außenkontaktflächen angeordnet sind, die über Durchkontakte durch das Verdrahtungssubstrat mit der Verdrahtungsstruktur und/oder den Verbindungselementen elektrisch in Verbindung stehen. Die Außenkontaktflächen weisen Außenkontakte auf, die von einer isolierenden thermischen Ausgleichsschicht, welche ein Unterfüllmaterial aufweist, umgeben sind, wobei Außenkontaktspitzen aus der Ausgleichsschicht herausragen.According to the invention is a Semiconductor device with a semiconductor chip on a wiring substrate created, wherein the wiring substrate on its upper side and / or has a wiring structure on its underside. On top of the wiring substrate is at least one semiconductor chip arranged and over Connecting elements electrically connected to the wiring structure. For this purpose, the wiring substrate has an underside on which External contact surfaces arranged are over Through contacts through the wiring substrate with the wiring structure and / or the connecting elements are electrically connected. The external contact surfaces have external contacts on top of that, by an insulating thermal compensating layer, which an underfill material surrounded, wherein external contact tips of the compensation layer protrude.

Mit einem weiteren Aspekt der Erfindung wird ein Halbleiterbauteil mit einem Halbleiterchip geschaffen, wobei der Halbleiterchip Flipchip-Kontakte als Außenkontakte des Halbleiterbauteils aufweist. Mit diesen Flipchip-Kontakten ist das Halbleiterbauteil auf einer übergeordneten Schaltungsplatine montierbar. Die Flipchip-Kontakte sind dafür von einer isolierenden thermischen Ausgleichsschicht auf der aktiven Oberseite des Halbleiterchips umgeben, wobei die Ausgleichsschicht ein Unterfüllmaterial aufweist. Aus der Ausgleichsschicht ragen bei diesem Aspekt der Erfindung Flipchip-Kontaktspitzen als Außenkontaktspitzen aus der Ausgleichsschicht heraus.With Another aspect of the invention is a semiconductor device with a semiconductor chip, wherein the semiconductor chip flip-chip contacts as external contacts of the semiconductor device. With these flipchip contacts is the semiconductor device on a parent Circuit board mountable. The flip-chip contacts are for an insulating thermal compensation layer on the active top of the semiconductor chip surrounded, wherein the compensation layer comprises a Unterfüllmaterial. From the Leveling layer protrude in this aspect of the invention flip-chip contact tips as Outer contact tips out of the leveling layer.

Ein derartiges erfindungsgemäßes Bauteil hat den Vorteil, dass eine Oberflächenmontage billiger und schneller durchführbar ist. Auch das Aufbringen der Ausgleichsschicht auf die Unterseite des Verdrahtungssubstrats bzw. auf die Oberseite des Halbleiterchips mit Flipchip-Kontakten zwischen den dort angeordneten Außenkontakten bzw. den Flipchip-Kontakten ermöglicht einen schnellen Prozessablauf, zumal diese Flächen vor einer Oberflächenmontage voll zum Beschichten mit einer Ausgleichsmasse zur Verfügung stehen. Dabei ist ein weiterer Vorteil entscheidend, dass die Auftragshöhe beliebig an die Außenkontakthöhen bzw. an die Höhen der Flipchip-Kontakte anpassbar ist, so dass eine individuelle Auftragshöhe ohne Veränderung der entsprechenden Technikanlagen erforderlich wird. Vielmehr werden lediglich entsprechende Prozessparameter für das Aufbringen der Ausgleichsschicht an die Außenkontakthöhen angepasst.One has such inventive component the advantage of being a surface mount cheaper and faster feasible is. Also the application of the leveling layer on the underside of the wiring substrate or on top of the semiconductor chip with flip-chip contacts between the external contacts arranged there or the flip-chip contacts enabled a fast process, especially since these surfaces are facing surface mounting fully available for coating with a leveling compound. Another advantage is crucial, that the order height arbitrarily the external contact heights or to the heights The flipchip contacts is customizable, allowing an individual order height without change the corresponding technical equipment is required. Rather, be only corresponding process parameters for the application of the compensation layer adapted to the external contact heights.

Im Gegensatz zu dem Unterfüllmaterial, das durch Kapillarwirkung eingebracht wird, sind hier keine weiteren Prozess schritte notwendig und es können selbsthärtende Kunststoffe oder unter UV-Bestrahlung härtende Materialien eingesetzt werden, zumal die mit einer Unterfüllschicht zu versehenden Flächen voll von einem UV-Strahler erfasst werden können, was bei bereits oberflächenmontierten Halbleiterbauteilen, in die nachträglich ein Kapillarunterfüllmaterial eingebracht wird, nicht möglich ist. Eine UV-Bestrahlung wird nämlich durch das Halbleiterbauteil abgeschirmt und kann bei herkömmlicher Technik die unter Kapillarwirkung eingebrachten Materialien in den Zwischenräumen zwischen Halbleiterbauteil und übergeordnetem Schaltungssubstrat nicht erreichen.In contrast to the underfill material, which is introduced by capillary action, no further process steps are necessary here and self-hardening plastics or materials which cure under UV irradiation can be used, especially since the surfaces to be provided with an underfill layer are fully covered by a UV emitter can, what with already surface-mounted half Ladder components, in which subsequently a Kapillarunterfüllmaterial is introduced, is not possible. Namely, UV irradiation is shielded by the semiconductor device and can not reach the capillary-introduced materials in the interstices between the semiconductor device and the higher-level circuit substrate in the conventional art.

In einer Ausführungsform der Erfindung sind die Außenkontaktspitzen bzw. die Flipchip-Kontaktspitzen gleichmäßig auf der Unterseite des Halbleiterbauteils verteilt angeordnet. Diese gleichmäßige Anordnung entspricht zwar der BGA-Gehäusetechnik bzw. der Flipchip-Technik, jedoch stehen die Außenkontakte für die Oberflächenmontage des erfindungsgemäßen Halbleiterbauteils nicht vollständig zur Verfügung, sondern lediglich ein Kugelabschnitt, der aus der Ausgleichsschicht herausragt. Dennoch reicht dieser Kugelabschnitt eines Außenkontaktes bzw. eines Flipchip-Kontaktes vollständig aus, um eine zuverlässige Oberflächenmontage auf dem übergeordneten Schaltungsträger zu erreichen. Dazu können die Außenkontaktspitzen bzw. die Flipchip-Kontaktspitzen vorzugsweise ein oberflächenmontierbares Außenraster aufweisen. Dieses Außenraster ist entsprechenden Kontaktanschlussflächen auf dem übergeordneten Schaltungsträger in seiner Anordnung angepasst. Somit kann das erfindungsgemäße Halbleiterbauteil ohne Schwierigkeiten an die übergeordnete Schaltungsplatine herangeführt werden.In an embodiment The invention relates to the external contact tips or the flip chip contact tips evenly on the bottom of the Distributed semiconductor device distributed. This uniform arrangement Although the BGA enclosure technology or flip-chip technology, however, the external contacts are for surface mounting the semiconductor device according to the invention not completely to available but only a ball section, the out of the leveling layer protrudes. Nevertheless, this ball section of an external contact or a flip-chip contact completely out to be a reliable one surface Mount on the parent circuit support to reach. Can do this the external contact tips or the flip-chip contact tips preferably a surface-mountable outer grid exhibit. This external grid is corresponding contact pads on the parent circuit support adapted in its arrangement. Thus, the semiconductor device according to the invention without difficulty to the parent Circuit board introduced become.

Für eine Oberflächenmontage weisen die Außenkontaktspitzen eine Höhe h auf, mit der sie aus der Ausgleichsschicht her ausragen. Diese Höhe h ist kleiner oder gleich der Dicke d der Ausgleichsschicht. Bei Gleichheit der Dicke der Ausgleichsschicht mit der Höhe h der Außenkontaktspitzen sind die Außenkontakte des Halbleiterbauteils nur bis zur Hälfte ihrer Gesamthöhe H von der Ausgleichsschicht umgeben.For a surface mounting have the outer contact tips a height h, with which they protrude from the compensation layer ago. These Height h is less than or equal to the thickness d of the leveling layer. For equality the thickness of the compensation layer with the height h of the outer contact tips are the external contacts of the semiconductor device only up to half of its total height H of surrounded by the leveling layer.

In einer bevorzugten Ausführungsform der Erfindung bilden die Außenkontaktspitzen bzw. die Flipchip-Kontaktspitzen eine Kugelabschnittsform mit einer Kugelabschnittshöhe hk von wenigen μm. Diese geringfügige Überhöhung gegenüber der Abdeckschicht reicht aus, um eine sichere Oberflächenmontage auf einem übergeordneten Schaltungsträger zu gewährleisten und gleichzeitig die Zwischenräume zwischen Schaltungsträger und Halbleiterbauteil mit Hilfe der Ausgleichsschicht aufzufüllen.In a preferred embodiment of the invention, the outer contact tips or the flip-chip contact tips form a spherical segment shape with a spherical segment height h k of a few μm. This slight elevation relative to the cover layer is sufficient to ensure secure surface mounting on a higher-level circuit carrier and at the same time to fill up the intermediate spaces between the circuit carrier and the semiconductor component with the aid of the compensation layer.

Die Dicke d der Ausgleichsschicht liegt vorzugsweise zwischen 35 μm ≤ d ≤ 500 μm. Diese Größenordnung der Schichtdicke der Ausgleichsschicht reicht somit von der Flipchip-Technik bis hin zu Außenkontakten in BGA-Technik. Die zwischen dem Halbleiterchip und dem Verdrahtungssubstrat angeordneten Verbindungselemente können ihrerseits auch Flipchip-Kontakte aufweisen. In dem Fall ist die aktive Oberseite des Halbleiterchips gegenüberliegend zur Oberseite des Verdrahtungssubstrats angeordnet, wobei das Verdrahtungssubstrat eine entsprechende Anordnung von Kontaktanschlussflächen aufweist, welche der Anordnung der Flipchip-Kontakte des Halbleiterchips entspricht. Dazu können Durchkontakte durch das Verdrahtungssubstrat so angeordnet werden, dass sie ebenfalls der Anordnung der Flipchip-Kontakte des Halbleiterchips entsprechen, wobei in diesem Fall die Verdrahtungsstruktur des Verdrahtungssubstrats auf der Unterseite angeordnet ist.The Thickness d of the compensation layer is preferably between 35 μm ≦ d ≦ 500 μm. These Magnitude the layer thickness of the compensation layer thus extends from the flip-chip technique up to external contacts in BGA technology. The between the semiconductor chip and the wiring substrate arranged connecting elements can in turn also flip-chip contacts exhibit. In that case, the active top side of the semiconductor chip is opposite to the top of the wiring substrate, wherein the wiring substrate has a corresponding arrangement of contact pads, which corresponds to the arrangement of the flip-chip contacts of the semiconductor chip. Can do this Vias are placed through the wiring substrate so that they likewise correspond to the arrangement of the flip-chip contacts of the semiconductor chip, in this case, the wiring pattern of the wiring substrate is arranged on the bottom.

Alternativ dazu können die Verbindungselemente auch Bonddrähte aufweisen. In diesem Fall ist die aktive Oberseite des Halbleiterchips von der Oberseite des Verdrahtungssubstrats abgewandt und weist auf seiner Oberseite Kontaktflächen auf, die über Bonddrähte mit Kontaktanschlussflächen des Verdrahtungssubstrats elektrisch verbunden sind. In diesem Fall ist die Verdrahtungsstruktur auf der Oberseite des Verdrahtungssubstrats angeordnet und steht mit entsprechenden Durchkontakten in Verbindung, die ihrerseits mit Außenkontaktflächen elektrisch verbunden sind.alternative can do this the connecting elements also have bonding wires. In this case is the active top side of the semiconductor chip from the top of the Facing away from the wiring substrate and has on its upper surface contact surfaces, which via bonding wires with Contact pads of the Wiring substrate are electrically connected. In this case is the wiring structure on top of the wiring substrate arranged and communicates with corresponding vias, which in turn with external contact surfaces electrically are connected.

In einer weiteren bevorzugten Ausführungsform der Erfindung ist zwischen der Unterseite des Verdrahtungssubstrats und der Ausgleichsschicht eine Lötstop-Lackschicht angeordnet. Eine derartige Lötstop-Lackschicht wird in den Fällen eingesetzt, in denen die Verdrahtungsstruktur des Verdrahtungssubstrats auf der Unterseite bzw. auf der gleichen Seite wie die Außenkontaktflächen angeordnet ist. Bei einer derartigen Ausführungsform sorgt die Lötstop-Lackschicht dafür, dass das Material der Außenkontakte nur die Außenkontaktflächen benetzt und die Verdrahtungsstruktur vor dem Außenkontaktmaterial geschützt bleibt. Eine derartige Lötstop-Lackschicht kann außerdem die Haftung zwischen Ausgleichsschicht und Verdrahtungssubstrat verbessern.In a further preferred embodiment The invention is between the underside of the wiring substrate and the leveling layer is a solder resist varnish layer arranged. Such a solder resist lacquer layer will in the cases used in which the wiring structure of the wiring substrate arranged on the bottom or on the same side as the external contact surfaces is. In such an embodiment ensures the solder-stop paint layer for this, that the material of the external contacts wets only the external contact surfaces and the wiring structure is protected from the external contact material. Such a solder resist lacquer layer can also the adhesion between the leveling layer and the wiring substrate improve.

Das Unterfüllmaterial der Ausgleichsschicht kann einen Füllstoffanteil von 30 Vol% bis 95 Vol% vorzugsweise von 70 Vol% bis 85 Vol% Rest Kunststoff aufweisen. Ein derart hoher Füllstoffanteil zum besseren thermischen Anpassen der Ausgleichsschicht an die Ausdehnungskoeffizienten des Verdrahtungssubstrats kann mit den erfindungsgemäßen Halbleiterbauteilen deshalb realisiert werden, weil das Auffüllen der Zwischenräume zwischen den Außenkontakten nicht im bereits oberflächenmontierten Zustand erfolgen muss, sondern weil diese Ausgleichsschicht direkt auf die Unterseite des Halbleiterbauteils zwischen den Außenkontakten bzw. zwischen den Flipchip-Kontakten angebracht werden kann. Somit muss auf eine Kapillarwirkung keine Rücksicht genommen werden und der Füllstoffanteil kann somit beliebig erhöht werden, zumal eine niedrige Viskosität des geschmolzenen Unterfüllmaterials, wie sie bei geringem Füllstoffanteil auftritt, für diese Ausgleichsschicht nicht erforderlich ist.The underfill material of the compensating layer may have a filler content of from 30% by volume to 95% by volume, preferably from 70% by volume to 85% by volume of the remainder of the plastic. Such a high filler content for better thermal matching of the compensation layer to the expansion coefficients of the wiring substrate can be realized with the semiconductor devices according to the invention, because the filling of the gaps between the external contacts does not have to be in the already surface-mounted state, but because this compensation layer directly to the bottom of the semiconductor device can be mounted between the external contacts or between the flip-chip contacts. Thus, no account has to be taken of a capillary effect and the proportion of filler can thus be arbitrarily increased, especially since a low Riger viscosity of the molten Unterfüllmaterials, as occurs at low filler content is not required for this leveling layer.

Weiterhin ist es vorgesehen, dass das Unterfüllmaterial Keramikpartikel als Füllstoff aufweist, um den thermischen Ausgleich zu gewährleisten.Farther it is envisaged that the underfill material ceramic particles as a filler has to ensure thermal compensation.

Ein Verfahren zur Herstellung eines Halbleiterbauteils an mehreren Halbleiterbauteilpositionen weist folgende Verfahrensschritte auf. Zunächst wird ein Nutzen mit den nachfolgenden Verfahrensschritten hergestellt. Als erstes wird ein Verdrahtungsträger mit mehreren Halbleiterbauteilpositionen, die Verdrahtungssubstrate mit Verdrahtungsstrukturen, Durchkontakten und Außenkontaktflächen auf der Unterseite des Verdrahtungssubstrats aufweisen, hergestellt. Anschließend wird der Verdrahtungsträger mit Halbleiterchips in den Halbleiterbauteilpositionen unter Verbinden von Verbindungselementen mit Kontaktanschlussflächen des Verdrahtungssubstrats hergestellt. Schließlich werden die Halbleiterchips und die Verbindungselemente in eine Kunststoffgehäusemasse unter Bilden einer koplanaren Oberseite auf dem Verdrahtungsträger eingebettet.One A method for producing a semiconductor device at a plurality of semiconductor device positions has following steps on. First, a benefit with the produced subsequent method steps. First, a wiring support with multiple semiconductor device locations, the wiring substrates with wiring structures, vias, and external contact pads the underside of the wiring substrate. Subsequently becomes the wiring carrier with semiconductor chips in the semiconductor device positions under bonding made of connecting elements with contact pads of the wiring substrate. After all The semiconductor chips and the connecting elements are in a plastic housing composition embedded on the wiring substrate forming a coplanar top.

Nun werden auf der Unterseite des Verdrahtungsträgers, der in den Halbleiterbauteilpositionen Außenkontaktflächen aufweist, Außenkontakte aufgebracht. Nachdem die Außenkontakte auf der Unterseite des Verdrahtungsträgers für eine Mehrzahl von Halbleiterbauteilpositionen fixiert sind, wird eine isolierende thermische Ausgleichsschicht auf die Unterseite des Verdrahtungsträger unter Herausragen von Außenkontaktspitzen durchgeführt. Damit sind die Verfahrensschritte für die Herstellung eines Nutzens mit mehreren Halbleiterbauteilpositionen abgeschlossen und zum Herstellen von einzelnen Halbleiterbauteilen wird dann dieser Nutzen aufgetrennt.Now are on the underside of the wiring substrate, which has external contact surfaces in the semiconductor device positions, external contacts applied. After the external contacts on the bottom of the wiring substrate for a plurality of semiconductor device positions are fixed, an insulating thermal compensation layer on the underside of the wiring support protruding from outer contact tips carried out. Thus, the process steps for the production of a benefit completed with multiple semiconductor device positions and for manufacturing of individual semiconductor devices then this benefit is separated.

Dieses Verfahren hat den Vorteil, dass ein preiswerter und schneller Prozessablauf möglich wird. Ferner ist dieses Verfahren inlinefähig. Ferner hat das Verfahren den Vorteil, dass eine der Oberflächenmontage anpassbare Auftragshöhe der Ausgleichsschicht möglich ist, ohne die Vorrichtungen zum Auftragen zu ändern. Es müssen lediglich entsprechende Prozessparameter angepasst werden, um individuelle Auftragshöhen für individuelle Ausgleichsschichtdicken zu realisieren. Ferner ist bei Verwendung von geeigneten selbsthärtenden oder mittels UV-Bestrahlung aushärtenden Materialien als Unterfüllmaterial eine Ausgleichsschicht möglich, die auf weitere thermisch belastende Prozesschritte, wie Aushärten und Trocknen auf einer übergeordneten Schaltungsplatine, verzichten kann.This Method has the advantage that a cheap and fast process flow becomes possible. Furthermore, this method is inline capable. Further, the method has the advantage that a surface mount customizable application level of the leveling layer possible is without changing the devices for application. It only need appropriate Process parameters are adjusted to individual order heights for individual To realize compensation layer thicknesses. Further, when using from suitable self-curing or curing by UV irradiation Materials as underfill material an equalization layer possible, the on further thermally stressing process steps, such as hardening and Drying on a parent circuit board, can do without.

In einem alternativen Verfahren ist es darüber hinaus möglich, die oben beschriebenen Verfahrensschritte für die Herstellung eines Nutzens auf einen Wafer mit Flipchip-Kontakten anzuwenden, wobei auf die Oberfläche des Wafers nach Anbringen von Flipchip-Kontakten auf den entsprechenden Kontaktflächen in jeder der Halbleiterbauteilpositionen des Halbleiterwafers die Ausgleichsschicht für eine Vielzahl von Halbleiterbauteilen in Flipchip-Technik aufgebracht werden kann. Lediglich die Trennwerkzeuge beim Trennen des Halbleiterwafers und beim Auftrennen eines Nutzens in einzelne Halbleiterbauteile unterscheiden sich.In Moreover, it is possible to use an alternative method method steps described above for the production of a benefit to apply to a wafer with Flipchip contacts, wherein on the surface of the wafer after attaching flipchip contacts to the corresponding pads in each of the semiconductor device positions of the semiconductor wafer, the compensation layer for one Variety of semiconductor devices applied in flip-chip technology can be. Only the separation tools when separating the semiconductor wafer and when separating a benefit into individual semiconductor devices yourself.

In einer bevorzugten Durchführungsform des Verfahrens werden noch vor dem Auftrennen des Halbleiterwafers mit Flipchip-Kontakten bzw. des Nutzens mit Außenkontakten die einzelnen Halbleiterbauteile in ihren Halbleiterbauteilpositionen auf dem Nutzen bzw. auf dem Halbleiterwafer über die Außenkontaktspitzen auf ihre Funktionsfähigkeit getestet. Erst nach Markieren der Halbleiterbauteilpositionen, die den Funktionstest nicht bestanden haben, wird dann der Wafer bzw. der Nutzen aufgetrennt und nur die Halbleiterbauteile, die funktionstüchtig sind, werden weiter verarbeitet.In a preferred embodiment of the method are still before the separation of the semiconductor wafer with flipchip contacts or the benefit with external contacts the individual semiconductor devices in their semiconductor device positions on the benefit or on the semiconductor wafer via the external contact tips on their operability tested. Only after marking the semiconductor device positions, the failed the bump test, then the wafer or the benefits are separated and only the semiconductor devices that are functional become further processed.

In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das Aufbringen der Ausgleichsschicht mittels Dispensens unter Aussparen der Außenkontaktspitzen bzw. der Flipchip-Kontaktspitzen. Das hat den Vorteil, dass eine Nachbehandlung nicht erforderlich ist. Bei einer weiteren Durchführungsmöglichkeit des Verfahrens erfolgt das Aufbringen der Ausgleichsschicht mittels Aufsprühen durch eine Schutzmaske hindurch. Dabei werden durch die Schutzmaske die Bereiche vor einem Aufbringen der Ausgleichsschicht geschützt, die Außenkontakte bzw. Flipchip-Kontakte aufweisen. Alle übrigen Bereiche werden mit einer Ausgleichsschicht bedeckt.In a further preferred embodiment of the method the application of the leveling layer is done by dispensing excluding the outer contact tips or the flip chip contact tips. This has the advantage of a post-treatment is not required. In a further implementation possibility of the method, the application of the compensating layer by means of spraying a protective mask. Here are the protective mask the Protected areas from applying the leveling layer, the external contacts or flip-chip contacts. All other areas will be included Covered a leveling layer.

Schließlich kann die Ausgleichsschicht mittels Strahldruckverfahren unter Aussparung der Außenkontaktspitzen bzw. Flipchip-Kontaktspitzen erfolgen. Das Strahldruckverfahren entspricht dem Tintenstrahl-Druckverfahren und kann durch ähnliche Strahldruckköpfe wie beim Tintenstrahldrucken zwischen den Außenkontakten bzw. den Flipchip-Kontakten auf die Unterseite eines Verdrahtungssubstrats bzw. auf die aktive Ober seite eines Halbleiterchips, der bereits mit Flipchip-Kontakten bedeckt ist, aufgebracht werden. Da die Außenkontaktspitzen bei diesem Verfahren vollständig frei gelassen werden, ist das Halbleiterbauteil direkt nach dem Strahldruckverfahren mit einem Auftrennen des Nutzens bzw. des Halbleiterwafers für eine Oberflächenmontage einsetzbar.Finally, can the leveling layer by means of jet printing process under recess the external contact tips or flip-chip contact tips. The jet printing process Corresponds to the ink jet printing process and can be achieved by similar jet printheads in ink-jet printing between the external contacts and the flip-chip contacts on the underside of a wiring substrate or on the active Upper side of a semiconductor chip already covered with flip-chip contacts is to be applied. Since the external contact tips in this Complete procedure are left free, the semiconductor device is directly after the Beam printing method with a separation of the benefit or the semiconductor wafer for one Surface mounting can be used.

Eine weitere bevorzugte Möglichkeit des Aufbringens der Ausgleichsschicht besteht darin, ein Schablonendruckverfahren unter Schutz der Außenkontaktspitzen durchzuführen. Das Schablonendruckverfahren unterscheidet sich von dem oben erwähnten Aufsprühverfahren durch eine Schutzmaske dadurch, dass beim Schablonendruckverfahren eine Masse aus Unterfüllmaterial im schmelzflüssigen Zustand mit Hilfe eines Rakels auf der Oberseite einer Schablone verteilt wird, wobei die Flächen, die keine Außenkontakte bzw. Flipchip-Kontakte tragen, mit der Ausgleichsschicht bedeckt werden.Another preferred way of applying the leveling layer is to perform a stencil printing process while protecting the outer contact tips. The templates Printing method differs from the above-mentioned spray application by a protective mask in that in the stencil printing method, a mass of underfill material in the molten state with the aid of a doctor blade on the top of a template is distributed, with the surfaces that do not carry external contacts or flip-chip contacts, with the compensation layer are covered.

Eine weitere Möglichkeit, die Ausgleichsschicht aufzubringen, besteht darin, ein Tauchverfahren anzuwenden. Bei einem derartigen Tauchverfahren werden auch die Außenkontaktspitzen bzw. Flipchip-Kontaktspitzen von dem Unterfüllmaterial bedeckt und werden in einem anschließenden Prozessschritt von dem Unterfüllmaterial befreit. Dieser Prozessschritt kann mit einer Laserabtragstechnik, mit einer Reib- oder Schleiftechnik oder mit Zerstäubungs- oder Ätztechniken durchgeführt werden.A another possibility Applying the leveling layer is a dipping process apply. In such a dipping process and the Outer contact tips or flip-chip contact tips are covered by the underfill material and become in a subsequent Process step from the underfill material freed. This process step can be performed with a laser ablation technique, with a rubbing or grinding technique or with sputtering or etching techniques carried out become.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The The invention will now be described with reference to the accompanying figures.

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer Ausführungsform der Erfindung; 1 shows a schematic cross section through a semiconductor device of an embodiment of the invention;

2 zeigt eine Prinzipskizze eines Strahldruckverfahrens zum Aufbringen einer isolierenden thermischen Ausgleichsschicht auf eine Unterseite eines Verdrahtungssubstrats; 2 shows a schematic diagram of a jet printing method for applying an insulating thermal compensation layer on a bottom side of a wiring substrate;

3 zeigt eine Prinzipskizze eines Sprühverfahrens zum Aufbringen einer isolierenden thermischen Ausgleichsschicht auf eine Unterseite eines Verdrahtungssubstrats. 3 shows a schematic diagram of a spray method for applying an insulating thermal compensation layer on a bottom side of a wiring substrate.

1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 einer Ausführungsform der Erfindung. Dieses Halbleiterbauteil 1 ist in BGA-Technik (ball grid array) aufgebaut. Jedoch kann die erfindungsgemäße Ausgleichsschicht 11 aus Unterfüllmaterial 12 auch auf die Unterseiten von Halbleiterbauteilen in Flipchip-Technik aufgebracht werden. Schließlich ist es möglich, die erfindungsgemäße Ausgleichsschicht 11 bei allen Halbleiterbauteilen anzuwenden, die für eine Oberflächenmontage auf einem übergeordneten Schaltungsträger vorgesehen sind. 1 shows a schematic cross section through a semiconductor device 1 an embodiment of the invention. This semiconductor device 1 is built in BGA technology (ball grid array). However, the compensation layer according to the invention 11 from underfill material 12 also be applied to the undersides of semiconductor devices in flip-chip technology. Finally, it is possible for the compensating layer according to the invention 11 apply to all semiconductor devices that are intended for surface mounting on a parent circuit board.

Dazu weisen derartige Halbleiterbauteile 1 Außenkontakte 10 auf ihrer Unterseite 14 auf, wobei die Anordnung der Außenkontakte 10 den Anordnungen von Anschlussflächen auf dem übergeordneten Schaltungsträger entspricht. Mit der erfindungsgemäßen Ausgleichsschicht 11 zwischen den Außenkontakten 10 der oberflächenmontierbaren Halbleiterbauteile 1 ist es möglich, auf ein Unterfüllen des Zwischenraums zwischen einem oberflächenmontierbarem Halbleiterbauteil 1 und einem überge ordnetem Schaltungsträger vollständig zu verzichten. Das in 1 gezeigte beispielhafte Halbleiterbauteil 1 weist einen Halbleiterchip 2 auf einem Verdrahtungssubstrat 3 auf. Das Verdrahtungssubstrat 3 weist auf seiner Unterseite 7 eine Verdrahtungsstruktur 5 auf, über die Durchkontakte 9 mit Außenkontaktflächen 8 auf der Unterseite 7 des Verdrahtungssubstrats 3 verbunden sind. Der Halbleiterchip 2 weist seinerseits Kontaktflächen 21 auf, die über Verbindungselemente 6, welche in dieser Ausführungsform der Erfindung als Flipchip-Kontakte 16 ausgebildet sind, mit den Durchkontakten 9 über entsprechende Anschlussflächen 17 auf der Oberseite 4 des Verdrahtungssubstrats 3 verbunden sind.For this purpose, such semiconductor components 1 external contacts 10 on their bottom 14 on, with the arrangement of the external contacts 10 corresponds to the arrangements of pads on the parent circuit carrier. With the compensating layer according to the invention 11 between the external contacts 10 the surface mount semiconductor devices 1 For example, it is possible to underfill the gap between a surface mount semiconductor device 1 and completely dispense with a überge arranged circuit carrier. This in 1 shown exemplary semiconductor device 1 has a semiconductor chip 2 on a wiring substrate 3 on. The wiring substrate 3 points to its underside 7 a wiring structure 5 on, over the vias 9 with external contact surfaces 8th on the bottom 7 of the wiring substrate 3 are connected. The semiconductor chip 2 in turn has contact surfaces 21 on that over fasteners 6 , which in this embodiment of the invention as flip-chip contacts 16 are formed, with the vias 9 via corresponding connection surfaces 17 on the top 4 of the wiring substrate 3 are connected.

Der Halbleiterchip 2 und die Verbindungselemente 6 zum Verdrahtungssubstrat 3 sind in eine gemeinsame Kunststoffgehäusemasse 18 eingebettet, die eine ebene bzw. planare Oberseite 19 des Halbleiterbauteils 1 aufweist. In anderen Ausführungsformen der Erfindung kann diese Oberseite 19 auch direkt von der Rückseite 22 des Halbleiterchips 2 gebildet sein. Auf der Unterseite 7 des Verdrahtungssubstrats 3 bildet die Verdrahtungsstruktur 5 Außenkontaktflächen 8 aus, auf denen Außenkontakte 10 angeordnet sind. Diese Außenkontakte 10 ragen mit Außenkontaktspitzen 13 aus der Ausgleichsschicht 11, welche die Unterseite 14 des Halbleiterbauteils 1 bildet, heraus.The semiconductor chip 2 and the connecting elements 6 to the wiring substrate 3 are in a common plastic housing compound 18 embedded, which is a flat or planar top 19 of the semiconductor device 1 having. In other embodiments of the invention, this top 19 also directly from the back 22 of the semiconductor chip 2 be formed. On the bottom 7 of the wiring substrate 3 forms the wiring structure 5 External contact areas 8th out, on which external contacts 10 are arranged. These external contacts 10 protrude with external contact tips 13 from the leveling layer 11 which the bottom 14 of the semiconductor device 1 makes out.

Die Ausgleichsspitzen 13 weisen eine Kugelabschnittsform 15 mit einer Kugelabschnittshöhe hk von wenigen Mikrometern auf. Diese Kugelabschnittshöhe hk kann jedoch größer oder gleich der Dicke d der Ausgleichsschicht 11 sein. Die Dicke d der Ausgleichsschicht 11 liegt zwischen 35 und 500 μm. Die Ausgleichsschicht 11 umgibt die Außenkontakte 10, die eine Höhe H aufweisen, so dass die Außenkontakte 10 so weit gestützt werden, dass Abrisse zwischen den Außenkontakten 10 und Außenkontaktflächen 8 vermieden werden.The balancing peaks 13 have a spherical section shape 15 with a spherical section height h k of a few micrometers. However, this spherical segment height h k can be greater than or equal to the thickness d of the compensating layer 11 be. The thickness d of the leveling layer 11 is between 35 and 500 μm. The leveling layer 11 surrounds the external contacts 10 having a height H, so that the external contacts 10 be supported so far as that tears between the external contacts 10 and external contact surfaces 8th be avoided.

Die Ausgleichsschicht 11 kann ein Unterfüllmaterial 12 aus einem UV-aushärtbaren Kunststoff aufweisen. Somit kann nach dem Auftragen der Ausgleichsschicht 11 auf die Unterseite 7 des Verdrahtungssubstrats 3 mit Hilfe einer flächigen UV-Bestrahlung die Ausgleichsschicht 11 nach ihrem Auftragen auf die Unterseite 7 des Verdrahtungssubstrats 3 ausgehärtet werden, was bei herkömmlichen Unterfülltechniken nicht möglich ist, zumal diese Unterfüllmaterialien erst nach der Oberflächenmontage der Halbleiterbauteile aufgebracht werden und somit die Halbleiterbauteile selbst eine Maskierung gegen eine aushärtende Belichtung oder Bestrahlung darstellen.The leveling layer 11 can be an underfill material 12 made of a UV-curable plastic. Thus, after applying the leveling layer 11 on the bottom 7 of the wiring substrate 3 with the help of a surface UV irradiation, the leveling layer 11 after applying to the bottom 7 of the wiring substrate 3 be hardened, which is not possible with conventional underfill techniques, especially since these underfill materials are applied only after the surface mounting of the semiconductor devices and thus the semiconductor devices themselves constitute a mask against a curing exposure or irradiation.

2 zeigt eine Prinzipskizze eines Strahldruckverfahrens zum Aufbringen einer isolierenden thermischen Ausgleichsschicht 11 auf eine Unterseite 7 eines Verdrahtungssubstrats 3. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. 2 shows a schematic diagram of a beam Printing method for applying an insulating thermal compensation layer 11 on a bottom 7 a wiring substrate 3 , Components with the same functions as in 1 are denoted by like reference numerals and will not be discussed separately.

Zum Aufbringen des Unterfüllmaterials 12 der Ausgleichsschicht 11 wird eine Strahldruckdüse 23, die wie ein Tintenstrahldrucker arbeitet, auf die Unterseite 7 des Verdrahtungssubstrats mit der Strahldruckdüse 23 gerichtet und füllt dabei die Zwischenräume 24 zwischen den Außenkontakten 10 mit dem Unterfüllmaterial 12 auf und lässt die Spitzen der Außenkontakte 10 frei von Unterfüllmaterial 12.For applying the underfill material 12 the leveling layer 11 becomes a jet pressure nozzle 23 , which works like an inkjet printer, on the bottom 7 of the wiring substrate with the jet pressure nozzle 23 directed and fills the spaces 24 between the external contacts 10 with the underfill material 12 on and leaves the tips of the external contacts 10 free of underfill material 12 ,

3 zeigt eine Prinzipskizze eines alternativen Verfahrens in Form eines Sprühverfahrens zum Aufbringen einer isolierenden thermischen Ausgleichsschicht 11 auf eine Untersei te 7 des Verdrahtungssubstrats 3. Bei diesem alternativen Verfahren wird eine Sprühdüse 25 auf die Unterseite 7 des Verdrahtungssubstrats 3 gerichtet, wobei das Verdrahtungssubstrat 3 die Außenkontakte 8 auf seiner Unterseite 7 aufweist. Diese Sprühhdüse 25 trägt das Unterfüllmaterial 12 flächig auf und eine Schutzmaske 20 schützt die Positionen der Außenkontakte 10 vor einem Beschichten ihrer Außenkontaktspitzen 13 durch die Sprühdüse 25. 3 shows a schematic diagram of an alternative method in the form of a spray method for applying an insulating thermal compensation layer 11 on a Untersei te 7 of the wiring substrate 3 , In this alternative method, a spray nozzle 25 on the bottom 7 of the wiring substrate 3 directed, wherein the wiring substrate 3 the external contacts 8th on its underside 7 having. This spray nozzle 25 wears the underfill material 12 flat on and a protective mask 20 protects the positions of the external contacts 10 before coating their outer contact tips 13 through the spray nozzle 25 ,

11
HalbleiterbauteilSemiconductor device
22
HalbleiterchipSemiconductor chip
33
Verdrahtungssubstratwiring substrate
44
Oberseite des Verdrahtungssubstratstop of the wiring substrate
55
Verdrahtungsstrukturwiring structure
66
Verbindungselementefasteners
77
Unterseite des Verdrahtungssubstratsbottom of the wiring substrate
88th
AußenkontaktflächeExternal contact area
99
Durchkontaktby contact
1010
Außenkontaktoutside Contact
1111
Ausgleichsschichtleveling layer
1212
Unterfüllmaterialunderfill material
1313
AußenkontaktspitzenOuter contact tips
1414
Unterseite des Halbleiterbauteilsbottom of the semiconductor device
1515
KugelabschnittsformSpherical section shape
1616
Flipchip-KontaktFlip-Contact
1717
KontaktanschlussflächeContact pad
1818
KunststoffgehäusemassePlastic housing composition
1919
Oberseite des Halbleiterbauteilstop of the semiconductor device
2020
Schutzmaskemask
2121
Kontaktflächencontact surfaces
2222
Rückseiteback
2323
StrahldruckdüseStrahldruckdüse
2424
Zwischenräumeinterspaces
2525
Sprühdüsespray nozzle
HH
Gesamthöhe der Außenkontakte bzw. FlipchipkontakteTotal height of the external contacts or flip-chip contacts
dd
Dicke der Ausgleichsschichtthickness the leveling layer
hk h k
Höhe eines Kugelabschnitts, der aus der AusgleichsHeight of one Part of the ball resulting from the equalization
schicht herausragtlayer protrudes

Claims (20)

Halbleiterbauteil mit einem Halbleiterchip (2) auf einem Verdrahtungssubstrat (3), wobei das Verdrahtungssubstrat (3) auf seiner Oberseite (4) und/oder auf seiner Unterseite (7) eine Verdrahtungsstruktur (5) aufweist, auf welcher der Halbleiterchip (2) angeordnet ist und über Verbindungselemente (6) mit der Verdrahtungsstruktur (5) elektrisch in Verbindung steht und wobei das Verdrahtungssubstrat (3) eine Unterseite (7) aufweist, auf der Außenkontaktflächen (8) angeordnet sind, die über Durchkontakte (9) durch das Verdrahtungssubstrat (3) mit der Verdrahtungsstruktur (5) und/oder den Verbindungselementen (6) elektrisch in Verbindung stehen, wobei die Außenkontaktflächen (8) Außenkontakte (10) aufweisen, die von einer isolierenden thermischen Ausgleichsschicht (11), die ein Unterfüllmaterial (12) aufweist, umgeben sind, wobei Außenkontaktspitzen (13) aus der Ausgleichschicht (11) herausragen.Semiconductor device with a semiconductor chip ( 2 ) on a wiring substrate ( 3 ), wherein the wiring substrate ( 3 ) on its top ( 4 ) and / or on its underside ( 7 ) a wiring structure ( 5 ), on which the semiconductor chip ( 2 ) and via connecting elements ( 6 ) with the wiring structure ( 5 ) and wherein the wiring substrate ( 3 ) an underside ( 7 ), on the external contact surfaces ( 8th ) are arranged via vias ( 9 ) through the wiring substrate ( 3 ) with the wiring structure ( 5 ) and / or the connecting elements ( 6 ) are electrically connected, wherein the external contact surfaces ( 8th ) External contacts ( 10 ) of an insulating thermal compensation layer ( 11 ), which is an underfill material ( 12 ), wherein external contact tips ( 13 ) from the leveling layer ( 11 protrude). Halbleiterbauteil mit einem Halbleiterchip, der Flipchip-Kontakte als Außenkontakte (10) des Halbleiterbauteils aufweist und mit diesen Flipchip-Kontakten auf einer übergeordneten Schaltungsplatine oberflächenmontierbar ist, wobei die Flipchip-Kontakte als Außenkontakte (10) des Halbleiterbauteils von einer isolierenden thermischen Ausgleichsschicht (11), die ein Unterfüllmaterial aufweist, umgeben sind, und wobei Flipchip-Kontaktspitzen als Außenkontaktspitzen (13) aus der Ausgleichsschicht (11) herausragen.Semiconductor component with a semiconductor chip, the flip-chip contacts as external contacts ( 10 ) of the semiconductor device and is surface mountable with these flip-chip contacts on a parent circuit board, wherein the flip-chip contacts as external contacts ( 10 ) of the semiconductor device of an insulating thermal compensation layer ( 11 ), which has an underfill material, and wherein flip-chip contact tips as external contact tips (FIG. 13 ) from the leveling layer ( 11 protrude). Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Ausgleichsschicht (11) die Unterseite (14) eines Halbleiterbauteils (1) in BGA-Technik oder in Flipchip-Technik bildet und die Außenkontaktspitzen (13) bzw. die Flipchip-Kontaktspitzen ein oberflächenmontierbares Anschlussraster aufweisen.Semiconductor component according to Claim 1 or Claim 2, characterized in that the compensating layer ( 11 ) the bottom ( 14 ) of a semiconductor device ( 1 ) in BGA technology or in flip-chip technology and the outer contact tips ( 13 ) or the flip-chip contact tips have a surface-mountable connection grid. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktspitzen (13) bzw. die Flipchip-Kontaktspitzen mit einer Höhe h aus der Ausgleichsschicht (11) herausragen, wobei h ≤ d mit d als Dicke der Ausgleichsschicht (11) ist.Semiconductor component according to one of the preceding claims, characterized in that the outer contact tips ( 13 ) or the flip-chip contact tips with a height h from the compensation layer ( 11 protrude), where h ≦ d with d as the thickness of the compensating layer ( 11 ). Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontaktspitzen (13) bzw. die Flipchip-Kontaktspitzen eine Kugelabschnittsform (15) mit einer Kugelabschnittshöhe hk von wenigen Mikrometern aufweisen.Semiconductor device according to one of the preceding the claims, characterized in that the outer contact tips ( 13 ) or the flip-chip contact tips form a spherical segment ( 15 ) having a spherical section height h k of a few micrometers. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Schichtdicke d der Ausgleichsschicht (11) zwischen 35 μm ≤ d ≤ 500 μm beträgt.Semiconductor component according to one of Claims 1 to 5, characterized in that the layer thickness d of the compensating layer ( 11 ) is between 35 μm ≤ d ≤ 500 μm. Halbleiterbauteil nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet, dass die Verbindungselemente (6) Flipchip-Kontakte (16) sind.Semiconductor component according to one of Claims 1 or 3 to 6, characterized in that the connecting elements ( 6 ) Flip-chip contacts ( 16 ) are. Halbleiterbauteil nach einem der Ansprüche 1 oder 3 bis 6, dadurch gekennzeichnet, dass die Verbindungselemente (6) Bonddrähte sind.Semiconductor component according to one of Claims 1 or 3 to 6, characterized in that the connecting elements ( 6 ) Are bonding wires. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verdrahtungsstruktur (5) auf der Unterseite (7) des Verdrahtungssubstrats (3) bzw. der Oberseite des Halbleiterchips mit Flipchip-Kontakten angeordnet ist.Semiconductor component according to one of the preceding claims, characterized in that the wiring structure ( 5 ) on the bottom ( 7 ) of the wiring substrate ( 3 ) or the upper side of the semiconductor chip is arranged with flip-chip contacts. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen der Unterseite (7) des Verdrahtungssubstrats (3) bzw. der Oberseite eines Halbleiterchips mit Flipchip-Kontakten und der Ausgleichsschicht (11) eine Lötstoplackschicht und/oder eine Haftschicht angeordnet ist.Semiconductor component according to one of the preceding claims, characterized in that between the underside ( 7 ) of the wiring substrate ( 3 ) or the top side of a semiconductor chip with flip-chip contacts and the compensation layer ( 11 ) a Lötstoplackschicht and / or an adhesive layer is arranged. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Unterfüllmaterial (12) einen Füllstoffanteil von 30 Vol% bis 95 Vol% vorzugsweise 70 Vol% bis 85 Vol% Rest Kunststoff des Unterfüllmaterials (12) aufweist.Semiconductor component according to one of the preceding claims, characterized in that the underfill material ( 12 ) a filler content of 30% by volume to 95% by volume, preferably 70% by volume to 85% by volume, of the remainder of the plastic of the underfill material ( 12 ) having. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Unterfüllmaterial (12) Keramikpartikel aufweist.Semiconductor component according to one of the preceding claims, characterized in that the underfill material ( 12 ) Has ceramic particles. Verfahren zur Herstellung eines Halbleiterbauteils in mehreren Halbleiterbauteilpositionen, das nachfolgende Verfahrensschritte aufweist: zunächst wird ein Halbleiterwafer in nachfolgenden Verfahrensschritten hergestellt: – Herstellen des Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen für Halbleiterbauteile in Flipchip-Technik mit Kontaktflächen auf der aktiven Oberseite, die Flipchip-Kontakte als Außenkontakte aufweisen; – Aufbringen einer isolierenden thermischen Ausgleichsschicht auf den Halbleiterwafer unter Freilassen oder Freilegen von Flipchip-Kontaktspitzen als Außenkontaktspitzen; anschließend wird der Halbleiterwafer in einzelne Halbleiterbauteile von annähernd Halbleiterchipgröße aufgetrennt, deren Flipchip-Kontakte mit ihren Flipchip-Kontaktspitzen aus der Ausgleichsschicht herausragen.Method for producing a semiconductor device in several semiconductor component positions, the following method steps having: first a semiconductor wafer is produced in the following process steps: - Produce of the semiconductor wafer with semiconductor device positions arranged in rows and columns for semiconductor devices in flip-chip technology with contact surfaces on the active upper side, the flip-chip contacts as external contacts exhibit; - Apply an insulating thermal compensation layer on the semiconductor wafer exposing or exposing flip-chip contact tips as external contact tips; subsequently becomes the semiconductor wafer is separated into individual semiconductor components of approximately semiconductor chip size, their flip-chip contacts with their flip-chip contact tips from the Protrude leveling layer. Verfahren zur Herstellung eines Halbleiterbauteils (1) in mehreren Halbleiterbauteilpositionen, das nachfolgende Verfahrensschritte aufweist: zunächst wird ein Nutzen in nachfolgenden Verfahrenschritten hergestellt: – Herstellen eines Verdrahtungsträgers mit mehreren Halbleiterbauteilpositionen, die Verdrahtungssubstrate (3) mit Verdrahtungsstrukturen (5), Durchkontakten (9) und Außenkontaktflächen (8) auf der Unterseite (7) des Verdrahtungssubstrats (3) aufweisen; – Bestücken des Verdrahtungsträgers mit Halbleiterchips (2) in den Halbleiterbauteilpositionen unter Verbinden von Verbindungselementen (6) mit Kontakt anschlussflächen (17) des Verdrahtungssubstrats (3); – Einbetten der Halbleiterchips (2) und der Verbindungselemente (6) in eine Kunststoffgehäusemasse (18) unter Bilden einer koplanaren Oberseite (19) auf dem Verdrahtungsträger; – Aufbringen von Außenkontakten (10) auf die Außenkontaktflächen (8) in den Halbleiterbauteilpositionen des Verdrahtungsträgers; – Aufbringen einer isolierenden thermischen Ausgleichsschicht (11) auf die Unterseite (7) der Verdrahtungsträgers unter Herausragen von Außenkontaktspitzen (13); und abschließend wird der Verfahrensschritt: – Trennen des Nutzens in einzelne Halbleiterbauteile (1) durchgeführt.Method for producing a semiconductor component ( 1 ) in a plurality of semiconductor device positions, comprising the following method steps: first, a use is made in the following method steps: producing a wiring substrate with a plurality of semiconductor device positions, the wiring substrates ( 3 ) with wiring structures ( 5 ), Through contacts ( 9 ) and external contact surfaces ( 8th ) on the bottom ( 7 ) of the wiring substrate ( 3 ) exhibit; - equipping the wiring substrate with semiconductor chips ( 2 ) in the semiconductor device positions by connecting connecting elements ( 6 ) with contact pads ( 17 ) of the wiring substrate ( 3 ); Embedding the semiconductor chips ( 2 ) and the connecting elements ( 6 ) in a plastic housing compound ( 18 ) forming a coplanar top ( 19 ) on the wiring substrate; - application of external contacts ( 10 ) on the external contact surfaces ( 8th ) in the semiconductor device positions of the wiring substrate; - Application of an insulating thermal compensation layer ( 11 ) on the underside ( 7 ) of the wiring substrate protruding from external contact tips ( 13 ); and finally the method step is: separating the benefit into individual semiconductor components ( 1 ) carried out. Verfahren nach Anspruch 13 oder Anspruch 14 dadurch gekennzeichnet, dass vor dem Auftrennen des Wafers bzw. des Nutzens in einzelne Halbleiterbauteile (1) über die Außenkontaktspitzen (13) die Funktionsfähigkeit der Halbleiterbauteile (1) in den Halbleiterbauteilpositionen geprüft wird.A method according to claim 13 or claim 14, characterized in that prior to the separation of the wafer or the benefit into individual semiconductor components ( 1 ) over the outer contact tips ( 13 ) the functionality of the semiconductor devices ( 1 ) in the semiconductor device positions. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet, dass das Aufbringen der Ausgleichsschicht (11) mittels Dispensen unter Aussparen der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.A method according to claim 14 or claim 15, characterized in that the application of the leveling layer ( 11 ) by means of dispensing, omitting the outer contact tips ( 13 ) or flip-chip contact tips. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet, dass das Aufbringen der Ausgleichsschicht (11) mittels Aufsprühen durch eine Schutzmaske (20) erfolgt.A method according to claim 14 or claim 15, characterized in that the application of the leveling layer ( 11 ) by spraying through a protective mask ( 20 ) he follows. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet, dass das Aufbringen der Ausgleichsschicht (11) mittels Strahldruckverfahren unter Aussparen der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.A method according to claim 14 or claim 15, characterized in that the application of the leveling layer ( 11 ) by means of jet printing method with the exception of the outer contact tips ( 13 ) or flip-chip contact tips. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet, dass das Aufbringen der Ausgleichsschicht (11) mittels Schablonendruckverfahren unter Schutz der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.A method according to claim 14 or claim 15, characterized in that the application the leveling layer ( 11 ) by means of stencil printing process while protecting the outer contact tips ( 13 ) or flip-chip contact tips. Verfahren nach Anspruch 14 oder Anspruch 15 dadurch gekennzeichnet, dass das Aufbringen der Ausgleichsschicht (11) mittels Tauchverfahren und anschließendem Freilegen der Außenkontaktspitzen (13) bzw. der Flipchip-Kontaktspitzen erfolgt.A method according to claim 14 or claim 15, characterized in that the application of the leveling layer ( 11 ) by means of dipping method and then exposing the outer contact tips ( 13 ) or flip-chip contact tips.
DE102004056534A 2004-11-23 2004-11-23 Semiconductor component with a semiconductor chip and with external contacts and method for producing the same Withdrawn DE102004056534A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004056534A DE102004056534A1 (en) 2004-11-23 2004-11-23 Semiconductor component with a semiconductor chip and with external contacts and method for producing the same
PCT/DE2005/001922 WO2006056153A1 (en) 2004-11-23 2005-10-26 Semiconductor component with a semiconductor chip and outer contacts, and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004056534A DE102004056534A1 (en) 2004-11-23 2004-11-23 Semiconductor component with a semiconductor chip and with external contacts and method for producing the same

Publications (1)

Publication Number Publication Date
DE102004056534A1 true DE102004056534A1 (en) 2006-06-01

Family

ID=35985510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004056534A Withdrawn DE102004056534A1 (en) 2004-11-23 2004-11-23 Semiconductor component with a semiconductor chip and with external contacts and method for producing the same

Country Status (2)

Country Link
DE (1) DE102004056534A1 (en)
WO (1) WO2006056153A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007050433A1 (en) * 2007-10-22 2009-04-23 Qimonda Ag Semiconductor module and method of manufacturing a semiconductor module
DE102013103015B4 (en) 2012-03-27 2022-03-10 Intel Deutschland Gmbh Fan-out wafer-level grid package and method of fabricating a fan-out wafer-level grid package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702014A1 (en) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chip module and method for producing a chip module
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US20040038457A1 (en) * 2002-08-23 2004-02-26 Thurgood Blaine J. Stress balanced semiconductor packages, method of fabrication and modified mold segment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc Semiconductor flip-chip package and method for the fabrication thereof
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
JP2002026198A (en) * 2000-07-04 2002-01-25 Nec Corp Semiconductor device and manufacturing method therefor
US6713880B2 (en) * 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
DE19702014A1 (en) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chip module and method for producing a chip module
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US20020019080A1 (en) * 1999-02-16 2002-02-14 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US20040038457A1 (en) * 2002-08-23 2004-02-26 Thurgood Blaine J. Stress balanced semiconductor packages, method of fabrication and modified mold segment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007050433A1 (en) * 2007-10-22 2009-04-23 Qimonda Ag Semiconductor module and method of manufacturing a semiconductor module
US8035220B2 (en) 2007-10-22 2011-10-11 Qimonda Ag Semiconductor packaging device
DE102007050433B4 (en) * 2007-10-22 2014-01-02 Qimonda Ag Semiconductor module, method for manufacturing a semiconductor module and board with a semiconductor module
DE102013103015B4 (en) 2012-03-27 2022-03-10 Intel Deutschland Gmbh Fan-out wafer-level grid package and method of fabricating a fan-out wafer-level grid package

Also Published As

Publication number Publication date
WO2006056153A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
DE102005046280B4 (en) Semiconductor device with a semiconductor chip and method for producing the same
DE10045043B4 (en) Semiconductor component and method for its production
DE60022458T2 (en) SEMICONDUCTOR HOUSING, SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT AND MANUFACTURE OF SEMICONDUCTOR HOUSING
DE102005006995B4 (en) Semiconductor device with plastic housing and external connections and method for producing the same
DE102008032395B4 (en) Semiconductor component and method for its production
DE69818185T2 (en) Semiconductor packaging and its manufacturing method
DE102006001767B4 (en) Semiconductor module with semiconductor chips and method for producing the same
WO2005081316A2 (en) Semiconductor component comprising an interposer substrate and method for the production thereof
DE102008003160A1 (en) Wafer level package (WLP) with die-receiving bore and method for its production
EP3062343B1 (en) Method for producing a semiconductor module
EP1324389B1 (en) Semiconductor component in a chip format and method for the production thereof
EP1779428B1 (en) Method for producing a wiring substrate of a semiconductor component comprising external contact pads for external contacts
DE102004025279B4 (en) System for equipping substrates with ball contacts and method for equipping substrates with ball contacts
DE10022982A1 (en) Semiconductor component and method for its production
DE102005015036B4 (en) Method for mounting a chip on a substrate
DE10162676B4 (en) Electronic component with a semiconductor chip and a rewiring plate and system carrier for a plurality of electronic components and method for producing the same
DE10145468C1 (en) Process for fixing a semiconductor device on a switching device, used in flip-chip technology, comprises preparing a semiconductor device with bond pads on one surface
DE10250634B4 (en) Semiconductor structure with compliant interconnecting element and method of making the same
DE102009012522A1 (en) Semiconductor arrangement and manufacturing method
DE102004056534A1 (en) Semiconductor component with a semiconductor chip and with external contacts and method for producing the same
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE102005023949B4 (en) A method of manufacturing a composite panel with semiconductor chips and a plastic package and a method of manufacturing semiconductor components by means of a benefit
WO1999003153A2 (en) Housing for at least one semiconductor body
DE10318074A1 (en) Process for improving the mechanical properties of BOC module arrangements used in production of circuit boards comprises providing a wafer or chips after their separation and before their assembly on a circuit board with a casting compound
DE10133571B4 (en) Electronic component and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee