DE102004049452A1 - Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer - Google Patents

Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer Download PDF

Info

Publication number
DE102004049452A1
DE102004049452A1 DE200410049452 DE102004049452A DE102004049452A1 DE 102004049452 A1 DE102004049452 A1 DE 102004049452A1 DE 200410049452 DE200410049452 DE 200410049452 DE 102004049452 A DE102004049452 A DE 102004049452A DE 102004049452 A1 DE102004049452 A1 DE 102004049452A1
Authority
DE
Germany
Prior art keywords
layer
carbon
carbon layer
electrode
microelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410049452
Other languages
German (de)
Inventor
Gernot Dr. Steinlesberger
Franz Dr. Kreupl
Georg Stefan Dr. Düsberg
Jessica Dr. Hartwich
Lars Dr. Dreeskornfeld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410049452 priority Critical patent/DE102004049452A1/en
Publication of DE102004049452A1 publication Critical patent/DE102004049452A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41791Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/66772Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

A microelectronic semiconductor element comprises at least one electrode comprising a carbon-containing layer. Preferably the element is a FET having a gate electrode and a source/drain electrode comprising the carbon-containing layer. An independent claim is also included for a production process for the above.

Description

Die Erfindung betrifft ein mikroelektronisches Halbleiterbauelement und ein Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements.The The invention relates to a microelectronic semiconductor device and a method of manufacturing a microelectronic semiconductor device.

Die herkömmliche Silizium-Mikroelektronik wird bei weiter voranschreitender Verkleinerung an ihre Grenzen stoßen. Insbesondere die Entwicklung zunehmend kleinerer und dichter angeordneter Transistoren von mittlerweile mehreren hundert Millionen Transistoren pro Chip wird in den nächsten zehn Jahren prinzipiellen physikalischen Problemen und Begrenzungen ausgesetzt sein. Wenn Strukturabmessungen von ungefähr 80 nm unterschritten werden, werden die Bauelemente durch Quanteneffekte störend beeinflusst und unterhalb von Dimensionen von etwa 30 nm dominiert. Auch führt die zunehmende Integrationsdichte der Bauelemente auf einem Chip zu einem dramatischen Anstieg der Abwärme.The conventional Silicon microelectronics will continue to shrink in size reach their limits. In particular, the development of increasingly smaller and denser arranged Transistors of several hundred million transistors per chip will be in the next ten years of fundamental physical problems and limitations be exposed. When structural dimensions of about 80 nm fall below the components by quantum effects disturbing influenced and dominated below dimensions of about 30 nm. Also leads the increasing integration density of the components on a chip to a dramatic increase in waste heat.

Weiterhin müssen die Source/Drainbereiche von Transistoren möglichst über "ohmsche" Kontakte, d.h. mittels eines ohmschen Leiters, elektrisch kontaktiert werden. Der spezifische Kontaktwiderstand eines Metall/Halbleiter Kontaktes ist für niedrige Dotierungen proportional zu exp(gΦB/kt) -thermisch aktiviert- und für hoch dotierte Siliziumkontakte, so genannte Tunnelkontakte, proportional zum spezifischen Widerstand des Metalls und proportional zu exp(qΦB/ND 1/2), wobei ΦB für die Barrierenhöhe und ND für die Dotierkonzentration steht. Um niedrige Kontaktwiderstände zu erhalten, strebt man folglich hohe Dotierkonzentrationen und/oder niedrige Barrieren an. Besondere Schwierigkeiten treten hierbei beispielsweise bei DRAM-Zellen auf, bei denen ein komplizierter Anschluss, ein so genannter Strap, benötigt wird [1, 2, 3].Furthermore, the source / drain regions of transistors must, if possible, be electrically contacted via "ohmic" contacts, ie by means of an ohmic conductor. The specific contact resistance of a metal / semiconductor contact is for low dopants proportional to exp (gΦ B / kt) -thermically activated- and for highly doped silicon contacts, so-called tunnel contacts, proportional to the resistivity of the metal and proportional to exp (qΦ B / N D 1/2 ), where Φ B stands for the barrier height and N D stands for the doping concentration. Consequently, in order to obtain low contact resistances, one strives for high doping concentrations and / or low barriers. Particular difficulties occur, for example, in DRAM cells, in which a complicated connection, a so-called strap, is required [1, 2, 3].

Ein anderer Gesichtspunkt ist, dass sich, um Anforderungen der "International Technology Roadmap for Semiconductors" (ITRS) zu erfüllen, verschiedene Device-Architekturen anbieten, zu denen beispielsweise so genannte Fully Depleted Silicon-On-Insulator (FD SOI) Devices, oder Double Gate Devices in verschiedenen Ausführungsformen gehören, wobei gewünscht ist, dass die Einstellung der Einsatzspannung über das Gatematerial und nicht über die Kanaldotierung durchgeführt wird und ferner ein niedriger Kontaktwiderstand der Source/Drainbereiche benötigt wird.One another point is that, in order to meet requirements of "International Technology Roadmap for Semiconductors "(ITRS) to fulfill, offer various device architectures, such as this Fully Depleted Silicon-On-Insulator (FD SOI) devices, or Double gate devices in various embodiments include, wherein required is that the setting of the threshold voltage on the gate material and not on the Channel doping carried out and, further, a low contact resistance of the source / drain regions needed becomes.

Um den gewünschten niedrigen Kontaktwiderstand zu erzielen, versucht man Metallelektroden bzw. Silizide zu integrieren. Metallelektroden sind im Frontend-Bereich jedoch generell mit einer Kontaminationsproblematik verbunden, d.h. bergen die Gefahr der Kontamination der Source/Drainbereiche durch Metallatome der Metallelektroden, und erschweren somit die Prozessierbarkeit und die CMOS Kompatibilität des Herstellungsprozesses. Bei der Ausbildung von Siliziden, d.h. der Silizidierung, wiederum wird Silizium aufgebraucht, was insbesondere bei sehr dünnen Schichten, so genannten "ultra shallow junctions", zu stark ansteigenden Widerständen führen kann. Weitere Nachteile sind z.B. die hohe Löslichkeit von Dotierstoffen im Silizium, z.B. Bor in Titansilizid (TiSi) die so genannte Segregation, oder die Diffusion von Kobalt in Silizium. Ferner führt der Stress, welcher durch die Silizidbildung verursacht wird, zur so genannten Degradation von p- und n-Transistoren.Around the wished To achieve low contact resistance, one tries metal electrodes or to integrate silicides. Metal electrodes are in the frontend area however, generally associated with a contamination problem, i. carry the risk of contamination of the source / drain areas Metal atoms of the metal electrodes, and thus complicate the processability and the CMOS compatibility of the manufacturing process. In the formation of silicides, i. silicidation, in turn, silicon is used up, which in particular at very thin Layers, so-called "ultra shallow junctions ", too much increasing resistance to lead can. Further disadvantages are e.g. the high solubility of dopants in silicon, e.g. Boron in titanium silicide (TiSi) the so-called segregation, or the diffusion of cobalt in silicon. Furthermore, leads the Stress caused by silicide formation, so to speak mentioned degradation of p- and n-transistors.

In der ITRS werden beispielsweise materialspezifische Grenzwerte für Polysilizium von etwa 1 × 10–7 ☐cm angegeben, wobei von einer Dotierung von 1020 cm–3 und einer Barrierenhöhe von 0,5 × der Siliziumbandlücke, was etwa 0,55 eV entspricht, ausgegangen wird. Für Silizide sollte bis zu 1 × 10–8 Ωcm2 erreicht werden. Für beide Anforderungen sind jedoch noch keine etablierten Prozesse bekannt.In the ITRS, for example, material-specific limit values for polysilicon of about 1 × 10 -7 □ cm are specified, starting from a doping of 10 20 cm -3 and a barrier height of 0.5 × the silicon band gap, which corresponds to about 0.55 eV becomes. For silicides, up to 1 × 10 -8 Ωcm 2 should be achieved. For both requirements, however, no established processes are known.

Ein weiteres Anwendungsbeispiel, in welchem niedrige Kontaktwiderstände erwünscht sind, ist das Kontaktieren der Elektrode einer Speicherzelle, zum Beispiel einer so genannten Trench Cell, mit ihrem Auswahltransistor. Um niedrige Kontaktwiderstände zu gewährleisten, verwendet man derzeit hoch dotiertes Polysilizium. Die dazu benötigten Abscheideprozesse sind als Mehrstufenprozesse jedoch aufwendig und erfordern die Verwendung von Hilfsschichten wie eine Siliziumnitridschicht, um so genanntes Spiking und Versetzungen zu vermeiden. Der spezifische Widerstand von hoch dotiertem Polysilizium sowie die Kontaktwiderstände sind jedoch weiterhin relativ hoch. Insbesondere entsteht durch die Nitridschicht bei der Nitridierung ein weiterer serieller hochohmiger Widerstand. Die Kontaktierung des Trenchkondensators an den Bitauslesetransistor oder Auswahltransistor, welche Kontaktierung bei der Ausbildung der Trench Cell benötigt wird, ist ferner der Hauptgrund für Ausfälle der Speicherzelle durch so genannte Bitfehlerausfälle.One another application example in which low contact resistances are desired, is contacting the electrode of a memory cell, for example a so-called Trench Cell, with its select transistor. Around low contact resistance to ensure, Currently, highly doped polysilicon is used. The required deposition processes However, as multi-stage processes are complex and require the use of auxiliary layers such as a silicon nitride layer, so-called Avoid spiking and dislocations. The specific resistance of highly doped polysilicon as well as the contact resistances but still relatively high. In particular, arises through the nitride layer in the nitridation another serial high-impedance resistor. The contacting of the trench capacitor to the bit readout transistor or selection transistor, which contact during training The Trench Cell needed is also the main reason for failures of the memory cell through so-called bit error failures.

Der Erfindung liegt das Problem zugrunde, ein mikroelektronisches Halbleiterbauelement und ein Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements zu schaffen, welche zumindest ein Teil der Probleme des Standes der Technik umgehen, wobei das mikroelektronische Halbleiterbauelement insbesondere Elektroden aufweist, welche einen geringen Kontaktwiderstand zu Silizium aufweisen.Of the The invention is based on the problem of a microelectronic semiconductor component and a method of manufacturing a microelectronic semiconductor device to create, which is at least part of the problems of the state circumvent the art, wherein the microelectronic semiconductor device In particular, it has electrodes which have a low contact resistance to silicon.

Das Problem wird durch das mikroelektronische Halbleiterbauelement und das Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.The Problem is caused by the microelectronic semiconductor device and the method of manufacturing a microelectronic semiconductor device solved with the features according to the independent claims.

Ein mikroelektronisches Halbleiterbauelement weist zumindest eine Elektrode auf und die zumindest eine Elektroden ist aus einer im wesentlichen aus Kohlenstoff bestehenden Schicht ausgebildet.One microelectronic semiconductor device has at least one electrode on and the at least one electrode is essentially one formed of carbon existing layer.

Bei einem Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements mit zumindest einer Elektrode wird die zumindest eine Elektrode aus einer Kohlenstoffschicht ausgebildet, welche im wesentlichen aus Kohlenstoff besteht.at a method of manufacturing a microelectronic semiconductor device with at least one electrode, the at least one electrode formed of a carbon layer, which substantially made of carbon.

In dieser Anmeldung werden unter Elektroden elektrisch leitende Teile (meist aus Metall), die den Ladungsaustausch zwischen zwei Medien ermöglichen oder ein elektrisches Feld erzeugen, verstanden. Die positive Elektrode wird Anode, die negative Elektrode Kathode genannt. Technische Anwendungen für Elektroden findet man z.B. bei Elektrolysen, bei galvanischen Prozessen wie dem Eloxal-Verfahren, im Korrosionsschutz als Schutzelektrode oder bei Elektronenstrahlröhren als Glühkathode. In der Medizin werden Elektroden zur Ableitung von Aktionspotentialen, hervorgerufen durch elektrische Vorgänge im Körper (Elektrodiagnostik), und zur Reizstromtherapie eingesetzt. Insbesondere weist beispielsweise ein Transistor eine Gateelektrode, eine erste Source/Drainelektrode und eine zweite Source/Drainelektrode auf.In This application is under electrodes electrically conductive parts (usually metal), which allows the exchange of charge between two media enable or generate an electric field, understood. The positive electrode is called anode, the negative electrode cathode. Technical applications for electrodes can be found e.g. in electrolysis, in galvanic processes such as the anodizing process, in corrosion protection as a protective electrode or in the case of cathode ray tubes as a hot cathode. In medicine, electrodes are used to derive action potentials, caused by electrical processes in the body (electrodiagnosis), and used for the stimulation current therapy. In particular, for example, points a transistor has a gate electrode, a first source / drain electrode and a second source / drain electrode.

Anschaulich kann ein Aspekt der Erfindung darin gesehen werden, dass anstelle von metallischen Elektroden Elektroden verwendet werden, welche aus einer Schicht ausgebildet sind, die im wesentlichen aus Kohlenstoff ausgebildet ist. Durch das Verwenden einer Kohlenstoffschicht lässt sich für eine Vielzahl von Materialien der Kontaktwiderstand der Kontaktierungen reduzieren. Insbesondere ist der Kontaktwiderstand zwischen Kohlenstoff und Silizium geringer als zwischen Silizium und üblichen in der Halbleitertechnik verwendeten Metallen. Anders ausgedrückt ist die Barrierenhöhe ΦB (Schottky-Barriere) mit etwa 0,501 V geringer als die aller üblichen Silizide, bei denen die Barrierenhöhe ΦB zwischen 0,53 V für Hafniumsilizid und 0,93 V für Iridiumsilizid liegt.Illustratively, an aspect of the invention can be seen in that electrodes are used instead of metallic electrodes, which are formed from a layer which is formed substantially from carbon. By using a carbon layer, the contact resistance of the contacts can be reduced for a large number of materials. In particular, the contact resistance between carbon and silicon is less than that between silicon and conventional metals used in semiconductor technology. In other words, the barrier height Φ B (Schottky barrier) is about 0.501 V lower than that of all conventional silicides where the barrier height Φ B is between 0.53 V for hafnium silicide and 0.93 V for iridium silicide.

Vorteilhaft an Kohlenstoffschichten ist ferner die sehr gute Prozessierbarkeit von Kohlenstoff und die Möglichkeit der Ausbildung in einfachen Prozessen. Der Prozess der Ausbildung der Kohlenstoffschicht ist beispielsweise auch mit herkömmlichen CMOS Prozessen kompatibel. Es können auch ganze Metallisierungssysteme, deren Leiterbahnen im wesentlichen Kohlenstoff aufweisen, ausgebildet werden.Advantageous On carbon layers is also the very good processability of carbon and the possibility training in simple processes. The process of education the carbon layer is also conventional, for example CMOS processes compatible. It can also whole metallization systems whose interconnects essentially Have carbon, are formed.

Kohlenstoffschichten können hierbei so ausgebildet sein, dass sie einen spezifischen Widerstand aufweisen, welcher vergleichbar mit dem von Metallen ist. Insbesondere kann durch Verwendung von Kohlenstoff als Material der Elektroden erreicht werden, dass bei kleinen Strukturbreiten, d.h. Strukturbreiten von weniger als 100 nm, die Elektronenstreuprozesse in den Elektroden reduziert werden, wodurch es nicht zu dem Anstieg des spezifischen Widerstandes kommt, wie er bei Metallen zu beobachten ist, für welche bei Strukturbreiten von weniger als 100 nm der spezifische Widerstand, welcher für makroskopische Systeme gegeben ist, nicht erreichbar ist.Carbon layers can in this case be designed so that they have a specific resistance which is comparable to that of metals. Especially can be achieved by using carbon as the material of the electrodes be achieved that at small feature sizes, i. linewidths less than 100 nm, the electron scattering processes in the electrodes be reduced, which does not increase the specific Resistance comes, as it is observed in metals, for which at structural widths of less than 100 nm, the resistivity which for given macroscopic systems is unreachable.

Ein weiterer Vorteil der Verwendung von Elektroden, welche aus Kohlenstoffschichten ausgebildet sind, ist, dass der Kohlenstoff gleichzeitig als Diffusionsbarriere wirkt, bzw. selber kaum in Silizium hinein diffundiert. Somit sind spezielle Diffusionsbarrieren nicht nötig. Auch so genannte Haftvermittlungsschichten sind bei Kohlenstoffschichten nicht nötig, da Kohlenstoff, im Gegensatz zu beispielsweise Kupfer, gut auf Silizium haftet. Auch ist die chemische Stabilität der Kohlenstoffschicht hoch, z.B. reagiert sie nicht mit Aluminium, Wolfram und/oder Kupfer. Neben der chemischen Stabilität ist auch die thermische Stabilität besser als bei Metallen. So übersteht die Kohlenstoffschicht beispielsweise Temperaturen von mehr als 2000°Celsius bei Kristallisationsschritten, welche beim Ausbilden von so genannten high-k Materialien durchgeführt werden, oder bei Dotierprofil-Definitionen.One Another advantage of using electrodes made of carbon layers are formed, that the carbon at the same time as a diffusion barrier acts, or diffuses itself hardly into silicon. Thus are special diffusion barriers not necessary. Also so-called adhesion mediation layers are not necessary with carbon layers, because carbon, in contrast for example, copper, adheres well to silicon. Also is the chemical stability the carbon layer high, e.g. she does not react with aluminum, tungsten and / or copper. In addition to the chemical stability and the thermal stability is better as with metals. Survive so the carbon layer, for example, temperatures of more than 2000 ° C at crystallization steps, which in the formation of so-called high-k materials performed or doping profile definitions.

Die Zeitdauer für die Abscheidung einer Schicht aus Kohlenstoff ist relativ kurz. Ferner ist auch ein paralleler so genannter Batch-Prozess mit guter Reproduzierbarkeit möglich. Auch weist die Kohlenstoffschicht eine geringe Rauhigkeit von 2 nm ± 0,3 nm mit einer durchschnittlichen Korngröße 1 nm bis 2 nm auf. Ein weiterer Vorteil von Kohlenstoffschichten ist ferner, dass es bei deren Ausbildung zu keinen Spiking/Versetzungen kommt, sondern sich glatte Übergangsschichten ausbilden.The time for the deposition of a layer of carbon is relatively short. There is also a pa parallel so-called batch process with good reproducibility possible. Also, the carbon layer has a low roughness of 2 nm ± 0.3 nm with an average grain size of 1 nm to 2 nm. A further advantage of carbon layers is that, when they are formed, spiking / dislocations do not occur, but smooth transition layers are formed.

Eine abgeschiedene Kohlenstoffschicht lässt sich auch auf einfache Weise strukturieren, um eine Elektrode des mikroelektronischen Halbleiterbauelements auszubilden. Dies ist beispielsweise unter Zuhilfenahme einer Hartmaske und/oder einer Lackmaske mittels eines Wasserstoff- und/oder Sauerstoffplasmas und/oder Luftplasmas möglich.A deposited carbon layer can also be easily Structure to an electrode of the microelectronic semiconductor device train. This is for example with the aid of a hard mask and / or a resist mask by means of a hydrogen and / or oxygen plasma and / or Air plasma possible.

Ein weiterer Vorteil ist das gute Füllverhalten einer Kohlenstoffschicht in ausgebildete Strukturen, d.h. mit dem erfindungsgemäßen Abscheideverfahren ist es möglich Strukturen mit einem Aspektverhältnis, d.h. einem Verhältnis von Höhe zu Breite der zu füllenden Struktur, von mehr als 400 zu füllen.One Another advantage is the good filling behavior a carbon layer into formed structures, i. with the Inventive deposition process Is it possible Structures with an aspect ratio, i.e. a relationship of height to width of the to be filled Structure, from more than 400 to fill.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Die weiteren Ausgestaltungen der Erfindung, die im Zusammenhang mit einem der unabhängigen Ansprüche beschrieben sind, sind sinngemäß in wechselseitiger Weise auch als Ausgestaltungen des jeweils anderen unabhängigen Anspruchs zu verstehen.preferred Further developments of the invention will become apparent from the dependent claims. The Further embodiments of the invention, in connection with one of the independent ones claims are mutatis mutandis in mutual Way as embodiments of each other independent claim to understand.

In einer Weiterbildung ist das mikroelektronische Halbleiterbauelement als Feldeffekttransistor und sind drei Elektroden als Gateelektrode, als erste Source/Drainelektrode bzw. zweite Source/Drainelektrode ausgebildet. Vorzugsweise sind die erste Source/Drainelektrode und die zweite Source/Drainelektrode aus jeweils einer im wesentlichen aus Kohlenstoff bestehender Kohlenstoffschicht ausgebildet. Besonders bevorzugt ist jede der drei Elektroden aus einer im wesentlichen aus Kohlenstoff bestehenden Kohlenstoffschicht ausgebildet. Allgemein können alle Elektroden eines mikroelektronischen Halbleiterbauelements aus einer im wesentlichen aus Kohlenstoff bestehenden Kohlensstoffschicht ausgebildet sein.In a development is the microelectronic semiconductor device as field effect transistor and are three electrodes as a gate electrode, formed as a first source / drain electrode and second source / drain electrode. Preferably, the first source / drain electrode and the second Source / drain electrode each of a substantially carbon existing carbon layer formed. Particularly preferred each of the three electrodes consists of a substantially carbon existing carbon layer formed. In general, everyone can Electrodes of a microelectronic semiconductor component of a consisting essentially of carbon carbon layer be educated.

Insbesondere das Verwenden einer Gateelektrode aus einer Kohlenstoffschicht ist vorteilhaft, da Kohlenstoff ein so genanntes Midgap-Material ist, wodurch es besonders effektiv möglich ist, das Einstellen der Einsatzspannung eines Feldeffekttransistors über das Gatematerial, d.h. die Kohlenstoffschicht, vorzunehmen. Die Einsatzspannung muss folglich nicht wie im Stand der Technik bei herkömmlichen Feldeffekttransistoren über die Kanaldotierung eingestellt werden. Beim Verwenden von Source/Drainelektroden, welche aus einer Kohlenstoffschicht ausgebildet sind, ergibt sich für die Kontaktierung der Source/Drainelektroden ein sehr geringer Kontaktwiderstand.Especially is the use of a gate electrode made of a carbon layer advantageous because carbon is a so-called midgap material, making it particularly effective is the setting of the threshold voltage of a field effect transistor over the Gate material, i. the carbon layer to make. The threshold voltage Consequently, it does not have to be conventional, as in the prior art Field effect transistors over the channel doping can be set. When using source / drain electrodes, which are formed of a carbon layer results for the Contacting of the source / drain electrodes a very low contact resistance.

Die Kohlenstoffschicht kann eine polykristalline Kohlenstoffschicht sein.The Carbon layer may be a polycrystalline carbon layer be.

Unter einer polykristallinen Kohlenstoffschicht wird in der Anmeldung eine Schicht verstanden, welche in Teilbereichen jeweils eine graphitähnliche Struktur, d.h. eine überwiegende sp2 Modifikation, aufweist. Es ist jedoch keine großflächige hexagonale Struktur ausgebildet. Die einzelnen Teilbereiche mit graphitähnlicher Struktur haben eine Größe, welche zu der Korngröße der polykristallinen Kohlenstoffschicht korrespondiert und etwa 1 nm bis 2 nm beträgt. Anschaulich sind die einzelnen Teilbereiche mit hexagonaler Graphitstruktur immer wieder durch Bereiche unterbrochen, in denen keine regelmäßige Graphitstruktur vorhanden ist oder in denen die hexagonalen Graphitstrukturen zumindest eine andere Ausrichtung aufweisen.Under a polycrystalline carbon layer is in the application a layer understood, which in some areas each a graphite-like Structure, i. a predominant one sp2 modification. However, it is not a large area hexagonal Structure formed. The individual sections with graphite-like structure have a size, which to the grain size of the polycrystalline Carbon layer corresponds and is about 1 nm to 2 nm. clear are the individual sections with hexagonal graphite structure always again interrupted by areas where no regular graphite structure is present or in which the hexagonal graphitic structures at least have a different orientation.

Anschaulich kann man die einzelnen Teilbereiche mit einer regelmäßigen Graphitstruktur als "kristalline" Bereiche auffassen. Somit weist der polykristalline Kohlenstoff eine Vielzahl von "kristallinen" Bereichen auf. Aus diesem Grunde wurde im Rahmen dieser Anmeldung der Begriff "polykristalliner Kohlenstoff" für das Material gewählt. Die einzelnen kristallinen Bereiche, d.h. die Graphitstrukturen, weisen im Allgemeinen eine Vorzugsrichtung auf, d.h. es bilden sich schichtähnliche Strukturen aus dem polykristallinen Kohlenstoff.clear you can see the individual sections with a regular graphite structure as "crystalline" areas. Thus, the polycrystalline carbon has a plurality of "crystalline" regions. Out For this reason, the term "polycrystalline Carbon "for the material selected. The individual crystalline regions, i. the graphite structures, generally have a preferred direction, i. it form layer-like Structures of the polycrystalline carbon.

Vorzugsweise weist die Kohlenstoffschicht einen spezifischen Widerstand zwischen 1 μΩcm und 100 μΩcm und besonders bevorzugt einen spezifischen Widerstand zwischen 1 μΩcm und 5 μΩcm auf.Preferably the carbon layer has a resistivity between 1 μΩcm and 100 μΩcm and especially prefers a resistivity between 1 μΩcm and 5 μΩcm.

Kohlenstoffschichten mit solchen spezifischen Widerständen, welche vergleichbar mit spezifischen Widerständen von Metallen sind, sind besonders geeignet, um in mikroelektronischen Halbleiterbauelementen verwendet zu werden. Insbesondere bei der Verwendung der Kohlenstoffschicht bei kleinen Strukturgrößen ist der Widerstand der Kohlenstoffschicht sogar geringer als der einer metallischen Leiterbahn, weil es bei dieser, wie bereits erwähnt, bei Strukturengrößen von weniger als 100 nm zu Elektronenstreuprozessen kommt. Insbesondere ist auch der Kontaktwiderstand zu Silizium verringert. Durch den geringen Widerstand können die RC-Schaltzeiten von elektrischen Schaltkreisen verringert werden, in welchen mikroelektronische Halbleiterelemente mit aus Kohlenstoffschichten ausgebildete Elektroden verwendet werden. Die geringen spezifischen Widerstände lassen sich mit Kohlenstoffschichten erzielen, welche mittels üblicher Dotierstoffe, wie Bor, Phosphor oder Arsen, dotiert sind. Auch eine Interkalation mittels Metallhalogeniden, wie beispielsweise Arsenfluorid (AsF5) oder Antimonfluorid (SbF5), ist möglich. Bei der Interkalierung mit AsF5 ist beispielsweise ein spezifischer elektrischer Widerstand von bis zu 1,1 μΩcm erzielbar.Carbon films with such resistivities that are comparable to resistivities of metals are particularly suitable for use in microelectronic semiconductor devices. In particular, when using the carbon layer at small feature sizes, the resistance of the carbon layer is even lower than that of a metallic trace, because, as already mentioned, it comes to electron scattering processes with feature sizes of less than 100 nm. In particular, the contact resistance to silicon is reduced. Due to the low resistance, the RC switching times of electrical circuits can be reduced, in which microelectronic semiconductor elements are used with electrodes formed of carbon layers. The low specific resistances can be achieved with carbon layers which are doped by means of conventional dopants, such as boron, phosphorus or arsenic. Intercalation by means of metal halides, such as, for example, arsenic fluoride (AsF 5 ) or antimony fluoride (SbF 5 ), is also possible. When intercalating with AsF 5 , for example, a specific electrical resistance of up to 1.1 μΩcm can be achieved.

Die spezifischen Widerstände von dotierten Kohlenstoffschichten sind beispielsweise wesentlich geringer als die von hoch dotierten Polysilizium, welches üblicherweise im Stand der Technik bei der Ausbildung von Elektroden, beispielsweise der Gateelektroden, verwendet wird. Insbesondere im Vergleich zu hoch dotierten Polysilizium weist die Kohlenstoffschicht auch eine bessere thermische Leitfähigkeit auf, wodurch entstehende Wärme besser abgeleitet werden kann, wodurch einer Chiperwärmung entgegengewirkt werden kann.The specific resistances For example, doped carbon layers are essential less than that of highly doped polysilicon, which is usually in the prior art in the formation of electrodes, for example the gate electrodes is used. Especially compared to highly doped polysilicon, the carbon layer also has a better thermal conductivity on, resulting in heat can be derived better, thereby counteracting a chip heating can be.

Das mikroelektronische Halbleiterbauelement kann als planarer Doppelgate-Transistor, als Fin-Feldeffekt-Transistor, als Sidewall-Einzelgate-Transistor oder als Speichertransistor ausgebildet sein.The microelectronic semiconductor device can be used as a planar double-gate transistor, as a fin field effect transistor, as a sidewall single gate transistor or be designed as a memory transistor.

In einer Weiterbildung wird auf einem Substrat ein Kanalbereich ausgebildet, wird auf dem Kanalbereich eine Gateoxidschicht ausgebildet, wird zumindest auf Teilbereichen der Gateoxidschicht die Kohlenstoffschicht ausgebildet und wird die Kohlenstoffschicht derart strukturiert, dass die zumindest eine Elektrode ausgebildet wird.In a further development, a channel region is formed on a substrate, If a gate oxide layer is formed on the channel region at least on portions of the gate oxide layer, the carbon layer formed and the carbon layer is structured in such a way that the at least one electrode is formed.

Bevorzugt wird die Kohlenstoffschicht derart strukturiert, dass eine Mehrzahl von Elektroden aus der Kohlenstoffschicht ausgebildet wird.Prefers the carbon layer is structured such that a plurality is formed of electrodes from the carbon layer.

Die Kohlenstoffschicht kann dotiert und/oder interkaliert werden.The Carbon layer can be doped and / or intercalated.

Durch das Dotieren, die Interkalation oder die Implantation ist es möglich auf einfache Weise einen spezifischen Widerstand der Kohlenstoffschicht zu erzielen, welche zumindest gleich gut oder besser als die von metallischen Leiterbahnen ist. Die Interkalation wird beispielsweise in [4], die Implantation in [5] und das Dotieren in [6] näher beschrieben.By the doping, intercalation or implantation makes it possible simple way a specific resistance of the carbon layer which is at least as good or better than that of metallic interconnects is. The intercalation will be for example in [4], the implantation in [5] and the doping in [6] are described in more detail.

Besonders bevorzugt wird die dotierte und/oder interkalierte Kohlenstoffschicht thermisch aktiviert.Especially the doped and / or intercalated carbon layer is preferred thermally activated.

Insbesondere beim Verwenden von Fluor als Dotierstoff, d.h. wenn Fluor in die Kohlenstoffschicht eingebracht wird, ist das thermische Aktivieren ein geeigneter Verfahrensschritt, um die Eigenschaften, beispielsweise den spezifischen Widerstand, der Kohlenstoffschicht günstig zu beeinflussen. Die thermische Aktivierung kann durchgeführt werden, indem ein Gas erhitzt wird, welches sich in einer Kammer befindet, in welcher das mikroelektronische Halbleiterbauelement prozessiert wird. Eine alternative Möglichkeit ist es den Wafer selber, auf welchen das mikroelektronische Halbleiterbauelement prozessiert wird, zu erhitzen, beispielsweise über eine elektrische Heizung des so genannten Chucks.Especially when using fluorine as a dopant, i. if fluorine in the Carbon layer is introduced, is the thermal activation a suitable process step to the properties, for example the resistivity, the carbon layer favorable influence. The thermal activation can be carried out by heating a gas which is in a chamber, in which the microelectronic semiconductor device processes becomes. An alternative possibility it is the wafer itself on which the microelectronic semiconductor device is processed to heat, for example, via an electric heater the so-called chuck.

In einer Ausgestaltung der Erfindung wird eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoffschicht mittels eines Lasers durchgeführt.In An embodiment of the invention is a selective activation the doped and / or intercalated carbon layer by means of a laser performed.

Die Verwendung eines Lasers ist ein besonders geeignetes Mittel um eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoffschicht durchzuführen, da mittels eines Lasers gezielt Bereiche selektiv thermisch behandelt, d.h. erwärmt, werden können.The Using a laser is a particularly suitable means to one selective activation of the doped and / or intercalated carbon layer perform, since selectively selectively thermally treated areas by means of a laser, i.e. heated can be.

In einer Weiterbildung wird die Kohlenstoffschicht in einer Atmosphäre mit einem Wasserstoffpartialdruck zwischen 1 Hektopascal und 5 Hektopascal und bei einer Temperatur zwischen 600°Celsius und 1000°Celsius als im wesentlichen aus Kohlenstoff bestehende Schicht mittels Zuführens eines kohlenstoffhaltigen Gases ausgebildet.In In a further development, the carbon layer in an atmosphere with a Hydrogen partial pressure between 1 hectopascal and 5 hectopascal and at a temperature between 600 ° Celsius and 1000 ° Celsius consisting essentially of carbon layer by supplying a formed carbonaceous gas.

Mittels des beschriebenen Prozesses der Abscheidung der Kohlenstoffschicht ist es auf einfache Weise möglich eine im wesentlichen aus Kohlenstoff bestehende Schicht auszubilden, welche einen niedrigen Widerstand und insbesondere einen niedrigen Kontaktwiderstand zu einer Halbleiterstruktur aus beispielsweise Silizium aufweist.through the described process of deposition of the carbon layer it is easily possible to form a layer consisting essentially of carbon, which has a low resistance and in particular a low one Contact resistance to a semiconductor structure of, for example, silicon having.

In einem Ausführungsbeispiel beträgt die Temperatur zwischen 900°Celsius und 970°Celsius und der Wasserstoffpartialdruck im wesentlichen 1 Hektopascal und wird beim Ausbilden der Kohlenstoffschicht so viel kohlenstoffhaltiges Gas zugeführt, dass sich ein Gesamtdruck zwischen 500 Hektopascal und 700 Hektopascal einstellt.In one embodiment, the temperature is between 900 ° C and 970 ° C and the Hydrogen partial pressure is substantially 1 hectopascal and is fed in forming the carbon layer so much carbon-containing gas that sets a total pressure between 500 hectopascals and 700 hectopascals.

Alternativ beträgt die Temperatur zwischen 750°Celsius und 850°Celsius, der Wasserstoffpartialdruck im wesentlichen 1,5 Hektopascal und es wird beim Ausbilden der Kohlenstoffschicht so viel kohlenstoffhaltiges Gas zugeführt, dass sich ein Partialdruck des kohlenstoffhaltigen Gases zwischen 9 Hektopascal und 11 Hektopascal einstellt.alternative is the temperature between 750 ° Celsius and 850 ° C, the hydrogen partial pressure is substantially 1.5 hectopascal and it becomes so much carbonaceous gas when forming the carbon layer supplied that is a partial pressure of the carbonaceous gas between 9 hectopascal and 11 hectopascal sets.

Unter diesen vorgegebenen Bedingungen ist eine Ausbildung einer Kohlenstoffschicht mit einem spezifischen Widerstand von weniger als 1 mΩcm besonders effektiv und auf einfache Weise durchführbar.Under These predetermined conditions is a formation of a carbon layer especially with a specific resistance of less than 1 mΩcm effective and easy to carry out.

Das kohlenstoffhaltige Gas kann Methan, Äthan, Alkoholdampf und/oder Azetylen sein.The Carbonaceous gas can be methane, ethane, alcohol vapor and / or Acetylene.

Diese kohlenstoffhaltigen Gase sind besonders geeignet, um in dem Verfahren zum Herstellen einer polykristallinen Kohlenstoffschicht verwendet zu werden.These Carbonaceous gases are particularly suitable for use in the process used for producing a polycrystalline carbon layer to become.

Bevorzugt wird die Temperatur zumindest teilweise mittels einer Photonen-Heizung und/oder mittels Heizens des Substrates auf einer Hot-Plate aufrecherhalten.Prefers the temperature is at least partially by means of a photon heater and / or aufrecherhalten by heating the substrate on a hot plate.

Das Verwenden einer Photonen-Heizung, oder einer Hot-Plate oder anders ausgedrückt über eine so genannte Chuck-Heizung, also einer Heizung, welche den Chuck heizt, auf welchem das Substrat angeordnet ist, um zumindest einen Teil der Energie des Heizens auf die benötigte Temperatur bereitzustellen, ist vorteilhaft, da sich gezeigt hat, dass in diesem Fall die Temperatur im Verfahren gesenkt werden kann. Hierdurch wird beim Durchführen des Verfahrens eine geringere Energiezufuhr benötigt und die Gefahr einer Zerstörung oder Schädigung von Schichten, welche bereits auf oder in dem Substrat ausgebildet sind, wird reduziert.The Using a photon heater, or a hot plate or otherwise expressed in terms of one so-called chuck heater, so a heater, which the chuck heats on which the substrate is arranged by at least one To provide part of the energy of heating to the required temperature, is advantageous because it has been shown that in this case the temperature can be lowered in the process. As a result, when performing the Procedure requires a lower energy input and the risk of destruction or damage of layers already formed on or in the substrate are reduced.

Bevorzugt wird das Ausbilden der Kohlenstoffschicht mittels eines Hochfrequenzplasmas und/oder eines Mikrowellenplasmas unterstützt.Prefers becomes the formation of the carbon layer by means of a high-frequency plasma and / or a microwave plasma.

Das Verwenden eines Hochfrequenzplasmas und/oder eines Mikrowellenplasmas ermöglicht es die Abscheidetemperatur der Kohlenstoffschicht weiter zu senken.The Using a high-frequency plasma and / or a microwave plasma allows it further reduces the deposition temperature of the carbon layer.

Zusammenfassend kann ein Aspekt der Erfindung darin gesehen werden, dass mittels der Erfindung eine Alternative für bisher verwendete Materialien für Elektroden von mikroelektronischen Halbleiterbauelementen geschaffen wird. Anstelle der bisherigen Verwendung von Metallen und/oder Polysilizium wird ein kohlenstoffbasiertes Material verwendet, mittels welchem Material Kohlenstoffschichten ausgebildet werden. Die Kohlenstoffschichten zeichnen sich durch sehr einfache und kostengünstige Herstellung und einfache Prozessierbarkeit aus. Ferner ist der Kontaktwiderstand zwischen der Kohlenstoffschicht, d.h. den Elektroden, und Silizium reduziert.In summary An aspect of the invention can be seen in that means the invention an alternative for previously used materials for Electrodes of microelectronic semiconductor devices created becomes. Instead of the previous use of metals and / or polysilicon a carbon-based material is used by means of which Material carbon layers are formed. The carbon layers characterized by very simple and inexpensive manufacture and simple Processability. Furthermore, the contact resistance is between the carbon layer, i. the electrodes, and silicon reduced.

Ferner weist die Kohlenstoffschicht, insbesondere bei kleinen Strukturen oder gegenüber dotiertem Polysilizium, einen geringeren spezifischen Widerstand als bisher übliches Material auf. Hierdurch ist es möglich die Schaltzeiten von integrierten Schaltkreisen, welche ein erfindungsgemäßes mikroelektronisches Halbleiterbauelement aufweisen, zu verkleinern, d.h. die integrierten Schaltkreise mit einem schnelleren Takt zu betreiben. Ein weiterer Vorteil von dotiertem Kohlenstoff ist, dass auch die thermische Leitfähigkeit des dotierten Kohlenstoffes besser ist, wodurch eine bessere thermische Kopplung zwischen verschiedenen Komponenten von integrierten Schaltkreisen erreicht werden kann, was zu einer verbesserten Wärmeabfuhr nach außen führt. Ein mikroelektronisches Halbleiterelement kann beispielsweise als Transistor, als planarer Doppelgate-Transistor, als Fin-Feldeffekttransistor, als Sidewall-Transistor oder als Speichertransistor ausgebildet sein.Further has the carbon layer, especially in small structures or opposite doped polysilicon, a lower resistivity as usual Material on. This makes it possible the switching times of integrated circuits, which is a microelectronic according to the invention Semiconductor device to reduce, i. the integrated To operate circuits with a faster clock. Another Advantage of doped carbon is that even the thermal conductivity the doped carbon is better, resulting in a better thermal Coupling between different components of integrated circuits can be achieved, resulting in improved heat dissipation leads to the outside. One microelectronic semiconductor element can be used, for example, as a transistor, as a planar double gate transistor, as a fin field effect transistor, designed as a sidewall transistor or as a memory transistor be.

Ausführungsbeispiele der Erfindung werden in den Figuren dargestellt und werden im Weiteren näher erläutert.embodiments The invention will be illustrated in the figures and will be discussed below explained in more detail.

Es zeigen:It demonstrate:

1 eine Strom-Spannungs Kennlinie eines Kohlenstoff/Silizium Kontaktes; 1 a current-voltage characteristic of a carbon / silicon contact;

2 eine Rastermikroskopaufnahme eines Schnitts durch eine Schichtanordnung mit einer undotierten Kohlenstoffschicht und einer kristallinen Siliziumschicht; 2 a scanning micrograph of a section through a layer arrangement with an undoped carbon layer and a crystalline silicon layer;

3a eine schematische Schnittansicht einer Schichtanordnung eines Verfahrens zum Herstellen eines Transistors gemäß einem ersten Ausführungsbeispiel der Erfindung; 3a a schematic sectional view of a layer arrangement of a method for producing a transistor according to a first embodiment of the invention;

3b eine schematische Schnittansicht der Schichtanordnung aus 3a nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer MESA-Struktur zum Definieren des aktiven Gebiets dienen; 3b a schematic sectional view of the layer arrangement of 3a after additional substeps of the first embodiment, which mainly serve to form a MESA structure for defining the active area;

3c eine schematische Schnittansicht der Schichtanordnung aus 3b nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Isolieren des aktiven Gebiets dienen; 3c a schematic sectional view of the layer arrangement of 3b after additional substeps of the first embodiment, which serve mainly to isolate the active area;

3d eine schematische Schnittansicht der Schichtanordnung aus 3c nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Vorbereiten des Ausbildens einer Gateelektrode dienen; 3d a schematic sectional view of the layer arrangement of 3c after additional substeps of the first embodiment, which mainly serve to prepare the formation of a gate electrode;

3e eine schematische Schnittansicht der Schichtanordnung aus 3d nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Definieren des Bereichs der Gateelektrode dienen; 3e a schematic sectional view of the layer arrangement of 3d after additional substeps of the first embodiment, which mainly serve to define the area of the gate electrode;

3f eine schematische Schnittansicht der Schichtanordnung aus 3e nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer vorläufigen Gateelektrode dienen; 3f a schematic sectional view of the layer arrangement of 3e after additional substeps of the first embodiment, which mainly serve to form a preliminary gate electrode;

3g eine schematische Schnittansicht der Schichtanordnung aus 3f nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden von Spacern dienen; 3g a schematic sectional view of the layer arrangement of 3f after additional substeps of the first embodiment, which serve mainly to form spacers;

3h eine schematische Schnittansicht der Schichtanordnung aus 3g nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der vorläufigen Gateelektrode und der MESA Struktur dienen; 3h a schematic sectional view of the layer arrangement of 3g after additional substeps of the first embodiment, which mainly serve to remove the preliminary gate electrode and the MESA structure;

3i eine schematische Schnittansicht der Schichtanordnung aus 3h nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Kohlenstoffschicht dienen; 3i a schematic sectional view of the layer arrangement of 3h after additional substeps of the first embodiment, which mainly serve to form a carbon layer;

3j eine schematische Schnittansicht der Schichtanordnung aus 3i nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer lithographischen Maske dienen; 3y a schematic sectional view of the layer arrangement of 3i after additional substeps of the first embodiment, which mainly serve to form a lithographic mask;

3k eine schematische Schnittansicht der Schichtanordnung aus 3j nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Kohlenstoffschicht dienen; 3k a schematic sectional view of the layer arrangement of 3y after additional substeps of the first embodiment, which mainly serve to structure the carbon layer;

3l eine schematische Schnittansicht der Schichtanordnung aus 3k nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der lithographischen Maske dienen; 3l a schematic sectional view of the layer arrangement of 3k after additional substeps of the first embodiment, which mainly serve to remove the lithographic mask;

3m eine schematische Schnittansicht der Schichtanordnung aus 3l nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Kontaktieren der Kohlenstoffschicht dienen; 3m a schematic sectional view of the layer arrangement of 3l after additional substeps of the first embodiment, which serve mainly to contact the carbon layer;

4a eine schematische Schnittansicht einer Schichtanordnung eines Verfahrens zum Herstellen eines Transistors gemäß einem zweiten Ausführungsbeispiel der Erfindung; 4a a schematic sectional view of a layer arrangement of a method for producing a transistor according to a second embodiment of the invention;

4b eine schematische Schnittansicht der Schichtanordnung aus 4a nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer MESA-Struktur zum Definieren des aktiven Gebiets dienen; 4b a schematic sectional view of the layer arrangement of 4a after additional substeps of the second embodiment, which mainly serve to form an MESA structure for defining the active area;

4c eine schematische Schnittansicht der Schichtanordnung aus 4b nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Isolieren des aktiven Gebiets dienen; 4c a schematic sectional view of the layer arrangement of 4b after additional part steps of the second embodiment, which serve mainly to isolate the active area;

4d eine schematische Schnittansicht der Schichtanordnung aus 4c nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Kohlenstoffschicht dienen; 4d a schematic sectional view of the layer arrangement of 4c after additional substeps of the second embodiment, which mainly serve to form a carbon layer;

4e eine schematische Schnittansicht der Schichtanordnung aus 4d nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Definieren des Bereichs einer Gateelektrode dienen; 4e a schematic sectional view of the layer arrangement of 4d after additional substeps of the second embodiment, which mainly serve to define the area of a gate electrode;

4f eine schematische Schnittansicht der Schichtanordnung aus 4e nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden der Gateelektrode dienen; 4f a schematic sectional view of the layer arrangement of 4e after additional substeps of the second embodiment, which serve mainly to form the gate electrode;

4g eine schematische Schnittansicht der Schichtanordnung aus 4f nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden von Spacern dienen; 4g a schematic sectional view of the layer arrangement of 4f after additional substeps of the second embodiment, which serve mainly to form spacers;

4h eine schematische Schnittansicht der Schichtanordnung aus 4g nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Fotolackschicht dienen; 4h a schematic sectional view of the layer arrangement of 4g after additional substeps of the second embodiment, which serve mainly to form a photoresist layer;

4i eine schematische Schnittansicht der Schichtanordnung aus 4h nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Fotolackschicht dienen; 4i a schematic sectional view of the layer arrangement of 4h after additional substeps of the second embodiment, which serve mainly to pattern the photoresist layer;

4j eine schematische Schnittansicht der Schichtanordnung aus 4i nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Entfernen von Teilbereichen der MESA-Struktur dienen; 4y a schematic sectional view of the layer arrangement of 4i after additional substeps of the second embodiment, which serve mainly to remove portions of the MESA structure;

4k eine schematische Schnittansicht der Schichtanordnung aus 4j nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht dienen; 4k a schematic sectional view of the layer arrangement of 4y after additional substeps of the second embodiment, which serve primarily to form a second carbon layer;

4l eine schematische Schnittansicht der Schichtanordnung aus 4k nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der Fotolackschicht und von Teilbereichen der zweiten Kohlenstoffschicht dienen; 4l a schematic sectional view of the layer arrangement of 4k after additional substeps of the second embodiment, which serve mainly to remove the photoresist layer and portions of the second carbon layer;

5a eine schematische Schnittansicht der Schichtanordnung aus 4j nach zusätzlichen Teilschritten eines dritten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der Fotolackschicht dienen; 5a a schematic sectional view of the layer arrangement of 4y after additional substeps of a third embodiment, which serve mainly to remove the photoresist layer;

5b eine schematische Schnittansicht der Schichtanordnung aus 5a nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht dienen; 5b a schematic sectional view of the layer arrangement of 5a after additional substeps of the third embodiment, which serve primarily to form a second carbon layer;

5c eine schematische Schnittansicht der Schichtanordnung aus 5b nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zusätzlichen Fotolackschicht dienen; 5c a schematic sectional view of the layer arrangement of 5b after additional substeps of the third embodiment, which serve mainly to form an additional photoresist layer;

5d eine schematische Schnittansicht der Schichtanordnung aus 5c nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zusätzlichen Fotolackschicht dienen; 5d a schematic sectional view of the layer arrangement of 5c after additional substeps of the third embodiment, which mainly serve to structure the additional photoresist layer;

5e eine schematische Schnittansicht der Schichtanordnung aus 5d nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer dünnen Metallschicht dienen; 5e a schematic sectional view of the layer arrangement of 5d after additional substeps of the third embodiment, which mainly serve to form a thin metal layer;

5f eine schematische Schnittansicht der Schichtanordnung aus 5e nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der zusätzlichen Fotolackschicht und einem Strukturieren der dünnen Metallschicht dienen; 5f a schematic sectional view of the layer arrangement of 5e after additional substeps of the third embodiment, which mainly serve to remove the additional photoresist layer and to pattern the thin metal layer;

5g eine schematische Schnittansicht der Schichtanordnung aus 5f nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zweiten Kohlenstoffschicht und einem Entfernen der Fotolackschicht dienen; 5g a schematic sectional view of the layer arrangement of 5f after additional substeps of the third embodiment, which mainly serve to pattern the second carbon layer and to remove the photoresist layer;

6a eine schematische Schnittansicht der Schichtanordnung aus 4j nach zusätzlichen Teilschritten eines vierten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der Fotolackschicht dienen; 6a a schematic sectional view of the layer arrangement of 4y after additional substeps of a fourth embodiment, which serve mainly to remove the photoresist layer;

6b eine schematische Schnittansicht der Schichtanordnung aus 6a nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht dienen; 6b a schematic sectional view of the layer arrangement of 6a after additional substeps of the fourth embodiment, which mainly serve to form a second carbon layer;

6c eine schematische Schnittansicht der Schichtanordnung aus 6b nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zusätzlichen Fotolackschicht dienen; 6c a schematic sectional view of the layer arrangement of 6b after additional substeps of the fourth embodiment, which mainly serve to form an additional photoresist layer;

6d eine schematische Schnittansicht der Schichtanordnung aus 6c nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zusätzlichen Fotolackschicht dienen; 6d a schematic sectional view of the layer arrangement of 6c after additional substeps of the fourth embodiment, which serve mainly to pattern the additional photoresist layer;

6e eine schematische Schnittansicht der Schichtanordnung aus 6d nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zweiten Kohlenstoffschicht dienen; 6e a schematic sectional view of the layer arrangement of 6d after additional substeps of the fourth embodiment, which mainly serve to structure the second carbon layer;

6f eine schematische Schnittansicht der Schichtanordnung aus 6e nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der zusätzlichen Fotolackschicht dienen; und 6f a schematic sectional view of the layer arrangement of 6e after additional substeps of the fourth embodiment, which serve mainly to remove the additional photoresist layer; and

7 schematische Darstellungen verschiedener Multigate-Transistoren mit Kohlenstoffschichten als Transistorelektroden. 7 schematic representations of various multi-gate transistors with carbon layers as transistor electrodes.

1 zeigt eine Strom-Spannungs Kennlinie eines Kohlenstoff/Silizium Kontaktes. Aus der Strom-Spannungskennlinie der 1 ergibt sich eine Barrierenhöhe ΦB oder eine Schottky-Barriere von 0,501 V ± 0,011 V für einen Kontakt zwischen einer erfindungsgemäßen Kohlenstoffschicht und einer Siliziumschicht. Dies ist eine geringere Schottky-Barriere als bei den bekannten Siliziden, so dass sich bei der Verwendung von Kohlenstoff geringere Kontaktwiderstände ergeben. Zum Vergleich sind in Tabelle 1, welche aus [4] entnommen ist, für einige bekannte Silizide die Schottky-Barriere und andere physikalische Parameter angegeben. 1 shows a current-voltage characteristic of a carbon / silicon contact. From the current-voltage characteristic of the 1 The result is a barrier height Φ B or a Schottky barrier of 0.501 V ± 0.011 V for a contact between a carbon layer according to the invention and a silicon layer. This is a lower Schottky barrier than the known silicides, resulting in lower contact resistances when using carbon. For comparison, in Table 1, which is taken from [4], the Schottky barrier and other physical parameters are given for some known silicides.

Figure 00190001
Figure 00190001

2 zeigt eine Rastermikroskopaufnahme eines Schnitts durch eine Schichtanordnung mit einer undotierten Kohlenstoffschicht 201 und einer kristallinen Siliziumschicht 202. Zu erkennen sind in 2 einerseits die polykristalline Struktur der Kohlenstoffschicht 201, deren einzelne kristalline Bereiche zu den dunklen Bereichen in der undotierten Kohlenstoffschicht 201 korrespondieren. Andererseits ist auch zu erkennen, dass die kristalline Struktur der kristallinen Siliziumschicht 202 nicht durch die aufgebrachte Kohlenstoffschicht 201 gestört wird, d.h. dass der Kohlenstoff nicht aus der Kohlenstoffschicht 201 in die Siliziumschicht 202 hinein diffundiert. 2 shows a scanning micrograph of a section through a layer arrangement with an undoped carbon layer 201 and a crystalline silicon layer 202 , To recognize are in 2 on the one hand, the polycrystalline structure of the carbon layer 201 , their single crystalline regions to the dark areas in the undoped carbon layer 201 correspond. On the other hand, it can also be seen that the crystalline structure of the crystalline silicon layer 202 not by the applied carbon layer 201 is disturbed, ie that the carbon is not from the carbon layer 201 in the silicon layer 202 diffused into it.

Anhand der 3 wird nachfolgend ein erstes Ausführungsbeispiel eines Verfahrens zum Herstellen eines Transistors näher erläutert.Based on 3 a first embodiment of a method for producing a transistor is explained in more detail below.

3a zeigt eine schematische Schnittansicht einer Schichtanordnung 300 eines Verfahrens zum Herstellen eines Transistors gemäß einem ersten Ausführungsbeispiel der Erfindung. Die Schichtanordnung 300 stellt ein Silizium auf Isolator Substrat (SOI-Substrat) dar und weist ein Siliziumsubstrat 301, auf welchem eine Isolatorschicht 302, beispielsweise aus Siliziumoxid, und eine kristalline Siliziumschicht 303 ausgebildet ist, auf. Die Isolatorschicht stellt eine so genannte vergrabene Isolatorschicht (Buried Oxide, BOX) dar. 3a shows a schematic sectional view of a layer arrangement 300 a method of manufacturing a transistor according to a first embodiment of the invention. The layer arrangement 300 represents a silicon on insulator substrate (SOI substrate) and has a silicon substrate 301 on which an insulator layer 302 For example, of silicon oxide, and a crystalline silicon layer 303 is trained on. The insulator layer is a so-called buried insulator layer (Buried Oxide, BOX).

3b zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3a nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer MESA-Struktur der kristallinen Siliziumschicht 303 zum Definieren des aktiven Gebiets dienen. Die MESA-Struktur stellt anschaulich eine tisch- oder podestförmige Struktur der kristallinen Siliziumschicht 303 dar, welche Struktur durch Strukturierung der kristallinen Siliziumschicht 303 ausgebildet wird und bei der in Teilbereichen die Isolatorschicht 302 freigelegt wird. Die MESA-Struktur kann beispielsweise mittels Ätzens ausgebildet werden. Die MESA-Struktur definiert das aktive Gebiet des Transistors, welcher mittels des Verfahrens ausgebildet wird. 3b shows a schematic sectional view of the layer arrangement 300 out 3a according to additional substeps of the first embodiment, which mainly serve to form a MESA structure of the crystalline silicon layer 303 for defining the active region. The MESA structure clearly illustrates a table or platform-like structure of the crystalline silicon layer 303 what structure by structuring the crystalline silicon layer 303 is formed and in some areas of the insulator layer 302 is exposed. The MESA structure may be formed by etching, for example. The MESA structure defines the active region of the transistor formed by the method.

3c zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3b nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Isolieren des aktiven Gebiets dienen. Zum Ausbilden der Isolation der MESA-Struktur werden im Randbereich der MESA-Struktur auf der Isolatorschicht 302 Spacer 304 ausgebildet. Die Spacer 304 können aus Siliziumoxid oder Siliziumnitrid ausgebildet sein. 3c shows a schematic sectional view of the layer arrangement 300 out 3b after additional Chen substeps of the first embodiment, which serve mainly to isolate the active area. To form the insulation of the MESA structure be in the edge region of the MESA structure on the insulator layer 302 spacer 304 educated. The spacers 304 may be formed of silicon oxide or silicon nitride.

3d zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3c nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Vorbereiten des Ausbildens einer Gateelektrode dienen. Auf der Schichtanordnung wird eine gateisolierende Schicht ausgebildet, welche in den Figuren der Übersichtlichkeit wegen nicht dargestellt ist. Die gateisolierende Schicht wird auf der kristallinen Siliziumschicht 303 ausgebildet und kann beispielsweise mittels thermischer Oxidation der kristallinen Siliziumschicht 303 erzeugt werden. Nachfolgend wird eine Polysiliziumschicht 305 auf der Schichtanordnung 300, d.h. auf der Isolatorschicht 302, den Spacern 304 und der gateisolierenden Schicht ausgebildet. Anschließend wird eine Hartmaske 306 auf der Polysiliziumschicht 305 ausgebildet. Die Hartmaske 306 wird nachfolgend als Strukturierungshilfe verwendet und kann beispielsweise mittels Nitrid oder mittels TEOS ausgebildet werden. 3d shows a schematic sectional view of the layer arrangement 300 out 3c after additional substeps of the first embodiment, which mainly serve to prepare the formation of a gate electrode. On the layer arrangement, a gate insulating layer is formed, which is not shown in the figures for the sake of clarity. The gate insulating layer is on the crystalline silicon layer 303 formed and can for example by means of thermal oxidation of the crystalline silicon layer 303 be generated. The following is a polysilicon layer 305 on the layer arrangement 300 ie on the insulator layer 302 , the spacers 304 and the gate insulating layer. Subsequently, a hard mask 306 on the polysilicon layer 305 educated. The hard mask 306 is subsequently used as structuring aid and can be formed for example by means of nitride or by means of TEOS.

3e zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3d nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Definieren des Bereichs der Gateelektrode dienen. Auf der Hartmaske 306 wird eine Fotolackschicht 307 ausgebildet und strukturiert, mittels welcher der Gatebereich, d.h. der Bereich in welchem nachfolgend die Gateelektrode ausgebildet wird, definiert wird. 3e shows a schematic sectional view of the layer arrangement 300 out 3d after additional substeps of the first embodiment, which mainly serve to define the area of the gate electrode. On the hardmask 306 becomes a photoresist layer 307 is formed and structured, by means of which the gate region, ie the region in which the gate electrode is subsequently formed, is defined.

3f zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3e nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer vorläufigen Gateelektrode dienen. Hierzu wird die Hartmaske 306, die Polysiliziumschicht 305 und die gateisolierende Schicht unter Verwendung der Fotolackschicht 307 strukturiert. Die Strukturierung wird vorzugsweise mittels Trockenätzung durchgeführt und dient dazu, aus Teilbereichen der Polysiliziumschicht 305 die vorläufige Gateelektrode auszubilden. Nach der Strukturierung der Polysiliziumschicht 305 werden die verbliebenen Bereiche der Fotolackschicht 307 und der Hartmaske 306 entfernt. 3f shows a schematic sectional view of the layer arrangement 300 out 3e after additional substeps of the first embodiment, which mainly serve to form a preliminary gate electrode. This is the hard mask 306 , the polysilicon layer 305 and the gate insulating layer using the photoresist layer 307 structured. The structuring is preferably carried out by means of dry etching and serves to form portions of the polysilicon layer 305 to form the preliminary gate electrode. After structuring the polysilicon layer 305 become the remaining areas of the photoresist layer 307 and the hard mask 306 away.

3g zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3f nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden von Spacern dienen. Auf der kristallinen Siliziumschicht 302 werden im Randbereich der Polysiliziumschicht 305 Spacer 308 ausgebildet, welche einer Einkapselung der Gateelektrode dienen. Die Spacer 308 werden vorzugsweise aus Siliziumnitrid ausgebildet. 3g shows a schematic sectional view of the layer arrangement 300 out 3f after additional substeps of the first embodiment, which mainly serve to form spacers. On the crystalline silicon layer 302 become in the edge region of the polysilicon layer 305 spacer 308 formed, which serve an encapsulation of the gate electrode. The spacers 308 are preferably formed of silicon nitride.

3h zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3g nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der vorläufigen Gateelektrode und der MESA Struktur dienen. In einem ersten Ätzschritt wird hierzu die MESA-Struktur, d.h. die freiliegenden Teilbereiche der kristallinen Siliziumschicht 303, mittels Ätzens entfernt. Hierbei können die vorläufige Gateelektrode und die Spacer 308 der vorläufigen Gateelektrode als Maske verwendet werden. Nachfolgend wird die vorläufige Gateelektrode, d.h. die verbliebene Polysiliziumschicht 305, mittels Ätzens entfernt, wobei Teilbereiche der verbliebenen gateisolierenden Schicht freigelegt werden. 3h shows a schematic sectional view of the layer arrangement 300 out 3g after additional substeps of the first embodiment, which mainly serve to remove the preliminary gate electrode and the MESA structure. In a first etching step, this is the MESA structure, ie the exposed portions of the crystalline silicon layer 303 , removed by etching. Here, the preliminary gate electrode and the spacers 308 the temporary gate electrode can be used as a mask. Hereinafter, the preliminary gate electrode, that is, the remaining polysilicon layer 305 , Removed by etching, wherein portions of the remaining gate insulating layer are exposed.

3i zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3h nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Kohlenstoffschicht dienen. Auf der Schichtanordnung der 3h wird hierzu eine Kohlenstoffschicht 309 ausgebildet, welche polykristalline Eigenschaften hat. Zum Ausbilden der polykristallinen Kohlenstoffschicht 309 können verschiedene Prozesse verwendet werden. Unter einer polykristallinen Kohlenstoffschicht wird eine Schicht verstanden, welche im wesentlichen aus Kohlenstoff besteht und welche in Teilbereichen eine Graphitstruktur, d.h. eine hexagonale Gitterstruktur, welche als kristallin aufgefasst werden kann, aufweist. Die einzelnen "kristallinen" Teilbereiche mit hexagonalen Strukturen sind jedoch durch Bereiche getrennt, welche keine hexagonalen Gitterstrukturen aufweisen, oder zumindest durch hexagonale Gitterstrukturen getrennt, welche eine zu den benachbarten "kristallinen" Teilbereichen verschieden angeordnete Ausrichtung aufweisen. 3i shows a schematic sectional view of the layer arrangement 300 out 3h after additional substeps of the first embodiment, which mainly serve to form a carbon layer. On the layer arrangement of 3h this becomes a carbon layer 309 formed, which has polycrystalline properties. For forming the polycrystalline carbon layer 309 Different processes can be used. A polycrystalline carbon layer is understood as meaning a layer which consists essentially of carbon and which has a graphite structure in partial regions, ie a hexagonal lattice structure which can be regarded as crystalline. However, the individual "crystalline" subareas with hexagonal structures are separated by regions which have no hexagonal lattice structures, or at least separated by hexagonal lattice structures which have a different orientation to the adjacent "crystalline" subregions.

Bei einem ersten Prozess wird bei einer Temperatur zwischen 900°Celsius und 970°Celsius, vorzugsweise 950°Celsius, eine Wasserstoffatmosphäre mit einem Druck von etwa 0,001 bar, oder 1 Hektopascal, erzeugt. Anschließend wird ein kohlenstoffhaltiges Gas beispielsweise Methan (CH4) oder Azetylen (C2H4) eingeleitet, bis sich ein Gesamtdruck von etwa 0,6 bar, oder 600 Hektopascal, einstellt. Bei diesen Bedingungen scheidet sich eine polykristalline Kohlenstoffschicht auf der Oberfläche der Schichtanordnung 300 ab. Vorzugsweise wird das kohlenstoffhaltige Gas während des Abscheideprozesses ständig eingeleitet, so dass der Gesamtdruck im wesentlichen konstant bleibt.In a first process, at a temperature between 900 ° Celsius and 970 ° Celsius, preferably 950 ° Celsius, a hydrogen atmosphere at a pressure of about 0.001 bar, or 1 hectopascal, is generated. Subsequently, a carbonaceous gas, for example, methane (CH 4 ) or acetylene (C 2 H 4 ) is introduced until a total pressure of about 0.6 bar, or 600 hectopascals, sets. Under these conditions, a polycrystalline carbon layer is deposited on the surface of the stack 300 from. In front Preferably, the carbonaceous gas is continuously introduced during the deposition process, so that the total pressure remains substantially constant.

Bei einem zweiten Prozess zum Erzeugen einer polykristallinen Kohlenstoffschicht wird bei einer Temperatur von etwa 800°Celsius eine Wasserstoffatmosphäre von etwa 2 Torr bis 3 Torr, vorzugsweise 2,5 Torr, was etwa 3,33 Hektopascal entspricht, erzeugt. Gleichzeitig zum Heizen mittels eines normalen Ofens wird ein so genannter Photonen-Ofen verwendet, d.h. eine Lichtquelle, welche zusätzlich Energie zur Verfügung stellt. Hierdurch lässt sich die Temperatur gegenüber dem oben beschriebenen Verfahren senken, was je nach Anwendungsgebiet vorteilhaft sein kann. In die Wasserstoffatmosphäre wird anschließend wiederum ein kohlenstoffhaltiges Gas beispielsweise Methan (CH4), Azetylen (C2H4) oder Alkoholdampf, vorzugsweise Äthanoldampf (C2H5OH), eingeleitet, bis ein Gesamtdruck zwischen 6,5 Torr und 8,5 Torr, vorzugsweise 7,5 Torr, was etwa 10 Hektopascal entspricht, erreicht ist. Auch bei diesen Bedingungen scheidet sich eine polykristalline Kohlenstoffschicht ab. Auch in diesem Prozess wird das kohlenstoffhaltige Gas vorzugsweise ständig eingeleitet, solange die konforme Abscheidung durchgeführt wird.In a second process for producing a polycrystalline carbon layer, at a temperature of about 800 ° Celsius, a hydrogen atmosphere of about 2 Torr to 3 Torr, preferably 2.5 Torr, which corresponds to about 3.33 hectopascal, is generated. Simultaneously with heating by means of a normal oven, a so-called photon furnace is used, ie a light source which additionally provides energy. As a result, the temperature can be reduced compared to the method described above, which can be advantageous depending on the field of application. A carbon-containing gas, for example methane (CH 4 ), acetylene (C 2 H 4 ) or alcohol vapor, preferably ethanol vapor (C 2 H 5 OH), is then introduced into the hydrogen atmosphere until a total pressure between 6.5 Torr and 8.5 Torr, preferably 7.5 Torr, which corresponds to about 10 hectopascals, is reached. Even under these conditions, a polycrystalline carbon layer is deposited. Also in this process, the carbonaceous gas is preferably continuously introduced while the conformal deposition is performed.

In allen beschriebenen Prozessen kann die Dicke der Kohlenstoffschicht über die Dauer des Abscheideprozesses gesteuert werden.In all described processes, the thickness of the carbon layer over the Duration of the deposition process to be controlled.

3j zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3i nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer lithographischen Maske dienen. Zum Ausbilden wird eine Fotolackschicht 310 auf der polykristallinen Kohlenstoffschicht 309 ausgebildet und derart strukturiert, dass nur die Teilbereiche der polykristallinen Kohlenstoffschicht 309 von der Fotolackschicht 310 bedeckt bleiben, in welchen Teilbereichen die Source/Drainelektroden aus der polykristallinen Kohlenstoffschicht 309 ausgebildet werden. 3y shows a schematic sectional view of the layer arrangement 300 out 3i after additional substeps of the first embodiment, which mainly serve to form a lithographic mask. To form a photoresist layer 310 on the polycrystalline carbon layer 309 formed and structured such that only the subregions of the polycrystalline carbon layer 309 from the photoresist layer 310 remain covered, in which areas the source / drain electrodes of the polycrystalline carbon layer 309 be formed.

3k zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3j nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Kohlenstoffschicht 309 dienen, wobei eine erste Source/Drainelektrode 311, eine zweite Source/Drainelektrode 312 und ein Gatebereich 313 ausgebildet werden. Hierzu wird mittels Verwendens der Fotolackschicht 310 als Maske die polykristalline Kohlenstoffschicht 309 in Teilbereichen zurückgeätzt, wodurch Teilbereiche der Isolatorschicht 302, der Spacer 304 der Source/Drainelektroden, der Spacer 308 der Gateelektrode 311 aus Kohlenstoff freigelegt werden. Durch das Freilegen der Spacer der Gateelektrode 313 aus Kohlenstoff und dem damit verbundenen teilweisen Rückätzen der Kohlenstoffschicht 309 im Bereich der Gateelektrode wird sichergestellt, dass die Source/Drainelektroden 311 und 312 nicht mit der Gateelektrode 313 kurzgeschlossen sind. 3k shows a schematic sectional view of the layer arrangement 300 out 3y after additional sub-steps of the first embodiment, which mainly a structuring of the carbon layer 309 serve, wherein a first source / drain electrode 311 , a second source / drain electrode 312 and a gate area 313 be formed. This is done by using the photoresist layer 310 as mask the polycrystalline carbon layer 309 etched back in partial areas, whereby partial areas of the insulator layer 302 , the spacer 304 the source / drain electrodes, the spacer 308 the gate electrode 311 be exposed from carbon. By exposing the spacers of the gate electrode 313 of carbon and the associated partial re-etching of the carbon layer 309 in the region of the gate electrode it is ensured that the source / drain electrodes 311 and 312 not with the gate electrode 313 are shorted.

3l zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3k nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der lithographischen Maske dienen. Hierzu werden die verbliebenen Teilbereiche der Fotoschicht 310 entfernt, wodurch die Source/Drainelektroden 311 und 312 freigelegt werden. 3l shows a schematic sectional view of the layer arrangement 300 out 3k after additional substeps of the first embodiment, which mainly serve to remove the lithographic mask. For this purpose, the remaining portions of the photo layer 310 removed, causing the source / drain electrodes 311 and 312 be exposed.

3m zeigt eine schematische Schnittansicht der Schichtanordnung 300 aus 3l nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Kontaktieren der Kohlenstoffschicht 309 dienen. Die Kontaktierung der verbliebenen Kohlenstoffschicht 309, d.h. der Source/Drainelektroden 311 und 312 und der Gateelektrode 313 kann mittels bekannter Backend-Prozessen durchgeführt werden. Die Kontaktierungen sind in 3m schematisch mittels der Schichten 314, 315 und 316 dargestellt. 3m shows a schematic sectional view of the layer arrangement 300 out 3l after additional substeps of the first embodiment, which mainly involves contacting the carbon layer 309 serve. The contacting of the remaining carbon layer 309 ie the source / drain electrodes 311 and 312 and the gate electrode 313 can be performed by known backend processes. The contacts are in 3m schematically by means of the layers 314 . 315 and 316 shown.

Anhand der 4 wird nachfolgend ein zweites Ausführungsbeispiel eines Verfahrens zum Herstellen eines Transistors näher erläutert.Based on 4 In the following, a second exemplary embodiment of a method for producing a transistor will be explained in more detail.

4a zeigt eine schematische Schnittansicht einer Schichtanordnung 400 eines Verfahrens zum Herstellen eines Transistors gemäß einem zweiten Ausführungsbeispiel der Erfindung. Die Schichtanordnung 400 stellt ein SOI-Substrat dar und weist ein Siliziumsubstrat 401, auf welchem eine Isolatorschicht 402, beispielsweise aus Siliziumoxid, und eine kristalline Siliziumschicht 403 ausgebildet ist, auf. Die Isolatorschicht stellt eine vergrabene Isolatorschicht dar. 4a shows a schematic sectional view of a layer arrangement 400 a method of manufacturing a transistor according to a second embodiment of the invention. The layer arrangement 400 represents an SOI substrate and has a silicon substrate 401 on which an insulator layer 402 For example, of silicon oxide, and a crystalline silicon layer 403 is trained on. The insulator layer represents a buried insulator layer.

4b zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4a nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer MESA-Struktur der kristallinen Siliziumschicht 403 zum Definieren des aktiven Gebiets dienen. Die MESA-Struktur stellt anschaulich eine tisch- oder podestförmige Struktur dar der kristallinen Siliziumschicht 403 dar, welche Struktur durch Strukturierung der kristallinen Siliziumschicht 403 ausgebildet wird und bei der in Teilbereichen die Isolatorschicht 402 freigelegt wird. Das Ausbilden kann beispielsweise mittels Ätzens durchgeführt werden. Die MESA-Struktur definiert das aktive Gebiet des Transistors, welcher mittels des Verfahrens ausgebildet wird. 4b shows a schematic sectional view of the layer arrangement 400 out 4a after additional substeps of the second embodiment, which mainly serve to form a MESA structure of the crystalline silicon layer 403 for defining the active region. The MESA structure clearly illustrates a table or platform-like structure of the crystalline silicon layer 403 what structure by structuring the crystalline silicon layer 403 is trained and in subareas the insulator layer 402 is exposed. The forming can be carried out, for example, by means of etching. The MESA structure defines the active region of the transistor formed by the method.

4c zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4b nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Isolieren des aktiven Gebiets dienen. Zum Ausbilden der Isolation der MESA-Struktur werden im Randbereich der MESA-Struktur auf der Isolatorschicht 402 Spacer 404 ausgebildet. Die Spacer 404 können aus Siliziumoxid oder Siliziumnitrid ausgebildet sein. 4c shows a schematic sectional view of the layer arrangement 400 out 4b after additional substeps of the second embodiment, which serve mainly to isolate the active area. To form the insulation of the MESA structure be in the edge region of the MESA structure on the insulator layer 402 spacer 404 educated. The spacers 404 may be formed of silicon oxide or silicon nitride.

4d zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4c nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Vorbereiten des Ausbilden einer Gateelektrode dienen. Auf der Schichtanordnung wird eine gateisolierende Schicht ausgebildet, welche in den Figuren der Übersichtlichkeit wegen nicht dargestellt ist. Die gateisolierende Schicht wird auf der kristallinen Siliziumschicht 403 ausgebildet und kann beispielsweise mittels thermischer Oxidation der kristallinen Siliziumschicht 403 erzeugt werden. Nachfolgend wird eine Kohlenstoffschicht 405 auf der Schichtanordnung 400, d.h. auf der Isolatorschicht 402, den Spacern 404 und der gateisolierenden Schicht ausgebildet. Die Kohlenstoffschicht 405 kann mittels der gleichen Prozesse ausgebildet werden, welche unter Bezug auf die 3 beschrieben wurden. Anschließend wird eine Hartmaske 406 auf der Kohlenstoffschicht 405 ausgebildet. Die Hartmaske 406 wird nachfolgend als Strukturierungshilfe verwendet und kann beispielsweise mittels Nitrid oder mittels TEOS ausgebildet werden. 4d shows a schematic sectional view of the layer arrangement 400 out 4c after additional substeps of the second embodiment, which mainly serve to prepare the formation of a gate electrode. On the layer arrangement, a gate insulating layer is formed, which is not shown in the figures for the sake of clarity. The gate insulating layer is on the crystalline silicon layer 403 formed and can for example by means of thermal oxidation of the crystalline silicon layer 403 be generated. The following is a carbon layer 405 on the layer arrangement 400 ie on the insulator layer 402 , the spacers 404 and the gate insulating layer. The carbon layer 405 can be formed by means of the same processes described with reference to FIGS 3 have been described. Subsequently, a hard mask 406 on the carbon layer 405 educated. The hard mask 406 is subsequently used as structuring aid and can be formed for example by means of nitride or by means of TEOS.

4e zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4d nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Definieren des Bereichs der Gateelektrode dienen. Auf der Hartmaske 406 wird eine Fotolackschicht 407 ausgebildet und strukturiert, mittels welcher der Gatebereich, d.h. der Bereich in welchem nachfolgend die Gateelektrode ausgebildet wird, definiert wird. 4e shows a schematic sectional view of the layer arrangement 400 out 4d after additional substeps of the second embodiment, which mainly serve to define the area of the gate electrode. On the hardmask 406 becomes a photoresist layer 407 is formed and structured, by means of which the gate region, ie the region in which the gate electrode is subsequently formed, is defined.

4f zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4e nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Gateelektrode dienen. Hierzu wird die Hartmaske 406, die Kohlenstoffschicht 405 und die gateisolierende Schicht unter Verwendung der Fotolackschicht 407 strukturiert. Die Strukturierung wird vorzugsweise mittels Trockenätzung durchgeführt und dient dazu aus Teilbereichen der Kohlenstoffschicht 405 die Gateelektrode 413 auszubilden. Nach der Strukturierung der Kohlenstoffschicht 405 werden die verbliebenen Bereiche der Fotolackschicht 407 und der Hartmaske 406 entfernt. 4f shows a schematic sectional view of the layer arrangement 400 out 4e after additional substeps of the second embodiment, which mainly serve to form a gate electrode. This is the hard mask 406 , the carbon layer 405 and the gate insulating layer using the photoresist layer 407 structured. The structuring is preferably carried out by means of dry etching and serves for this purpose of partial regions of the carbon layer 405 the gate electrode 413 train. After structuring the carbon layer 405 become the remaining areas of the photoresist layer 407 and the hard mask 406 away.

4g zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4f nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden von Spacern dienen. Auf der kristallinen Siliziumschicht 402 werden im Randbereich der Gateelektrode 413 Spacer 408 ausgebildet, welche einer Einkapselung der Gateelektrode 413 dienen. Die Spacer 408 werden vorzugsweise aus Siliziumnitrid ausgebildet. 4g shows a schematic sectional view of the layer arrangement 400 out 4f after additional substeps of the second embodiment, which mainly serve to form spacers. On the crystalline silicon layer 402 be in the edge region of the gate electrode 413 spacer 408 which forms an encapsulation of the gate electrode 413 serve. The spacers 408 are preferably formed of silicon nitride.

4h zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4g nach zusätzlichen Teilschritten des ersten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Fotolackschicht 410 dienen, welche auf der Schichtanordnung 400 ausgebildet wird und bei einem nachfolgenden Ausbilden von Source/Drainelektroden verwendet wird. 4h shows a schematic sectional view of the layer arrangement 400 out 4g after additional substeps of the first embodiment, which mainly involves forming a photoresist layer 410 serve, which on the layer arrangement 400 is formed and used in a subsequent formation of source / drain electrodes.

4i zeigt eine schematische Schnittansicht der Schichtanordnung 400 auf 4h nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Fotolackschicht 410 dienen. Die Fotolackschicht 410 wird derart strukturiert, dass sie nur in den Bereichen der Schichtanordnung 400 verbleibt, in welchen sich die Fotolackschicht 410 direkt oberhalb der Isolatorschicht 402, der Spacer 404 der MESA-Struktur, der Spacer 408 der Gateelektrode und der Gateelektrode 413 befinden, d.h. die Teilbereiche der Fotolackschicht 410, welche sich direkt oberhalb der kristallinen Siliziumschicht 403 befinden, werden entfernt, da in diesen Bereichen die Source/Drainelektroden des Transistors ausgebildet wird. 4i shows a schematic sectional view of the layer arrangement 400 on 4h after additional substeps of the second embodiment, which mainly a structuring of the photoresist layer 410 serve. The photoresist layer 410 is structured such that it only in the areas of the layer arrangement 400 remains in which the photoresist layer 410 directly above the insulator layer 402 , the spacer 404 the MESA structure, the spacer 408 the gate electrode and the gate electrode 413 located, ie the subregions of the photoresist layer 410 , which are located directly above the crystalline silicon layer 403 are removed, since in these areas, the source / drain electrodes of the transistor is formed.

4j zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4i nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Entfernen von Teilbereichen der MESA-Struktur dienen. Unter Verwenden der strukturierten Fotolackschicht 410 als Maske werden Teilbereiche der kristallinen Siliziumschicht 403 entfernt, wodurch in diesen Teilbereichen die Isolatorschicht 402 freigelegt werden. 4y shows a schematic sectional view of the layer arrangement 400 out 4i after additional substeps of the second embodiment, which serve mainly to remove portions of the MESA structure. Using the patterned photoresist layer 410 as a mask become subregions of the crystalline silicon layer 403 removed, whereby in these subregions the insulator layer 402 free be placed.

4k zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4j nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht 414 dienen. Die zweite Kohlenstoffschicht 414 wird auf der gesamten Schichtanordnung 400 ausgebildet, wobei wiederum die gleichen Prozesse wie bei der ersten Kohlenstoffschicht 405 verwendet werden können. 4k shows a schematic sectional view of the layer arrangement 400 out 4y after additional substeps of the second embodiment, which mainly involves forming a second carbon layer 414 serve. The second carbon layer 414 is on the whole layer arrangement 400 formed, in turn, the same processes as in the first carbon layer 405 can be used.

4l zeigt eine schematische Schnittansicht der Schichtanordnung 400 aus 4k nach zusätzlichen Teilschritten des zweiten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der Fotolackschicht 410 und Teilbereichen der zweiten Kohlenstoffschicht 414 dienen, wodurch eine erste Source/Drainelektrode 411 und eine zweite Source/Drainelektrode 412 ausgebildet werden. Das Entfernen kann mittels eines so genannten Lift-Off-Prozesses geschehen, bei welchem die Fotolackschicht 410 und die sich darauf befindlichen Teilbereiche der zweiten Kohlenstoffschicht 414 entfernt werden. Alternativ zum Entfernen mittels des Lift-Off-Prozesses kann auch zuerst eine Rückätzung der zweiten Kohlenstoffschicht 414 durchgeführt werden, so dass die Oberfläche der strukturierten Fotolackschicht 410 freigelegt wird. Nachfolgend wird dann die strukturierte Fotolackschicht 410 entfernt. 4l shows a schematic sectional view of the layer arrangement 400 out 4k after additional substeps of the second embodiment, which is mainly a removal of the photoresist layer 410 and portions of the second carbon layer 414 serve, whereby a first source / drain electrode 411 and a second source / drain electrode 412 be formed. The removal can be done by means of a so-called lift-off process in which the photoresist layer 410 and the subregions of the second carbon layer located thereon 414 be removed. As an alternative to removal by means of the lift-off process, it is also possible first to etch back the second carbon layer 414 be performed so that the surface of the patterned photoresist layer 410 is exposed. Subsequently, the structured photoresist layer is then 410 away.

Anhand der 5 wird nachfolgend ein drittes Ausführungsbeispiel eines Verfahrens zum Herstellen eines Transistors näher erläutert, das Verfahren des dritten Ausführungsbeispiels ist in den ersten Verfahrensschritten gleich zu den Verfahrensschritten, welche unter Bezugnahme auf die 4a bis 4j erläutert wurden und wird ausgehend von Schichtanordnung 500, welche gleich der in 4j beschriebenen Schichtanordnung ist und welche in 5a nochmals dargestellt ist, beschrieben.Based on 5 In the following, a third exemplary embodiment of a method for producing a transistor will be explained in more detail. The method of the third exemplary embodiment in the first method steps is identical to the method steps described with reference to FIGS 4a to 4y have been explained and is based on layer arrangement 500 , which is equal to the in 4y is described layer arrangement and which in 5a is shown again described.

5a zeigt eine schematische Schnittansicht einer Schichtanordnung 500, welche gleich der in 4j beschriebenen ist und welche ein Siliziumsubstrat 501, eine Isolatorschicht 502, Spacer 504 einer MESA-Struktur, eine kristalline Siliziumschicht 503, eine nicht dargestellte gateisolierende Schicht, eine Gateelektrode 513 aus Kohlenstoff und Spacer 508 der Gateelektrode aufweist. 5a shows a schematic sectional view of a layer arrangement 500 , which is equal to the in 4y and which is a silicon substrate 501 , an insulator layer 502 , Spacer 504 a MESA structure, a crystalline silicon layer 503 , a gate insulating layer, not shown, a gate electrode 513 made of carbon and spacer 508 the gate electrode.

5b zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5a nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht 514 dienen. Die zweite Kohlenstoffschicht 514 wird auf der gesamten Schichtanordnung 500 ausgebildet, wobei wiederum die bisher beschriebenen Prozesse für die Ausbildung einer Kohlenstoffschicht verwendet werden können. 5b shows a schematic sectional view of the layer arrangement 500 out 5a after additional substeps of the third embodiment, which mainly involves forming a second carbon layer 514 serve. The second carbon layer 514 is on the whole layer arrangement 500 formed, in turn, the previously described processes for the formation of a carbon layer can be used.

5c zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5b nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Fotolackschicht 510 dienen. Hierzu wird auf der gesamten Schichtanordnung eine Fotolackschicht 510 ausgebildet. 5c shows a schematic sectional view of the layer arrangement 500 out 5b after additional substeps of the third embodiment, which mainly involves forming a photoresist layer 510 serve. For this purpose, a photoresist layer is applied to the entire layer arrangement 510 educated.

5d zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5c nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Fotolackschicht 510 dienen. Die Fotolackschicht 510 wird derart strukturiert, dass sie nur in den Bereichen der Schichtanordnung 500 entfernt wird, in welchen sich die Fotolackschicht 510 oberhalb der Bereiche befindet, in welchen nachfolgend eine erste Source/Drainelektrode 511 und eine zweite Source/Drainelektrode 512 aus der zweiten Kohlenstoffschicht 514 ausgebildet werden. 5d shows a schematic sectional view of the layer arrangement 500 out 5c after additional substeps of the third embodiment, which mainly a structuring of the photoresist layer 510 serve. The photoresist layer 510 is structured such that it only in the areas of the layer arrangement 500 is removed, in which the photoresist layer 510 located above the areas in which subsequently a first source / drain electrode 511 and a second source / drain electrode 512 from the second carbon layer 514 be formed.

5e zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5d nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer dünnen Metallschicht als Hartmaske dienen. Hierzu wird auf der gesamten Schichtanordnung 500 eine dünne Metallschicht 517 ausgebildet, von der nachfolgend Teilbereiche als Hartmaske zum Strukturieren der zweiten Kohlenstoffschicht 514 verwendet werden. 5e shows a schematic sectional view of the layer arrangement 500 out 5d after additional substeps of the third embodiment, which mainly serve to form a thin metal layer as a hard mask. This is done on the entire layer arrangement 500 a thin metal layer 517 formed, from the following sub-areas as a hard mask for patterning the second carbon layer 514 be used.

5f zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5e nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Entfernen der Fotolackschicht 510 und einem Strukturieren der dünnen Metallschicht 517 dienen. Zum Strukturieren der dünnen Metallschicht 517 wird die Fotolackschicht 510 mittels eines Lift-Off Prozesses von der Schichtanordnung entfernt, wodurch auch die sich auf der Fotolackschicht 510 befindlichen Bereiche der dünnen Metallschicht 517 entfernt werden, so dass die dünne Metallschicht 517 als Hartmaske nur in den Teilbereichen verbleibt in denen sie direkt auf der zweiten Kohlenstoffschicht 514 ausgebildet ist und in welchen nachfolgend die Source/Drainelektroden 511 und 512 ausgebildet werden. 5f shows a schematic sectional view of the layer arrangement 500 out 5e after additional substeps of the third embodiment, which is mainly a removal of the photoresist layer 510 and structuring the thin metal layer 517 serve. For structuring the thin metal layer 517 becomes the photoresist layer 510 by means of a lift-off process away from the layer arrangement, whereby also on the photoresist layer 510 located areas of the thin metal layer 517 be removed, leaving the thin metal layer 517 as a hard mask only in the sub-areas remains where they directly on the second carbon layer 514 is formed and in which subsequently the source / drain electrodes 511 and 512 be formed.

5g zeigt eine schematische Schnittansicht der Schichtanordnung 500 aus 5f nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zweiten Kohlenstoffschicht 514 und einem Entfernen der Hartmaske 517 dienen. Hierzu wird die zweite Kohlenstoffschicht 514 unter Verwendung der Hartmaske 517 geätzt, beispielsweise mittels Wasserstoff-, Sauerstoff- oder Luftplasmas, wodurch die erste und zweite Source/Drainelektrode ausgebildet werden. Nachfolgend wird die Hartmaske 517 entfernt. 5g shows a schematic sectional view of the layer arrangement 500 out 5f after additional substeps of the third embodiment, which mainly a structuring of the second carbon layer 514 and removing the hardmask 517 serve. For this purpose, the second carbon layer 514 using the hard mask 517 etched, for example by means of hydrogen, oxygen or air plasma, whereby the first and second source / drain electrode are formed. Below is the hard mask 517 away.

Anhand der 6 wird nachfolgend ein viertes Ausführungsbeispiel eines Verfahrens zum Herstellen eines Transistors näher erläutert, das Verfahren des vierten Ausführungsbeispiels ist in den ersten Verfahrensschritten gleich zu den Verfahrensschritten, welche unter Bezugnahme auf die 4a bis 4j erläutert wurden und wird ausgehend von Schichtanordnung 600, welche gleich der in 4j beschriebenen Schichtanordnung ist und welche in 6a nochmals dargestellt ist, beschrieben. Der Unterschied zwischen dem vierten und dem dritten Ausführungsbeispiel liegt hauptsächlich darin, dass im vierten Ausführungsbeispiel keine Hartmaske ausgebildet wird, um die zweite Kohlenstoffschicht zu strukturieren und die Source/Drainelektroden zu erzeugen.Based on 6 In the following, a fourth exemplary embodiment of a method for producing a transistor will be explained in more detail. The method of the fourth exemplary embodiment in the first method steps is identical to the method steps described with reference to FIGS 4a to 4y have been explained and is based on layer arrangement 600 , which is equal to the in 4y is described layer arrangement and which in 6a is shown again described. The difference between the fourth and third embodiments is mainly that in the fourth embodiment, no hard mask is formed to pattern the second carbon layer and to generate the source / drain electrodes.

6a zeigt eine schematische Schnittansicht einer Schichtanordnung 600, welche gleich der in 4j beschriebenen ist und welche ein Siliziumsubstrat 601, eine Isolatorschicht 602, Spacer 604 einer MESA-Struktur, eine kristalline Siliziumschicht 603, eine nicht dargestellte gateisolierende Schicht, eine Gateelektrode 613 aus Kohlenstoff und Spacer 608 der Gateelektrode aufweist. 6a shows a schematic sectional view of a layer arrangement 600 , which is equal to the in 4y and which is a silicon substrate 601 , an insulator layer 602 , Spacer 604 a MESA structure, a crystalline silicon layer 603 , a gate insulating layer, not shown, a gate electrode 613 made of carbon and spacer 608 the gate electrode.

6b zeigt eine schematische Schnittansicht der Schichtanordnung 600 aus 6a nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer zweiten Kohlenstoffschicht 614 dienen. Die zweite Kohlenstoffschicht 614 wird auf der gesamten Schichtanordnung 600 ausgebildet, wobei wiederum die gleichen Prozesse, wie bisher beschrieben, verwendet werden können. 6b shows a schematic sectional view of the layer arrangement 600 out 6a after additional substeps of the third embodiment, which mainly involves forming a second carbon layer 614 serve. The second carbon layer 614 is on the whole layer arrangement 600 formed, in turn, the same processes, as previously described, can be used.

6c zeigt eine schematische Schnittansicht der Schichtanordnung 600 aus 6b nach zusätzlichen Teilschritten des dritten Ausführungsbeispiels, welche hauptsächlich einem Ausbilden einer Fotolackschicht 610 dienen. Hierzu wird auf der gesamten Schichtanordnung eine Fotolackschicht 610 ausgebildet. 6c shows a schematic sectional view of the layer arrangement 600 out 6b after additional substeps of the third embodiment, which mainly involves forming a photoresist layer 610 serve. For this purpose, a photoresist layer is applied to the entire layer arrangement 610 educated.

6d zeigt eine schematische Schnittansicht der Schichtanordnung 600 aus 6c nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der Fotolackschicht 610 dienen. Die Fotolackschicht 610 wird derart strukturiert, dass sie nur in den Bereichen der Schichtanordnung 600 verbleibt, in welchen sich die Fotolackschicht 610 oberhalb der Bereiche befindet, in welchen nachfolgend eine erste Source/Drainelektrode 611 und eine zweite Source/Drainelektrode 612 aus der zweiten Kohlenstoffschicht 614 ausgebildet werden. Anschaulich wird die Fotolackschicht 610 also komplementär zu der Fotolackschicht 510 im dritten Ausführungsbeispiel strukturiert. 6d shows a schematic sectional view of the layer arrangement 600 out 6c after additional substeps of the fourth embodiment, which mainly a structuring of the photoresist layer 610 serve. The photoresist layer 610 is structured such that it only in the areas of the layer arrangement 600 remains in which the photoresist layer 610 located above the areas in which subsequently a first source / drain electrode 611 and a second source / drain electrode 612 from the second carbon layer 614 be formed. The photoresist layer becomes clear 610 thus complementary to the photoresist layer 510 structured in the third embodiment.

6e zeigt eine schematische Schnittansicht der Schichtanordnung 600 aus 6d nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, welche hauptsächlich einem Strukturieren der zweiten Kohlenstoffschicht 614 dienen. Hierzu wird die zweite Kohlenstoffschicht 614 unter Verwendung der Fotolackschicht 610 geätzt, beispielsweise mittels Wasserstoff-Sauerstoff- oder Luftplasmas, wodurch die erste Source/Drainelektrode 611 und die zweite Source/Drainelektrode 612 ausgebildet werden. 6e shows a schematic sectional view of the layer arrangement 600 out 6d after additional substeps of the fourth embodiment, which mainly a structuring of the second carbon layer 614 serve. For this purpose, the second carbon layer 614 using the photoresist layer 610 etched, for example by means of hydrogen-oxygen or air plasma, whereby the first source / drain electrode 611 and the second source / drain electrode 612 be formed.

6f zeigt eine schematische Schnittansicht der Schichtanordnung 600 aus 6e nach zusätzlichen Teilschritten des vierten Ausführungsbeispiels, nachdem die Fotolackschicht 610 entfernt wurde. 6f shows a schematic sectional view of the layer arrangement 600 out 6e after additional substeps of the fourth embodiment, after the photoresist layer 610 was removed.

In 7 sind zur Veranschaulichung schematische perspektivische Darstellungen verschiedener Multigate-Transistoren mit Kohlenstoffschichten als Transistorelektroden dargestellt, d.h. Multigate-Transistoren, welche Source/Drainelektroden und/oder Gateelektrode aufweisen, welche mittels Kohlenstoffschichten ausgebildet sind, wobei schematisch ein planarer Doppelgate-Transistor 7a, ein FinFET 7b und ein so genannter Sidewall Singlegate-Transistor 7c dargestellt sind, in denen isolierende Schichten der Übersichtlichkeit wegen nicht dargestellt sind.In 7 For illustration, schematic perspective views of various multi-gate transistors with carbon layers are shown as transistor electrodes, ie, multi-gate transistors having source / drain electrodes and / or gate electrodes formed by carbon layers, schematically showing a planar double-gate transistor 7a, a FinFET 7b, and a so-called sidewall single-gate transistor 7c are shown, in which insulating layers are not shown for the sake of clarity.

7a zeigt schematisch einen planaren Doppelgate-Transistor 700, welcher auf einem Siliziumsubstrat 701 eine Siliziumoxidschicht 702 aufweist. Auf der Siliziumoxidschicht 702 ist eine erste Gateelektrode 703 aus einer Kohlenstoffschicht ausgebildet. Auf der ersten Gateelektrode 703 ist ein Kanalbereich 704, beispielsweise aus kristallinem Silizium, ausgebildet. Auf dem Kanalbereich 704 ist eine zweite Gateelektrode 705 aus einer Kohlenstoffschicht ausgebildet. Angrenzend an den Kanalbereich sind eine erste Source/Drainelektrode 706 und eine zweite Source/Drainelektrode 707, welche ebenfalls aus einer Kohlenstoffschicht ausgebildet sein können. 7a schematically shows a planar double gate transistor 700 which is on a silicon substrate 701 a silicon oxide layer 702 having. On the silicon oxide layer 702 is a first gate electrode 703 formed of a carbon layer. On the first gate electrode 703 is a channel area 704 , For example, made of crystalline silicon. On the canal area 704 is a second gate electrode 705 formed of a carbon layer. Adjacent to the channel region are a first source / drain electrode 706 and a second source / drain electrode 707 , which also ausgebil from a carbon layer can be.

7b zeigt schematisch einen Fin Feldeffekttransistor (FinFET) 710, welcher auf einem Siliziumsubstrat 711 eine Siliziumoxidschicht 712 aufweist. Auf der Siliziumoxidschicht 712 sind mit einer ersten Gateelektrode 713, einer zweiten Gateelektrode 714, einem zwischen den beiden Gateelektroden angeordneten Kanalbereich 715 und einer ersten Source/Drainelektrode 716 und einer zweiten Source/Drainelektrode 717 ein aktiver Bereich des FinFET 710 ausgebildet. Vorzugsweise sind zumindest die beiden Gateelektroden 713 und 714 aus einer Kohlenstoffschicht ausgebildet. Besonders bevorzugt sind auch die beiden Source/Drainelektroden 716 und 717 aus einer Kohlenstoffschicht ausgebildet. 7b schematically shows a fin field effect transistor (FinFET) 710 which is on a silicon substrate 711 a silicon oxide layer 712 having. On the silicon oxide layer 712 are with a first gate electrode 713 , a second gate electrode 714 , a channel region arranged between the two gate electrodes 715 and a first source / drain electrode 716 and a second source / drain electrode 717 an active region of the FinFET 710 educated. Preferably, at least the two gate electrodes 713 and 714 formed of a carbon layer. Particularly preferred are also the two source / drain electrodes 716 and 717 formed of a carbon layer.

7c zeigt schematisch einen Sidewall Singlegate-Transistor 720, welcher auf einem Siliziumsubstrat 721 eine im wesentlichen T-förmige Schicht 722 aufweist, welche anschaulich einem auf dem kopf stehenden T ähnelt. Die T-förmige Schicht 722 bildet einen Bulkbereich des Sidewall Singlegate-Transistor 720. In der 7c seitlich an dem Bulkbereich 722 und auf dem Siliziumsubstrat 721 ist eine erste Source/Drainelektrode 723 ausgebildet. Angrenzend und auf dem T-förmigen Bulkbereich 722 sind eine erste Gateelektrode 724 und eine zweite Gateelektrode 725 so ausgebildet, dass der Bulkbereich 722 und die beiden Gateelektroden anschaulich eine im wesentlichen quaderförmige Struktur bilden. Auf dem Bulkbereich 722 ist ferner eine zweite Source/Drainelektrode 726 ausgebildet. Vorzugsweise sind zumindest die beiden Gateelektroden 724 und 725 aus einer Kohlenstoffschicht ausgebildet. Besonders bevorzugt sind auch die beiden Source/Drainelektroden 723 und 726 aus einer Kohlenstoffschicht ausgebildet. 7c schematically shows a sidewall single-gate transistor 720 which is on a silicon substrate 721 a substantially T-shaped layer 722 which clearly resembles an upside down T. The T-shaped layer 722 forms a bulk area of the sidewall single gate transistor 720 , In the 7c at the side of the bulk area 722 and on the silicon substrate 721 is a first source / drain electrode 723 educated. Adjacent and on the T-shaped bulk area 722 are a first gate electrode 724 and a second gate electrode 725 designed so that the bulk area 722 and the two gate electrodes illustratively form a substantially cuboid structure. On the bulk area 722 is also a second source / drain electrode 726 educated. Preferably, at least the two gate electrodes 724 and 725 formed of a carbon layer. Particularly preferred are also the two source / drain electrodes 723 and 726 formed of a carbon layer.

Neben den gezeigten Ausführungsbeispielen von Transistoren sind auch Speicherbauelemente mittels erfindungsgemäßer Verfahren herstellbar, welche Elektroden aus Kohlenstoffmaterial aufweisen. Hierbei sind neben planaren Singlegate-Transistoren, welche in den vorrangegangenen Ausführungsbeispielen beschrieben wurden auch Multigate-Transistoren möglich. Die Prozessierung erfolgt ähnlich wie in den beschriebenen Ausführungsbeispielen es werden für Speicherbauelemente jedoch zusätzliche Speicherfunktionen benötigt, welche beispielsweise mittels einer ONO-Schicht erhalten werden können.Next the embodiments shown Transistors are also memory components by means of inventive method can be produced, which have electrodes made of carbon material. Here are in addition to planar single-gate transistors, which in the previous embodiments described also multigate transistors were possible. The processing is similar to in the described embodiments it will be for Memory devices, however, additional Memory functions needed, which are obtained, for example, by means of an ONO layer can.

Zusammenfassend kann ein Aspekt der Erfindung darin gesehen werden, dass mittels der Erfindung eine Alternative für bisher verwendete Materialien für Elektroden von mikroelektronischen Halbleiterbauelementen geschaffen wird. Anstelle der bisherigen Verwendung von Metallen und/oder Polysilizium wird ein kohlenstoffbasiertes Material verwendet, mittels welchem Material Kohlenstoffschichten ausgebildet werden. Die Kohlenstoffschichten zeichnen sich durch sehr einfache und kostengünstige Herstellung und einfache Prozessierbarkeit aus. Ferner ist der Kontaktwiderstand zwischen der Kohlenstoffschicht, d.h. den Elektroden, und Silizium reduziert.In summary An aspect of the invention can be seen in that means the invention an alternative for previously used materials for Electrodes of microelectronic semiconductor devices created becomes. Instead of the previous use of metals and / or polysilicon a carbon-based material is used by means of which Material carbon layers are formed. The carbon layers characterized by very simple and inexpensive manufacture and simple Processability. Furthermore, the contact resistance is between the carbon layer, i. the electrodes, and silicon reduced.

In der Anmeldung sind folgende Veröffentlichungen zitiert:

  • [1] www.research.ibm.com/journal/rd/391/adler.html
  • [2] www.Infineon.com/cmc_upload/03_05_Infineon_handouts_final.pdf
  • [3] www.infineon.com/cmc_upload/2003_03_13_Binder_CeBIT_3.pdf
  • [4] H. Matsubara et al., Synthetic Metals, 8, S. 503–507 (1987)
  • [5] R.U.A. Khan et al., "Electron delocalisation in amorphous carbon by ion implantation", Phys. Rev. B, Vol. 63, 121201 (R) (2001)
  • [6] J. Kouvetakis et al., "Chemical vapor deposition of a highly conductive boron-doped graphite from triphenyl boron," Carbon, Vol. 32, Nr. 6 S. 1129–1132 (1994)
  • [7] S.M. Sze, Physics of Semiconductor Devices, 2nd edition, Wiley-Interscience (1981), Seite 292
The following cited publications are cited in the application:
  • [1] www.research.ibm.com/journal/rd/391/adler.html
  • [2] www.Infineon.com/cmc_upload/03_05_Infineon_handouts_final.pdf
  • [3] www.infineon.com/cmc_upload/2003_03_13_Binder_CeBIT_3.pdf
  • [4] H. Matsubara et al., Synthetic Metals, 8, pp. 503-507 (1987).
  • [5] RUA Khan et al., "Electron delocalisation in amorphous carbon by ion implantation", Phys. Rev. B, Vol. 63, 121201 (R) (2001)
  • [6] J. Kouvetakis et al., "Chemical vapor deposition of a highly conductive boron doped graphite from triphenyl boron," Carbon, Vol. 32, No. 6, pp. 1129-1132 (1994).
  • [7] SM Sze, Physics of Semiconductor Devices, 2nd edition, Wiley-Interscience (1981), page 292

201201
KohlenstoffschichtCarbon layer
202202
kristallines Siliziumcrystalline silicon
300300
Schichtanordnunglayer arrangement
301301
Siliziumsubstratsilicon substrate
302302
Isolatorschicht (Siliziumoxid)insulator layer (Silicon oxide)
303303
kristalline Siliziumschichtcrystalline silicon layer
304304
Spacerspacer
305305
Polysiliziumschichtpolysilicon layer
306306
Hartmaskehard mask
307307
FotolackschichtPhotoresist layer
308308
Spacer (Gate)spacer (Gate)
309309
KohlenstoffschichtCarbon layer
310310
FotolackschichtPhotoresist layer
311311
erste Source/Drainelektrodefirst Source / drain electrodes
312312
zweite Source/Drainelektrodesecond Source / drain electrodes
313313
Gateelektrodegate electrode
314314
Kontaktierungsschichtcontacting
315315
Kontaktierungsschichtcontacting
316316
Kontaktierungsschichtcontacting
400400
Schichtanordnunglayer arrangement
401401
Siliziumsubstratsilicon substrate
402402
Isolatorschicht (Siliziumoxid)insulator layer (Silicon oxide)
403403
kristalline Siliziumschichtcrystalline silicon layer
404404
Spacerspacer
405405
KohlenstoffschichtCarbon layer
406406
Hartmaskehard mask
407407
FotolackschichtPhotoresist layer
408408
Spacer (Gate)spacer (Gate)
410410
FotolackschichtPhotoresist layer
411411
erste Source/Drainelektrodefirst Source / drain electrodes
412412
zweite Source/Drainelektrodesecond Source / drain electrodes
413413
Gateelektrodegate electrode
414414
zweite Kohlenstoffschichtsecond Carbon layer
500500
Schichtanordnunglayer arrangement
501501
Siliziumsubstratsilicon substrate
502502
Isolatorschicht (Siliziumoxid)insulator layer (Silicon oxide)
503503
kristalline Siliziumschichtcrystalline silicon layer
504504
Spacerspacer
508508
Spacer (Gate)spacer (Gate)
510510
FotolackschichtPhotoresist layer
511511
erste Source/Drainelektrodefirst Source / drain electrodes
512512
zweite Source/Drainelektrodesecond Source / drain electrodes
513513
Gateelektrodegate electrode
514514
zweite Kohlenstoffschichtsecond Carbon layer
517517
Hartmaskehard mask
600600
Schichtanordnunglayer arrangement
601601
Siliziumsubstratsilicon substrate
602602
Isolatorschicht (Siliziumoxid)insulator layer (Silicon oxide)
603603
kristalline Siliziumschichtcrystalline silicon layer
604604
Spacerspacer
608608
Spacer (Gate)spacer (Gate)
610610
FotolackschichtPhotoresist layer
611611
erste Source/Drainelektrodefirst Source / drain electrodes
612612
zweite Source/Drainelektrodesecond Source / drain electrodes
613613
Gateelektrodegate electrode
614614
zweite Kohlenstoffschichtsecond Carbon layer
700700
planarer Doppelgate-Transistorplanar Double gate transistor
701701
Siliziumsubstratsilicon substrate
702702
Siliziumoxidschichtsilicon oxide
703703
erste Gateelektrodefirst gate electrode
704704
Kanalbereichchannel area
705705
zweite Gateelektrodesecond gate electrode
706706
erste Source/Drainelektrodefirst Source / drain electrodes
707707
zweite Source/Drainelektrodesecond Source / drain electrodes
710710
FinFETFinFET
711711
Siliziumsubstratsilicon substrate
712712
Siliziumoxidschichtsilicon oxide
713713
erste Gateelektrodefirst gate electrode
714714
zweite Gateelektrodesecond gate electrode
715715
Kanalbereichchannel area
716716
erste Source/Drainelektrodefirst Source / drain electrodes
717717
zweite Source/Drainelektrodesecond Source / drain electrodes
720720
Sidewall Singlegate-TransistorSidewall Single gate transistor
721721
Siliziumsubstratsilicon substrate
722722
Bulkbereichbulk region
723723
erste Source/Drainelektrodefirst Source / drain electrodes
724724
erste Gateelektrodefirst gate electrode
725725
zweite Gateelektrodesecond gate electrode
726726
zweite Source/Drainelektrodesecond Source / drain electrodes

Claims (20)

Mikroelektronisches Halbleiterbauelement mit zumindest einer Elektrode, bei dem die zumindest eine Elektrode aus einer im wesentlichen aus Kohlenstoff bestehenden Schicht ausgebildet ist.Microelectronic semiconductor device with at least one electrode, wherein the at least one electrode formed from a layer consisting essentially of carbon is. Mikroelektronisches Halbleiterbauelement gemäß Anspruch 1, bei dem das mikroelektronische Halbleiterbauelement als Feldeffekttransistor und mit einer Gateelektrode, einer ersten Source/Drainelektrode bzw. einer zweiten Source/Drainelektrode ausgebildet ist.Microelectronic semiconductor component according to claim 1, in which the microelectronic semiconductor component as a field effect transistor and a gate electrode, a first source / drain electrode or a second source / drain electrode is formed. Mikroelektronisches Halbleiterbauelement gemäß Anspruch 2, bei dem die erste Source/Drainelektrode und die zweite Source/Drainelektrode aus jeweils einer im wesentlichen aus Kohlenstoff bestehender Kohlenstoffschicht ausgebildet sind.Microelectronic semiconductor component according to claim 2, in which the first source / drain electrode and the second source / drain electrode each of a carbon layer consisting essentially of carbon are formed. Mikroelektronisches Halbleiterbauelement gemäß Anspruch 2 oder 3, bei dem jede der drei Elektroden aus einer im wesentlichen aus Kohlenstoff bestehenden Kohlenstoffschicht ausgebildet ist.Microelectronic semiconductor component according to claim 2 or 3, wherein each of the three electrodes consists of a substantially formed of carbon carbon layer is formed. Mikroelektronisches Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, bei dem die Kohlenstoffschicht eine polykristalline Kohlenstoffschicht ist.Microelectronic semiconductor component according to a the claims 1 to 4, wherein the carbon layer is a polycrystalline carbon layer is. Mikroelektronisches Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, bei dem die Kohlenstoffschicht einen spezifischen Widerstand zwischen 1 μΩcm und 100 μΩcm aufweist.Microelectronic semiconductor component according to a the claims 1 to 5, wherein the carbon layer has a resistivity between 1 μΩcm and 100 μΩcm. Mikroelektronisches Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, bei dem das mikroelektronische Halbleiterbauelement als planarer Doppelgate-Transistor, als Fin-Feldeffekt-Transistor oder als Sidewall-Einzelgate-Transistor ausgebildet ist.Microelectronic semiconductor component according to a the claims 1 to 6, wherein the microelectronic semiconductor device as planar double gate transistor, as fin field effect transistor or as sidewall single gate transistor is trained. Mikroelektronisches Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, bei dem das mikroelektronische Halbleiterbauelement als Speichertransistor ausgebildet ist.Microelectronic semiconductor component according to a the claims 1 to 7, wherein the microelectronic semiconductor device as Memory transistor is formed. Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements mit zumindest einer Elektrode, bei welchem die zumindest eine Elektrode aus einer Kohlenstoffschicht ausgebildet wird, welche im wesentlichen aus Kohlenstoff besteht.Method for producing a microelectronic Semiconductor device having at least one electrode, in which the at least one electrode is formed from a carbon layer which consists essentially of carbon. Verfahren gemäß Anspruch 9, bei welchem auf einem Substrat ein Kanalbereich ausgebildet wird; auf dem Kanalbereich eine Gateoxidschicht ausgebildet wird; zumindest auf Teilbereichen der Gateoxidschicht die Kohlenstoffschicht ausgebildet wird; und die Kohlenstoffschicht derart strukturiert wird, dass die zumindest eine Elektrode ausgebildet wird.Method according to claim 9, in which formed on a substrate, a channel region becomes; formed on the channel region, a gate oxide layer becomes; at least on portions of the gate oxide layer, the carbon layer is trained; and structured the carbon layer so is that the at least one electrode is formed. Verfahren gemäß Anspruch 9 oder 10, bei welchem die Kohlenstoffschicht derart strukturiert wird, dass eine Mehrzahl von Elektroden aus der Kohlenstoffschicht ausgebildet wird.Method according to claim 9 or 10, in which the carbon layer is structured in such a way is that a plurality of electrodes of the carbon layer is trained. Verfahren gemäß einem der Ansprüche 9 bis 11, bei dem die Kohlenstoffschicht dotiert und/oder interkaliert wird.Method according to one the claims 9 to 11, in which the carbon layer is doped and / or intercalated becomes. Verfahren gemäß Anspruch 12, bei dem eine Aktivierung der dotierten und/oder interkalierten Kohlenstoffschicht thermisch aktiviert wird.Method according to claim 12, in which an activation of the doped and / or intercalated Carbon layer is thermally activated. Verfahren gemäß Anspruch 12, bei dem eine selektive Aktivierung der dotierten und/oder interkalierten Kohlenstoffschicht mittels eines Lasers durchgeführt wird.Method according to claim 12, in which a selective activation of the doped and / or intercalated carbon layer performed by a laser becomes. Verfahren gemäß einem der Ansprüche 9 bis 14, bei dem beim Ausbilden der Kohlenstoffschicht in einer Atmosphäre mit einem Wasserstoffpartialdruck zwischen 1 Hektopascal und 5 Hektopascal und bei einer Temperatur zwischen 600°Celsius und 1000°Celsius die Kohlenstoffschicht als im wesentlichen aus Kohlenstoff bestehende Schicht mittels Zuführens eines kohlenstoffhaltigen Gases ausgebildet wird.Method according to one the claims 9 to 14, wherein in forming the carbon layer in a the atmosphere with a hydrogen partial pressure between 1 hectopascal and 5 hectopascal and at a temperature between 600 ° Celsius and 1000 ° Celsius the Carbon layer as consisting essentially of carbon Layer by means of feeding a carbonaceous gas is formed. Verfahren gemäß Anspruch 15, bei dem die Temperatur zwischen 900°Celsius und 970°Celsius, der Wasserstoffpartialdruck 1 Hektopascal beträgt und beim Ausbilden der Kohlenstoffschicht so viel kohlenstoffhaltiges Gas zugeführt wird, dass sich ein Gesamtdruck zwischen 500 Hektopascal und 700 Hektopascal einstellt.Method according to claim 15, where the temperature is between 900 ° C and 970 ° C, the hydrogen partial pressure is 1 hectopascal and when forming the carbon layer as much carbon-containing gas is supplied that adds up to a total pressure between 500 hectopascal and 700 hectopascal. Verfahren gemäß Anspruch 15, bei dem die Temperatur zwischen 750°Celsius und 850°Celsius, der Wasserstoffpartialdruck 1,5 Hektopascal beträgt und beim Ausbilden der Kohlenstoffschicht so viel kohlenstoffhaltiges Gas zugeführt wird, dass sich ein Partialdruck des kohlenstoffhaltigen Gases zwischen 9 Hektopascal und 11 Hektopascal einstellt.Method according to claim 15, where the temperature is between 750 ° Celsius and 850 ° Celsius, the hydrogen partial pressure is 1.5 hectopascals and when forming the carbon layer as much carbon-containing gas is supplied, that is a partial pressure of carbonaceous gas between 9 hectopascal and 11 hectopascal established. Verfahren gemäß einem der Ansprüche 15 bis 17, bei dem das kohlenstoffhaltige Gas Methan, Äthan, Alkoholdampf und/oder Azetylen ist.Method according to one the claims 15 to 17, in which the carbonaceous gas methane, ethane, alcohol vapor and / or acetylene. Verfahren gemäß einem der Ansprüche 15 bis 18, bei dem die Temperatur zumindest teilweise mittels einer Photonen-Heizung und/oder mittels Heizens des Substrates auf einer Hot-Plate aufrecherhalten wird.Method according to one the claims 15 to 18, wherein the temperature at least partially by means of a Photon heating and / or by heating the substrate on one Hot-Plate is upkeep. Verfahren gemäß einem der Ansprüche 16 bis 19, bei dem das Ausbilden der Kohlenstoffschicht mittels eines Hochfrequenzplasmas und/oder eines Mikrowellenplasmas unterstützt wird.Method according to one the claims 16 to 19, in which the formation of the carbon layer by means of a Radio frequency plasma and / or a microwave plasma is supported.
DE200410049452 2004-10-11 2004-10-11 Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer Withdrawn DE102004049452A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410049452 DE102004049452A1 (en) 2004-10-11 2004-10-11 Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410049452 DE102004049452A1 (en) 2004-10-11 2004-10-11 Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer

Publications (1)

Publication Number Publication Date
DE102004049452A1 true DE102004049452A1 (en) 2006-04-20

Family

ID=36120425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410049452 Withdrawn DE102004049452A1 (en) 2004-10-11 2004-10-11 Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer

Country Status (1)

Country Link
DE (1) DE102004049452A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032290B3 (en) * 2007-05-30 2008-10-16 Qimonda Ag Transistor i.e. recessed channel array transistor, for use in memory i.e. dynamic RAM, of integrated circuit, has gate electrode arranged in gate trench, and carbon material corresponding to layer over gate dielectric layer
US7935634B2 (en) 2007-08-16 2011-05-03 Qimonda Ag Integrated circuits, micromechanical devices, and method of making same
US7978504B2 (en) 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
CN113327930A (en) * 2020-02-28 2021-08-31 爱思开海力士有限公司 Semiconductor device and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625217A (en) * 1992-12-11 1997-04-29 Intel Corporation MOS transistor having a composite gate electrode and method of fabrication
DE19856295C2 (en) * 1998-02-27 2002-06-20 Fraunhofer Ges Forschung Process for the production of carbon electrodes and chemical field effect transistors and carbon electrodes and chemical field effect transistors produced thereby and their use
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
US20040095837A1 (en) * 2002-11-15 2004-05-20 Choi Won-Bong Nonvolatile memory device utilizing a vertical nanotube
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
EP1473767A2 (en) * 2003-05-01 2004-11-03 Samsung Electronics Co., Ltd. Method of forming conductive line for semiconductor device using carbon nanotube and semiconductor device manufactured using the method
EP1544905A1 (en) * 2002-09-25 2005-06-22 Konica Minolta Holdings, Inc. Electric circuit, thin film transistor, method for manufacturing electric circuit and method for manufacturing thin film transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625217A (en) * 1992-12-11 1997-04-29 Intel Corporation MOS transistor having a composite gate electrode and method of fabrication
DE19856295C2 (en) * 1998-02-27 2002-06-20 Fraunhofer Ges Forschung Process for the production of carbon electrodes and chemical field effect transistors and carbon electrodes and chemical field effect transistors produced thereby and their use
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
EP1544905A1 (en) * 2002-09-25 2005-06-22 Konica Minolta Holdings, Inc. Electric circuit, thin film transistor, method for manufacturing electric circuit and method for manufacturing thin film transistor
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
US20040095837A1 (en) * 2002-11-15 2004-05-20 Choi Won-Bong Nonvolatile memory device utilizing a vertical nanotube
EP1473767A2 (en) * 2003-05-01 2004-11-03 Samsung Electronics Co., Ltd. Method of forming conductive line for semiconductor device using carbon nanotube and semiconductor device manufactured using the method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 62029166 A, IN: Patent Abstracts of Japan *
RAGHAVAN, G. HOYT, J.L., GIBBONS, J.F.: Polycrys- talline Carbon: a novel material for gate elec- trodes in MOS technology, IN: Jpn. J. Appl. Phys. 1993, Vol.32, S.380-383. *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032290B3 (en) * 2007-05-30 2008-10-16 Qimonda Ag Transistor i.e. recessed channel array transistor, for use in memory i.e. dynamic RAM, of integrated circuit, has gate electrode arranged in gate trench, and carbon material corresponding to layer over gate dielectric layer
DE102007032290B8 (en) * 2007-05-30 2009-02-05 Qimonda Ag Transistor, integrated circuit and method of manufacturing an integrated circuit
US7935634B2 (en) 2007-08-16 2011-05-03 Qimonda Ag Integrated circuits, micromechanical devices, and method of making same
US7978504B2 (en) 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
US8199560B2 (en) 2008-06-03 2012-06-12 Infineon Technologies Ag Memory device comprising select gate including carbon allotrope
CN113327930A (en) * 2020-02-28 2021-08-31 爱思开海力士有限公司 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
DE102018218518B4 (en) Epitaxial structures in complementary field effect transistors
EP1800360B1 (en) Electrical circuit with a nanostructure and method for contacting a nanostructure
DE102013214436B4 (en) A method of forming a semiconductor structure comprising silicided and non-silicided circuit elements
DE10245607B4 (en) A method of forming circuit elements having nickel silicide regions thermally stabilized by a barrier diffusion material and methods of making a nickel monosilicide layer
DE10255849B4 (en) Improved drain / source extension structure of a field effect transistor with high permittivity doped sidewall spacers and method of making the same
DE19544945A1 (en) P=type metal oxide semiconductor field effect transistor device suitable for CMOS technology
DE112011103788T5 (en) Structure and method for producing resistors based on Finfet processes
DE19739547A1 (en) Performance mosfet with heterojunction and process for its production
DE102014008026B4 (en) Integrated vacuum microelectronic device and method of making the same
DE102008049732A1 (en) Semiconductor device with buried silicon resistor
DE102009055393A1 (en) Better confinement of sensitive materials of a large gate ε metal gate electrode structure
EP1649505A1 (en) Method for producing a contact and electronic component comprising said type of contact
DE102008045034B4 (en) Forward current adjustment for transistors fabricated in the same active region by locally providing an embedded strain-inducing semiconductor material in the active region
DE3931127C2 (en) Method of manufacturing a semiconductor device
DE112010004205T5 (en) MOSFET with high operating current
DE112006001520T5 (en) Process for producing raised source and drain regions with spacers to be removed
DE102011003385B4 (en) Method for producing a semiconductor structure with deformation-inducing semiconductor material
DE102004049452A1 (en) Microelectronic semiconductor component has at least one electrode comprising a carbon containing layer
DE102009046241A1 (en) Deformation gain in transistors having an embedded strain-inducing semiconductor alloy by edge rounding at the top of the gate electrode
DE10058031B4 (en) A method of forming lightly doped halo regions and extension regions in a semiconductor device
WO2006000175A1 (en) Electric circuit comprising a carbon conductor structure, and method for the production of a carbon conductor structure of an electric circuit
DE112004001117B4 (en) Semiconductor device and method of manufacture
DE10214065A1 (en) Method for producing an improved metal silicide region in a conductive region containing silicon in an integrated circuit
DE112018004249B4 (en) READOUT FET WITH A HIGH RESISTANCE FOR COGNITIVE UNIT
EP2230684B1 (en) Method for production of integrated circuit with low-resistance contacts

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee