DE102004040047B3 - Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between - Google Patents

Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between Download PDF

Info

Publication number
DE102004040047B3
DE102004040047B3 DE200410040047 DE102004040047A DE102004040047B3 DE 102004040047 B3 DE102004040047 B3 DE 102004040047B3 DE 200410040047 DE200410040047 DE 200410040047 DE 102004040047 A DE102004040047 A DE 102004040047A DE 102004040047 B3 DE102004040047 B3 DE 102004040047B3
Authority
DE
Germany
Prior art keywords
layer
metal
capacitor
conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410040047
Other languages
German (de)
Inventor
Harald Seidl
Martin Ulrich Gutsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410040047 priority Critical patent/DE102004040047B3/en
Application granted granted Critical
Publication of DE102004040047B3 publication Critical patent/DE102004040047B3/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Abstract

In a process to make a capacitor with first (12) and second (18) capacitor dielectric layers are heat treated and selectively oxidised. The heat treatment and oxidation form a third layer (13) between the two first layers (12, 18).

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Kondensator, insbesondere für einen Grabenkondensator mit einem Isolationskragen.The The present invention relates to a manufacturing method for a Capacitor, in particular for a trench capacitor with an insulation collar.

Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Speicherschaltungen in Silizium-Technologie erläutert.Even though in principle be applicable to any integrated circuits the present invention and its underlying problem in relating to integrated memory circuits in silicon technology explained.

Obwohl auf beliebige Kondensatoren anwendbar, werden die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik anhand eines Grabenkondensators mit Isolationskragen zur Verwendung in einer Halbleiterspeicherzelle erörtert.Even though Applicable to any capacitors, the present invention as well as the underlying problem on the basis of a trench capacitor with insulation collar for use in a semiconductor memory cell discussed.

Früher wurde in Grabenkondensatoren das dotierte kristalline Silizium des Substrats als untere Kondensatorelektrodenschicht genutzt. In jüngerer Zeit wurde vorgeschlagen, eine metallische untere Kondensatorelektrodenschicht als separate Schicht im Graben zu verwenden. In diesem Zusammenhang bieten sich insbesondere folgende Integrationsvarianten an:

  • a) Abscheiden einer dünnen metallischen Kondensatorelektrodenschicht im Graben und nachfolgende Strukturierung mittels Lithographie/Ätzung,
  • b) Salizid-Prozess, d.h. Abscheiden einer metallischen Kondensatorelektrodenschicht im Graben, welche aus einem elementaren Metall, wie z.B. W, Ti, ..., besteht, und anschließende Silizidierung. Dieser Prozess kann selbstjustiert zum Isolationskragen aus Siliziumoxid durchgeführt werden und ist beispielsweise in der WO 02/069345 A2 beschrieben.
Previously, in trench capacitors, the doped crystalline silicon of the substrate was used as the lower capacitor electrode layer. More recently, it has been proposed to use a metallic lower capacitor electrode layer as a separate layer in the trench. In this context, the following integration variants are particularly suitable:
  • a) depositing a thin metallic capacitor electrode layer in the trench and subsequent structuring by means of lithography / etching,
  • b) salicide process, ie deposition of a metallic capacitor electrode layer in the trench, which consists of an elementary metal, such as W, Ti, ..., and subsequent silicidation. This process can be performed self-aligned to the insulation collar of silicon oxide and is described for example in WO 02/069345 A2.

Als problematisch bei der Erzeugung einer unteren metallischen Kondensatorelektrodenschicht für einen Grabenkondensator hat sich die Tatsache herausgestellt, dass die untere metallische Kondensatorelektrodenschicht einerseits sehr dünn sein muss, um die Fläche des Grabenkondensators nicht stark zu verringern, und man andererseits zur Integration konventionelle Lithographie- und Ätzprozesse benötigt, welche den Verfahrensablauf komplizieren und welche strukturelle Beschränkungen aufweisen.When problematic in the production of a lower metallic capacitor electrode layer for a Trench capacitor has turned out the fact that the lower metallic capacitor electrode layer on the one hand very has to be thin, around the area of the trench capacitor, and on the other hand for integration conventional lithography and etching processes needed which complicate the procedure and which structural restrictions exhibit.

In der DE 35 30 773 C2 wird eine Halbleitervorrichtung nach dem Oberbegriff des Anspruchs 1, aufweisend ein Halbleitersubstrat mit einer Grundoberfläche der Kristallebene, in der eine Nut gebildet wird, welche für ein Kondensatorelement verwendet wird, offenbart. Wenigstens eine der Seitenwandoberflächen der Nut ist durch die Kristallebene gebildet und festgelegt.In the DE 35 30 773 C2 For example, a semiconductor device according to the preamble of claim 1 comprising a semiconductor substrate having a bottom surface of the crystal plane in which a groove used for a capacitor element is formed is disclosed. At least one of the sidewall surfaces of the groove is formed and defined by the crystal plane.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Herstellungsverfahren für einen Kondensator anzugeben, der eine dünne untere metallische Elektrode aufweist.The Object of the present invention is to provide an improved Manufacturing process for to specify a capacitor that has a thin lower metallic electrode having.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.According to the invention this Task by the production method specified in claim 1 solved.

Der Gegenstand der vorliegenden Erfindung weist den wesentlichen Vorteil auf, dass es keine Notwendigkeit eines konformen Abscheidungsprozesses für die Kondensatordielektrikumsschicht gibt, da diese durch teilweise Oxidation der oberen und/oder unteren Kondensatorelektrodenschicht bzw. durch eine Reaktion zwischen unterer und oberer Kondensatorelektrodenschicht erzeugt wird. Somit ist die Konformalität des Dielektrikums nicht abhängig von der Konformalität der unteren Elektrodenschicht. Die erste leitenden Schicht ist dabei eine Metallschicht aus einem der Metalle Ti, Ta, Y, Zr, Hf bzw. Lanthanoiden oder eine Metallsystemschicht aus einem der Systeme Me-Si-N, Me-Al-N sowie Me-Si-Al-N (Me=Metall).Of the The present invention has the significant advantage on that there is no need for a compliant deposition process for the Capacitor dielectric layer there, as this is due to partial oxidation the upper and / or lower capacitor electrode layer or through a reaction between lower and upper capacitor electrode layers is produced. Thus, the conformity of the dielectric is not dependent on the conformity the lower electrode layer. The first conductive layer is included a metal layer of one of the metals Ti, Ta, Y, Zr, Hf or lanthanides or a metal system layer from one of the systems Me-Si-N, Me-Al-N and Me-Si-Al-N (Me = metal).

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Erfindungsgegenstandes.In the dependent claims find advantageous developments and improvements of The subject matter.

Gemäß einer bevorzugten Weiterbildung ist der Kondensator ein Grabenkondensator mit einem Isolationskragen in einem Siliziumsubstrat ist.According to one preferred embodiment, the capacitor is a trench capacitor with an insulation collar in a silicon substrate.

Gemäß einer weiteren bevorzugten Weiterbildung wird unter der ersten leitenden Schicht eine Oxidationsstoppschicht vorgesehen. Damit lässt sich die Dicke der Kondensatordielektrikumsschicht selbstlimitierend einstellen.According to one Another preferred embodiment is under the first conductive Layer provided an oxidation stop layer. This can be the Set the thickness of the capacitor dielectric layer self-limiting.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Oxidationsstoppschicht eine Metallsystemschicht aus einem der Systeme Me-Si-N, Me-Al-N sowie Me-N (Me=Metall).According to one Another preferred embodiment is the oxidation stop layer a metal system layer from one of the systems Me-Si-N, Me-Al-N as well as Me-N (Me = metal).

Gemäß einer weiteren bevorzugten Weiterbildung wird das Durchführen der thermischen Behandlung vor dem Vorsehen der zweiten leitenden Schicht durchgeführt.According to one Another preferred development is performing the thermal treatment prior to providing the second conductive layer carried out.

Gemäß einer weiteren bevorzugten Weiterbildung ist die erste leitende Schicht eine leitfähige Metalloxidschicht, wobei das Durchführen der thermischen Behandlung nach dem Vorsehen der zweiten leitenden Schicht durchgeführt wird.According to one Another preferred development is the first conductive layer a conductive metal oxide layer, wherein performing the thermal treatment after the provision of the second conductive Layer performed becomes.

Gemäß einer weiteren bevorzugten Weiterbildung ist die leitfähige Metalloxidschicht aus einem der Materialien RuO2, IrO2, RhO2, ReO3, SrRuO.According to a further preferred development, the conductive metal oxide layer is composed of one of the materials RuO 2 , IrO 2 , RhO 2 , ReO 3 , SrRuO.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.embodiments The invention is illustrated in the drawings and in the following Description closer explained.

1a-d zeigen schematische Schnittdarstellungen eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer ersten Ausführungsform der vorliegenden Erfindung; 1a -d show schematic sectional views of a manufacturing method for a trench capacitor with an insulation collar according to a first embodiment of the present invention;

2 zeigt eine schematische Schnittdarstellung eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer zweiten Ausführungsform der vorliegenden Erfindung; und 2 shows a schematic sectional view of a manufacturing method for a trench capacitor with an insulation collar according to a second embodiment of the present invention; and

3a-e zeigen schematische Schnittdarstellungen eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer dritten Ausführungsform der vorliegenden Erfindung. 3a 10 show schematic sectional views of a manufacturing method for a trench capacitor with an insulation collar according to a third embodiment of the present invention.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.In the same reference numerals designate the same or functionally identical Ingredients.

1a-d zeigen schematische Schnittdarstellungen eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer ersten Ausführungsform der vorliegenden Erfindung. 1a -d show schematic sectional views of a manufacturing method for a trench capacitor with an insulation collar according to a first embodiment of the present invention.

In 1a bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat, an dessen Oberfläche sich eine Padoxidschicht 2 und eine darüber liegende Padnitridschicht 3 befinden. Bezugszeichen 5 bezeichnet einen im Halbleitersubstrat 1 vorgesehenen Graben, in dessen oberem Bereich ein Isolationskragen 10 aus Siliziumoxid vorgesehen ist, der bis zur Oberseite der Padnitridschicht 3 reicht.In 1a denotes reference numeral 1 a silicon semiconductor substrate having on its surface a pad oxide layer 2 and an overlying pad nitride layer 3 are located. reference numeral 5 denotes one in the semiconductor substrate 1 provided trench, in the upper region of an insulation collar 10 made of silicon oxide, which is up to the top of the pad nitride layer 3 enough.

Ganzflächig abgeschieden über der gesamten Struktur durch ein konformes Abscheideverfahren ist eine Metallschicht 12, beispielsweise aus Ti, Ta, Y, Zr, Hf bzw. Lanthanoiden, wie z.B. La, Ce, Pr, usw.Completely deposited over the entire structure by a conformal deposition process is a metal layer 12 For example, from Ti, Ta, Y, Zr, Hf or lanthanides, such as La, Ce, Pr, etc.

Weiter mit Bezug auf 1b wird die Metallschicht 12 bis unterhalb der Oberseite OS des Halbleitersubstrats, aber oberhalb der Unterseite des Isolationskragens 10 durch eine isotrope Trockenätzung zurückgeätzt, wobei ausgenutzt wird, dass die Ätzrate im oberen Grabenbereich höher als im unteren Grabenbereich ist.Continue with reference to 1b becomes the metal layer 12 to below the upper side OS of the semiconductor substrate, but above the bottom of the insulation collar 10 is etched back by an isotropic dry etching, taking advantage of the fact that the etching rate in the upper trench region is higher than in the lower trench region.

Im Prozessschritt, welcher in 1c gezeigt ist, findet danach eine thermische Behandlung statt, beispielsweise mittels eines RTP-Prozesses (RTP = rapid thermal process), wobei eine teilweise Oxidation der Metallschicht 12 zu einer Metalloxidschicht 13 stattfindet, welche die Kondensatordielektrikumsschicht bildet. Insofern ist es bevorzugt, dass das Metall, welches die Metallschicht 12 bildet, eine hohe Dielektrizitätskonstante als Metalloxid aufweist.In the process step, which is in 1c is shown, then takes place a thermal treatment, for example by means of an RTP process (RTP = rapid thermal process), wherein a partial oxidation of the metal layer 12 to a metal oxide layer 13 takes place, which forms the capacitor dielectric layer. In this respect, it is preferred that the metal, which is the metal layer 12 forms, has a high dielectric constant than metal oxide.

Die verbleibende Schicht 12 bildet die erste bzw. untere Kondensatorelektrodenschicht.The remaining layer 12 forms the first and lower capacitor electrode layer.

In einem folgenden Prozessschritt, der in 1d illustriert ist, wird eine zweite Metallschicht 18 abgeschieden, welche als obere bzw. zweite Kondensatorelektrodenschicht fungiert. Schließlich wird der im Graben 5 verbleibende Hohlraum mit einer Polysilizium-Füllung 20 gefüllt.In a following process step, the in 1d is illustrated, a second metal layer 18 deposited, which acts as upper and second capacitor electrode layer. Finally, in the ditch 5 remaining cavity with a polysilicon filling 20 filled.

2 zeigt eine schematische Schnittdarstellung eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer zweiten Ausführungsform der vorliegenden Erfindung. 2 shows a schematic sectional view of a manufacturing method for a trench capacitor with an insulation collar according to a second embodiment of the present invention.

Bei der in 2 gezeigten zweiten Ausführungsform ist unterhalb einer Metallschicht 12b eine Oxidationsstoppschicht 12a vorgesehen, welche beispielsweise aus einem Metall-Nitrid, einem Metall-Siliziumnitrid oder einem Metall-Aluminiumnitrid besteht. Das Material der Metallschicht 12b entspricht dem Material der Metallschicht 12 bei der obigen ersten Ausführungsform.At the in 2 shown second embodiment is below a metal layer 12b an oxidation stop layer 12a provided, which consists for example of a metal nitride, a metal-silicon nitride or a metal-aluminum nitride. The material of the metal layer 12b corresponds to the material of the metal layer 12 in the above first embodiment.

Diese zweite Ausführungsform hat den wesentlichen Vorteil, dass die Metallschicht 12b vollständig oxidiert wird und die Oxidation auf der Oxidationsstoppschicht 12a stoppt, so dass die Dicke der Kondensatordielektrikumsschicht entsprechend der oxidierten Metallschicht 12b genauer einstellbar ist als bei der obigen ersten Ausführungsform.This second embodiment has the significant advantage that the metal layer 12b is completely oxidized and the oxidation on the oxidation stop layer 12a stops, so that the thickness of the capacitor dielectric layer corresponding to the oxidized metal layer 12b is more precisely adjustable than in the above first embodiment.

3a-e zeigen schematische Schnittdarstellungen eines Herstellungsverfahrens für einen Grabenkondensator mit einem Isolationskragen gemäss einer dritten Ausführungsform der vorliegenden Erfindung. 3a 10 show schematic sectional views of a manufacturing method for a trench capacitor with an insulation collar according to a third embodiment of the present invention.

Der Zustand gemäß 3a entspricht dem Zustand gemäß 1a, wobei jedoch eine leitende Metalloxidschicht 14 anstelle der Metallschicht 12 der ersten Ausführungsform vorgesehen ist. Als leitfähige Materialien für die Metalloxidschicht 14 kommen insbesondere RuO2, IrO2, RhO2, ReO3, SrRuO, u. ä. in Frage.The condition according to 3a corresponds to the state according to 1a but wherein a conductive metal oxide layer 14 instead of the metal layer 12 the first embodiment is provided. As conductive materials for the metal oxide layer 14 in particular RuO 2 , IrO 2 , RhO 2 , ReO 3 , SrRuO, u. Ä. in question.

Weiter mit Bezug auf 3b erfolgt ein Rückätzprozess zum Rückätzen der leitenden Metalloxidschicht 14 bis unterhalb der Oberseite OS des Halbleitersubstrats 1, aber oberhalb der Unterseite des Isolationskragens 10.Continue with reference to 3b an etch back process is performed to etch back the conductive metal oxide layer 14 until below the top OS of the Semiconductor substrate 1 but above the bottom of the insulation collar 10 ,

Anschließend mit Bezug auf 3c wird eine Metallschicht 12' über der resultierenden Struktur abgeschieden und der Graben 5 mittels einer Polysilizium-Füllung 20 gefüllt.Subsequently with reference to 3c becomes a metal layer 12 ' deposited over the resulting structure and the trench 5 by means of a polysilicon filling 20 filled.

Es folgt mit Bezug auf 3d eine thermische Behandlung, wobei sich eine nicht-leitende dielektrische Schicht 13' aus Metalloxid an der Grenzfläche zwischen der leitenden Metalloxidschicht 14 und der Metallschicht 12' bildet. Diese Schicht 13' entspricht der Kondensatordielektrikumsschicht.It follows with reference to 3d a thermal treatment, wherein a non-conductive dielectric layer 13 ' of metal oxide at the interface between the conductive metal oxide layer 14 and the metal layer 12 ' forms. This layer 13 ' corresponds to the capacitor dielectric layer.

Schließlich mit Bezug auf 3d findet ein Rückätzen der Metallschicht 12' entsprechend der zweiten Kondensatorelektrodenschicht bis unterhalb der Oberseite OS des Halbleitersubstrats 1 statt.Finally, with reference to 3d finds a back etching of the metal layer 12 ' corresponding to the second capacitor electrode layer to below the upper side OS of the semiconductor substrate 1 instead of.

Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Even though the present invention above based on a preferred embodiment It is not limited to this, but in many ways and modifiable.

Weitere Schichten, die als einzelne zu oxidierende Metallschicht bei der ersten Ausführungsform verwendet werden können, sind z.B. Systeme der Art Me-Si-N, Me-Al-N sowie Me-Si-Al-N (Me=Metall).Further Layers that act as a single metal layer to be oxidized in the first embodiment can be used are e.g. Systems of the type Me-Si-N, Me-Al-N and Me-Si-Al-N (Me = metal).

Obwohl die vorliegende Erfindung anhand eines Grabenkondensators erläutert worden ist, ist sie nicht darauf beschränkt, sondern auch auf andere Kondensatortypen, wie z.B. Stapelkondensatoren, anwendbar.Even though the present invention has been explained with reference to a trench capacitor is not limited to but also to other types of capacitors, such as Stacked capacitors, applicable.

11
Si-HalbleitersubstratSi semiconductor substrate
OSOS
Oberseite von 1 Top of 1
22
Padoxidpad oxide
33
Padnitridpad nitride
55
Grabendig
1010
Isolationskrageninsulation collar
12a12a
OxidationsstoppschichtOxidation stop layer
12, 12', 12b12 12 ', 12b
Schicht aus Metalllayer made of metal
1414
Schicht aus leitfähigem Metalloxidlayer made of conductive metal
13, 13'13 13 '
Kondensatordielektrikumschicht aus Metalloxidcapacitor dielectric made of metal oxide
1818
zweite Kondensatorelektrodenschicht aus Metallsecond Capacitor electrode layer made of metal
2020
Polysiliziumfüllungpolysilicon filling

Claims (7)

Herstellungsverfahren für einen Kondensator mit den Schritten: Vorsehen einer ersten ersten leitenden Schicht (12; 12b; 14) als erste Kondensatorelektrodenschicht; Vorsehen einer zweiten leitenden Schicht (18; 12') als zweite Kondensatorelektrodenschicht; und Durchführen einer thermischen Behandlung zum selektiven Oxidieren der ersten leitenden Schicht (12; 12b; 14) und/oder der zweiten zweiten leitenden Schicht (18; 12'), wodurch sich eine Kondensatordielektrikumschicht (13; 13') zwischen den beiden Kondensatorelektrodenschichten bildet, dadurch gekennzeichnet, dass die erste leitenden Schicht (12; 12b; 14) eine Metallschicht aus einem der Metalle Ti, Ta, Y, Zr, Hf bzw. Lanthanoiden oder eine Metallsystemschicht aus einem der Systeme Me-Si-N, Me-Al-N sowie Me-Si-Al-N (Me=Metall) ist.A capacitor manufacturing method comprising the steps of: providing a first first conductive layer ( 12 ; 12b ; 14 ) as the first capacitor electrode layer; Providing a second conductive layer ( 18 ; 12 ' ) as a second capacitor electrode layer; and performing a thermal treatment for selectively oxidizing the first conductive layer ( 12 ; 12b ; 14 ) and / or the second second conductive layer ( 18 ; 12 ' ), resulting in a capacitor dielectric layer ( 13 ; 13 ' ) between the two capacitor electrode layers, characterized in that the first conductive layer ( 12 ; 12b ; 14 ) a metal layer of one of the metals Ti, Ta, Y, Zr, Hf or lanthanides or a metal system layer of one of the systems Me-Si-N, Me-Al-N and Me-Si-Al-N (Me = metal) is. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Kondensator ein Grabenkondensator mit einem Isolationskragen (10) in einem Siliziumsubstrat (1) ist.Method according to Claim 1, characterized in that the capacitor has a trench capacitor with an insulation collar ( 10 ) in a silicon substrate ( 1 ). Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass unter der ersten leitenden Schicht (12b) eine Oxidationsstoppschicht (12a) vorgesehen wird.Method according to claim 1 or 2, characterized in that below the first conductive layer ( 12b ) an oxidation stop layer ( 12a ) is provided. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Oxidationsstoppschicht (12a) eine Metallsystemschicht aus einem der Systeme Me-Si-N, Me-Al-N sowie Me-N (Me=Metall) ist.A method according to claim 3, characterized in that the oxidation stop layer ( 12a ) is a metal system layer of one of the systems Me-Si-N, Me-Al-N and Me-N (Me = metal). Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Durchführen der thermischen Behandlung vor dem Vorsehen der zweiten leitenden Schicht (18; 12') durchgeführt wird.Method according to one of the preceding claims, characterized in that the performing of the thermal treatment prior to the provision of the second conductive layer ( 18 ; 12 ' ) is carried out. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste leitende Schicht (14) eine leitfähige Metalloxidschicht ist und das Durchführen der thermischen Behandlung nach dem Vorsehen der zweiten leitenden Schicht (18; 12') durchgeführt wird.Method according to one of claims 1 to 5, characterized in that the first conductive layer ( 14 ) is a conductive metal oxide layer and performing the thermal treatment after providing the second conductive layer ( 18 ; 12 ' ) is carried out. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die leitfähige Metalloxidschicht aus einem der Materialien RuO2, IrO2, RhO2, ReO3, SrRuO ist.A method according to claim 6, characterized in that the conductive metal oxide layer of one of the materials RuO 2 , IrO 2 , RhO 2 , ReO 3 , SrRuO is.
DE200410040047 2004-08-18 2004-08-18 Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between Expired - Fee Related DE102004040047B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410040047 DE102004040047B3 (en) 2004-08-18 2004-08-18 Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410040047 DE102004040047B3 (en) 2004-08-18 2004-08-18 Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between

Publications (1)

Publication Number Publication Date
DE102004040047B3 true DE102004040047B3 (en) 2006-02-16

Family

ID=35668795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410040047 Expired - Fee Related DE102004040047B3 (en) 2004-08-18 2004-08-18 Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between

Country Status (1)

Country Link
DE (1) DE102004040047B3 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530773C2 (en) * 1984-08-28 1993-09-16 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp
WO2002069345A2 (en) * 2001-02-26 2002-09-06 Infineon Technologies Ag Method for production of a memory capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3530773C2 (en) * 1984-08-28 1993-09-16 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp
WO2002069345A2 (en) * 2001-02-26 2002-09-06 Infineon Technologies Ag Method for production of a memory capacitor

Similar Documents

Publication Publication Date Title
DE10227346B4 (en) A ferroelectric memory device using a ferroelectric planarization layer and manufacturing method
DE4125221C2 (en)
DE10014315B4 (en) Method for producing a semiconductor memory
DE102006019505B4 (en) Process for producing a structured bottom electrode in a piezoelectric component
DE10234735A1 (en) Structurization of process area inclined or perpendicular to substrate surface, used in trench in semiconductor, especially in capacitor production, involves depositing liner of uniform thickness from precursors only in upper part
DE2313219B2 (en) Process for the production of a semiconductor arrangement with a metallization lying on several levels
DE19930295A1 (en) Columnar capacitor storage node useful in a DRAM
EP1661168B1 (en) Manufacturing method of an integrated circuit with a capacitor
DE10120302B4 (en) Method for producing a semiconductor component
DE19712540C1 (en) Manufacturing method for a capacitor electrode made of a platinum metal
DE102006032330B4 (en) Method for producing a capacitor structure
DE102010003129B4 (en) A method of manufacturing a device on a substrate
DE19620185A1 (en) Production of capacitor for semiconductor device, e.g. 256M DRAM
DE10130936A1 (en) Production of a semiconductor element comprises conditioning the surface of the substrate before deposition of a monolayer of a precursor with regard to a reactive ligand of the precursor
DE10262115B4 (en) Integrated circuit device with a plurality of stacked capacitors, metal-insulator-metal capacitor and manufacturing method thereof
DE102004040047B3 (en) Process to manufacture an electrolytic capacitor by heat and oxidation treatment of two layers and formation of a third layer between
DE10022655C2 (en) Process for the production of capacitor structures
DE10008573A1 (en) Semiconductor device and manufacturing process
DE10248704B4 (en) A method of fabricating a pit structure for high-K stacked capacitors in DRAMs and FRAMs
DE19620833C2 (en) Method of manufacturing a capacitor of a semiconductor device
EP1222695B1 (en) Integrated circuit with at least one capacitor and method for producing the same
DE4200284C2 (en) Semiconductor device and method for its production
DE102004039663B3 (en) Manufacturing method for a trench capacitor with an insulation collar
DE19825266B4 (en) A method of manufacturing a capacitor for a semiconductor device
EP0984490A1 (en) Process for the manufacture of structured material layers

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee