DE102004033645B4 - Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips - Google Patents

Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips Download PDF

Info

Publication number
DE102004033645B4
DE102004033645B4 DE102004033645A DE102004033645A DE102004033645B4 DE 102004033645 B4 DE102004033645 B4 DE 102004033645B4 DE 102004033645 A DE102004033645 A DE 102004033645A DE 102004033645 A DE102004033645 A DE 102004033645A DE 102004033645 B4 DE102004033645 B4 DE 102004033645B4
Authority
DE
Germany
Prior art keywords
base
elastic material
chips
chip
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004033645A
Other languages
English (en)
Other versions
DE102004033645A1 (de
Inventor
Wen Kun Yang
Wen Ping Yang
Shin Li Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102004033645A1 publication Critical patent/DE102004033645A1/de
Application granted granted Critical
Publication of DE102004033645B4 publication Critical patent/DE102004033645B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53274—Means to disassemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

Werkzeug für eine Waferebene-Packung, mit:
– einer ersten Basis (200);
– einem elastischen Material (201) auf der ersten Basis (200); und
– einer zweiten Basis (100) mit einem Klebematerial (101), um an dem Chip (202) zu kleben,
dadurch gekennzeichnet, daß
– das elastische Material (201) bei einer ersten Bedingung eine Viskosität aufweist, um an einem Chip (202) zu kleben,
– der Chip (202) bei einer zweiten Bedingung von dem elastischen Material (201) lösbar ist und
– nach einem Lösen des Chips (202) bei der zweiten Bedingung das elastische Material (201) auf der ersten Basis (200) wiederbenutzbar ist, um bei der ersten Bedingung an einem weiteren Chip (202) zu kleben.

Description

  • Die Erfindung bezieht sich auf ein Herstellungswerkzeug für eine Waferebene-Packung, insbesondere ein Chipanordnungswerkzeug für eine Waferebene-Packung, sowie ein Verfahren zum Anordnen desselben mittels Auswählen guter Chips aus dem verarbeiteten Wafer und zum nachfolgenden Anordnen des guten Chips auf dem Werkzeug, indem ein Greif- und Ablegesystem benutzt wird.
  • Bei herkömmlichen Halbleitereinrichtung-Herstellungsprozessen wird eine Anzahl unterschiedlicher Halbleitereinrichtungen, beispielsweise Speicherchips oder Mikroprozessoren, auf einem Halbleitersubstrat, beispielsweise einem Siliziumwafer, gebildet. Nachdem auf dem Halbleitersubstrat die gewünschten Strukturen, Schaltungen oder anderen Merkmale jeder der Halbleitereinrichtungen gebildet sind, wird das Substrat isoliert, um die einzelnen Halbleitereinrichtungen voneinander zu trennen. Verschiedene Nachbehandlungsprozesse, beispielsweise Testen der Schaltungen jeder Halbleitereinrchtung und Einbrennprozesse, können vor oder nach dem Isolieren des Halbleitersubstrats angewendet werden. Diese Nachbehandlungsprozesse können angewendet werden, um die Halbleitereinrichtungen mit ihrer beabsichtigten Funktionalität zu versehen und zu bestimmen, ob die einzelnen Halbleitereinrichtungen Qualitätskontroll-Spezifikationen erfüllen oder nicht. Die einzelnen Halbleitereinrichtungen können dann verpackt/gekapselt werden. Zusammen mit dem Trend der Halbleiterindustrie, die Größe der Halbleitereinrichtungen zu vermindern und die Dichte der Strukturen der Halbleitereinrichtungen zu erhöhen, vermindern sich auch die Gehäuse-/Packungsgrößen. Eine Art Halbleitereinrchtung-Gehäuse, das sogenannte Chipskalengehäuse („Chip-scale package") oder Chipgrößengehäuse („Chip-sized package"; „CSP"), verbraucht auf einem Substrat etwa in gleichem Umfang reale Fläche wie die bloße Halbleitereinrichtung selbst. Solche Chipskalengehäuse umfassen typischerweise ein Trägersubstrat mit etwa der gleichen Oberfläche wie die Halbleitereinrchtung.
  • Gegenwärtig wird jede Art von Packungs-/Gehäusetechnik einer IC-Einrichtung angepaßt, indem erst der Chip auf dem Wafer in einen einzelnen Chip gesägt wird und dann die gesägten Chips verpackt und getestet werden. Eine solche Packungstechnik des Sägens vor dem Verpacken/Kapseln verursacht einen langen und komplizierten Prozeß und erhöht die Kosten für das Verpacken und das Testen der IC-Einrichtung wegen des ständigen Wiederholens des Verpackens und des Testens der gesägten Chips.
  • Darüber hinaus offenbart ein neuer Typ von Waferebene-Gehäuseprozeß, Fan-out-Waferebene-Gehäuse (vgl. Taiwanesisches Patent 177 766 daß der esägte Chpi nach dem Sägen nicht auf ein Glassubstrat angeordnet werden muß. Herkömmlicherweise werden die gesägten Chips einzeln aufgenommen und auf dem Glassubstrat angeordnet. Der beschriebene Schritt verlangt ein kontinuierliches Wiederholen einer Greif- und Ablageaktion. Die Aktion ist aufgrund der Nutzung von Arbeitskraft oder einer Maschine nachteilig hinsichtlich der Zeit, der Kosten oder der Ausbeute der Gehäuse- und Testherstellung.
  • In dem Dokument US 3,658,618 wird eine Vorrichtung beschrieben, mittels deren Chips von einem Träger („carrier member") auf eine Basis („basic body") übertragen werden, mit welcher sie mittels Löten oder Kleben verbunden werden. Der Träger ist mit Silikongummi beschichtet, um dem Träger eine haftende Oberfläche („adhesive surface") zu verleihen, so daß die Chips daran haften.
  • Bei der in dem Dokument US 5,622,585 offenbarten Vorrichtung sind zwei Halter („chip holder") mit Klebeflächen („adhesive faces") vorgesehen. Elektronische Chips werden zunächst auf den ersten Halter geklebt, von welchem sie dann auf den zweiten Halter übertragen werden.
  • In dem Dokument US 4,941,255 wird eine Vorrichtung mit einem Träger („mask") und einer Basis („support member") beschrieben. Mehrere Halbleiterchips sind zunächst mittels einer Klebeschicht (adhesive layer) auf dem Träger befestigt und werden dann auf die Basis übertragen, wobei sie vom Träger gelöst werden. Das Lösen der Chips vom Träger erfolgt entweder in einer Lösungsmittelumgebung oder mittels optischer Bestrahlung.
  • In dem Dokument DE 102 34 951 A1 wird ein Transfersubstrat mit einer klebrigen dielektrischen Verbindungsebene beschrieben. Auf das Transfersubstrat werden Schaltungseinrichtungen aufgebracht, und anschließend wird die Verbindungsebene thermisch oder mit UV-Strahlung ausgehärtet.
  • In dem Dokument DE 198 40 226 A1 wird ein Hilfssubstrat beschrieben, auf dem sich Schaltungschips befinden, welche mittels einer Haftschicht am Hilfssubstrat befestigt sind. Die Schaltungschips werden in einem im Dokument DE 198 40 226 A1 beschriebenen Verfahren von dem Hilfssubstrat gelöst und auf ein Schaltungssubstrat aufgebracht. Das Lösen der Schaltungschips vom Hilfssubstrat erfolgt unter dem Einfluß von Wärme.
  • Eine im Dokument EP 13 26 289 A2 beschriebene Vorrichtung umfaßt einen Transferfilm und ein Endsubstrat. Ferner offenbart das Dokument EP 13 26 289 A2 ein Verfahren, bei welchem ein Siliziumtransistor, welcher mit dem Transferfilm verbunden ist, auf das Endsubstrat übertragen wird. Zum Befestigen des Siliziumtransistors auf dem Endsubstrat wird dieser mit einer haftenden Verbindung versehen. In einem weiteren Schritt wird die Verbindung zwischen dem Siliziumtransistor und dem Endsubstrat mittels Aushärten der haftenden Verbindung verstärkt. Gleichzeitig wird die Verbindung zwischen dem Siliziumtransistor und dem Transferfilm mittels Wärmezufuhr oder mittels UV-Bestrahlung gelöst.
  • Bei einem im Dokument US 2004/48415 A1 offenbarten Verfahren werden bei einer Prüfung als gut erachtete Chips auf einer Metallplatte angeordnet und mittels Klebemittel auf dieser befestigt. Anschließend werden die Chips mittels einer Harzschicht eingegossen.
  • Es wird ein neues Werkzeug für eine Waferebene-Packung angegeben, um die Effizienz der Chipanordnung einer Waferebene-Packung zu verbessern und Zeit und Kosten zu vermindern.
    •
  • Aufgabe der Erfindung ist es, ein Werkzeug für eine Waferebene-Packung und ein Verfahren zum Anordnen von Chips anzugeben. Die guten Chips werden aus dem verarbeiteten Wafer ausgewählt und auf einem Werkzeug plaziert, indem ein Greif- und Ablagesystem genutzt wird. Das erfindungsgemäße Verfahren zum Anordnen der Chips verbessert die Anordnungseffizienz und die Ausbeute der Chips bei der Waferebene-Packung.
  • Das Werkzeug für eine Waferebene-Packung umfaßt eine erste Basis, ein elastisches Material auf der ersten Basis, wobei das elastische Material bei einer ersten Bedingung eine Viskosität aufweist, um einen Chip zu kleben; und eine zweite Basis mit einem Klebematerial zum Kleben des Chips, wobei der Chip bei einer zweiten Bedingung von dem elastischen Material lösbar ist. Das Material der ersten Basis ist Silizium, Glas, Quarz oder Keramik. Das Material der zweiten Basis ist Silizium, Glas, Quarz, Keramik oder PCB. Die Struktur der zweiten Basis ist ein Leiterrahmen bzw. Systemträger. Das elastische Material ist aus Siliziumharz, elastischem PU, porösem PU, Acrylgummi oder Chipsägeband (blaues Band/UV-Band). Das elastische Material ist auf der Oberfläche der ersten Basis mittels Schleuderbeschichten, Drucken oder Kleben gebildet. Das Klebematerial ist auf der Oberfläche der zweiten Basis mittels Schleuderbeschichten oder Drucken gebildet. Die mehreren Chips sind rückseitig auf wärts auf dem elastischen Material befestigt, und die Chips kleben rückseitig an dem Klebematerial. Die zweite Bedingung umfaßt DI-Wasser, eine Lösung oder UV-Licht.
    •
  • Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf eine Zeichnung näher erläutert. Hierbei zeigen:
  • 1 eine schematische Darstellung einer erfindungsgemäßen Beschichtung eines Klebematerials auf einer zweiten Basis;
  • 2 eine schematische Darstellung einer erfindungsgemäßen Klebung mehrerer Chips auf einem elastischen Material;
  • 3 eine schematische Darstellung einer erfindungsgemäßen Klebung mehrerer Chips auf einer zweiten Basis
  • 4 erfindungsgemäßes Ablösen mehrerer Chips von einem elastischen Material;
  • 5 eine Draufsicht einer erfindungsgemäßen Klebung mehrerer Chips auf einer zweiten Basis;
  • 6 eine schematische Darstellung einer erfindungsgemäßen mechanischen Struktur zum Greifen und Ablegen; und
  • 7 eine schematische Darstellung einer Klebung mehrerer Chips auf einem elastischen Material eines erfindungsgemäßen Greif- und Ablegesystems.
  • Ausführungsformen der Erfindung werden im folgenden im Detail beschrieben, Es wird darauf hingewiesen, daß die Erfindung in einem weiten Bereich außerhalb der explizit beschriebenen Ausführungsformen ausführbar ist und daß der Bereich der Erfindung in den beigefügten Ansprüchen definiert ist.
  • Die Komponenten der verschiedenen Elemente sind nicht maßstabsgerecht. Einige Abmessungen von in Beziehung stehenden Komponenten sind übertrieben, und bedeutungslose Ab schnitte sind nicht dargestellt, um eine klare und kompakte Beschreibung der Erfindung zu liefern.
  • 1 ist eine schematische Darstellung einer erfindungsgemäßen Beschichtung eines Klebematerials auf einer zweiten Basis. Gemäß 1 ist ein Klebematerial 101 auf einer Basis 100 aufgebracht. Bei einer Ausführungsform ist das Klebematerial 101 auf einer Oberfläche der Basis 100 mittels Schleuderbeschichten oder Drucken gebildet. Das Material der Basis 100 ist Silizium, Glas, Quarz, Keramik, PCB oder dergleichen. Die Basis 100 kann ein Leiterrahmen bzw. Systemträger sein.
  • 2 ist eine schematische Darstellung einer erfindungsgemäßen Klebung mehrerer Chips auf einem elastischen Material. Gemäß 2 sind mehrerer Chips 202 auf einem elastischen Material 201 angeordnet. Das elastische Material 201 ist auf einer Basis 200 gebildet. Das elastische Material 201 weist in einem üblichen Zustand oder bei einer Atmosphärenumgebung eine Viskosität auf. Bei einer Ausführungsform ist das elastische Material 201 Siliziumharz, elastische PU, poröse PU, Acrylgummi oder Sägeband (blaues Band/UV-Band) oder dergleichen. Darüber hinaus ist die Basis 200 aus Silizium, Glas, Quarz oder Keramik oder dergleichen. Das elastische Material 201 kann auf einer Oberfläche der Basis 200 mittels Schleuderbeschichten, Drucken oder Kleben gebildet sein. Wie erwähnt, befindet sich eine positive Seite (Al-Kontaktanschlußseite) des Chips auf dem Klebematerial 201.
  • 3 ist eine schematische Darstellung einer erfindungsmäßen Klebung mehrerer Chips auf der Basis 100. Gemäß 3 kann die Basis 100 umgedreht werden, so daß sie den Chips 202 mit der Klebematerialseite zugewandt ist. Die Chips 202 werden auf die Basis 100 geklebt mittels des Klebematerials 101. Nach dem Kleben wird ein Schritt zum UV-Aushärten oder Wärmeaushärten ausgeführt, um die Klebewirkung zu verstärken. Die mehreren Chips 202 sind rückseitig aufwärts an dem elastischen Material 201 befestigt, und die Chips kleben an dem Klebmaterial 101 auf der Rückseitenoberfläche. Dieses bedeutet, daß die Basis 100 umgedreht werden kann, um an der Rückseite mehrere Chips 202 zu kleben.
  • 4 ist eine schematische Darstellung eines erfindungsgemäßen Ablösens mehrerer Chips von einem elastischen Material. Gemäß 4 werden mehrere Chips 202 von dem elastischen Material 201 mittels einer speziellen oder vorbestimmten Umgebung gelöst. Dieses bedeutet, daß einer Oberfläche des elastischen Materials 201 im üblichen Zustand eine Viskosität aufweist und die Viskosität verliert, wenn das elastische Material 201 in einer speziellen Umgebung angeordnet ist. Die spezielle oder vorbestimmte Umgebung kann die Lösung von DI-Wasser, ein spezielles Lösungsmittel, eine vorbestimmte Temperatur um 20–40 °C in Abhängigkeit von der Lösung oder ein spezifisches Licht (beispielsweise UV-Licht) oder dergleichen sein. Die Verbindung des elastischen Materials 201 und der Basis 200 kann mittels Säuberung erneut genutzt werden. Nachfolgend können andere Stapelchips 202 erneut mittels des Klebematerials 101 auf die Basis 100 geklebt werden, wodurch gemäß 5 der ähnliche Prozeß wie eben beschrieben wiederholt wird. Deshalb kann das Konzept der Erfindung Wiedernutzung und Wiederverwertung sein.
  • 6 ist eine schematische Darstellung einer erfindungsgemäßen mechanischen Struktur zum Greifen und Ablegen. Gemäß 6 sind die mehreren Chips 202 auf dem elastischen Material 201 angeordnet, indem ein Greif- und Ablegesystem genutzt wird. Das Greif- und Ablegesystem kann als ein beweglicher Flip-Chip-Bonder betrachtet werden. Ein verarbeiteter Wafer 605 wird auf einen Rahmen 604 einer Greifstation angeordnet. Der verarbeitete Wafer 605 umfaßt Chips 202, und die Chips werden auf einem Werkzeug 600 einer Ablegestation mittels eines Greif- und Ablegearms 601 angeordnet. Die Greifstation und die Ablegestation sind in der selben Trägerstufe. Das Werkzeug 600 umfaßt das elastische Material 201 und die Basis 200. Der Greif- und Ablegearm 601 kann mittels eines Y-Richtung-Schrittmotors 603 auf- und abwärts bewegt werden. Daneben kann der Greif- und Ablegearm 601 auch in einer horizontalen Richtung mittels eines X-Richtung-Schrittmotors 602 bewegt werden. Dieses bedeutet, daß der Greif- und Ablegearm 601 die mehreren Chips 202 auf dem Werkzeug 600 exakt mittels des Y-Richtung-Schrittmotors 603 und des X-Richtung-Schrittmotors 602 anordnen kann.
  • 7 ist eine schematische Darstellung einer erfindungsgemäßen Klebung mehrerer Chips auf einem elastischen Material auf einem Greif- und Ablegesystem. Die mehreren Chips 202 des gesägten Wafers 605 können leicht gedrückt und angebracht werden, indem ein Befestigungskopf 701 des Greif- und Ablegearms 601 benutzt wird, um die Chips 202 von dem verarbeiteten Wafer 605 weg durch ein Chip-Auswurfmodul 701 unter dem verarbeiteten Wafer 605 zu kippen. Dann können die mehreren Chips 202 auf dem elastischen Material 201 mittels des Y-Richtung-Schrittmotors 603 und des X-Richtung-Schrittmotors 602 exakt angeordnet werden. Das Greif- und Ablegesystem weist eine Feineinstell-Funktion auf so daß es eine Genauigkeit von kleiner als 5 μm erreichen kann.
  • Die erfindungsgemäß mehreren Chips können gleichzeitig auf die Basis geklebt werden. Dieses ist ein von herkömmlichen Verfahren, bei denen die Chips einzeln auf die Basis geklebt werden, abweichendes Verfahren. Die gesägten Chips können deshalb gleichzeitig angeordnet werden, indem das erfindungsgemäße Werkzeug genutzt wird, um die Ablageeffizienz einer Waferebene-Packung zu verbessern. Die erfindungsgemäße Werkzeugkonstruktion kann Wiedernutzung und Wiederverwertung sein.
  • Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen von Bedeutung sein.

Claims (10)

  1. Werkzeug für eine Waferebene-Packung, mit: – einer ersten Basis (200); – einem elastischen Material (201) auf der ersten Basis (200); und – einer zweiten Basis (100) mit einem Klebematerial (101), um an dem Chip (202) zu kleben, dadurch gekennzeichnet, daß – das elastische Material (201) bei einer ersten Bedingung eine Viskosität aufweist, um an einem Chip (202) zu kleben, – der Chip (202) bei einer zweiten Bedingung von dem elastischen Material (201) lösbar ist und – nach einem Lösen des Chips (202) bei der zweiten Bedingung das elastische Material (201) auf der ersten Basis (200) wiederbenutzbar ist, um bei der ersten Bedingung an einem weiteren Chip (202) zu kleben.
  2. Werkzeug nach Anspruch 1, dadurch gekennzeichnet, daß ein Material der ersten Basis (200) Silizium, Glas, Quarz oder Keramik ist, wobei ein Material der zweiten Basis (100) Silizium, Glas, Quarz, Keramik oder PCB-Material ist und wobei die zweite Basis (100) ein Leiterrahmen ist.
  3. Werkzeug nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das elastische Material (201) Siliziumharz, elastische PU, poröse PU, Acrylgummi oder Chipsägeband (blaues Band/UV-Band) ist, wobei das elastische Material (201) auf der Oberfläche der ersten Basis (200) mittels Schleuderbeschichten, Drucken oder Kleben gebildet ist.
  4. Werkzeug nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Klebematerial (101) auf der Oberfläche der zweiten Basis (100) mittels Schleuderbeschichten oder Drucken gebildet ist, wobei die mehreren Chips (202) rückwärtig aufwärts auf dem elastischen Material (201) befestigbar sind, indem eine Chiprückseite an dem Klebematerial (101) haftbar ist.
  5. Werkzeug nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Bedingung DI-Wasser, ein Lösungsmittel oder UV-Licht umfaßt, wobei weiterhin ein Schritt zum Ausführen einer UV-Aushärtung oder Wärmeaushärtung nach dem Kleben vorgesehen ist.
  6. Verfahren zum Anordnen eines Chips für eine Waferebene-Packung, wobei das Verfahren die folgenden Schritte umfaßt: a) Anordnen mehrerer Chips (202) auf einem elastischen Material (201), wobei das elastische Material (201) auf einer ersten Basis (200) gebildet ist und bei einer ersten Bedingung eine Viskosität aufweist, um an den mehreren Chips (202) zu kleben; b) Bilden eines Klebematerials (101) auf einer zweiten Basis (100); c) Kleben der mehreren Chips (202) auf das Klebematerial (101) der zweiten Basis (100); d) Ablösen der mehreren Chips (202) von dem elastischen Material (201) bei einer zweiten Bedingung; und e) Wiederholen des Schrittes a) bei der ersten Bedingung.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Anordnen der mehreren Chips (202) auf dem elastischen Material (201) ausgeführt wird, indem ein Greif- und Ablegesystem benutzt wird, wobei das Material der ersten Basis (200) Silizium, Glas, Quarz oder Keramik und das Material der zweiten Basis (100) Silizium, Glas, Quarz, Keramik oder PCB-Material ist und wobei die zweite Basis (100) ein Leiterrahmen ist.
  8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das elastische Material (201) Siliziumharz, elastische PU, poröse PU, Acrylgummi oder Chipsägeband (blaues Band/UV-Band) ist, wobei das elastische Material (201) auf der Oberfläche der ersten Basis (200) mittels Schleuderbeschichten, Drucken oder Kleben gebildet wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß das Klebematerial (101) auf der Oberfläche der zweiten Basis (100) mittels Schleuderbeschichten oder Drucken gebildet wird, wobei die mehreren Chips (202) rückseitig aufwärts auf dem elastischen Material (201) befestigt werden und wobei eine Rückseite des Chips (202) an dem Klebematerial (101) klebt.
  10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die ersten Bedingung DI-Wasser, ein Lösungsmittel oder UV-Licht umfaßt, wobei ein Schritt zum UV-Aushärten oder Wärmeaushärten nach dem Kleben vorgesehen ist.
DE102004033645A 2004-05-10 2004-07-12 Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips Expired - Fee Related DE102004033645B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/842,959 US20050249945A1 (en) 2004-05-10 2004-05-10 Manufacturing tool for wafer level package and method of placing dies
US10/842,959 2004-05-10

Publications (2)

Publication Number Publication Date
DE102004033645A1 DE102004033645A1 (de) 2005-12-15
DE102004033645B4 true DE102004033645B4 (de) 2006-08-31

Family

ID=35238364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004033645A Expired - Fee Related DE102004033645B4 (de) 2004-05-10 2004-07-12 Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips

Country Status (7)

Country Link
US (2) US20050249945A1 (de)
JP (1) JP4095047B2 (de)
KR (1) KR100590394B1 (de)
CN (1) CN100372053C (de)
DE (1) DE102004033645B4 (de)
SG (1) SG129292A1 (de)
TW (1) TWI240391B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400037B2 (en) * 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
JP2007281264A (ja) * 2006-04-10 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
JP2012501539A (ja) * 2008-09-01 2012-01-19 ネーデルランツ オルガニサティー フォール トゥーゲパストナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー ピックアンドプレース機
CN103187317B (zh) * 2011-12-31 2015-08-05 百容电子股份有限公司 半导体元件的组装方法
US9245875B2 (en) 2012-04-20 2016-01-26 Rensselaer Polytechnic Institute Light emitting diodes and a method of packaging the same
CN103579069A (zh) * 2012-07-20 2014-02-12 久元电子股份有限公司 晶粒取放方法、晶粒取放的承载结构、及晶粒取放装置
DE102015112518B3 (de) * 2015-07-30 2016-12-01 Asm Assembly Systems Gmbh & Co. Kg Bestückmaschine und Verfahren zum Bestücken eines Trägers mit ungehäusten Chips

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658618A (en) * 1968-10-25 1972-04-25 Telefunken Patent Method of providing individual bodies on a basic body
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5622585A (en) * 1991-03-20 1997-04-22 Murata Manufacturing Co., Ltd. Method of handling electronic component chips
DE19840226A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
EP1326289A2 (de) * 2001-12-28 2003-07-09 Seiko Epson Corporation Integrierte Halbleiterschaltung und Verfahren zu deren Herstellung
DE10234951A1 (de) * 2002-07-31 2004-02-12 Infineon Technologies Ag Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
WO2004105456A1 (en) * 2003-05-16 2004-12-02 Alien Technology Corporation Transfer assembly for manufacturing electronic devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3923023A1 (de) * 1989-07-12 1991-01-24 Siemens Ag Uv-haertbarer klebstoff fuer ein halbleiterchipmontageverfahren
JPH03181147A (ja) * 1989-12-11 1991-08-07 Casio Comput Co Ltd ウェハのダイシング方法
JPH03212940A (ja) * 1990-01-17 1991-09-18 Rohm Co Ltd リードフレームに対する半導体チップの供給方法
JP3410202B2 (ja) * 1993-04-28 2003-05-26 日本テキサス・インスツルメンツ株式会社 ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
JPH08107088A (ja) 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
US5681757A (en) * 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
US6772510B1 (en) * 2000-08-22 2004-08-10 David J. Corisis Mapable tape apply for LOC and BOC packages
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6472728B2 (en) * 2001-03-05 2002-10-29 Delphi Technologies, Inc. Condition sensitive adhesive tape for singulated die transport devices
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP3553551B2 (ja) * 2002-01-11 2004-08-11 沖電気工業株式会社 半導体ウェハを用いた半導体装置の製造方法
CN1215541C (zh) * 2002-03-20 2005-08-17 育霈科技股份有限公司 一种晶片型态封装及其制作方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US6915551B2 (en) * 2002-08-02 2005-07-12 Matrics, Inc. Multi-barrel die transfer apparatus and method for transferring dies therewith
CN1298046C (zh) * 2002-08-21 2007-01-31 南茂科技股份有限公司 在晶粒表面形成结合粘性的晶圆处理方法
US6780733B2 (en) * 2002-09-06 2004-08-24 Motorola, Inc. Thinned semiconductor wafer and die and corresponding method
US6777267B2 (en) * 2002-11-01 2004-08-17 Agilent Technologies, Inc. Die singulation using deep silicon etching
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
TWI236058B (en) * 2004-08-06 2005-07-11 Touch Micro System Tech Method of performing double side processes upon a wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658618A (en) * 1968-10-25 1972-04-25 Telefunken Patent Method of providing individual bodies on a basic body
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5622585A (en) * 1991-03-20 1997-04-22 Murata Manufacturing Co., Ltd. Method of handling electronic component chips
DE19840226A1 (de) * 1998-09-03 2000-03-16 Fraunhofer Ges Forschung Verfahren zum Aufbringen eines Schaltungschips auf einen Träger
EP1326289A2 (de) * 2001-12-28 2003-07-09 Seiko Epson Corporation Integrierte Halbleiterschaltung und Verfahren zu deren Herstellung
DE10234951A1 (de) * 2002-07-31 2004-02-12 Infineon Technologies Ag Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
WO2004105456A1 (en) * 2003-05-16 2004-12-02 Alien Technology Corporation Transfer assembly for manufacturing electronic devices

Also Published As

Publication number Publication date
US7985626B2 (en) 2011-07-26
US20050247398A1 (en) 2005-11-10
KR20050107720A (ko) 2005-11-15
JP4095047B2 (ja) 2008-06-04
DE102004033645A1 (de) 2005-12-15
CN1697125A (zh) 2005-11-16
TW200537665A (en) 2005-11-16
TWI240391B (en) 2005-09-21
KR100590394B1 (ko) 2006-06-19
US20050249945A1 (en) 2005-11-10
SG129292A1 (en) 2007-02-26
CN100372053C (zh) 2008-02-27
JP2005322869A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE102005019553B4 (de) Verfahren zur Herstellung eines Gehäuses eines Halbleiterbauelements in Chipmaßstab auf Waferebene
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE102008003160A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE102008024802A1 (de) CMOS-Bildsensor-Chip-Packung in Chipgröße mit Chip aufnehmendem Durchgangsloch und Verfahren derselben
DE102008016324A1 (de) Halbleiterbausteinpackung mit einem Chip aufnehmendem Durchgangsloch und doppelseitigen Aufbauschichten auf beiden Oberflächenseiten für WLP und ein Verfahren dazu
DE102008010004A1 (de) Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE102005040213A1 (de) Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE2028910A1 (de) Einrichtung zur Prüfung und Sor tierung von elektrischen Schaltungsele menten
DE102004033645B4 (de) Herstellungswerkzeug für eine Waferebene-Packung und Verfahren zum Anordnen von Chips
DE102014117683A1 (de) Techniken zur Klebstoff-Steuerung zwischen einem Substrat und einem Die
DE102011011538A1 (de) Durch Wafer-Level-Packaging gefertigte Vorrichtung mit selbstmontierten elastischen Anschlusskontakten
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE1766879B1 (de) Elektronischer baustein
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10318074B4 (de) Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE112018002702T5 (de) Werkstück-schneideverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee