DE102004031592A1 - Electronic module arrangement and corresponding manufacturing method - Google Patents

Electronic module arrangement and corresponding manufacturing method Download PDF

Info

Publication number
DE102004031592A1
DE102004031592A1 DE102004031592A DE102004031592A DE102004031592A1 DE 102004031592 A1 DE102004031592 A1 DE 102004031592A1 DE 102004031592 A DE102004031592 A DE 102004031592A DE 102004031592 A DE102004031592 A DE 102004031592A DE 102004031592 A1 DE102004031592 A1 DE 102004031592A1
Authority
DE
Germany
Prior art keywords
substrate
electronic module
chip
front side
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004031592A
Other languages
German (de)
Inventor
Thomas Koester
Stefan Hornung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102004031592A priority Critical patent/DE102004031592A1/en
Priority to EP05756831A priority patent/EP1771881A1/en
Priority to PCT/EP2005/052980 priority patent/WO2006003126A1/en
Publication of DE102004031592A1 publication Critical patent/DE102004031592A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Die vorliegende Erfindung schafft eine Elektronikmodulanordnung, insbesondere zur Verwendung in einem Kraftfahrzeug, mit einem ersten Substrat (S1), welches eine erste Vorderseite (O11) und eine erste Rückseite (O21) aufweist; einem zweiten Substrat (S2), welches eine zweite Vorderseite (O12) und eine zweite Rückseite (O22) aufweist; und mindestens einem flächigen Chip (C; C1, C2; C1', C2'), welcher zwischen die erste und zweite Vorderseite (O11, O12) sandwichartig montiert ist; wobei zumindest auf zumindest einer der ersten und zweiten Vorderseite (O11, O12) eine integrierte Abstandshaltereinrichtung vorgesehen ist, die mindestens ein Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) aufweist, welches sich auf dem Chip (C; C1, C2; C1', C2') oder der anderen der ersten und zweiten Vorderseite (O11, O12) abstützt. Die Erfindung schafft ebenfalls ein entsprechendes Herstellungsverfahren.The The present invention provides an electronic module assembly, in particular for use in a motor vehicle, having a first substrate (S1), which has a first front (O11) and a first back (O21); a second substrate (S2), which is a second Front side (O12) and a second rear side (O22); and at least one flat chip (C; C1, C2; C1 ', C2') which is between the first and second fronts (O11, O12) is sandwiched; at least on at least one of the first and second fronts (O11, O12) has an integrated one Spacer device is provided, the at least one spacer element (A1-A4, A1'-A4 ', A1a-A1c, A2a, A2b, A01-A08, AG, AU, AL1, AL2, AQ1-AQ4) which is located on the chip (C; C1, C2, C1 ', C2') or the other of the first and second front side (O11, O12) is supported. The Invention also provides a corresponding manufacturing method.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft eine Elektronikmodulanordnung und ein entsprechendes Herstellungsverfahren.The The present invention relates to an electronic module assembly and a corresponding manufacturing process.

Obwohl auf beliebige Kraftfahrzeuge anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf eine an Bord eines Automobils befindliche Elektronikmodulanordnung erläutert.Even though Applicable to any motor vehicle, the present invention and the underlying problem with respect to one On-board electronics module assembly explained.

Die heutige Automobilelektronikentwicklung wird von drei wesentlichen Zielen vorangetrieben, nämlich stetige Miniaturisierung der Einzelkomponenten wie auch des Gesamtsystems, steigende Anforderungen an die Funktionalität und Erhöhung der Robustheit bzw. Zuverlässigkeit. Dies wird besonders bei neuen Applikationen im Kraftfahrzeugbereich, wie z.B. elektrischer Servolenkung, integriertem Starter-Generator oder elektronischem Zusatzverdichter deutlich.The Today's automotive electronics development is of three major Driven forward, namely steady miniaturization of the individual components as well as the overall system, Increasing demands on functionality and increase in robustness and reliability. This is especially true for new applications in the automotive sector, such as. electric power steering, integrated starter generator or additional electronic compressor clearly.

Die Elektronik ist üblicherweise in Standard-Leiterplattentechnologie oder auf Keramikhybriden aufgebaut und zumeist in einem separaten Steuergerät montiert. Erwartungsweise wird sie mehr und mehr in die Mechanik integriert bzw. zusammen mit der Mechanik in mechatronischen Systemen kombiniert werden.The Electronics is common built in standard printed circuit board technology or ceramic hybrids and mostly mounted in a separate control unit. expectation way it is more and more integrated into the mechanics or together be combined with the mechanics in mechatronic systems.

Die Anzahl der Elektronikkomponenten im Kraftfahrzeug nimmt stetig zu, und somit steigt auch die Anzahl der elektronischen Steuergeräte. Parallel dazu nimmt der zur Verfügung stehende Bauraum ab. Hinzu kommt ein stetig wachsender Bedarf an elektrischer Leistung. Die Umgebungsbedingungen, wie z.B. Temperatur bzw. Schüttelbelastung, werden härter und erfordern eine höhere mechanische und thermische Belastbarkeit. Beispielhafte Anwendungen sind die Integration der Getriebesteuereinheit in das Getriebegehäuse oder allgemein die Integration der Ansteuerelektronik in die Motoreinheit zu den besagten mechatronischen Systemen.The Number of electronic components in the motor vehicle is steadily increasing, and thus the number of electronic control units is also increasing. In parallel takes the available standing space from. In addition, there is a steadily growing demand for electrical Power. The environmental conditions, such as Temperature or shaking load, get harder and require a higher one mechanical and thermal capacity. Exemplary applications are the integration of the transmission control unit in the transmission housing or In general, the integration of the control electronics in the motor unit to the said mechatronic systems.

In heutigen Steuergeräten sind Logikteil und Leistungsteil üblicherweise baulich voneinander getrennt. Der Logikteil wird üblicherweise entweder auf Leiterplatten oder Keramiksubstraten, wie z.B. LTCC (low temperature cofired ceramic) realisiert. Der Leistungsteil kann bei Anwendungen mit niedriger Leistungsaufnahme in Form gehäuster Bauteile, wie z.B. TO220-PowerMOS-Transistoren, auf einer Leiterplatte eingesetzt werden, welche allerdings zusätzliche Kühlkörper benötigen.In Today's controllers Logic part and power unit are usually structurally different from each other separated. The logic part is usually either on circuit boards or ceramic substrates, e.g. LTCC (low temperature cofired ceramic) realized. The power unit can in low power applications in the form of packaged components, such as. TO220 PowerMOS transistors, used on a printed circuit board which are additional Heat sink need.

Bei Hochstromanwendungen, wie z.B. der elektrischen Servolenkung, werden die Leistungstransistoren auf DBC-Substrate gelötet. Üblich ist die Kontaktierung der Chip-Oberseite mit Dickdraht-Bonds. Der hohe Flächenbedarf der Bond-Füße und die begrenzte Stromtragfähigkeit limitieren zusammen mit Zuverlässigkeitsproblemen diese Technik insbesondere für Hochstromapplikationen. Weitere Nachteile der Bond-Technik sind ein schlechtes Schaltverhalten durch Streuinduktivitäten und fehlende Prüfkonzepte paralleler Bondloops. Das Leistungssubstrat und das Logiksubstrat werden in Steuergeräten über zusätzliche Stanzgitter und Bond-Technologie verdrahtet. Diese Konzepte sind sehr platzintensiv. Die Montage der Elektronik, insbesondere des Leistungsteils auf Kühlkörpern, üblicherweise im Gehäuse des Steuergerätes bzw. Lagerschild des Motors mittels Wärmeleitkleber oder Wärmeleitfolie, ist für das thermische Management nicht optimal.at High current applications, such as the electric power steering, be the power transistors soldered to DBC substrates. The contact is usual the chip top with thick wire bonds. The high space requirement the bond feet and the limited current carrying capacity limit along with reliability issues this technique especially for High-current applications. Other disadvantages of the bonding technique are a poor switching behavior due to stray inductances and missing test concepts parallel bondloops. The power substrate and the logic substrate be in control units via additional Punching grid and Bond technology wired. These concepts are very space-intensive. The assembly of the electronics, in particular of the power unit on heat sinks, usually in the case of the control unit or end shield of the motor by means of thermal adhesive or thermal foil, is for the thermal management is not optimal.

Die Forderung nach höherer Integrationsdichte und Zuverlässigkeit sowie verbessertem thermischen Management führt zu neuen Konzepten in der Aufbau- und Verbindungstechnologie. Ziel ist es einerseits, Logikteil und Leistungsteil miteinander zu kombinieren, und gleichzeitig, die Systeme im Hinblick auf Zuverlässigkeit zu optimieren. Daher gewinnen Aufbau- und Verbindungstechniken (AVT) zunehmend an Bedeutung, welche beispielsweise durch beidseitige Lötung der Leistungsbauelemente zwischen geeignete Verdrahtungsträger und direkte großflächige Kontaktierung an Wärmesenken sowohl die elektrische wie auch die thermische und thermomechanische Funktionstüchtigkeit verbessern.The Demand for higher Integration density and reliability as well as improved thermal management leads to new concepts in the Assembly and connection technology. The goal is on the one hand, logic part and power section to combine with each other, and at the same time, to optimize the systems in terms of reliability. Therefore Building and connection techniques (AVT) are becoming increasingly important which, for example, by two-sided soldering of the power components between suitable wiring carrier and direct large-area contacting on heat sinks both the electrical as well as the thermal and thermomechanical functionality improve.

Zweckmäßig ist es, Halbleiterchips auf Leadframes (Stanzgitter), z.B. aus Kupfer, zu Fernen. Ferner sind Materialien, wie z.B. DBC-Keramiken (direct bonded copper), bekannt, die von der Wärmeausdehnung her besser als Kupfer geeignet sind, stressarme Verbindungen mit Siliziumchips herzustellen. Dies ist insbesondere für beidseitig gelötete Halbleiterchips von Vorteil, die neben der lötbaren Chip-Rückseite auch eine lötbare Chip-Vorderseite besitzen. Mittels sogenannter Lotbumps (Lotkügelchen, die auf der Chip-Oberfläche aufgetragen werden) können Halbleiterchips auf geeignete Substrate, z.B. DBC-Substrate, gelötet werden (z.B. durch Flip-Chip-Löten), wobei die Substrate zugleich die entsprechenden Leiterbahnen für die zu realisierende Schaltung aufweisen (analog zu diskreten Bauelementen auf einer Leiterplatte).Is appropriate it, semiconductor chips on leadframes (punched grid), e.g. made of copper, to distant ones. Further, materials such as e.g. DBC ceramics (direct bonded copper), known by thermal expansion are better suited than copper, low-stress connections with To produce silicon chips. This is especially for both sides brazed Semiconductor chips of advantage, in addition to the solderable chip back also a solderable Own chip front. By means of so-called solder bumps (solder balls, the on the chip surface can be applied) Semiconductor chips on suitable substrates, e.g. DBC substrates are soldered (e.g., by flip-chip soldering), the substrates at the same time the corresponding tracks for the have realizing circuit (analogous to discrete components on a circuit board).

Jüngst ist vorgeschlagen worden, mehrere beidseitig lötbare Leistungstransistoren zwischen zwei DBC-Substrate als Verdrahtungsträger zu löten, welche eine der Applikation entsprechende elektri sche Verschaltung realisieren. Beide Substrate übernehmen dabei die Funktion der mechanischen Stabilisierung, Wärmeableitung und der elektrischen Verdrahtung sowie elektrischen Isolierung gegenüber Kühlflächen. Ferner wurden Aufbauten entwickelt, bei denen das obere Substrat auf seiner Unterseite das Leistungsbauteil kontaktiert, auf der Oberseite aber die Logikbauteile zur Ansteuerung der Leistungsstufe geklebt oder gelötet sind. Neben dem reinen DBC-Sandwich sind Kombinationen unterschiedlicher Substrattypen, wie z.B. Stanzgitter, Leiterplatte bzw. Keramiksubstrat denkbar.Recently, it has been proposed to solder several double-sided solderable power transistors between two DBC substrates as a wiring substrate, which realize an application of the appropriate electrical interconnection. Both substrates assume the function of mechanical stabilization, heat dissipation and electrical wiring as well as electrical insulation Cooling surfaces. Furthermore, constructions have been developed in which the upper substrate contacts the power component on its underside, but on the upper side the logic components for driving the power stage are glued or soldered. In addition to the pure DBC sandwich, combinations of different substrate types, such as stamped grid, printed circuit board or ceramic substrate are conceivable.

6 ist eine schematische Darstellung einer Elektronikmodulanordnung zur Illustration der der vorliegenden Erfindung zugrundeliegenden Problematik. 6 is a schematic representation of an electronic module assembly for illustrating the underlying problem of the present invention.

In 6 bezeichnet Bezugszeichen CT einen Halbleiterchip in Form eines MOSFET-Transistors, der über einen rückseitigen Lotbereich LR auf einen Leadframe LF gebondet ist. Vorderseitige Lotbereiche LV1, LV2, LV3 verbinden den Halbleiterchip CT mit einer vorderseitigen Leiterbahnseite LBE0 eines Keramiksubstrats SC. Das Keramiksubstrat SC weist Durchkontaktierungen KV1, KV2 auf, die die Leiterbahnseite LBE0 mit der rückseitigen Leiterbahnseite LBE1 verbinden. Zusätzlich vorgesehen sind noch Lotbereiche LV0, LV4 auf dem Leadframe LF, welche ebenfalls eine Verbindung zur vorderseitigen Leiterbahnebene LBE0 des Keramiksubstrats SC umfassen.In 6 Reference symbol CT denotes a semiconductor chip in the form of a MOSFET transistor, which is bonded to a leadframe LF via a backside solder region LR. Front-side solder regions LV1, LV2, LV3 connect the semiconductor chip CT to a front-side wiring side LBE0 of a ceramic substrate SC. The ceramic substrate SC has vias KV1, KV2 which connect the conductor track side LBE0 to the backside conductor side LBE1. In addition, solder areas LV0, LV4 are additionally provided on the leadframe LF, which likewise comprise a connection to the front-side conductor track level LBE0 of the ceramic substrate SC.

Ein Problem bei der Montage und dem Verlöten von Bauelementen, wie z.B. Leistungstransistoren, Widerständen oder Kondensatoren, in einem Stapel zwischen zwei Verdrahtungsträgern (Boden- und Deckelsubstrat), beispielsweise DBC-Substraten oder Stanzgittern, sind Toleranzen in lateraler und vertikaler Richtung. Diese werden hervorgerufen durch die verschiedenen Beiträge zur Toleranzkette, wie z.B. geometrische Toleranzen der Bauteile (Fertigungstoleranzen, Dickenschwankungen, Verbiegungen oder Unebenheiten) oder Prozesstoleranzen, beispielsweise Positioniergenauigkeit bei der Montage, keilige Lötungen oder Verschwimmen der Bauteile beim Löten, usw.One Problem with assembly and soldering of components, e.g. Power transistors, resistors or capacitors, in a stack between two wiring substrates (ground and ground) Lid substrate), for example DBC substrates or stamped grids, are tolerances in lateral and vertical direction. These will caused by the various contributions to the tolerance chain, e.g. geometric tolerances of the components (manufacturing tolerances, thickness variations, Bends or bumps) or process tolerances, for example Positioning accuracy during installation, keyless soldering or Blurring of components during soldering, etc.

Insbesondere in vertikaler Richtung können diese Abstände zwischen dem Boden- und Deckelsubstrat lokal stark streuen. Diese Schwankungen müssen durch die Lötstellen, insbesondere unter- und oberhalb der Transistoren, ausgeglichen werden. Aus diesem Grund muss ein ausreichendes Lotdepot zur Verfügung gestellt werden. Dieses Lotdepot kann bei ungünstiger Addition der Toleranzen zu einem starken Lotüberschuss führen, wodurch sich ohne weitere Maßnahmen Lotnasen bilden können, die an den offenliegenden Metallstrukturen der Chipkante elektrische Kurzschlüsse erzeugen können. Hohe Ausbeuteverluste aufgrund unzureichender Fertigungssicherheiten sind die Folge. Das Problem verstärkt sich mit zunehmender Substratfläche aufgrund immer schwerer kontrollierbarer Ebenheiten bzw. Toleranzen.Especially in the vertical direction, these can distances Strongly scatter locally between the base and lid substrate. These Have to fluctuate through the solder joints, especially below and above the transistors, balanced become. For this reason, a sufficient solder deposit must be provided become. This solder deposit can with unfavorable addition of tolerances to a strong solder surplus to lead, resulting in no further action Lotnasen can form, the at the exposed metal structures of the chip edge electrical shorts can generate. Height Yield losses due to insufficient production safety are the consequence. The problem increases with increasing substrate area due increasingly difficult to control flatness or tolerances.

VORTEILE DER ERFINDUNGADVANTAGES OF INVENTION

Die erfindungsgemäße Elektronikmodulanordnung mit den Merkmalen des Anspruchs 1 und das entsprechende Herstellungsverfahren gemäss Anspruch 8 weisen gegenüber den bekannten Lösungsansätzen den Vorteil auf, dass ein vertikaler Toleranzausgleich einfach möglich ist.The Inventive electronic module arrangement with the features of claim 1 and the corresponding manufacturing method according to claim 8 opposite the known approaches to the Advantage on that a vertical tolerance compensation is easily possible.

Die Abstandshalterelemente bestehen vorzugsweise aus nichtleitenden Materialien, wie z.B. Kunststoffen. Epoxid-Lacke, wie sie als Lötstopp eingesetzt werden, können beispielsweise mittels eines kostengünstigen Sieb- oder Schablonendruckverfahrens aufgebracht werden. Schichtdicke und Layout lassen sich dabei über die Schablone definieren. Der Prozess kann bei keramischen Substraten (LTCC, DBC, usw.) auf der Großkarte durchgeführt werden. Eine weitere Möglichkeit, sehr präzise konturierte Strukturen zu erzeugen, bietet die Photostrukturierung geeigneter Lacksysteme, die mittels Sprüh-, Druck-, oder Schleuderverfahren aufgebracht werden. Alternativ sind auch Beschichtungsverfahren, wie Sputtern, Bedampfen oder Laminieren denkbar. Auch physikalisch-chemische Atzverfahren sind als Herstellungsverfahren einsetzbar. Eine weitere Alternative sind Einlegeteile, die durch formgebundene Fertigungsverfahren, wie z.B. Fräsen, Stanzen, o.ä. hergestellt werden.The Spacer elements are preferably made of non-conductive Materials such as e.g. Plastics. Epoxy paints as used as a solder stop can, can for example by means of a cost-effective screen or stencil printing process be applied. Layer thickness and layout can be over the Define template. The process can be used on ceramic substrates (LTCC, DBC, etc.) on the big ticket carried out become. One more way, very precise To create contoured structures, offers the photostructuring suitable paint systems by means of spraying, printing, or spin coating be applied. Alternatively, coating methods, such as Sputtering, steaming or lamination conceivable. Also physical-chemical Etching processes can be used as production processes. Another Alternative are inserts which are produced by molded manufacturing processes, such as. milling, Punching, or similar produced become.

Ein weiterer Vorteil liegt in der Kostenreduktion. Typische Verdrahtungsträger, wie z.B. Keramiksubstrate, werden als Großkarten hergestellt, mit Bauteilen bestückt sowie geprüft und erst anschließend vereinzelt. Vorzugsweise werden die Prozessschritte zur Herstellung der Abstandshalterelemente
ebenfalls auf der Großkarte durchgeführt. Hierdurch werden viele Einzelsubstrate kostengünstig parallel prozessiert. Vor dem Hintergrund der Kostenreduktion werden vorzugsweise Sieb- oder Schablonendruckverfahren eingesetzt, wodurch abgesehen vom Aushärten der Schicht keine weiteren Prozessschritte durchgeführt werden müssen.Another advantage is the cost reduction. Typical wiring substrates, such as ceramic substrates, are produced as large cards, equipped with components and tested and then separated. Preferably, the process steps for the preparation of the spacer elements
also performed on the big ticket. As a result, many individual substrates are processed cost-effectively in parallel. Screening or stencil printing processes are preferably used against the background of cost reduction, which means that no further process steps have to be carried out apart from the curing of the layer.

Weiterhin führt die Erfindung zu erhöhter Fertigungssicherheit. Bei entsprechender Formgebung und Positionierung der Abstandshalter wird ein Zerquetschen von Lotschichten verhindert. Ein Auslaufen von überschüssigem Lot wird minimiert, und Lotnasen, die potentielle Kurzschlüsse erzeugen, lassen sich definitiv vermeiden. Die Schrägstellung von Bauteilen, wie Transistoren, im Sandwich wird reduziert. Die Lotschichten, insbesondere die Gate- und Source-Kontakte, auf der Chip-Oberseite werden präzise eingestellt, indem der Chip sich an definierten Positionen auf den Abstandshaltern abstützt. Gleichzeitig steigt die Kontaktierungssicherheit. Die Fertigungssicherheit wird erhöht, wodurch die Ausbeute steigt. Während der Montage und dem Löt- oder Klebeprozess können die Module bzw. einzelne Verbindungsstellen in den Modulen gegebenenfalls definiert mit Gewicht belastet, d.h. fixiert bzw. geklemmt werden, um Toleranzen auszugleichen. Die zulässigen Toleranzen bei den Bauteilen können gleichzeitig erhöht werden. Dies führt letztendlich zu einer weiteren Kostenreduktion.Furthermore, the invention leads to increased manufacturing reliability. With appropriate shaping and positioning of the spacers crushing of solder layers is prevented. Leakage of excess solder is minimized, and solder licks that create potential short circuits can definitely be avoided. The skew of components, such as transistors in the sandwich is reduced. The solder layers, especially the gate and source contacts, on the chip top are precisely adjusted by supporting the chip at defined positions on the spacers. At the same time, the contact reliability increases. The manufacturing reliability is increased, which increases the yield. During assembly and the soldering or gluing process, the modules or individual connection points in the modules can optionally be loaded with a defined weight, ie fixed or clamped in order to compensate for tolerances. The permissible tolerances for the components can be increased simultaneously. This ultimately leads to a further cost reduction.

Die Erfindung bringt ebenfalls eine vereinfachte Justage und ein verbessertes Handling. Bei geeigneter Auslegung des Layouts entlang der Outline der jeweiligen Lötstelle wird ein Auslaufen des Lotes auf dem Schaltungsträger, z.B. dem Substrat, verhindert. Neben der Funktion der Abstandshaltung übernehmen die Elemente zusätzlich die Funktion eines Lötstopps bzw. Klebestopps, dessen Herstellung üblicherweise zusätzliche Prozesse erfordert und damit weitere Kosten erzeugt. Die Funktion als Lötstopp verhindert einerseits ein Verschwimmen der Bauelemente während des Fügeprozesses und unterstützt gleichzeitig die Justage.The Invention also brings a simplified adjustment and an improved Handling. With a suitable design of the layout along the outline the respective solder joint leakage of the solder on the circuit carrier, e.g. the substrate prevented. In addition to the function of keeping distance the elements in addition the function of a solder stop or adhesive stops, the production of which is usually additional Requires processes and thus generates additional costs. The function prevents soldering on the one hand blurring of the components during the joining process and at the same time supports the adjustment.

Es sind durch die Abstandshalterelemente keine signifikanten Einschränkungen in der Funktionalität, d.h. in den mechanischen, elektrischen oder thermischen Eigenschaften der Module zu erwarten. Im Gegenteil, die Funktionalität und Flexibilität des Mndulbaukastens wird erheblich erweitert, wodurch weitere Vorteile gegenüber Konkurrenzprodukten erzielt werden.It are not significantly limited by the spacer elements in functionality, i.e. in mechanical, electrical or thermal properties to expect the modules. On the contrary, the functionality and flexibility of the modular box is greatly expanded, which offers more advantages over competing products be achieved.

Die Einstellung gleichmäßiger Verbindungsschichten mit einer genau definierten Minimaldicke lässt die thermomechanische Zuverlässigkeit gegenüber Systemen mit unkontrollierten Schichtdicken deutlich verbessern.The Setting uniform bonding layers with a well-defined minimum thickness allows the thermo-mechanical reliability across from Significantly improve systems with uncontrolled layer thicknesses.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, eine integrierte Abstandshaltereinrichtung mit Abstandshalterelementen vorzusehen, die verhindern, dass Verbindungsstellen, wie z.B. Lötverbindungen oder Klebeverbindungen, unter ein definiertes Maß hinaus zusammengequetscht werden können. Insbesondere ein unkontrolliertes Zusammendrücken der empfindlichen Source- und Gate-Kontakte von Leistungstransistoren im Sandwich kann vermieden werden und dadurch die Lotschichtdicke auf ein minimales Maß begrenzt werden. Des weiteren kann durch die Begrenzung der Lotschichten auf ein minimales Maß die thermomechanische Zuverlässigkeit verbessert werden, da zu dünne Verbindungsschichten die Lebensdauer der Bauelemente reduzieren. Gleichzeitig kann bei günstiger Auslegung der Abstandshaltergeometrie das Auslaufen von Lot auf den Substraten definiert gesteuert bzw. verhindert und ein Verschwimmen der Bauteile vermieden werden. Dies ermöglicht eine hohe Kontaktierungssicherheit. Sogenannte Lotnasen durch herausgedrücktes überschüssiges Lot werden verhindert. Die Fertigungssicherheit und damit die Ausbeute werden stark verbessert, was letztendlich zu einer deutlichen Kostenreduktion beiträgt.The The idea underlying the present invention is that an integrated spacer device with spacer elements provide that prevent joints such. solder connections or adhesive joints, squashed beyond a defined amount can be. In particular, an uncontrolled compression of the sensitive source and gate contacts of power transistors in the sandwich can be avoided and thereby limits the solder layer thickness to a minimum become. Furthermore, by limiting the solder layers to a minimum degree the thermomechanical reliability be improved because too thin Connecting layers reduce the life of the components. At the same time can be cheaper Designing the spacer geometry on the leakage of solder the substrates defined controlled or prevented and blurred the components are avoided. This allows a high contact security. So-called Lotnasen by pressed out excess solder are prevented. The production reliability and thus the yield are greatly improved, which ultimately contributes to a significant cost reduction.

Der Kern der vorliegenden Erfindung besteht darin, dass auf den als Verdrahtungsträgern fungierenden Substraten, beispielsweise Keramiken, wie Dichtschichtsubstrate, LTCC-Substrate oder DBC-Substrate, aber auch Stanzgitter oder Leiterplatten, eine strukturierte Schicht definierter Dicke als Anschlag- bzw. Abstandshaltereinrichtung, über den sich im vertikalen Aufbau Minimalabstände lokal justieren lassen aufgebracht wird. Bauteile können gezielt auf den Abstandshalterelementen abgestützt werden. Vorzugsweise Lotschichten, aber auch andersartige Verbindungsstellen, wie z.B. Klebeverbindungsstellen, können kontrolliert eingestellt werden, wodurch die Gefahr von Defekten, wie beispielsweise Lotbrücken und Lotnasen, stark reduziert wird. Ein Auslaufen von Lot auf dem Verdrahtungsträger wird gestoppt. da diese Schicht zusätzlich die Funktion von Lötstopplack übernehmen kann. Entscheidend hierbei sind die Geometrie und das Layout der aufgebrachten strukturierten Schicht, d.h. die Geometrie der Abstandshaltereinrichtung.Of the The core of the present invention is that the than wiring carriers acting substrates, for example ceramics, such as sealing layer substrates, LTCC substrates or DBC substrates, but also punched grid or printed circuit boards, a structured layer defined thickness as an abutment or spacer means over which in the vertical structure minimum distances being locally adjusted. Components can be targeted be supported on the spacer elements. Preferably solder layers, but also other types of joints such as e.g. Adhesive joints, can be adjusted in a controlled manner, whereby the risk of defects, such as solder bridges and Lotnasen, is greatly reduced. A leak of solder on the wiring support is stopped. because this layer additionally assume the function of solder mask can. Decisive here are the geometry and the layout of the applied structured layer, i. the geometry of the spacer device.

Die erforderliche Schichtdicke orientiert sich an der gewünschten Dicke der Verbindungsstelle. Eine scharfe Kontur sowie ein hoher Freiheitsgrad beim Layout, beispielsweise geringe Strukturbreiten, sind sehr vorteilhaft. Die Abstandshalterelemente können z.B. punktuell in Form kleiner Säulen oder als Stege oder in jedem komplexeren Layout als U-Profile oder geschlossene Rahmen, als Einhüllende einer Lötstelle realisiert werden.The required layer thickness is based on the desired Thickness of joint. A sharp contour and a high Degree of freedom in the layout, such as small feature sizes, are very advantageous. The spacer elements may e.g. punctiform in shape small columns or as webs or in any more complex layout than U-profiles or closed frames, as envelope a solder joint will be realized.

Die bevorzugte Geometrie der Einzelelemente besteht aus rechteckigen Querschnitten mit einer scharfen Kontur und kontrolliert eingestellter Höhe. Die Höhe orientiert sich an der gewünschten Dicke der Verbindungsstelle, beispielsweise der Lötverbindung, zwischen zwei Substraten oder zwischen einem Substrat und einem Transistor. Typische Schichtdicken liegen zwischen 30 μm und 100 μm und sind sehr einfach mit Druckverfahren und entsprechenden Lacksystemen im Standard-Herstellungsprozess des Schaltungsträgers zu erzeugen bzw. zu integrieren.The preferred geometry of the individual elements consists of rectangular Cross sections with a sharp contour and controlled height. The Height oriented to the desired thickness the junction, such as the solder joint, between two Substrates or between a substrate and a transistor. typical Layer thicknesses are between 30 μm and 100 μm and are very easy with printing processes and corresponding paint systems to produce or integrate in the standard manufacturing process of the circuit substrate.

Vorzugsweise sind die Abstandshalter entlang der Peripherie der Verbindungsstellen platziert. Dadurch kann gleichzeitig die Funktion eines Lötstopps zur Vermeidung von Kurzschlüssen sowie der Selbstjustage des Bauelements realisiert werden. Die laterale Auflösung dieser Strukturen ist dabei abhängig vom verwendeten Verfahren. Besonders kostengünstige Verfahren, wie das Siebdruckverfahren, erlauben beispielsweise Strukturbreiten von minimal 200 μm. Die minimal erreichbaren Strukturbreiten sind stark abhängig von der gewünschten Zielschichtdicke und vom jeweiligen Fertigungsverfahren.Preferably, the spacers are placed along the periphery of the joints. As a result, at the same time the function of a soldering stop to avoid short circuits as well as the self-adjustment of the device can be realized. The lateral resolution of these structures is dependent on the method used. Particularly cost-effective processes, such as the screen printing process, allow, for example, structural widths of minimal 200 μm. The minimum achievable structure widths are highly dependent on the desired target layer thickness and the respective manufacturing process.

Vertikale Leistungstransistoren haben auf der Chip-Oberseite neben dem großflächigen Source-Kontakt einen Gate-Anschluss. Für den Einsatz derartiger Transistoren im erfindungsgemäßen Sand wich-Aufbau (Stapel) wird die Oberseite der Transistoren, welche beispielsweise eine Aluminium-Metallisierung trägt, mit einer lötbaren Metallisierung der sogenannten UBM (Underbump-Metallisierung) und anschließend mit Lotdepots versehen.vertical Power transistors have a gate connection on the chip side next to the large-area source contact. For the Use of such transistors in the sand wich structure according to the invention (stack) is the top of the transistors, which for example a Aluminum metallization wearing, with a solderable Metallization of the so-called UBM (underbump metallization) and then with Lotdepots provided.

Typischerweise ergeben sich dabei sogenannte Multibump-Arrays. Durch zu hohe Gewichtsbelastung durch das obere Substrat können einzelne Verbindungsstellen überlastet und zerquetscht werden und elektrische Kurzschlüsse verursachen. Elektrische Fehlfunktionen wären die Folge. Der Einsatz einer Gitterstruktur der Abstandshalterelemente ist vorteilhaft bei solchen Multibump-Arrays, wie sie beispielsweise bei BGAs (Ball Grid Arrays) oder gebumpten MOSFETs eingesetzt werden. Einzelne größere Verbindungsstellen werden bevorzugt durch den Abstandshalter eingefasst.typically, this results in so-called multibump arrays. Due to excessive weight through the upper substrate individual connection points overloaded and be crushed and cause electrical shorts. electrical Malfunctions would be the episode. The use of a grid structure of the spacer elements is advantageous in such multi-pump arrays as, for example used in BGAs (Ball Grid Arrays) or bumped MOSFETs. Single larger joints are preferably edged by the spacer.

Weitere bevorzugte Ausführungsformen sind ein halboffener Rahmen μm die Verbindungsstelle, der gleichzeitig die Funktion eines Lötstopps übernehmen kann, oder Anordnungen in Form zweier Stege. Weitere Ausführungsformen sind punktuelle säulenartige Geometrien, die wiederum μm die Verbindungsstelle angeordnet sind. Beliebige Kombinationen und komplexere Formen sind ebenfalls realisierbar und werden prinzipiell nur durch das Fertigungsverfahren eingeschränkt.Further preferred embodiments are a semi-open frame μm the joint, which at the same time take over the function of a soldering stop can, or arrangements in the form of two webs. Further embodiments are punctual columnar Geometries, in turn, μm the connection point are arranged. Any combinations and more complex shapes are also feasible and become in principle limited only by the manufacturing process.

Die erfindungsgemäße Vorgehensweise ist nicht nur im Bereich der Verbindungsstellen von Bauelementen zum jeweiligen Substrat geeignet, sondern auch in allen anderen Bereichen, in denen Lot- bzw. Klebeschichten definiert eingestellt werden sollen und die Geometrie insbesondere die Oberfläche der Fügepartner das Aufbringen von Abstandshalterstrukturen erlaubt.The inventive approach is not only in the field of connection points of components suitable for the respective substrate, but also in all others Areas where solder or Adhesive layers should be defined and set the geometry especially the surface of the joining partner allows the application of spacer structures.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.In the dependent claims find advantageous developments and improvements of respective subject of the invention.

ZEICHNUNGENDRAWINGS

Ausführungsbeispiele der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.embodiments The invention is illustrated in the drawings and in the following Description closer explained.

Es zeigen:It demonstrate:

1a, b eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als erstes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 1a vor dem Zusammenfügen und 1b ach dem Zusammenfügen; 1a , b is a respective schematic representation of an electronic module assembly as a first embodiment of the present invention, namely 1a before joining and 1b after joining;

2a, b eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als zweites Ausführungsbeispiel der vorliegenden Erfindung, und zwar 2a vor dem Zusammenfügen und 2b nach dem Zusammenfügen; und 2a , b is a respective schematic diagram of an electronic module assembly as a second embodiment of the present invention, namely 2a before joining and 2 B after joining; and

3a, b eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als erstes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 3a vor dem Zusammenfügen und 3b nach dem Zusammenfügen; 3a , b is a respective schematic representation of an electronic module assembly as a first embodiment of the present invention, namely 3a before joining and 3b after joining;

4a, b eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als erstes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 4a vor dem Zusammenfügen und 4b nach dem Zusammenfügen; 4a , b is a respective schematic representation of an electronic module assembly as a first embodiment of the present invention, namely 4a before joining and 4b after joining;

5 eine schematische Darstellung möglicher Abstandselementkonfigurationen für Ausführungsbeispiele der Elektronikmodulanordnung gemäss der vorliegenden Erfindung; und 5 a schematic representation of possible spacer element configurations for embodiments of the electronic module assembly according to the present invention; and

6 eine schematische Darstellung einer Elektronikmodulanordnung zur Illustration der der vorliegenden Erfindung zugrundeliegenden Problematik. 6 a schematic representation of an electronic module assembly for illustrating the underlying problem of the present invention.

BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELEDESCRIPTION THE EMBODIMENTS

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.In the same reference numerals designate the same or functionally identical Components.

1a, b sind eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als erstes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 1a vor dem Zusammenfügen und 1b nach dem Zusammenfügen. 1a , b are a respective schematic diagram of an electronic module assembly as a first embodiment of the present invention, namely 1a before joining and 1b after joining.

In 1 bezeichnet Bezugszeichen S1 ein erstes Substrat, welches eine erste Vorderseite O11 und eine erste Rückseite O21 aufweist. Bezugszeichen S2 bezeichnet ein zweites Substrat, welches eine zweite Vorderseite O12 und eine zweite Rückseite O22 aufweist. Beim vorliegenden Beispiel sind die Substrate S1, S2 DBC-Keramiken.In 1 Reference symbol S1 denotes a first substrate which has a first front side O11 and a first rear side O21. Reference numeral S2 denotes a second substrate which has a second front side O12 and a second back side O22. In the present example, the substrates S1, S2 are DBC ceramics.

Auf der ersten Vorderseite O11 des ersten Substrats S1 vorgesehen ist eine integrierte Abstandshaltereinrichtung, welche streifenförmige Abstandshalterelemente A1 bis A4 aufweist. Zwischen den Abstandshalterelementen A2, A3 eingebettet ist ein Lotbereich LK. Alternativ ist der Lotbereich LK auf der Chip-Oberseite aufgebracht. Gegenüberliegend auf der zweiten Vorderseite O12 des zweiten Substrats S2 vorgesehen ist ein Halbleiterchip C, der mittels eines Lotbereichs LS direkt auf die Vorderseite O12 montiert ist.Provided on the first front side O11 of the first substrate S1 is an integrated spacer device which has strip-shaped spacer elements A1 to A4. Between embedded in the spacer elements A2, A3 is a solder region LK. Alternatively, the solder region LK is applied to the chip top side. Provided on the second front side O12 of the second substrate S2 is a semiconductor chip C, which is mounted directly on the front side O12 by means of a soldering region LS.

Die integrierte Abstandshaltereinrichtung A1-A4 ist aus einer auf der ersten Vorderseite O11 aufgebrachten Photolackschicht strukturiert worden.The integrated spacer device A1-A4 is from a on the structured patterned first front surface O11 applied photoresist layer Service.

Fügt man die beiden Substrate S1, S2 zusammen, so verbinden sich bei entsprechender Temperatur die Anschlussbereiche des Chips C mit der gegenüberliegendem Anschlussbereichen auf dem Substrat S1 über den Lotbereich LK. Weiterhin stützen sich die Abstandshalterelemente A1, A4 auf der zweiten Vorderseite O12 des zweiten Substrats S2 ab, und die Abstandshalterelemente A2, A3 stützen sich auf der freiliegenden Vorderseite des Chips C ab. Der Lotbereich LK erstarrt in einen Lotbereich LK', wobei die Abstandshalterelemente A2, A3 ein mögliches Zerfließen des Lotbereichs LK' im Sinne von Lotstopps verhindern.Do you add the Both substrates S1, S2 together, so connect with appropriate Temperature the terminal areas of the chip C with the opposite Terminal regions on the substrate S1 via the solder region LK. Farther support the spacer elements A1, A4 on the second front O12 of the second substrate S2, and the spacer elements A2, A3 support on the exposed front of the chip C from. The solder area LK solidifies in a solder region LK ', wherein the spacer elements A2, A3 a possible melt away of the soldering area LK 'im Prevent the sense of solder stops.

Durch die Abstandshalterelemente A1 bis A4 lassen sich vertikale Toleranzen ausgleichen, insbesondere dann, wenn beim Zusammenfügen der beiden Substrate S1, S2 ein gewisser Druck angewendet wird.By the spacer elements A1 to A4 can be vertical tolerances compensate, especially if when joining the Both substrates S1, S2 a certain pressure is applied.

2a, b sind jeweilige eine schematische Darstellung einer Elektronikmodulanordnung als zweites Ausführungsbeispiel der vorliegenden Erfindung, und zwar 2a vor dem Zusammenfügen und 2b nach dem Zusammenfügen. 2a , b are each a schematic diagram of an electronic module assembly as a second embodiment of the present invention, namely 2a before joining and 2 B after joining.

Bei der zweiten Ausführungsform gemäß 2 sind auf dem ersten Substrat S1 streifenförmige Abstandshalterelemente A1a, A1b, A1c, A2a, A2b vorgesehen sowie Lotbereiche LK1a. LK1b und LK auf dem Substrat oder Chip.In the second embodiment according to 2 are provided on the first substrate S1 strip-shaped spacer elements A1a, A1b, A1c, A2a, A2b and solder areas LK1a. LK1b and LK on the substrate or chip.

Auf dem zweiten Substrat S2 sind zwei verschiedene Halbleiterchips C1, C2 vorgesehen, welche sich durch verschiedene Anschlussbereiche unterscheiden, welche beim Zusammenfügen mit den Lotbereichen LK1a, LK1b bzw. LK2 in Verbindung gebracht werden.On the second substrate S2 are two different semiconductor chips C1, C2 provided, which through different connection areas which, when joined to the solder regions LK1a, LK1b or LK2 be associated.

Den montierten Zustand zeigt 2b, aus dem wiederum erkennbar ist, dass die erstarrten Lotbereiche LK1a', LK1b' bzw. LK2' von den Abstandshalterelemente A1a, A1b, A1c bzw. A2a, A2b peripher umrandet sind.The assembled state shows 2 B , from which, in turn, it can be seen that the solidified solder regions LK1a ', LK1b' and LK2 'are peripherally surrounded by the spacer elements A1a, A1b, A1c and A2a, A2b.

3a, b sind eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als drittes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 3a vor dem Zusammenfügen und 3b nach dem Zusammenfügen. 3a , b are a respective schematic diagram of an electronic module assembly as a third embodiment of the present invention, namely 3a before joining and 3b after joining.

Im Unterschied zur obigen ersten und zweiten Ausführungsform sind bei der dritten Ausführungsform Abstandshaltereinrichtungen sowohl auf der ersten Vorderseite O11 des ersten Substrats S1 als auch auf der zweiten Vorderseite O12 des zweiten Substrats S2 vorgesehen. Dabei umfasst die Abstandshaltereinrichtung auf der ersten Vorderseite O11 Abstandshalterelemente A05, A06, A07, A08, wohingegen die Abstandshaltereinrichtung auf der zweiten Vorderseite O12 die Abstandshalterelemente A01, A02, A03, A04 umfasst.in the Difference to the above first and second embodiments are in the third embodiment Spacer devices on both the first front side O11 of the first substrate S1 as well as on the second front side O12 of the second substrate S2. In this case, the spacer device comprises on the first front O11 spacer elements A05, A06, A07, A08, whereas the spacer means on the second Front O12 comprises the spacer elements A01, A02, A03, A04.

Weiterhin sind Lotbereiche LK11, LK12, LK13, LK03 auf der ersten Vorderseite O11 in der Nähe der Abstandshalterelemente bzw. zwischen den Abstandshalterelementen vorgesehen, und Lotbereiche LK01, LK02 auf der zweiten Vorderseite O12. Bei diesem Ausführungsbeispiel tragen die Halbleiterchips die Bezeichnung C1', C2' und werden bei der Montage beidseitig von den darauf abgestützten Abstandshalterelementen gelagert.Farther are solder ranges LK11, LK12, LK13, LK03 on the first front O11 nearby the spacer elements or between the spacer elements and solder areas LK01, LK02 on the second front side O12. In this embodiment the semiconductor chips carry the designation C1 ', C2' and Be mounted on both sides of the supported spacer elements during assembly stored.

4a, b sind eine jeweilige schematische Darstellung einer Elektronikmodulanordnung als viertes Ausführungsbeispiel der vorliegenden Erfindung, und zwar 4a vor dem Zusammenfügen und 4b nach dem Zusammenfügen. 4a , b are a respective schematic diagram of an electronic module assembly as a fourth embodiment of the present invention, namely 4a before joining and 4b after joining.

Die vierte Ausführungsform unterscheidet sich von der obigen ersten bis dritten Ausführungsform insofern, als dass die integrierte Abstandshaltereinrichtung nicht eine strukturierte Schicht, z.B. eine Photolacksicht, ist, sondern in die erste Vorderseite O11 strukturiert ist, beispielsweise durch einen Stanz- oder Fräsprozess. Auch werden bei diesem Beispiel keine Lotbereiche verwendet, μm den Halbleiterchip C zu montieren, sondern Klebebereiche KLS auf der zweiten Vorderseite O12 bzw. KLK zwischen den Abstandshalterelementen A2', A3' auf der ersten Vorderseite O11. Ansonsten ist diese vierte Ausführungsform identisch zur obigen ersten Ausführungsform.The fourth embodiment differs from the above first to third embodiments in that the integrated spacer device is not a structured layer, e.g. a photoresist view, is, but is structured in the first front O11, for example by a punching or milling process. Also in this example no solder areas are used, μm the semiconductor chip C to assemble but gluing areas KLS on the second front O12 and KLK between the spacer elements A2 ', A3' on the first front side O11. Otherwise, this fourth embodiment is identical to the above first embodiment.

5 ist eine schematische Darstellung möglicher Abstandselementkonfigurationen für Ausführungsbeispiele der Elektronikmodulanordnung gemäss der vorliegenden Erfindung. 5 is a schematic representation of possible spacer element configurations for embodiments of the electronic module assembly according to the present invention.

In 5 bezeichnet im linken oberen Bereich Bezugszeichen AG eine integrierte Abstandshaltereinrichtung in Form eines Gitters. Bezugszeichen K11, K12, K13, K14, K15, K16, K17, K18, K19 sind Kontaktbereiche auf der ersten Vorderseite O11 des ersten Substrats S1, auf die entsprechende Lotbereiche später aufgebracht werden oder diese Lotbereiche vom Chip in Form eines Multibump-Arrays mitgebracht werden.In 5 reference numeral AG denotes a built-in spacer device in the form of a grid in the upper left-hand area. Reference numerals K11, K12, K13, K14, K15, K16, K17, K18, K19 are contact areas on the first front side O11 of the first substrate S1, to which respective solder areas are later applied or these solder areas are brought from the chip in the form of a multi-bump array ,

Im rechten oberen Bereich bezeichnet Bezugszeichen AO eine integrierte Abstandshaltereinrichtung in Form eines halboffenen Rahmens, der einen Kontaktbereich K20 auf der ersten Vorderseite O11 U-förmig einschließt.in the right upper area, reference numeral AO denotes an integrated Spacer device in the form of a semi-open frame, the includes a contact region K20 on the first front side O11 U-shaped.

Im linken unteren Bereich weist die integrierte Abstandshaltereinrichtung zwei streifenartige Stege AL1, AL2 als Abstandshalterelemente auf, zwischen denen ein Kontaktbereich K30 liegt.in the lower left area has the integrated spacer means two strip-like webs AL1, AL2 as spacer elements, between which a contact area K30 lies.

Im rechten unteren Bereich umfasst die integrierte Abstandshaltereinrichtung vier Abstandshalterelemente AQ1, AQ2, AQ3, AQ4 in Form von Säulen, die einen Kontaktbereich K40 umgeben.in the bottom right area includes the integrated spacer device four spacer elements AQ1, AQ2, AQ3, AQ4 in the form of columns, the surround a contact area K40.

Beliebige Kombinationen derartiger Abstandshalterelemente und komplexere Formen sind selbstverständlich realisierbar und werden nur durch das betreffende Fertigungsverfahren limitiert.any Combinations of such spacer elements and more complex shapes are natural feasible and only by the relevant manufacturing process limited.

S1,S2S1, S2
erstes, zweites Substratfirst, second substrate
O11,O12O11, O12
erste, zweite Vorderseitefirst, second front
O21,O22O21, O22
erste, zweite Rückseitefirst, second back
A1-A4; A1'-A4'A1-A4; A1 'A4'
AbstandshalterelementeSpacer elements
A1a-A1c, A2a, A2b;A 1a-1c, A2a, A2b;
A01-A08; AG; AU;A01-A08; AG; AU;
AL1, AL2; AQ1-AQ4AL1, AL2; AQ1-AQ4
C; C1, C2; C1', C2'C; C1, C2; C1 ', C2'
Chipchip
LK'; LK1a', LK1b';LK '; LK1a ', LK1b';
Lotbereichsolder region
LK11', LK12', LK13', LK03'LK11 ', LK12', LK13 ', LK03'
LK; LK1a, LK1b;LK; LK1a, LK1b;
LK11, LK12, LK13, LK03LK11, LK12, LK13, LK03
KLK', KLKKLK ', KLK
Klebebereichadhesive area
K11-K19; K20, K30, K40K11-K19; K20, K30, K40
Kontaktbereichecontact areas
LFLF
Leadframeleadframe
SCSC
Keramiksubstratceramic substrate
KV1, KV2KV1, KV2
Durchkontaktierungvia
LBE1, LBE0LBE1, LBE0
LeiterbahnebeneInterconnect level
CTCT
MOSFET-ChipMOSFET chip
LV0-LV4LV 0-LV4
Lotbereichesolder regions

Claims (14)

Elektronikmodulanordnung, insbesondere zur Verwendung in einem Kraftfahrzeug, mit: einem ersten Substrat (S1), welches eine erste Vorderseite (O11) und eine erste Rückseite (O21) aufweist; einem zweiten Substrat (S2), welches eine zweite Vorderseite (O12) und eine zweite Rückseite (O22) aufweist; und mindestens einem flächigen Chip (C; C1, C2; C1', C2'), welcher zwischen die erste und zweite Vorderseite (O11, O12) sandwichartig montiert ist; wobei zumindest auf zumindest einer der ersten und zweiten Vorderseite (O11, O12) eine integrierte Abstandshaltereinrichtung vorgesehen ist, die mindestens ein Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) aufweist, welches sich auf dem Chip (C; C1, C2; C1', C2') oder der anderen der ersten und zweiten Vorderseite (O11, O12) abstützt.Electronic module arrangement, in particular for use in a motor vehicle, with: a first substrate (S1), which a first front side (O11) and a first rear side (O21); one second substrate (S2) having a second front side (O12) and a second back (O22); and at least one planar chip (C; C1, C2, C1 ', C2'), which between the first and second front sides (O11, O12) are sandwiched is; wherein at least on at least one of the first and second Front (O11, O12) an integrated spacer device is provided, the at least one spacer element (A1-A4; A1 'A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4), which is located on the Chip (C; C1, C2; C1 ', C2 ') or the other the first and second front side (O11, O12) is supported. Elektronikmodulanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Chip (C; C1, C2; C1', C2') durch einen jeweiligen Lotbereich (LK'; LK1a', LK1b'; LK11', LK12', LK13', LK03') oder Klebebereich (KLK') mit der ersten und zweiten Vorderseite (O11, O12) verbunden ist.Electronic module arrangement according to claim 1, characterized in that the chip (C; C1, C2; C1 ', C2') by a respective solder region (LK ', LK1a', LK1b ', LK11', LK12 ', LK13', LK03 ') or adhesive region (KLK') with the first and second front side (O11, O12). Elektronikmodulanordnung nach Anspruch 2, dadurch gekennzeichnet, dass sich das Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) auf dem Chip (C; C1, C2; C1', C2') abstützt und den jeweiligen Lotbereich (LK'; LK1a', LK1b'; LK11', LK12', LK13', LK03') oder Klebebereich (KLK') als Lotstopp bzw. Klebestopp im Nahbereich zumindest teilweise umgibt.Electronic module arrangement according to claim 2, characterized characterized in that the spacer element (A1-A4; A1'-A4 '; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) on the chip (C; C1, C2; C1 ', C2 ') is supported and the respective solder region (LK '; LK1a ', LK1b'; LK11 ', LK12', LK13 ', LK03') or gluing area (KLK ') as Lotstopp or adhesive stop in the vicinity at least partially surrounds. Elektronikmodulanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abstandshaltereinrichtung eine auf die erste und/oder zweite Vorderseite (O11, O12) aufge brachte, zur Bildung der Abstandshalterelemente (A1-A4; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2;AQ1-AQ4) strukturierte Schicht ist.Electronic module arrangement according to one of the preceding Claims, characterized in that the spacer means is a put on the first and / or second front (O11, O12), for forming the spacer elements (A1-A4, A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) is structured layer. Elektronikmodulanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die strukturierte Schicht eine Kunststoffschicht, insbesondere eine Lackschicht, ist.Electronic module arrangement according to claim 4, characterized characterized in that the structured layer comprises a plastic layer, in particular a lacquer layer, is. Elektronikmodulanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Abstandshaltereinrichtung zur Bildung der Abstandshalterelemente (A1'-A4') in die erste und/oder zweite Vorderseite (O11, O12) eingeprägt ist.Electronic module arrangement according to one of claims 1 to 3, characterized in that the spacer means for Formation of Spacer Elements (A1'-A4 ') in the first and / or second front side (O11, O12) is imprinted. Elektronikmodulanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste oder zweite Substrat (S1; S2) ein Keramiksubstrat oder ein Metallsubstrat ist.Electronic module arrangement according to one of the preceding Claims, characterized in that the first or second substrate (S1; S2) is a ceramic substrate or a metal substrate. Herstellungsverfahren für eine Elektronikmodulanordnung, insbesondere zur Verwendung in einem Kraftfahrzeug, mit den Schritten: Bereitstellen von einem ersten Substrat (S1), welches eine erste Vorderseite (O11) und eine erste Rückseite (O21) aufweist; Bereitstellen von einem zweiten Substrat (S2), welches eine zweite Vorderseite (O12) und eine zweite Rückseite (O22) aufweist; wobei zumindest auf zumindest einer der ersten und zweiten Vorderseite (O11, O12) eine integrierte Abstandshaltereinrichtung vorgesehen ist, die mindestens ein Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) aufweist; sandwichartiges Montieren von mindestens einem flächigen Chip (C; C1, C2; C1', C2') zwischen die erste und zweite Vorderseite (O11, O12) derart, dass sich das Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) auf dem Chip (C; C1, C2; C1', C2') oder der anderen der ersten und zweiten Vorderseite (O11, O12) abstützt.A manufacturing method of an electronic module assembly, in particular for use in a motor vehicle, comprising the steps of: providing a first substrate (S1) having a first front side (O11) and a first rear side (O21); Providing a second substrate (S2) having a second face (O12) and a second face (O22); wherein at least on at least one of the first and second front side (O11, O12) an integrated Ab a stand-up device is provided which has at least one spacer element (A1-A4; A1'-A4 '; A1a-A1c, A2a, A2b, A01-A08; AG; AU; AL1, AL2; AQ1-AQ4); sandwiching at least one planar chip (C; C1, C2; C1 ', C2') between the first and second front sides (O11, O12) in such a way that the spacer element (A1-A4; A1'-A4 '; A1a) A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) on the chip (C; C1, C2; C1 ', C2') or the other of the first and second fronts (O11, O12 ) is supported. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Chip (C; C1, C2; C1', C2') durch einen jeweiligen Lotbereich (LK'; LK1a', LK1b'; LK11', LK12', LK13', LK03') oder Klebebereich (KLK') mit der ersten und zweiten Vorderseite (O11, O12) verbunden wird.Method according to claim 8, characterized in that that the chip (C; C1, C2; C1 ', C2 ') by a respective soldering area (LK '; LK1a ', LK1b'; LK11 ', LK12', LK13 ', LK03') or gluing area (KLK ') with the first and second front side (O11, O12). Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Abstandshalterelement (A1-A4; A1'-A4'; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) auf dem Chip (C; C1, C2; C1', C2') abgestützt wird und den jeweiligen Lotbereich (LK'; LK1a', LK1b'; LK11', LK12', LK13', LK03') oder Klebebereich (KLK') als Lotstopp bzw. Klebestopp im Nahbereich zumindest teilweise umgibt.Method according to claim 9, characterized in that in that the spacer element (A1-A4; A1'-A4 '; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) on the chip (C; C1, C2; C1 ', C2 ') is supported and the respective solder region (LK ', LK1a', LK1b ', LK11', LK12 ', LK13', LK03 ') or adhesive region (KLK') as a solder stop or Adhesive stop in the vicinity at least partially surrounds. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 10, dadurch gekennzeichnet, dass eine Schicht auf die erste und/oder zweite Vorderseite (O1l, O12) aufgebracht und zur Bildung der Abstandshalterelemente (A1-A4; A1a-A1c, A2a, A2b; A01-A08; AG; AU; AL1, AL2; AQ1-AQ4) strukturiert wird.Method according to one of the preceding claims 8 to 10, characterized in that a layer on the first and / or second front (O1l, O12) applied and to form the spacer elements (A1-A4, A1a-A1c, A2a, A2b, A01-A08, AG, AU, AL1, AL2, AQ1-AQ4). Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die strukturierte Schicht eine Kunststoffschicht, insbesondere eine Lackschicht, ist, die durch einen Photoprozess strukturiert wird.Method according to claim 11, characterized in that that the structured layer is a plastic layer, in particular a lacquer layer, which is structured by a photo process becomes. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Abstandshalterelemente (A1'-A4') in die erste und/oder zweite Vorderseite (O11, O12) eingeprägt werden.Method according to one of claims 8 to 10, characterized that the spacer elements (A1'-A4 ') be embossed in the first and / or second front side (O11, O12). Verfahren nach einem der vorhergehenden Ansprüche 8 bis 13, dadurch gekennzeichnet, dass das erste oder zweite Substrat (S1; S2) ein Keramiksubstrat oder ein Metallsubstrat ist.Method according to one of the preceding claims 8 to 13, characterized in that the first or second substrate (S1, S2) is a ceramic substrate or a metal substrate.
DE102004031592A 2004-06-30 2004-06-30 Electronic module arrangement and corresponding manufacturing method Withdrawn DE102004031592A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004031592A DE102004031592A1 (en) 2004-06-30 2004-06-30 Electronic module arrangement and corresponding manufacturing method
EP05756831A EP1771881A1 (en) 2004-06-30 2005-06-27 Electronic module arrangement and corresponding production method
PCT/EP2005/052980 WO2006003126A1 (en) 2004-06-30 2005-06-27 Electronic module arrangement and corresponding production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004031592A DE102004031592A1 (en) 2004-06-30 2004-06-30 Electronic module arrangement and corresponding manufacturing method

Publications (1)

Publication Number Publication Date
DE102004031592A1 true DE102004031592A1 (en) 2006-02-09

Family

ID=34971232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031592A Withdrawn DE102004031592A1 (en) 2004-06-30 2004-06-30 Electronic module arrangement and corresponding manufacturing method

Country Status (3)

Country Link
EP (1) EP1771881A1 (en)
DE (1) DE102004031592A1 (en)
WO (1) WO2006003126A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036841A1 (en) * 2007-08-06 2009-02-12 Infineon Technologies Ag Semiconductor component comprises a semiconductor chip with contacts on its upper side, external contacts, connecting elements arranged together on a single-piece structural element, and a chip carrier having an upper side and a backside
EP2639828A3 (en) * 2012-03-14 2013-11-20 Robert Bosch GmbH Circuit support assembly
DE102010048003B4 (en) * 2010-05-05 2016-01-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the production of mechanical stops for self-adjustment and device with stops for self-adjustment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705436B2 (en) 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
DE102010033284B4 (en) * 2010-08-04 2012-12-13 Epcos Ag Method for producing a component arrangement and component arrangement produced by the method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006921A (en) * 1988-03-31 1991-04-09 Kabushiki Kaisha Toshiba Power semiconductor switching apparatus with heat sinks
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
DE10156626A1 (en) * 2001-11-17 2003-06-05 Bosch Gmbh Robert Electronic arrangement
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
FR2822591A1 (en) * 2001-03-22 2002-09-27 Commissariat Energie Atomique Integrated structure different thickness component assembly having components reception plane placed following thickness function minimizing component free face separation following reception plane perpendicular direction.

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007036841A1 (en) * 2007-08-06 2009-02-12 Infineon Technologies Ag Semiconductor component comprises a semiconductor chip with contacts on its upper side, external contacts, connecting elements arranged together on a single-piece structural element, and a chip carrier having an upper side and a backside
DE102007036841B4 (en) 2007-08-06 2018-05-09 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for its production
DE102010048003B4 (en) * 2010-05-05 2016-01-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the production of mechanical stops for self-adjustment and device with stops for self-adjustment
EP2639828A3 (en) * 2012-03-14 2013-11-20 Robert Bosch GmbH Circuit support assembly

Also Published As

Publication number Publication date
EP1771881A1 (en) 2007-04-11
WO2006003126A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
DE102009005650B4 (en) Electronic module and method for producing an electronic module
DE102006001767B4 (en) Semiconductor module with semiconductor chips and method for producing the same
DE102007017831B4 (en) Semiconductor module and a method for producing a semiconductor module
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
DE102008048420A1 (en) Chip arrangement and method for producing a chip arrangement
DE102016104844B4 (en) Process for producing a chip assembly
DE112007000183T5 (en) High performance module with open frame assembly
DE10142119B4 (en) Electronic component and method for its production
DE102008045735A1 (en) Stacked semiconductor chips
EP1870934A1 (en) Converter module
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
DE102011080153A1 (en) Power semiconductor module for use at outer wall of motor, has component or contact surface exhibiting direct connection with one substrate and arranged between respective substrates and metallization layer that is attached on substrates
EP1771881A1 (en) Electronic module arrangement and corresponding production method
DE10142117A1 (en) Electronic component with at least two stacked semiconductor chips and method for its production
EP3146563A1 (en) Commutation cell
DE19702186C2 (en) Process for packaging integrated circuits
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE102009040579B4 (en) Method for producing semiconductor devices and semiconductor device
DE102007002807B4 (en) chip system
WO2014206666A1 (en) Circuit device and method for producing a circuit device for controlling a transmission of a vehicle
DE102019112778B4 (en) Batch production of packages using a layer separated into carriers after attachment of electronic components
DE102022124935B4 (en) CHIP PACKAGE, METHOD FOR FORMING A CHIP PACKAGE AND CHIP SYSTEM
WO2005001933A2 (en) Multichip semi-conductor component and method for the production thereof
EP2887392A2 (en) Power electronics module and method for producing a power electronics module
EP1684341A2 (en) Electric circuit and method of manufacturing an electric circuit

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee