DE102004027787A1 - Semiconductor devices with plastic housing and method of making the same - Google Patents

Semiconductor devices with plastic housing and method of making the same Download PDF

Info

Publication number
DE102004027787A1
DE102004027787A1 DE102004027787A DE102004027787A DE102004027787A1 DE 102004027787 A1 DE102004027787 A1 DE 102004027787A1 DE 102004027787 A DE102004027787 A DE 102004027787A DE 102004027787 A DE102004027787 A DE 102004027787A DE 102004027787 A1 DE102004027787 A1 DE 102004027787A1
Authority
DE
Germany
Prior art keywords
system carrier
semiconductor
semiconductor chip
carrier strip
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004027787A
Other languages
German (de)
Inventor
Alfred Dr. Haimerl
Angela Dr. Kessler
Wolfgang Dr. Schober
Michael Dipl.-Ing. Bauer
Joachim Dr. Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004027787A priority Critical patent/DE102004027787A1/en
Priority to PCT/DE2005/001003 priority patent/WO2005122248A1/en
Publication of DE102004027787A1 publication Critical patent/DE102004027787A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil mit Kunststoffgehäuse und Halbleiterchip (2). Der Halbleiterchip (2) ist auf einer Montageseite (3) eines Systemträgers (4) montiert. Der Systemträger (4) weist eine Verdrahtungsstruktur (5) auf, die über elektrische Verbindungselemente (6) mit dem Halbleiterchip (2) mechanisch und elektrisch in Verbindung steht. Das Kunststoffgehäuse weist eine eingeebnete, thermoplastische Kunststoffmasse (7) auf, die den Halbleiterchip (2) und die Verbindungselemente (6) einbettet und auf der Montageseite (3) des Systemträgers (4) angeordnet ist.The invention relates to a semiconductor device with plastic housing and semiconductor chip (2). The semiconductor chip (2) is mounted on a mounting side (3) of a system carrier (4). The system carrier (4) has a wiring structure (5) which is mechanically and electrically connected to the semiconductor chip (2) via electrical connection elements (6). The plastic housing has a leveled, thermoplastic plastic compound (7), which embeds the semiconductor chip (2) and the connecting elements (6) and is arranged on the mounting side (3) of the system carrier (4).

Description

Die Erfindung betrifft ein Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben. Dabei weist das Halbleiterbauteil zumindest ein Halbleiterchip auf, der auf einer Montageseite eines Systemträgers montiert ist. Der Systemträger weist eine Verdrahtungsstruktur auf, mit welcher der Halbleiterchip elektrisch und mechanisch verbunden ist.The The invention relates to a semiconductor device with plastic housing and Process for producing the same. In this case, the semiconductor device at least one semiconductor chip on a mounting side of a leadframe is mounted. The system carrier has a wiring structure with which the semiconductor chip electrically and mechanically connected.

Die Komponenten eines Halbleiterbauteils, wie Halbleiterchip, elektrische Verbindungselemente, und/oder elektrische Verdrahtungsstrukturen werden durch eine Kunststoffmasse, in welche die Komponenten eingebettet sind, geschützt. Für ein Aufbringen der schützenden Kunststoffmasse werden bisher zwei aufwendige, kostenintensive Verfahren eingesetzt.The Components of a semiconductor device, such as semiconductor chip, electrical Connecting elements, and / or electrical wiring structures be through a plastic mass, in which the components embedded are protected. For a Apply the protective Plastic compound are so far two expensive, costly process used.

Bei einem ersten Verfahren werden die Komponenten mit einer Pressmasse umhüllt. Bei diesem so genannten "Mold-Verfahren" werden zunächst aufwendige Spritzgussformen hergestellt, wobei unterschiedliche Halbleiterbauteiltypen unterschiedliche Spritzgussformentwicklungen erfordern. Die relativ abrasive Kunststoffmasse beschädigt diese Spritzgussformen, sodass die Spritzgussformen häufig zu erneuern sind. Außerdem werden die elektrischen Verbindungselemente zwischen der Verdrahtungsstruktur und dem Halbleiterchip mechanisch beim Spritzgießen stark belastet, da sich die Kunststoffmasse in horizontaler Richtung aus Einspritzkanälen mit hoher Fließgeschwindigkeit in den Spritzgussformen ausbreitet, sodass die Verdrahtungselemente einer hohen Abrissgefahr ausgesetzt sind.at In a first method, the components are compounded with a molding compound envelops. In this so-called "mold process" are initially consuming Injection molds produced, with different semiconductor device types require different injection mold developments. The relative abrasive plastic mass damaged these injection molds, so the injection molds frequently too renew. Furthermore become the electrical connection elements between the wiring structure and the semiconductor chip mechanically heavily loaded during injection molding, since the plastic mass in the horizontal direction from injection channels with high flow rate spreads in the injection molds, so that the wiring elements are exposed to a high risk of demolition.

Darüber hinaus sind die Kunststoffmassen nicht universell einsetzbar, sodass jeder Bauteiltyp eine spezielle Kunststoffmischung als Spritzgussmasse erfordert.Furthermore The plastic materials are not universally applicable, so that everyone Component type a special plastic mixture as an injection molding compound requires.

Ein zweites bekanntes Verfahren, die Bauteilkomponenten der Halbleiterbauteile in eine Kunststoffmasse einzubetten, besteht darin, die Komponenten mit einem Flüssigharz zu umhüllen. Dieses Verfahren, das auch "Globe-Top-Verfahren" genannt wird, umfasst ein kostenintensives, langsames Verfahren mit quantitativ schlechteren Ergebnissen, als das "Mold-Verfahren". Ein weiterer Nachteil der bekannten, oben genannten Verfahren ist es, dass ein erheblicher Sicherheitsabstand zwischen dem Halbleiterchip und der Oberseite des Kunststoffgehäuses einzuhalten ist, um schonend das Umhüllen der Komponenten zu gewährleisten.One second known method, the component components of the semiconductor devices to embed in a plastic mass, is the components with a liquid resin to envelop. This method, which is also called "globe-top method" includes a costly, slow process with quantitatively worse ones Results, as the "mold process". Another disadvantage The known, above-mentioned method is that a considerable Safety distance between the semiconductor chip and the top to comply with the plastic housing is to gently cover the envelope to ensure the components.

Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Kunststoffgehäuse und ein Verfahren zur Herstellung desselben anzugeben, das eine kostengünstige Massenproduktion ermöglicht, und das ein flaches, Raum sparendes Kunststoffgehäuse realisiert.task The invention is a semiconductor device with plastic housing and to provide a method of producing the same, which is a cost-effective mass production allows and realized a flat, space-saving plastic housing.

Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Is solved this object with the subject of the independent claims. Advantageous developments The invention will become apparent from the dependent claims.

Erfindungsgemäß wird ein Halbleiterbauteil mit Kunststoffgehäuse und mit zumindest einem Halbleiterchip geschaffen. Der Halbleiterchip ist auf einer Montageseite eines Systemträgers angeordnet. Dazu weist der Systemträger eine Verdrahtungsstruktur auf, die über elektrische Verbindungselemente mit dem Halbleiterchip mechanisch und elektrisch in Verbindung steht. Das Kunststoffgehäuse weist eine auflaminierte, einge ebnete, thermoplastische Kunststoffmasse auf. Diese thermoplastische Kunststoffmasse umgibt den Halbleiterchip und die Verbindungselemente zu der Verdrahtungsstruktur des Systemträgers. Außerdem bedeckt die Kunststoffmasse die Montageseite des Systemträgers derart, dass die Unterseite des Systemträgers gleichzeitig Unterseite des Halbleiterbauteils ist.According to the invention is a Semiconductor component with plastic housing and with at least one semiconductor chip created. The semiconductor chip is on a mounting side of a leadframe arranged. For this purpose, the system carrier has a wiring structure on that over electrical connection elements with the semiconductor chip mechanically and electrically connected. The plastic housing has a laminated, leveled, thermoplastic plastic compound on. This thermoplastic polymer compound surrounds the semiconductor chip and the connecting elements to the wiring structure of the system carrier. Also covered the plastic mass the mounting side of the system carrier so, that the bottom of the system tray at the same time underside of the semiconductor device is.

Dieses Halbleiterbauteil hat den Vorteil, dass es aus einem Laminat besteht, das lediglich zwei Schichten mit dazwischen angeordneten Halbleiterbauteilkomponenten aufweist. Die eine Schicht bildet den Systemträger mit seiner Montagefläche für die Halbleiterbauteilkomponenten, und die zweite Laminatschicht bildet die eingeebnete thermoplastische Kunststoffmasse. Ein derartiges Laminat als Kunststoffgehäuse hat darüber hinaus den Vorteil, dass die Verbindungselemente beim Laminieren kaum belastet werden, zumal die zu laminierende thermoplastische Kunststoffmasse die Halbleiterbauteilkomponenten ohne größere Krafteinwirkung auf die Halbleiterkomponenten umhüllt. Beim Auflaminieren wirkt nämlich der thermoplastische Kunststoff lediglich in vertikaler Richtung auf einer kurzen Distanz auf die Halbleiterkomponenten ein.This Semiconductor device has the advantage that it consists of a laminate, the only two layers with semiconductor device components arranged therebetween having. The one layer forms the system carrier with its mounting surface for the semiconductor device components, and the second laminate layer forms the leveled thermoplastic resin composition. Such a laminate as a plastic housing has the additional advantage that the fasteners are hardly loaded during lamination, especially the thermoplastic resin composition to be laminated the semiconductor device components without greater force wrapped on the semiconductor components. When lamination acts namely the thermoplastic only in the vertical direction a short distance to the semiconductor components.

Das erfindungsgemäße Halbleiterbauteil hat den weiteren Vorteil, dass keine Hohlräume zwischen der auflaminierten thermoplastischen Kunststoffmasse und dem Halbleiterbauteilkomponenten tragenden Systemträger auftreten. Ein weiterer Vorteil des Halbleiterbauteils besteht darin, dass seine Oberfläche vollkommen eben und glatt gestaltet ist, und die Dicke des Halbleiterbauteils minimiert ist, zumal weder Einlaufkanäle noch Formwerkzeuge noch Spritzgussmaschinen beim Laminiervorgang vorzusehen sind.The inventive semiconductor device has the further advantage that no voids between the laminated thermoplastic plastic material and the semiconductor device components bearing system support occur. Another advantage of the semiconductor device is that its surface is perfectly flat and smooth, and the thickness of the semiconductor device is minimized, especially since neither inlet channels still molding tools or injection molding machines are to be provided during the lamination process.

In einer bevorzugten Ausführungsform der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Bonddrähte auf. Während bei der bekannten "Mold-Technik" eine enorme Belastung derartiger Bonddrähte auftritt, weil das Moldmaterial von einem vordersten Bonddraht bis zu einem hintersten Bonddraht durch das formgebende Werkzeug strömen muss, wird beim Laminieren die thermoplastische Kunststoffmasse als Folie auf den Substratträger aufgelegt und somit ein schonendes Vorgehen für das Umhüllen der empfindlichen Bondverbindungen geschaffen. Im Prinzip treten nur milde vertikale Fließrichtungen auf, die bei der Dicke d des Halbleiterchips äußerst begrenzt sind, während bei dem bekannten "Mold-Verfahren" massive Kunststoffströme vom Eingangskanal quer zu den Bonddrähten, von dem vordersten Bonddraht bis zum hintersten Bonddraht, strömen müssen.In a preferred embodiment of the invention, the electrical connection elements between Semiconductor chip and system carrier bonding wires on. While in the known "mold technique" an enormous burden such bonding wires occurs because the mold material from a foremost bonding wire up must flow to a rearmost bonding wire through the forming tool, When laminating the thermoplastic mass is a foil on the substrate carrier applied and thus a gentle procedure for the wrapping of the sensitive bonds created. In principle, only mild vertical flow directions occur which are extremely limited in the thickness d of the semiconductor chip, while at the well-known "mold process" massive plastic streams from the input channel transverse to the bonding wires, from the foremost bonding wire to the rearmost bonding wire.

In einer weiteren Ausbildung der Erfindung weisen die elektrischen Verbindungselemente zwischen Halbleiterchip und Systemträger Metallklammern auf. Derartige Metallklammern erstrecken sich von Kontaktflächen auf der aktiven Oberseite der Halbleiterchips über die Ränder der Halbleiterchips, bis zu entsprechenden Bondflächen der Verdrahtungsstruktur des Systemträgers. Das Material dieser Kontaktklammern kann ein galvanisch abgeschiedenes Metall sein, oder es können diskrete Klammerelemente zwischen den Kontaktflächen des Halbleiterchips und den Kontaktanschlussflächen des Systemträgers angeordnet sein. Die galvanisch abgeschiedenen Metallklammern haben den Vorteil, dass sie eng an dem Halbleiterchip und auf der Oberseite des Systemträgers anliegen und damit eine robuste elektrische Verbindung zwischen dem Halbleiterchip und der Verdrahtungsstruktur des Systemträgers schaffen.In Another embodiment of the invention, the electrical Connecting elements between semiconductor chip and system carrier metal brackets on. Such metal clips extend from contact surfaces the active top of the semiconductor chips over the edges of the semiconductor chips, until to corresponding bonding surfaces the wiring structure of the system carrier. The material of these contact clips can be an electrodeposited metal, or it can be discrete Clamping elements between the contact surfaces of the semiconductor chip and the contact pads of the system carrier be arranged. The galvanically deposited metal clips have the advantage of being close to the semiconductor chip and on top of the system carrier abut and thus a robust electrical connection between create the semiconductor chip and the wiring structure of the system carrier.

Darüber hinaus haben derartige Metallklammern den Vorteil, dass sie eine minimale Höhe des Halbleiterbauteils ermöglichen, zumal bei ihnen der Bonddrahtbogen üblicher Bonddrahtverbindungen entfällt. Werden diskrete Klammerelemente eingesetzt, so können diese in entsprechenden Durchgangslöchern des Systemträgers verankert sein. Diese Metallklammern können auf dem Chip und den Systemträgern gelötet oder leitfähig geklebt sein.Furthermore Such metal clips have the advantage that they have a minimal Height of the semiconductor device enable, especially with them the bonding wire arch of conventional bonding wire connections is eliminated. Become Discrete clip elements used, so they can in appropriate Through holes of the system carrier be anchored. These metal clips can be soldered on the chip and the system carriers or conductive be glued.

Ein weiteres elektrisches Verbindungselement zwischen Halbleiterchip und Systemträger bilden Flipchip-Kontakte. Solche Flipchip-Kontakte sind als Lotkugeln auf entsprechenden Kontaktflächen der aktiven Oberseite eines Halbleiterchips angeordnet und können auf der gesamten Oberseite des Halbleiterchips verteilt sein. Üblicherweise konzentrieren sich diese Lotkugeln jedoch an den Randbereichen des Halbleiterchips. Der Vorteil dieser Verbindungselemente ist, dass weder eine Klammer noch ein Bonddraht die Dicke des Halbleiterbauteils bestimmen. Jedoch können die Flipchip-Kontakte nicht beliebig klein hergestellt werden, sodass sich ein Zwischenraum zwischen der Oberseite des Systemträgers und der aktiven Oberseite des Halbleiterchips ausbildet. Dieser Zwischenraum stellt eine Übergangszone dar, in der sich die Unterschiede im thermischen Ausdehnungskoeffizienten zwischen Halbleiterchip, der üblicherweise aus einem monokristallinen Silicium besteht, und dem Trägersubstrat bzw. Systemträgerstreifen, der glasfaserverstärktes Epoxydharz aufweisen kann, ausgleichen sollen.One another electrical connection element between the semiconductor chip and system carriers form flip-chip contacts. Such flip-chip contacts are as solder balls on corresponding contact surfaces of the active top of a semiconductor chip and can be placed on be distributed over the entire top of the semiconductor chip. Usually However, these solder balls concentrate on the edge areas of the Semiconductor chips. The advantage of these fasteners is that neither a clamp nor a bonding wire the thickness of the semiconductor device determine. However, you can the flipchip contacts are not made arbitrarily small, so There is a gap between the top of the system carrier and forms the active top of the semiconductor chip. This gap represents a transition zone in which the differences in the thermal expansion coefficient between semiconductor chip, usually consists of a monocrystalline silicon, and the carrier substrate or system carrier strip, the glass fiber reinforced Epoxy resin may have to balance.

Bei hoher thermischer Belastung können die Unterschiede in den thermischen Ausdehnungskoeffizienten zwischen Silicium und Epoxydharz zu Kontaktabrissen führen. Um die Verbindung zwischen Halbleiterchip und Systemträger mechanisch zu ver festigen, wird deshalb in einer bevorzugten Ausführungsform der Erfindung dieser Zwischenraum zwischen den Flipchip-Kontakten der Oberseite des Halbleiterchips und der Oberseite des Systemträgers mit einem gefüllten Kunststoff aufgefüllt. Dabei ist der polymere Kunststoff durch keramische Kunststoffpartikel derart aufgefüllt, dass er einen Übergang im thermischen Verhalten zwischen Halbleiterchipmaterial und Systemträgermaterial vermittelt.at high thermal load can the differences in the thermal expansion coefficient between Silicon and epoxy lead to contact breaks. To connect the semiconductor chip and system carriers mechanically consolidate ver, is therefore in a preferred embodiment the invention of this gap between the flip-chip contacts of the top of the semiconductor chip and the top of the system carrier with a filled one Plastic filled up. Here, the polymeric plastic is by ceramic plastic particles so filled up, that he has a transition in the thermal behavior between semiconductor chip material and system carrier material taught.

Im Falle von Bonddrahtverbindungen oder Klammerverbindungen ist der Halbleiterchip mit seiner Rückseite stoffschlüssig mit dem Systemträger verbunden. Diese stoffschlüssige Verbindung sorgt dafür, dass beim Anschließen der Verbindungselemente, sei es der Metallklammern oder der Bonddrähte, der Halbleiterchip bereits fixiert ist, sodass eine sichere Handhabung der Verbindungstechniken stattfinden kann. Die stoffschlüssige Verbindung selbst kann eine Klebstoffverbindung darstellen, oder eine eutektische Lötverbindung, oder speziell eine Diffusionslötverbindung mit entsprechenden intermetallischen Phasen aufweisen. Auch mithilfe von Lotpasten können die stoffschlüssigen Verbindungen zwischen Halbleiterchip und Verdrahtungsstruktur hergestellt werden. Für eine elektrische Verbindung sind neben den metallischen Lotverbindungen auch Klebstoffe geeignet, die leitfähige Partikel als Füllmaterial aufweisen. Derartige Klebstoffe werden auch "Leitkleber" genannt.in the Trap of bonding wire connections or clip connections is the Semiconductor chip with its backside cohesively connected to the system carrier. This cohesive Connection ensures that when connecting the fasteners, be it the metal brackets or the bonding wires, the Semiconductor chip is already fixed, so safe handling the joining techniques can take place. The cohesive connection itself may be an adhesive compound, or an eutectic soldered connection, or especially a diffusion solder joint having corresponding intermetallic phases. Also using of solder paste can the cohesive Connections made between semiconductor chip and wiring structure become. For an electrical connection are in addition to the metallic solder joints also suitable adhesives, the conductive particles as filler exhibit. Such adhesives are also called "conductive adhesives".

Ein Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäuse und mit einem Halbleiterchip, der auf einer Montageseite eines Systemträgers montiert ist, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine thermoplastische Folie hergestellt, deren Dicke D mindestens der Dicke d eines einzubettenden Halbleiterchips mit zugehö rigen elektrischen Verbindungselementen entspricht. Parallel dazu kann das Herstellen eines Systemträgerstreifens erfolgen. Dieser Systemträgerstreifen weist mehrere Halbleiterbauteilpositionen auf. Auf der Montageseite des Systemträgerstreifens wird eine Verdrahtungsstruktur für jede der Halbleiterbauteilpositionen aufgebracht.A method for manufacturing a semiconductor device with a plastic housing and with a semiconductor chip, which is mounted on a mounting side of a system carrier, comprises the following method steps. First, a thermoplastic film is produced whose thickness D corresponds to at least the thickness d of a semiconductor chip to be embedded with zugehö ring electrical connection elements. Parallel to this, the production of a system carrier strip can take place. This system carrier strip has a plurality of semiconductor device positions on. On the mounting side of the leadframe, a wiring pattern is deposited for each of the semiconductor device positions.

Derartige Verdrahtungsstrukturen können Durchkontakte von der Montageseite des Systemträgers zur gegenüberliegenden Unterseite des Systemträgers aufweisen. Außerdem weist die Verdrahtungsstruktur Bondflächen für die Halbleiterchips auf, um diese elektrisch über entsprechende Verbindungselemente mit der Verdrahtungsstruktur verbinden zu können. Die Anordnung der Bondflächen und die Größe der Bondflächen hängt von den aufzubringenden Verbindungselementen ab, was später erörtert wird. Nachdem die Halbleiterchips mit der Verdrahtungsstruktur über die Verbindungselemente verbunden sind, wird die thermoplastische Folie, unter Abdecken und Einbetten der Verdrahtungsstruktur, der Halbleiterchips und der elektrischen Verbindungselemente in den Halbleiterbauteilpositionen auf die Montageseite des Systemträgerstreifens auflaminiert. Anschließend wird der Systemträgerstreifen in einzelne Halbleiterbauteile aufgetrennt.such Wiring structures can vias from the mounting side of the system carrier to the opposite Bottom of the system carrier exhibit. Furthermore the wiring structure has bonding pads for the semiconductor chips to these electrically over connect corresponding connecting elements with the wiring structure to be able to. The arrangement of the bonding surfaces and the size of the bonding pads depends on the applied fasteners, which will be discussed later. After the semiconductor chips with the wiring structure over the Connecting elements are connected, the thermoplastic film, Covering and embedding the wiring structure, the semiconductor chips and the electrical connection elements in the semiconductor device positions laminated on the mounting side of the system carrier strip. Subsequently becomes the system carrier strip separated into individual semiconductor components.

Dieses Verfahren hat den Vorteil, dass mithilfe einer kostengünstigen Laminierungstechnik eine vorbereitete thermoplastische Folie auf eine Vielzahl von Halbleiterbauteilpositionen auflaminiert werden kann, sodass dieses Verfahren für eine preiswerte Massenproduktion von Halbleiterbauteilen geeignet erscheint. Ferner hat das Verfahren den Vorteil, dass durch entsprechende Maßnahmen beim Auflaminieren der thermoplastischen Folie, die Oberseite des Bauteilgehäuses trotz der ein zubettenden Halbleiterbauteilkomponenten vollständig eben dargestellt werden kann.This Procedure has the advantage of using a cost-effective Lamination technology on a prepared thermoplastic film a plurality of semiconductor device positions can be laminated, so this procedure for an inexpensive mass production of semiconductor devices seems suitable. Furthermore, the method has the advantage that by appropriate measures when laminating the thermoplastic film, the top of the component housing despite the semiconductor component components to be embedded are completely flat can be represented.

Um den Halbleiterchip elektrisch mit dem Substratträgerstreifen bzw. mit der darauf befindlichen Verdrahtungsstruktur zu verbinden, wird in einer bevorzugten Durchführungsform des Verfahrens zunächst die Rückseite des Halbleiterchips stoffschlüssig mit der Verdrahtungsstruktur verbunden. Um gleichzeitig eine elektrische Verbindung mit der Verdrahtungsstruktur herzustellen, kann als stoffschlüssiges Verfahren ein eutektisches Lot auf die Verdrahtungsstruktur im Bereich der Bondfläche und/oder auf die Rückseite des Halbleiterchips aufgebracht werden.Around the semiconductor chip electrically with the substrate carrier strip or with the on it to connect the underlying wiring structure is in a preferred Implementing form the procedure first the backside the semiconductor chip cohesively connected to the wiring structure. At the same time an electric Making connection with the wiring structure, as a cohesive process a eutectic solder on the wiring structure in the area of Bonding surface and / or on the back of the semiconductor chip are applied.

Ferner besteht die Möglichkeit, auf die Rückseite des Halbleiterchips, sowie auf die Bondfläche der Verdrahtungsstruktur Komponenten für ein Diffusionslöten aufzubringen, die bei niedriger Löttemperatur hochschmelzende intermetallische Verbindungen bilden. Ferner ist es auch möglich, wenn eine elektrische Verbindung gleichzeitig mit dem Befestigen des Halbleiterchips auf der Verdrahtungsstruktur durchgeführt werden soll, einen Leitkleber einzusetzen, der entsprechende leitfähige Partikel aufweist. Nachdem auf diese Weise der Halbleiterchip stoffschlüssig und mechanisch fest mit der Verdrahtungsstruktur verbunden ist, werden die elektrischen Verbindungselemente in Form von Bonddrähten auf Kontaktflächen der aktiven Oberseite des Halbleiterchips und auf Bondflächen der Verdrahtungsstruktur gebondet. Zu diesem Zweck werden als Bonddrähte Aluminium- oder Golddrähte eingesetzt, und die entsprechenden Kontaktflächen mit Gold bzw. Aluminium beschichtet, da die Kombination Gold auf Aluminium eine eutektische, niedrig schmelzende Verbindung eingeht, und somit den Bondvorgang unterstützt.Further it is possible, on the back of the semiconductor chip, as well as on the bonding surface of the wiring structure Components for a diffusion soldering apply, the high melting at low soldering temperature form intermetallic compounds. Furthermore, it is also possible if an electrical connection simultaneously with the attachment of the Semiconductor chips are performed on the wiring structure is to use a conductive adhesive, the corresponding conductive particles having. After in this way, the semiconductor chip cohesively and mechanically firmly connected to the wiring structure are the electrical connection elements in the form of bonding wires on contact surfaces of active top of the semiconductor chip and bonding surfaces of the Wiring structure bonded. For this purpose, the bonding wires used are aluminum or gold wires used, and the corresponding contact surfaces with gold or aluminum because the combination of gold and aluminum is eutectic, low-melting compound enters, and thus the bonding process supported.

Anstelle von Bonddrähten können als elektrische Verbindungselemente auch Metallklammern vorgesehen werden, die zwischen Kontaktflächen der aktiven Oberseite des Halbleiterchips und Bondflächen der Verdrahtungsstruktur fixiert werden. Dieses Fixieren kann einerseits durch Abscheiden von entsprechenden Metalllegierungen mit anschließender Strukturierung erfolgen, sodass sich eng anliegende Klammern von den Kontaktflächen des Halbleiterchips über die Randbereiche des Halbleiterchips und über die Oberseite des Systemträgerstreifens bis hin zu entsprechenden Durchkontakten im Systemträgerstreifen erstrecken. Andererseits sind auch elektrisch leitende mechanische Klammern denkbar, die in den Durchkontaktöffnungen des Systemträgers verankert sind und allein mit mechanischem Druck die Kontaktflächen des Halbleiterchips kontaktieren. Eine Verbindung kann auch über Löten oder Leitkleben erfolgen.Instead of of bonding wires can provided as electrical fasteners and metal brackets be that between contact surfaces of the active top side of the semiconductor chip and bonding surfaces of the wiring structure be fixed. This fixation can on the one hand by deposition of corresponding metal alloys with subsequent structuring be made so that close-fitting brackets from the contact surfaces of Semiconductor chips over the edge regions of the semiconductor chip and over the top of the system carrier strip up to corresponding through contacts in the system carrier strip extend. On the other hand, electrically conductive mechanical Brackets conceivable that anchored in the through holes of the system carrier are and only with mechanical pressure the contact surfaces of the Contact semiconductor chips. A connection can also about soldering or Conductive bonding done.

Bei einer dritten Ausführungsform des elektrischen Verbindens zwischen der Verdrahtungsstruktur des Systemträgers und den Kontaktflächen des Halbleiterchips werden Flipchip-Kontakte eingesetzt, die auf entsprechende Kontaktflächen der aktiven Oberseite des Halbleiterchips gelötet sind. In diesem Fall ist die Rückseite des Halbleiterchips nicht stoffschlüssig mit der Verdrahtungsstruktur verbunden, sondern die Flipchip-Kontakte werden unmittelbar auf entsprechende Bondflächen der Verdrahtungsstruktur fixiert, sodass weder Bonddrähte noch Metallklammern erforderlich sind, um die elektrische Verbindung zwischen Halbleiterchip und Verdrahtungsstruktur herzustellen. In diesem Fall entsteht ein Zwischenraum, der einerseits die Dicke des Halbleiterbauteils erhöht und andererseits durch einen entsprechenden "Underfill" aufgefüllt werden muss, um die thermischen Spannungen zwischen dem Systemträgermaterial und dem Halbleitermaterial auszugleichen.at a third embodiment the electrical connection between the wiring structure of the leadframe and the contact surfaces of the Semiconductor chips flip-chip contacts are used, which are based on appropriate contact surfaces the active top of the semiconductor chip are soldered. In this case is the backside of the semiconductor chip not materially connected to the wiring structure but the flip-chip contacts are applied directly to corresponding bond pads of the wiring structure fixed so that neither bonding wires Still metal clips are required to make the electrical connection between the semiconductor chip and the wiring structure. In In this case creates a gap, on the one hand, the thickness of the semiconductor device increases and on the other hand by a corresponding "underfill" must be filled to the thermal Tensions between the system carrier material and compensate for the semiconductor material.

Bei einer weiteren Durchführung des Verfahrens werden die thermoplastische Folie und/oder der Systemträgerstreifen für ein Aufbringen der thermoplastischen Folie auf den Systemträgerstreifen erwärmt. Diese Erwärmung kann bis zum unteren Erweichungspunkt des thermoplastischen Materials durchgeführt werden, bei dem das thermoplastische Material noch zäh viskos ist, und beim Aufbringen auf den Systemträger mit den darauf befindlichen Halbleiterbauteilkomponenten diese derart einbettet, dass auf der Oberseite der Folie eine ebene Oberseite bestehen bleibt.In a further implementation of the method, the thermoplastic film and / or the system carrier strip are heated for application of the thermoplastic film to the system carrier strip. This warming can be up to the lower he be performed soft point of the thermoplastic material in which the thermoplastic material is still viscous viscous, and when applied to the leadframe with the semiconductor device components thereon embedding them such that on the top of the film remains a flat top.

Um diese Ebenheit zu perfektionieren und auch um Lufteinschlüsse zu vermeiden, wird zum Auflaminieren der thermoplastischen Folie auf die Montageseite des Systemträgerstreifens, die Folie und der Systemträgerstreifen unter einer Andruckwalze durchgeführt. Diese Andruckwalze sorgt für ein Einebnen der Kunststofffolie, sodass eine vollständig planare Oberseite auf dem Systemträger entsteht. Vor einem Auftrennen des Systemträgerstreifens in einzelne Halbleiterbauteile können in einer weiteren Ausführungsform der Erfindung auf der Unterseite des Systemträgers Außenkontaktflächen oder Außenkontakte angeordnet werden. Dazu können Außenkontaktkugeln aus Lotmaterial oder flächige Lotbeschichtungen auf die Flächen der Durchkontakte auf der Unterseite des Systemträgerstreifens aufgebracht werden. Dieses hat den Vorteil, dass das Aufbringen von Außenkontakten großflächig und gleichzeitig für viele Halbleiterbauteile erfolgen kann, was die Prozesskosten vermindert.Around to perfect this flatness and also to avoid air pockets, is used to laminate the thermoplastic film to the mounting side of the system carrier strip, the film and the system carrier strip performed under a pressure roller. This pressure roller ensures for a leveling the plastic film, leaving a completely planar top on the system carrier arises. Before splitting the system carrier strip into individual semiconductor components can in a further embodiment the invention on the underside of the system carrier external contact surfaces or external contacts to be ordered. Can do this External contact balls made of solder or flat Lot coatings on the surfaces the vias on the bottom of the system carrier strip be applied. This has the advantage that the application from external contacts large area and at the same time for Many semiconductor devices can be done, which reduces the process costs.

Zusammenfassend ist festzustellen, dass mit einem Laminierungsprozess eines thermoplastischen Materials die bereits kontaktierten Chips ein einfaches, preiswertes Verfahren zur Verfügung steht, mit dem eine große Zahl von Halbleiterbauteilen preiswert hergestellt werden kann. Dieser Prozess kann zum Erzielen niedrigerer Viskositäten und für eine verbesserte Penetration des thermoplastischen Materials auf den Komponenten des Halbleiterbauteils auch bei höheren Temperaturen erfolgen. Eine höhere Temperatur kann beispielsweise mittels eines Heizluftstromes aufgebracht werden, der gleichzeitig einen leichten Druck auf den Thermoplasten und auf den Chipträger ausübt. Wird der Chipträger mit der thermoplastischen Folie mithilfe einer Andruckwalze verbunden, so ist es von Vorteil, vor dem Laminieren eine Kunststoffschutzfolie auf das thermoplastische Material aufzubringen, um ein Kleben und Anbacken des thermoplastischen Materials an der Walzenoberfläche zu vermeiden. Mit dem erfindungsgemäßen Verfahren können zusammenfassend die folgenden Vorteile erreicht werden:

  • 1. sehr dünne Bauelemente sind realisierbar;
  • 2. eine geringe Drahtverwehung aufgrund minimaler Strömung des Laminats quer zum Draht (im Gegensatz zum Drahtbonden) ist erreichbar;
  • 3. die Bauteilhöhe kann durch die Verbindungstechnik vermindert werden (beim Drahtbonden durch die Drahtbondschleife, bei der Flipchip-Technik durch die Flipchip-Kontakthöhe);
  • 4. der Umhüllungsprozess kann für beliebig große Nutzen durchgeführt werden;
  • 5. billigere Materialien in Form dieser Thermoplaste sind einsetzbar;
  • 6. das Umhüllmaterial kann aufgrund der thermoplastischen Eigenschaften recycled werden;
  • 7. eine einfache Kontrolle der mechanischen Eigenschaften des Umhüllmaterials ist möglich, da prinzipiell alle Thermoplaste für die erfindungsgemäßen Bauelemente und das erfindungsgemäße Verfahren geeignet sind;
  • 8. keine speziellen Anforderungen werden an das Unhüllmaterial gestellt (im Gegensatz zum "Underfill"-Material bei der Flipchip-Technik).
In summary, it should be noted that with a lamination process of a thermoplastic material, the already contacted chips is a simple, inexpensive method available, with which a large number of semiconductor devices can be produced inexpensively. This process can be done to achieve lower viscosities and for improved penetration of the thermoplastic material on the components of the semiconductor device even at higher temperatures. A higher temperature can be applied, for example, by means of a stream of heating air, which simultaneously exerts a slight pressure on the thermoplastic and on the chip carrier. If the chip carrier is connected to the thermoplastic film by means of a pressure roller, it is advantageous to apply a plastic protective film to the thermoplastic material prior to lamination in order to avoid sticking and caking of the thermoplastic material to the roll surface. In summary, the following advantages can be achieved with the method according to the invention:
  • 1. very thin components can be realized;
  • 2. low wire drift due to minimal flow of the laminate across the wire (as opposed to wire bonding) is achievable;
  • 3. The component height can be reduced by the connection technique (wire bonding by the wire bond loop, in flip chip technology by the flip chip contact height);
  • 4. the wrapping process can be carried out for any size of benefit;
  • 5. cheaper materials in the form of these thermoplastics can be used;
  • 6. the wrapping material can be recycled due to the thermoplastic properties;
  • 7. a simple control of the mechanical properties of the wrapping material is possible, since in principle all thermoplastics are suitable for the components of the invention and the inventive method;
  • 8. No special requirements are made on the non-wrapping material (in contrast to the "underfill" material in flip-chip technology).

Somit wird durch die Erfindung die Herstellung sehr dünner Gehäuse mittels spezifischer Materialien und der oben aufgeführten Prozesse realisierbar.Consequently By the invention, the production of very thin housing by means of specific materials and the one listed above Processes feasible.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.The The invention will now be described with reference to the accompanying figures.

1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen und durch eine thermoplastische Folie beim Auflaminieren der Folie auf den Systemträgerstreifen; 1 shows a schematic cross section through a system carrier strip and by a thermoplastic film when laminating the film on the system carrier strip;

2 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung; 2 shows a schematic cross section through a system carrier strip after application of the thermoplastic film, according to a first embodiment of the invention;

3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer zweiten Ausführungsform der Erfindung; 3 shows a schematic cross section through a system carrier strip, according to a second embodiment of the invention;

4 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der 3, beim Auflaminieren der Folie; 4 shows a schematic cross section through a system carrier strip, according to the 3 when laminating the film;

5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß der 4, nach Auflaminieren der Folie; 5 shows a schematic cross section through a system carrier strip, according to the 4 after laminating the film;

6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen, gemäß einer dritten Ausführungsform der Erfindung; 6 shows a schematic cross section through a system carrier strip, according to a third embodiment of the invention;

7 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen, gemäß der 6, beim Auflaminieren der Folie; 7 shows a schematic cross section through the system carrier strip, according to the 6 when laminating the film;

8 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen, gemäß der 7, nach Auflaminieren der Folie. 8th shows a schematic cross section through the system carrier strip, according to the 7 after laminating the film.

1 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4 und eine thermoplastische Folie 12 beim Auflaminieren der Folie 12 auf den Systemträgerstreifen 4. Von dem Systemträgerstreifen 4 sind hier lediglich zwei Halbleiterbauteilpositionen 13 gezeigt. In den Bauteilpositionen 13 weist der Systemträgerstreifen 4 jeweils mindestens einen Halbleiterchip 2 auf, der auf einer Montagefläche 3 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Auf der aktiven Oberseite 16 des Halbleiterchips 2 sind Kontaktflächen 15 angeordnet, über welche die Elektroden der integrierten Schaltung des Halbleiterchips 2 elektrisch verbunden werden können. Als Verbindungselement zwischen den Kontaktflächen 15 des Halbleiterchips 2 und Bondflächen 17 der Montageoberseite 3 des Systemträgerstreifens 4 sind Bonddrähte 8 angeordnet. 1 shows a schematic cross section through a system carrier strip 4 and a thermoplastic film 12 when laminating the film 12 on the system tray strip 4 , From the system carrier strip 4 Here are just two semiconductor device positions 13 shown. In the component positions 13 has the system carrier strip 4 in each case at least one semiconductor chip 2 on that on a mounting surface 3 of the system carrier strip 4 is firmly bonded. On the active top 16 of the semiconductor chip 2 are contact surfaces 15 arranged over which the electrodes of the integrated circuit of the semiconductor chip 2 can be electrically connected. As a connecting element between the contact surfaces 15 of the semiconductor chip 2 and bonding surfaces 17 the mounting top 3 of the system carrier strip 4 are bonding wires 8th arranged.

Wie 1 zeigt, werden sowohl die aufzubringende thermoplastische Folie 12 aus einer thermoplastischen Kunststoffmasse 7 durch eine Wärmequelle z. B. Heizluftstrom in Pfeilrichtung A, als auch der Systemträgerstreifen 4 durch eine Wärmequelle in Pfeilrichtung B erwärmt, um eine Einbettung der Komponenten der Halbeiterbauteile in die thermoplastische Kunststoffmasse 7 zu erreichen. Alternativ kann auch nur eine Wärmezufuhr verwendet werden, um die thermische Belastung gering zu halten. Optimal wird eine Andruckwalze 24 in Pfeilrichtung C auf die thermoplastische Folie 12 gedrückt und in Pfeilrichtung E über den Systemträgerstreifen 4 geführt. Dabei kann der Systemträgerstreifen 4 einen Nutzen darstellen, der sowohl in Pfeilrichtung E, als auch in Querrichtung zur Pfeilrichtung E Halbleiterbauteilpositionen 13 aufweist.As 1 shows, both the applied thermoplastic film 12 from a thermoplastic plastic mass 7 by a heat source z. B. heating air flow in the direction of arrow A, as well as the system carrier strip 4 heated by a heat source in the direction of arrow B, to embed the components of the Halbeiterbauteile in the thermoplastic resin composition 7 to reach. Alternatively, only a heat supply can be used to keep the thermal load low. Optimal is a pressure roller 24 in the direction of arrow C on the thermoplastic film 12 pressed and in the direction of arrow E on the system carrier strip 4 guided. In this case, the system carrier strip 4 represent a benefit, both in the direction of arrow E, and in the direction transverse to the direction of the arrow E semiconductor device positions 13 having.

Die ursprüngliche Dicke der thermoplastischen Folie 12 kann bei diesem Aufwalzvorgang geringfügig auf die Gehäusedicke D des Kunststoffgehäuses 1 vermindert werden. Außerdem ist es vorgesehen, dass die Dicke D der thermoplastischen Folie 12 nur wenige Mikrometer dicker ist, als die eines einzubettenden Halbleiterchips 2 mit seinen elektrischen Verbindungselementen 6. Somit ist es möglich, äußerst dünne Halbleiterbauteile in großer Menge mit eingeebneter Oberfläche durch Laminieren zu erzeugen. Dabei kann der Wärmeeintrag in den Pfeilrichtungen A und B unmittelbar auf sehr begrenzte Bereiche des Laminierungsvorganges beschränkt sein, sodass vor der Einwirkung der Heizwirkung die thermoplastische Folie 12 noch nicht erweicht ist und nach dem Aufwalzen durch die Andruckwalze 24 nach Unterschreiten des Erweichungspunktes bereits wieder fest wird. Gleichzeitig kann der Heizluftstrom in Pfeilrichtung A das Anschmiegen der thermoplastischen Folie 12 an die Komponenten der Halbleiterbauteile unterstützen.The original thickness of the thermoplastic film 12 can slightly in this Aufwalzvorgang on the housing thickness D of the plastic housing 1 be reduced. In addition, it is provided that the thickness D of the thermoplastic film 12 only a few microns thicker than that of a semiconductor chip to be embedded 2 with its electrical connection elements 6 , Thus, it is possible to produce extremely thin semiconductor devices in a large amount with a planarized surface by lamination. In this case, the heat input in the directions of arrows A and B can be limited directly to very limited areas of the lamination process, so that before the action of the heating effect, the thermoplastic film 12 not yet softened and after rolling through the pressure roller 24 already falls again after falling below the softening point. At the same time, the heating air flow in the direction of arrow A, the snuggling of the thermoplastic film 12 to support the components of the semiconductor devices.

2 zeigt einen Querschnitt durch einen Systemträgerstreifen 4 nach Aufbringen der thermoplastischen Folie, gemäß einer ersten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Durch das Andruckwalzen, wie es in 1 mit der Andruckwalze gezeigt wird, entsteht eine völlig ebene Oberseite 22 der angepressten und laminierten, bzw. aufgewalzten thermoplastischen Folie, unter Einbetten der oben im Detail beschriebenen Halbleiterkomponenten für jedes der Halbleiterbauteile 10, der Halbleiterbauteilpositionen 13 des Systemträgerstreifens 4. 2 shows a cross section through a system carrier strip 4 after application of the thermoplastic film, according to a first embodiment of the invention. Components with the same functions as in 1 are denoted by like reference numerals and will not be discussed separately. By the pressure rollers, as it is in 1 shown with the pressure roller, creates a completely flat top 22 the pressed and laminated thermoplastic film, embedding the semiconductor components described in detail above for each of the semiconductor devices 10 , the semiconductor device positions 13 of the system carrier strip 4 ,

Die strichpunktierten Linien 27 zeigen die Positionen von Trennspuren für ein Auftrennen des Systemträgerstreifens 4 in einzelne Halbleiterbauteile 10. Die Gehäuseoberseite der Bauteile 10 entspricht der glatt gewalzten Oberseite 22 der thermoplastischen Folie, die in einer Dicke D das Kunststoffgehäuse 1 aus einer thermoplastischen Kunststoffmasse 7 bildet. Die auf der Unterseite 25 des Systemträgers 4 angeordneten Flächen der Durchkontakte 26 können gleichzeitig Rußenkontaktflächen der Halbleiterbauteile 10 bilden. Generell ist es jedoch auch möglich, dass diese Flächen mit entsprechenden Außenkontakten in Kugelform oder mit entsprechenden Lotbeschichtungen als Außenkontakte versehen werden.The dash-dotted lines 27 show the positions of separation marks for a separation of the system carrier strip 4 into individual semiconductor components 10 , The top of the housing of the components 10 corresponds to the smooth rolled top 22 the thermoplastic film, in a thickness D, the plastic housing 1 from a thermoplastic plastic mass 7 forms. The one on the bottom 25 of the system carrier 4 arranged surfaces of the vias 26 can simultaneously Rußenkontaktflächen the semiconductor devices 10 form. In general, however, it is also possible that these surfaces are provided with corresponding external contacts in spherical shape or with corresponding solder coatings as external contacts.

3 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Ein Unterschied zu der ersten Ausführungsform gemäß 1, liegt darin, dass die Verdrahtungsstruktur 5 des Systemträgerstreifens 4 teilweise durch die Metallklammern 9 erfolgt. Diese erstrecken sich als Verdrahtungsstruktur 5 zunächst auf der Montageseite 3 des Substratstreifens 4 in Richtung auf den Halbleiterchip 2, und bedecken dann einen Teil der Randbereiche des Halbleiterchips 2 und erstrecken sich bis zu den Kontaktflächen 15 auf der Oberseite 16 des Halbleiterchips 2. Durch die eng anliegenden Metallklammern 9 bei dieser zweiten Ausführungsform der Erfindung ist es möglich wesentlich dünnere Halbleiterbauteile herzustellen. 3 shows a schematic cross section through a system carrier strip 4 , According to a second embodiment of the invention. Components having the same functions as in the previous figures are identified by the same reference numerals and will not be discussed separately. A difference from the first embodiment according to 1 , lies in that the wiring structure 5 of the system carrier strip 4 partly through the metal clamps 9 he follows. These extend as a wiring structure 5 first on the mounting side 3 of the substrate strip 4 towards the semiconductor chip 2 , and then cover a part of the edge regions of the semiconductor chip 2 and extend to the contact surfaces 15 on the top 16 of the semiconductor chip 2 , Due to the tight metal clamps 9 In this second embodiment of the invention, it is possible to produce much thinner semiconductor devices.

4 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 3, beim Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall kann eine Andruckwalze 24 eingesetzt werden, die in Pfeilrichtung E über den Systemträgerstreifen 4 geführt wird. Unter Erwärmung in den Pfeilrichtungen A und B werden die Komponenten auf der Montagefläche 3 für entsprechende Halbleiterbauteile 20, die in 5 gezeigt werden, in die thermoplastische Kunststoffmasse 7 der thermoplastischen Folie 12 einbettet. Diese Ausführungsform der Erfindung hat den Vorteil, dass die Metallklammern 9 bei dem Auflaminieren vorteilhafter sind, als die in der ersten Ausführungsform der Erfindung gezeigten Bonddrähte, weil die Metallklammern keinen freien Bonddrahtbogen aufweisen, sondern eng an dem Halbleiterchip 2 und an dem Systemträgerstreifen 4 anliegen. 4 shows a schematic cross section through the system carrier strip 4 , according to the 3 when laminating the thermoplastic film 12 , Also in this case, a pressure roller 24 are used, in the direction of arrow E on the system carrier strip 4 to be led. Under heating in the directions of arrows A and B, the components on the mounting surface 3 for corresponding semiconductor components 20 , in the 5 be shown in the thermoplastic resin composition 7 the thermoplastic film 12 embeds. This embodiment of the invention has the advantage that the metal brackets 9 advantageous in the lamination ter, as the bonding wires shown in the first embodiment of the invention, because the metal brackets have no free bonding wire arc, but close to the semiconductor chip 2 and on the system carrier strip 4 issue.

5 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß der 4, nach Auflaminieren der thermoplastischen Folie 12. Auch in diesem Fall wird eine wenige Mikrometer dickere Gehäusekunststoffmasse 7 als Kunststoffgehäuse 1 der Halbleiterbauteile 20 beim Auflaminieren gebildet. Außerdem unterscheidet sich diese zweite Ausführungsform der Erfindung von der Ausführungsform gemäß 2 dadurch, dass zusätzlich auf die Flächen der Kontakte 26 auf der Unterseite 25 des Systemträgerstreifens 4 nun Außenkontaktflächen 23 aus einem Lötmaterial aufgebracht wurden, noch bevor der Systemträgerstreifen 4 in einzelne Halbleiterbauteile 20 entlang der strichpunktierten Linien 27 aufgetrennt wird. 5 shows a schematic cross section through a system carrier strip 4 , according to the 4 after laminating the thermoplastic film 12 , Also in this case, a few microns thicker housing plastic material 7 as a plastic housing 1 the semiconductor components 20 formed during lamination. In addition, this second embodiment of the invention differs from the embodiment according to FIG 2 in that in addition to the surfaces of the contacts 26 on the bottom 25 of the system carrier strip 4 now external contact surfaces 23 were applied from a soldering material, even before the system carrier strip 4 into individual semiconductor components 20 along the dash-dotted lines 27 is separated.

6 zeigt einen schematischen Querschnitt durch einen Systemträgerstreifen 4, gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die dritte Ausführungsform der Erfindung unterscheidet sich von den ersten beiden Ausführungsformen dadurch, dass die Rückseite 14 des Halbleiterchips 2 nicht auf der Umverdrahtungsstruktur 5 des Systemträgerstreifens 4 stoffschlüssig fixiert ist. Vielmehr weist der Halbleiterchip 2 auf seinen Kontaktflächen 15 der aktiven Oberseite 16 Flipchip-Kontakte 11 auf, die mit Kontakten 26 der Verdrahtungsstruktur 5 verbunden sind. 6 shows a schematic cross section through a system carrier strip 4 , According to a third embodiment of the invention. Components having the same functions as in the previous figures are identified by the same reference numerals and will not be discussed separately. The third embodiment of the invention differs from the first two embodiments in that the rear side 14 of the semiconductor chip 2 not on the rewiring structure 5 of the system carrier strip 4 is firmly bonded. Rather, the semiconductor chip 2 on his contact surfaces 15 the active top 16 Flip-chip contacts 11 on that with contacts 26 the wiring structure 5 are connected.

Ein Zwischenraum 18 zwischen der Oberseite 16 des Halbleiterchips 2 und der Montageseite 3 des Systemträgerstreifens 4 ist im Bereich der Oberseite 19, der in 6 gezeigten Halbleiterbauteilposition 13, mit einem Füllmaterial 21 aufgefüllt. Dieses Füllmaterial 21 unterstützt den Ausgleich zwischen dem Ausdehnungskoeffizienten des Halbleiterchips 2 und dem Ausdehnungskoeffizienten des Systemträgerstreifens 4 und sorgt für eine Minderung der Gefahr des Abrisses der Flipchip-Kontakte 11 von den Kontaktanschlussflächen 15 bzw. von den Durchkontakten 26. Die Dicke d der Summe der Komponenten für ein Halbleiterbauteil umfasst in 6 somit die Dicke des Halbleiterchips 2 und die Höhe des Zwischenraums 18.A gap 18 between the top 16 of the semiconductor chip 2 and the mounting side 3 of the system carrier strip 4 is in the area of the top 19 who in 6 shown semiconductor device position 13 , with a filler 21 refilled. This filling material 21 Supports the balance between the coefficient of expansion of the semiconductor chip 2 and the expansion coefficient of the system carrier strip 4 and minimizes the risk of tearing the flip-chip contacts 11 from the contact pads 15 or from the contacts 26 , The thickness d of the sum of components for a semiconductor device includes 6 thus the thickness of the semiconductor chip 2 and the height of the gap 18 ,

7 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 6, beim Auflaminieren der thermoplastischen Folie 12. Trotz der wesentlich dickeren Dicke d der Komponenten des Halbleiterbauteils in Flipchip-Technik ist es auch hier möglich, durch ein Anpressen mithil fe der Andruckwalze 24 eine gleichmäßig ebene Oberfläche und ein vollständiges Einbetten der Komponenten des Halbleiterbauteils in die thermoplastische Kunststoffmasse 7 zu erreichen. Dies zeigt die nächste Figur. 7 shows a schematic cross section through the system carrier strip 4 , according to the 6 when laminating the thermoplastic film 12 , Despite the much thicker thickness d of the components of the semiconductor device in flip-chip technology, it is also possible here by pressing mithil fe of the pressure roller 24 a uniformly flat surface and a complete embedding of the components of the semiconductor device in the thermoplastic resin composition 7 to reach. This shows the next figure.

8 zeigt einen schematischen Querschnitt durch den Systemträgerstreifen 4, gemäß der 7, nach Auflaminieren der thermoplastischen Folie. Auch in diesem Fall ist die Dicke D des Kunststoffgehäuses 1 nur um wenige Mikrometer dicker, als die Dicke d der Halbleiterchips 2 mit Verbindungselementen 6, in Form von Flipchip-Kontakten 11. Das Kunststoffgehäuse 1 des Halbleiterbauteils 30 wird entlang der strichpunktierten Linien 27 zum Abschluss der Arbeiten aus dem Systemträgerstreifen 4 auseinander getrennt. 8th shows a schematic cross section through the system carrier strip 4 , according to the 7 after laminating the thermoplastic film. Also in this case, the thickness D of the plastic housing 1 only a few microns thicker than the thickness d of the semiconductor chips 2 with fasteners 6 , in the form of flip-chip contacts 11 , The plastic housing 1 of the semiconductor device 30 is along the dash-dotted lines 27 to finish the work from the system carrier strip 4 separated apart.

11
KunststoffgehäusePlastic housing
22
HalbleiterchipSemiconductor chip
33
Montageseite des Systemträgersmounting side of the system carrier
44
Systemträger bzw. SystemträgerstreifenSystem carrier or System carrier strip
55
Verdrahtungsstrukturwiring structure
66
elektrisches Verbindungselementelectrical connecting element
77
thermoplastische Kunststoffmassethermoplastic Plastic compound
88th
Bonddrahtbonding wire
99
Metallklammermetal clip
1010
HalbleiterbauteilSemiconductor device
1111
Flipchip-KontaktFlip-Contact
1212
thermoplastische Foliethermoplastic foil
1313
HalbleiterbauteilpositionSemiconductor component position
1414
Rückseite des Halbleiterchipsback of the semiconductor chip
1515
Kontaktfläche des HalbleiterchipsContact surface of the Semiconductor chips
1616
Oberseite des Halbleiterchipstop of the semiconductor chip
1717
Bondfläche der VerdrahtungsstrukturBonding surface of wiring structure
1818
Zwischenraumgap
1919
Oberseite der Halbleiterbauteilpositiontop the semiconductor device position
2020
Halbleiterbauteil (zweite Ausführungsform)Semiconductor device (second embodiment)
2121
Füllmaterialfilling material
2222
Oberseite der thermoplastischen Folietop the thermoplastic film
2323
Außenkontakte des Halbleiterbauteilsexternal contacts of the semiconductor device
2424
Andruckwalzepressure roller
2525
Unterseite des Systemträgersbottom of the system carrier
2626
Durchkontaktby contact
2727
strichpunktierte Liniedot-dash line
3030
Halbleiterbauteil (dritte Ausführungsform)Semiconductor device Third Embodiment
AA
Pfeilrichtungarrow
BB
Pfeilrichtungarrow
CC
Pfeilrichtungarrow
Ee
Pfeilrichtungarrow
DD
Dicke der thermoplastischen Foliethickness the thermoplastic film
dd
Dicke eines einzubettenden Halbleiterchips mit Verbinthickness of a semiconductor chip to be embedded with verbin
dungenfertilize

Claims (17)

Halbleiterbauteil mit Kunststoffgehäuse (1) und mit zumindest einem Halbleiterchip (2), der auf einer Montageseite (3) eines Systemträgers (4) montiert ist, wobei der Systemträger (4) eine Verdrahtungsstruktur (5) aufweist, die über elektrische Verbindungselemente (6) mit dem Halbleiterchip (2) mechanisch und elektrisch in Verbindung steht, wobei das Kunststoffgehäuse (1) eine auflaminierte, thermoplastische Kunststoffmasse (7) aufweist, die den Halbleiterchip (2) und die Verbindungselemente (6) zu der Verdrahtungsstruktur (5) des Systemträgers (4) einbettet und auf der Montageseite (3) des Systemträgers (4) angeordnet ist.Semiconductor device with plastic housing ( 1 ) and with at least one semiconductor chip ( 2 ) mounted on a mounting side ( 3 ) of a system carrier ( 4 ), wherein the system carrier ( 4 ) a wiring structure ( 5 ), which via electrical connection elements ( 6 ) with the semiconductor chip ( 2 ) is mechanically and electrically in communication, wherein the plastic housing ( 1 ) a laminated thermoplastic mass ( 7 ) comprising the semiconductor chip ( 2 ) and the connecting elements ( 6 ) to the wiring structure ( 5 ) of the system carrier ( 4 ) and on the mounting side ( 3 ) of the system carrier ( 4 ) is arranged. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Bonddrähte (8) aufweisen.Semiconductor component according to Claim 1, characterized in that the electrical connection elements ( 6 ) between the semiconductor chip ( 2 ) and system carrier ( 4 ) Bonding wires ( 8th ) exhibit. Halbleiterbauteil nach Anspruch 1 oder nach Anspruch 2, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Metallklammern (9) aufweisen.Semiconductor component according to Claim 1 or according to Claim 2, characterized in that the electrical connection elements ( 6 ) between the semiconductor chip ( 2 ) and system carrier ( 4 ) Metal clips ( 9 ) exhibit. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elektrischen Verbindungselemente (6) zwischen Halbleiterchip (2) und Systemträger (4) Flipchip-Kontakte (11) aufweisen.Semiconductor component according to one of the preceding claims, characterized in that the electrical connection elements ( 6 ) between the semiconductor chip ( 2 ) and system carrier ( 4 ) Flip-chip contacts ( 11 ) exhibit. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit dem Substratträger (4) stoffschlüssig verbunden ist.Semiconductor component according to one of the preceding claims, characterized in that the semiconductor chip ( 2 ) with the substrate carrier ( 4 ) is integrally connected. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine eutektische Lötverbindung aufweist.Semiconductor component according to one of Claims 1 to 5, characterized in that the semiconductor component ( 10 ) has a eutectic solder joint as cohesive connection. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Diffusionslötverbindung aufweist.Semiconductor component according to one of Claims 1 to 5, characterized in that the semiconductor component ( 10 ) has as a cohesive connection a Diffusionslötverbindung. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine leitende Klebefolie aufweist.Semiconductor component according to one of Claims 1 to 5, characterized in that the semiconductor component ( 10 ) Has a conductive adhesive film as cohesive connection. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterbauteil (10) als stoffschlüssige Verbindung eine Lotpastenverbindung aufweist.Semiconductor component according to one of Claims 1 to 5, characterized in that the semiconductor component ( 10 ) Has a solder paste connection as cohesive connection. Verfahren zur Herstellung eines Halbleiterbauteils (10) mit Kunststoffgehäuse (1) und mit einem Halbleiterchip (2), der auf einer Montageseite (3) eines Systemträgers (4) montiert ist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen einer thermoplastischen Folie (12), deren Dicke (D) mindestens der Dicke (d) eines einzubettenden Halbleiterchips (2) mit zugehörigen elektrischen Verbindungselementen (6) entspricht; – Herstellen eines Systemträgerstreifens (4) mit mehreren Halbleiterbauteilpositionen (13) unter Aufbringen einer Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) auf der Montageseite (3) des Systemträgerstreifens (4) und unter Aufbringen mindestens eines Halbleiterchips (2), sowie unter Aufbringen elektrischer Verbindungselemente (6) zwischen Halbleiterchip (2) und Verdrahtungsstruktur (5) in den jeweiligen Halbleiterbauteilpositionen (13); – Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) unter Abdecken und Einbetten der Verdrahtungsstruktur (5), der Halbleiterchips (2) und der elektrischen Verbindungselemente (6) in den Halbleiterbauteilpositionen (13); – Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10).Method for producing a semiconductor component ( 10 ) with plastic housing ( 1 ) and with a semiconductor chip ( 2 ) mounted on a mounting side ( 3 ) of a system carrier ( 4 ), the method comprising the following steps: - producing a thermoplastic film ( 12 ) whose thickness (D) is at least the thickness (d) of a semiconductor chip to be embedded ( 2 ) with associated electrical connection elements ( 6 ) corresponds; - producing a system carrier strip ( 4 ) having a plurality of semiconductor device positions ( 13 ) by applying a wiring structure ( 5 ) in the semiconductor device positions ( 13 ) on the mounting side ( 3 ) of the system carrier strip ( 4 ) and applying at least one semiconductor chip ( 2 ), and applying electrical connection elements ( 6 ) between the semiconductor chip ( 2 ) and wiring structure ( 5 ) in the respective semiconductor component positions ( 13 ); Lamination of the thermoplastic film ( 12 ) on the mounting side ( 3 ) of the system carrier strip ( 4 ) while covering and embedding the wiring structure ( 5 ), the semiconductor chips ( 2 ) and the electrical connection elements ( 6 ) in the semiconductor device positions ( 13 ); - separating the system carrier strip ( 4 ) into individual semiconductor components ( 10 ). Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird, und als elektrische Verbindungselemente (6) Bonddrähte (8) auf Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und auf Bondflächen (17) der Verdrahtungsstruktur (5) gebondet werden.Method according to claim 10, characterized in that the semiconductor chip ( 2 ) with its back ( 14 ) on the wiring structure ( 5 ) is materially connected, and as electrical connecting elements ( 6 ) Bonding wires ( 8th ) on contact surfaces ( 15 ) of the active top side ( 16 ) of the semiconductor chip ( 2 ) and bonding surfaces ( 17 ) of the wiring structure ( 5 ) are bonded. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit seiner Rückseite (14) auf der Verdrahtungsstruktur (5) stoffschlüssig verbunden wird und als elektrische Verbindungselemente (6) Metallklammern (9) zwischen Kontaktflächen (15) der aktiven Oberseite (16) des Halbleiterchips (2) und Bondflächen (17) der Verdrahtungsstruktur (5) fixiert werden.Method according to claim 10, characterized in that the semiconductor chip ( 2 ) with its back ( 14 ) on the wiring structure ( 5 ) is materially connected and as electrical connecting elements ( 6 ) Metal clips ( 9 ) between contact surfaces ( 15 ) of the active top side ( 16 ) of the semiconductor chip ( 2 ) and bonding surfaces ( 17 ) of the wiring structure ( 5 ) are fixed. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip (2) vor einem Aufbringen auf die Verdrahtungsstruktur (5) des Systemträgerstreifens (4) mit Flipchip-Kontakten (11) auf seinen Kontaktflächen (15) versehen wird und die Flipchip-Kontakte (11) als Verbindungselemente (6) mit der Verdrahtungsstruktur (5) in den Halbleiterbauteilpositionen (13) elektrisch verbunden werden und anschließend der Zwischenraum (18) zwischen der Oberseite (16) des Halbleiterchips (2) und der Oberseite (19) der Halbleiterbauteilposition (13) mit einem Füllmaterial (21), das einen gefüllten Kunststoff aufweist, verfüllt wird, bevor ein Aufbringen der thermoplastischen Folie (12) durchgeführt wird.Method according to claim 10, characterized in that the semiconductor chip ( 2 ) before being applied to the wiring structure ( 5 ) of the system carrier strip ( 4 ) with flip-chip contacts ( 11 ) on its contact surfaces ( 15 ) and the flip-chip contacts ( 11 ) as connecting elements ( 6 ) with the wiring structure ( 5 ) in the semiconductor device positions ( 13 ) and then the gap ( 18 ) between the top ( 16 ) of the semiconductor chip ( 2 ) and the top ( 19 ) of the semiconductor device position ( 13 ) with a filling material ( 21 ), which has a filled plastic, is filled before applying the thermoplastic film ( 12 ) is carried out. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die thermoplastische Folie (12) und/oder der Systemträgerstreifen (4) für ein Aufbringen der thermoplastischen Folie (12) auf den Systemträgerstreifen (4) erwärmt werden.Method according to one of claims 10 to 13, characterized in that the thermoplastic film ( 12 ) and / or the system carrier strip ( 4 ) for applying the thermoplastic film ( 12 ) on the system carrier strip ( 4 ) are heated. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass bei der Herstellung der Halbleiterbauteile (10) die Oberseite (22) der thermoplastischen Folie (12) eine Schutzfolie aufgebracht wird, die nach dem Auftrennen des Systemträgerstreifens (4) von den Halbleiterbauteilen (10) abgezogen wird.Method according to one of claims 10 to 14, characterized in that in the manufacture of the semiconductor components ( 10 ) the top ( 22 ) of the thermoplastic film ( 12 ) a protective film is applied, which after the separation of the system carrier strip ( 4 ) of the semiconductor components ( 10 ) is deducted. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, dass zum Auflaminieren der thermoplastischen Folie (12) auf die Montageseite (3) des Systemträgerstreifens (4) die Folie (12) und der Systemträgerstreifen (4) unter einer Andruckwalze (24) durchgeführt werden.Method according to one of claims 10 to 15, characterized in that for the lamination of the thermoplastic film ( 12 ) on the mounting side ( 3 ) of the system carrier strip ( 4 ) the foil ( 12 ) and the system carrier strip ( 4 ) under a pressure roller ( 24 ) be performed. Verfahren nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass vor dem Auftrennen des Systemträgerstreifens (4) in einzelne Halbleiterbauteile (10) Außenkontakte (23) auf der Unterseite (25) des Systemträgerstreifens (4) angeordnet werden.Method according to one of claims 10 to 16, characterized in that prior to the separation of the system carrier strip ( 4 ) into individual semiconductor components ( 10 ) External contacts ( 23 ) on the bottom ( 25 ) of the system carrier strip ( 4 ) to be ordered.
DE102004027787A 2004-06-08 2004-06-08 Semiconductor devices with plastic housing and method of making the same Withdrawn DE102004027787A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004027787A DE102004027787A1 (en) 2004-06-08 2004-06-08 Semiconductor devices with plastic housing and method of making the same
PCT/DE2005/001003 WO2005122248A1 (en) 2004-06-08 2005-06-06 Semiconductor components having a plastic housing, and method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004027787A DE102004027787A1 (en) 2004-06-08 2004-06-08 Semiconductor devices with plastic housing and method of making the same

Publications (1)

Publication Number Publication Date
DE102004027787A1 true DE102004027787A1 (en) 2006-01-05

Family

ID=34970433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004027787A Withdrawn DE102004027787A1 (en) 2004-06-08 2004-06-08 Semiconductor devices with plastic housing and method of making the same

Country Status (2)

Country Link
DE (1) DE102004027787A1 (en)
WO (1) WO2005122248A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121012A1 (en) * 2019-08-02 2021-02-04 Infineon Technologies Ag Encapsulated package with carrier, laminate body and component in between

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525933A1 (en) * 1995-07-17 1997-01-23 Finn David IC card module and method and device for its production
WO1998016901A1 (en) * 1996-10-14 1998-04-23 Zakel, Elke Method for the manufacture of a contactless smart card
EP1095386B1 (en) * 1998-06-18 2004-03-03 Stichting Energieonderzoek Centrum Nederland(ECN) Method for manufacturing a photovoltaic element containing a liquid electrolyte
US20040089408A1 (en) * 2001-04-25 2004-05-13 Volker Brod Method for connecting microchips to an antenna arranged on a support strip for producing a transponder

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP3378338B2 (en) * 1994-03-01 2003-02-17 新光電気工業株式会社 Semiconductor integrated circuit device
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19525933A1 (en) * 1995-07-17 1997-01-23 Finn David IC card module and method and device for its production
WO1998016901A1 (en) * 1996-10-14 1998-04-23 Zakel, Elke Method for the manufacture of a contactless smart card
EP1095386B1 (en) * 1998-06-18 2004-03-03 Stichting Energieonderzoek Centrum Nederland(ECN) Method for manufacturing a photovoltaic element containing a liquid electrolyte
US20040089408A1 (en) * 2001-04-25 2004-05-13 Volker Brod Method for connecting microchips to an antenna arranged on a support strip for producing a transponder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121012A1 (en) * 2019-08-02 2021-02-04 Infineon Technologies Ag Encapsulated package with carrier, laminate body and component in between
DE102019121012B4 (en) 2019-08-02 2024-06-13 Infineon Technologies Ag Package and method for producing a package

Also Published As

Publication number Publication date
WO2005122248A1 (en) 2005-12-22

Similar Documents

Publication Publication Date Title
DE10213296B9 (en) Electronic component with a semiconductor chip, method for its production and method for producing a benefit
DE102005026098B3 (en) Benefit and semiconductor device made of a composite board with semiconductor chips and plastic housing composition and method for producing the same
DE102004019567B3 (en) Securing electronic components to substrate by subjecting the electronic component, supporting film and paste-like layer to pressure and connecting the substrate and the component by sintering
DE10009678C1 (en) Heat conducting adhesive joint between two workpieces used in the production of electronic components comprises a layer of heat conducting material having two flat sided surfaces with openings on each surface
DE102009039227B4 (en) Method for producing a semiconductor component
DE102016114463B4 (en) THE FASTENING METHOD AND SEMICONDUCTOR COMPONENTS MADE ON THE BASIS OF SUCH PROCEDURES
EP3105784A1 (en) Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
DE102004018434A1 (en) Multi-chip package comprises package substrate having bond fingers, first chip having first bonding pads on its center portion, insulating support structures, bonding wire, and second chip with second bonding pads disposed over bonding wire
DE112004002236T5 (en) Production method of an electronic component
DE10223738B4 (en) Method for connecting integrated circuits
DE102016124270A1 (en) SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR PACKAGE
DE102010061573B4 (en) Method for producing a semiconductor component
DE102005015036B4 (en) Method for mounting a chip on a substrate
DE102013103351A1 (en) ELECTRONIC MODULE
DE102011000866A1 (en) Electrical component with an electrical connection arrangement and method for its production
DE102014206606A1 (en) Method for mounting an electrical component on a substrate
DE102004032605B4 (en) Semiconductor component with a semiconductor chip and electrical connection elements to a conductor structure
DE102004027787A1 (en) Semiconductor devices with plastic housing and method of making the same
DE102017113153B4 (en) Electronic device with chip with sintered surface material
DE102005023949B4 (en) A method of manufacturing a composite panel with semiconductor chips and a plastic package and a method of manufacturing semiconductor components by means of a benefit
DE212022000237U1 (en) Power module with a patterned sintered compound
WO1998013863A1 (en) Process for flip chip bonding of a semiconductor chip with a small number of contacts
DE102009000541B4 (en) Method for reducing the surface roughness of a metallic surface and method for producing a power semiconductor module
DE10133571B4 (en) Electronic component and method for its production
DE10341186A1 (en) Method and device for contacting semiconductor chips

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee