DE102004024659B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE102004024659B4
DE102004024659B4 DE102004024659.9A DE102004024659A DE102004024659B4 DE 102004024659 B4 DE102004024659 B4 DE 102004024659B4 DE 102004024659 A DE102004024659 A DE 102004024659A DE 102004024659 B4 DE102004024659 B4 DE 102004024659B4
Authority
DE
Germany
Prior art keywords
semiconductor
connection structures
semiconductor device
layer
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004024659.9A
Other languages
English (en)
Other versions
DE102004024659A1 (de
Inventor
Dr. rer. nat. Rieger Walter
Dr. rer. nat. Hirler Franz
Martin Pölzl
Manfred Kotek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004024659.9A priority Critical patent/DE102004024659B4/de
Priority to US11/132,151 priority patent/US8564061B2/en
Publication of DE102004024659A1 publication Critical patent/DE102004024659A1/de
Priority to US14/037,057 priority patent/US9754859B2/en
Application granted granted Critical
Publication of DE102004024659B4 publication Critical patent/DE102004024659B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauteil, mit einem Halbleiterkörper, auf dem, durch eine Isolationsschicht (2) getrennt, eine strukturierte Metallisierungsschicht vorgesehen ist, wobei zusätzlich zur strukturierten Metallisierungsschicht längliche, sich in lateraler Richtung erstreckende Anschlussstrukturen (14) ausgebildet sind, die als ein Teil einer Verdrahtungsebene auf oder in dem Halbleiterkörper vorgesehen sind, sich durch die Isolationsschicht erstrecken, und als elektrische Leitungen dienen, um innerhalb eines Zellenfeldes, innerhalb von Randbereichen oder von Logikbereichen des Halbleiterbauteils laterale Stromflüsse zu führen, wobei die Anschlussstrukturen (14) eine elektrische Verbindung zwischen einem Halbleitergebiet (72) im Halbleiterkörper und einer leitenden Schicht (9), die innerhalb eines in dem Halbleitergebiet ausgebildeten Grabens (10) verläuft, ausbilden und weitere Anschlussstrukturen (81, 83) als ein anderer Teil der Verdrahtungsebene einen elektrischen Kontakt zwischen der strukturierten Metallisierungsschicht und dem Halbleiterkörper herstellen, und wobei die Anschlussstrukturen und die weiteren Anschlussstrukturen gemeinsam ausgebildet sind.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil, insbesondere ein Leistungs-Halbleiterbauteil.
  • Leistungs-Halbleiterbauteile (Halbleiterbauteile mit einer Parallelschaltung mehrerer Zellen, beispielsweise MOS-(Metall-Oxid-Halbleiter)Transistorzellen oder Bipolar-Transistorzellen zur Verarbeitung hoher Ströme/Spannungen) werden in der Regel so konzipiert, dass sie einen möglichst geringen spezifischen Einschaltwiderstand Ron·A (Ron = Einschaltwiderstand, A = Querschnittsfläche des mit elektrischen Strömen durchsetzten Halbleitervolumens) sowie eine möglichst hohe Integrationsdichte aufweisen.
  • Um den spezifischen Einschaltwidertand möglichst gering zu halten, ist es ratsam, dicke Metallisierungsschichten zu verwenden, da auf diese Art und Weise Querstromwiderstandsanteile innerhalb der Metallisierungsschichten verringert werden können. Die Verwendung dicker Metallisierungsschichten hat jedoch zum Nachteil, dass innerhalb von Randbereichen bzw. Logikbereichen des Leistungs-Halbleiterbauteils platzsparende Verdrahtungen und damit hohe Integrationsdichten nicht möglich sind. Diese Problematik sei im Folgenden unter Bezugnahme auf die 1 bis 3 beispielhaft erläutert.
  • 1 zeigt einen Teil eines Randabschnitts eines Leistungs-Halbleiterbauteils in Querschnittsdarstellung. Auf einem Substrat 1, in dem mehrere dotierte Gebiete ausgebildet sind (nicht gezeigt), ist eine Isolationsschicht 2 angeordnet, auf der wiederum eine strukturierte Metallisierungsschicht angeordnet ist. In 1 sind ein erster Metallisierungsbereich 3 sowie ein zweiter Metallisierungsbereich 4 der Metallisierungsschicht zu sehen. Die strukturierte Metallisierungsschicht ist mit einer Passivierungsschicht 5 überzogen. Weiterhin ist ein Anschluss P vorgesehen, der den Metallisierungsbereich 4 mit einer Feldplatte aus Polysilizium (hier nicht gezeigt) elektrisch verbindet und somit einen vertikalen Stromfluss zwischen dem Metallisierungsbereich 4 und der Feldplatte ermöglicht. Die Feldplatte dient hier zum Potentialabbau.
  • Um Querstromwiderstandsanteile (d. h. Widerstandsanteile, die bei einem Stromfluss parallel zur Halbleiteroberfläche – hier in die Zeichenebene hinein – wirksam werden) innerhalb der Metallisierungsbereiche 3, 4 möglichst gering zu halten, weisen die Metallisierungsbereiche 3, 4 Dicken von etwa 5 μm auf. Dies hat zur Folge, dass durch den Strukturierungsprozess (in diesem Beispiel wurde nasschemisches Ätzen eingesetzt) nicht zu vernachlässigende, unerwünschte Verbreiterungen der Metallisierungsbereiche 3, 4 in deren jeweiligen unteren Teilen entstehen: So beträgt eine Breite B1 im oberen Teil des ersten Metallisierungsbereichs 3 in etwa 12 μm, wohingegen eine Breite B2 am Fuß des ersten Metallisierungsbereichs 3 ungefähr 18 μm beträgt. Eine Breite B3 zwischen dem ersten Metallisierungsbereich 3 und dem zweiten Metallisierungsbereich 4 beträgt in etwa 12 μm.
  • Die oben beschriebenen Verbreiterungen, die zum einen aus der Dicke der Metallisierungsbereiche 3, 4 sowie zum anderen aus der Art des Strukturierverfahrens resultieren, verhindern eine Miniaturisierung des Leistungs-Halbleiterbauteils: werden die Abmessungen zwischen den Metallisierungsbereichen 3, 4 weiter verkleinert, so ist selbst bei geringen Prozessschwankungen des Herstellungsvorgangs die Funktionstüchtigkeit des Leistungs-Halbleiterbauteils nicht mehr gewährleistet.
  • Aus der Druckschrift DE 102 36 682 A1 ist eine Halbleitervorrichtung mit reduziertem Verdrahtungswiderstand durch eine Pfropfenverdrahtung bekannt.
  • Aus der Druckschrift US 6 174 803 B1 ist eine Verdrahtungstechnik für integrierte Schaltkreise bekannt.
  • Aus der Druckschrift WO 00/07241 A1 ist eine Verbindung zwischen zwei Halbleitergebieten mittels eines vergrabenen Verbindungsstücks bekannt.
  • Aus der Druckschrift US 5 600 170 A ist ein Halbleiterbauteil mit einer Verbindungsstruktur bekannt, die in einem Kontaktloch ein aktives Gebiet und eine Gateelektrode elektrisch verbindet.
  • Aus der Druckschrift KR 100 20 95 97 B1 ist eine in einem Halbleitergebiet vergrabene Leitung bekannt, die über Stöpsel mit einem Halbleitergebiet verbunden ist.
  • Aus den Druckschriften US 5 804 851 A , US 2002/0 177 277 A1 und US 5 545 583 A gehen in einem Halbleitergebiet vergrabene leitende Schichten hervor, die über einen vergrabenen Stöpsel mit einem Halbleitergebiet verbunden sind.
  • Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleiterbauteil bereitzustellen, dass eine platzsparende Verdrahtung in Randbereichen, Logikbereichen oder innerhalb des Zellenfeldes ermöglicht.
  • Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterbauteil gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Halbleiterbauteil weist längliche, sich in lateraler Richtung erstreckende Anschlussstrukturen, die in bzw. auf dem Halbleiterbauteil vorgesehen sind, auf. Die Anschlussstrukturen dienen als elektrische Leitungen, um innerhalb des Zellenfeldes, innerhalb von Randbereichen oder von Logikbereichen des Halbleiterbauteils laterale Stromflüsse zu führen.
  • Die Erfindung lässt sich insbesondere auf Leistungs-Halbleiterbauteile anwenden. Deshalb ist in der folgenden Beschreibung stets von ”Leistungs-Halbleiterbauteil” die Rede. Sämtliche Aussagen gelten jedoch gleichermaßen für beliebige Halbleiterbauteile.
  • Erfindungsgemäß wird demnach zumindest ein Teil der strukturierten Metallisierungsschicht durch entsprechende Anschlussstrukturen ersetzt. Anschlussstrukturen sind bekannt, wurden bislang jedoch nur als kurze, vertikale Kontaktierungs-Verbindungen zwischen Halbleitergebieten und darüber angeordneten Metallisierungsschichten (zumeist als mit Polysilizium gefüllte Kontaktlöcher ausgestaltet) eingesetzt. Erfindungsgemäß werden die Anschlussstrukturen hingegen als elektrische Leitungen eingesetzt, um über ”längere” Strecken laterale Ströme zu führen und können damit zumindest teilweise als ”Verdrahtungsebene” fungieren. Die Anschlussstrukturen sind vorzugsweise in Form von lateral ausgerichteten Gräben, die in das Leistungs-Halbleiterbauteil eingebracht und mit Polysilizium, Wolfram oder ähnlichen Materialien verfüllt sind, realisiert. Da derartige Anschlussstrukturen (insbesondere mit Polysilizium) äußerst platzsparend bzw. präzise hergestellt werden können, kann die Integrationsdichte des Leistungs-Halbleiterbauteils erhöht werden. Ferner muss nicht mehr, wie bisher nötig, bei der Erzeugung einer Verdrahtung innerhalb des Zellenfeldes, des Randbereichs bzw. des Logikbereichs des Leistungs-Halbleiterbauteils übermäßig stark Rücksicht auf das Design der Leistungsmetallisierung genommen werden. Bislang benötigte, zusätzliche Metallisierungsschichten, beispielsweise zur Verdrahtung/Kontaktierung von Logikbereichen, können entfallen, da diese Funktion durch die Anschlussstrukturen übernommen wird. Damit lassen sich Leistungs-Halbleiterbauteile konstruieren, die lediglich eine strukturierte Metallisierungsschicht aufweisen. Die Verwendung von Anschlussstrukturen als elektrische Leitungen ist insbesondere für die Realisierung von Niederstromleitungen vorteilhaft.
  • Die Anschlussstrukturen werden vorzugsweise wie folgt hergestellt:
    • – Aufbringen einer Isolationsschicht auf einen Halbleiterkörper,
    • – Strukturieren der Isolationsschicht, so dass in der Isolationsschicht Aussparungen erzeugt werden,
    • – Verfüllen der Aussparungen mit leitfähigem Material, und
    • – Rückätzen des leitfähigen Materials von der Oberfläche des Halbleiterbauteils aus.
  • Erfindungsgemäß werden die Anschlussstrukturen zur Kontaktierung von Halbleitergebieten, insbesondere von Halbleitergebieten innerhalb des Zellenfelds des Leistungs-Halbleiterbauteils herangezogen werden. Die Anschlussstrukturen können dabei wenigstens teilweise direkt auf den Halbleitergebieten aufliegen oder teilweise durch eine leitfähige Barriere mit den Halbleitergebieten verbunden sind. Alternativ können die Anschlussstrukturen so geführt werden, dass diese wenigstens teilweise durch eine Isolationsschicht von den Halbleitergebieten beziehungsweise von Metallgebieten (insbesondere des Zellenfelds) getrennt sind.
  • Weiterhin dienen die Anschlussstrukturen als elektrische Verbindung zwischen einem Halbleitergebiet und einer leitenden Schicht, die innerhalb eines in dem Halbleitergebiet ausgebildeten Grabens verläuft, wobei die Anschlussstrukturen gleichzeitig als ”Verdrahtung”, für die normalerweise eine über den Anschlussstrukturen angeordnete Metallisierungsschicht eingesetzt wird, fungieren.
  • Erfindungsgemäß bildet ein erster Teil der Anschlussstrukturen vertikale elektrische Verbindungen zwischen Halbleitergebieten und einer darüber angeordneten Metallisierungsschicht aus. Ein zweiter Teil der Anschlussstrukturen ist in Form von elektrischen Leitungen für einen lateralen Stromfluss ausgebildet. Auch ist es möglich, dass eine Anschlussstruktur gleichzeitig sowohl als vertikale elektrische Verbindung als auch als elektrische Leitung für einen lateralen Stromfluss dient.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen Randabschluss eines herkömmlichen Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 2 einen Teil eines Zellenfelds eines herkömmlichen Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 3 einen Teil eines Zellenfelds eines herkömmlichen Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 4 eine erste Ausführungsform eines erfindungsgemäßen Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 5 ein dem Verständnis der Erfindung dienendes, nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 6 ein dem Verständnis der Erfindung dienendes, nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 7 ein dem Verständnis der Erfindung dienendes, nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 8 ein dem Verständnis der Erfindung dienendes, nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils in Querschnittsdarstellung.
  • 9 ein dem Verständnis der Erfindung dienendes, nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils in Draufsicht.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet.
  • 3 zeigt ein Leistungs-Halbleiterbauteil in Querschnittsdarstellung, das ein Substrat 1, eine auf dem Substrat 1 angeordnete Isolierschicht 2, und mehrere auf der Isolierschicht 2 angeordnete Metallisierungsbereiche 6 1 bis 6 3 aufweist. Innerhalb des Substrats 1 sind mehrere dotierte Gebiete 7 1 bis 7 3 vorgesehen. Jedes der dotierten Gebiete 7 1 bis 7 3 ist mittels eines Polysilizium-Anschlusses 8 1 bis 8 3 mit einem der Metallisierungsbereiche 6 1 bis 6 3 elektrisch verbunden. Innerhalb des Substrats 1 ist ferner eine Polysiliziumschicht 9, die innerhalb eines Grabens 10 ausgebildet ist, vorgesehen. Die Polysiliziumschicht 9 ist gegenüber dem Substrat 1 durch eine Isolationsschicht 11 elektrisch isoliert und steht mit dem Metallisierungsbereich 6 2 mittels eines Polysilizium-Anschlusses 12 elektrisch in Verbindung, so dass eine elektrische Verbindung zwischen der Polysiliziumschicht 9 und dem dotierten Gebiet 7 2 hergestellt wird.
  • In 2 ist eine Vergrößerung des in 3 gezeigten Übergangs zwischen dem Metallisierungsbereich 6 1, dem Polysilizium-Anschluss 8 1 und dem dotierten Bereich 7 1 gezeigt. Der Graben/das Kontaktloch, der/das durch den Polysilizium-Anschluss 8 1 ausgefüllt ist, weist in der Regel eine großes Aspektverhältnis (hier: Breite < 0,4 μm × Tiefe = 0,9 μm) auf. Damit ist ein Auffüllen des Kontaktlochs/des Grabens mit einem Metall, beispielsweise Al, SiCu oder dergleichen nicht ohne weiteres möglich. Aus diesem Grund wird zum Auffüllen Polysilizium verwendet, wobei im unteren Teil des Kontaktlochs/des Grabens eine Metallschicht 13 als metallartige Barriere vorgesehen ist, beispielsweise TiSi. Die Metallschicht 13 ist insbesondere dann vonnöten, wenn innerhalb des dotierten Gebiets 7 1 sowohl ein n- als auch ein p-dotierter Bereich vorgesehen ist und beide Bereiche durch das Polysilizium kontaktiert werden sollen. Der Metallisierungsbereich 6 1 kann beispielsweise aus AlSiCu bestehen. Alternativ kann Ti/TiN bzw. AlCu verwendet werden. In diesem Fall sollte die Ti/TiN-Kontaktschicht nach der AlCu-Strukturierung beispielsweise mittels eines anisotropen Plasma-Ätzschrittes strukturiert werden. Eine Entfernung von Si-Grieß nach dem Strukturieren von AlSiCu kann dann entfallen. Der Polysilizium-Anschluss 8 1 kann durch einen Wolfram-Anschluss ersetzt werden, wobei in diesem Fall eine dichte Barriere (z. B. Ti/TiN) eingesetzt werden sollte. Die in diesem Abschnitt getätigten Ausführungen (insbesondere hinsichtlich der Materialien) gelten auch für die erfindungsgemäßen Ausführungsformen.
  • In 4 ist ein erstes Ausführungsbeispiel eines erfindungsgemäßen Leistungs-Halbleiterbauteils gezeigt. In dieser Ausführungsform wurde gegenüber dem in 3 gezeigten Aufbau der Metallisierungsbereich 6 2 durch einen Polysilizium-Anschluss 14 ersetzt, der eine elektrische Verbindung zwischen dem dotierten Gebiet 7 2 und der Polysiliziumschicht 9 ausbildet. Der Polysilizium-Anschluss 14 erstreckt sich in lateraler Richtung. Die Abmessungen des Polysilizium-Anschlusses 14 sind so kompakt, dass bei gleich bleibender Funktionalität des Leistungs-Halbleiterbauteils der Abstand zwischen dem Metallisierungsbereich 6 1 und dem Metallisierungsbereich 6 3 wesentlich verringert werden kann, wie aus den 3 und 4 ersichtlich ist: In 3 muss zwischen dem Metallisierungsbereich 6 1 und dem Metallisierungsbereich 6 2 ein Minimalabstand D1 eingehalten werden, um eine zuverlässige Funktionsweise des Leistungs-Halbleiterbauteils zu garantieren. Ein vergleichbarer Abstand D2 zwischen dem ersten Metallisierungsbereich 6 1 und dem Polysilizium-Anschluss 14 kann sehr viel kleiner ausfallen. Im Idealfall beträgt der Abstand zwischen dem ersten Metallisierungsbereich 6 1 und dem dritten Metallisierungsbereich 6 3 D1.
  • Das Ersetzen des Metallisierungsbereichs 6 2, des Polysilizium-Anschlusses 8 2 sowie des Polysilizium-Anschlusses 12 durch den Polysilizium-Anschluss 14 ermöglicht somit eine höhere Integrationsdichte des Leistungs-Halbleiterbauteils.
  • In sämtlichen Ausführungsformen können die Polysilizium-Anschlüsse auch durch entsprechende Wolfram-Anschlüsse beziehungsweise durch beliebige Metall-Anschlüsse ersetzt werden.
  • In 5 wird ein in einen Graben eingebetteter Polysilizium-Anschluss 15 eingesetzt, um einen Metallisierungsbereich 6 4 mit einem anderen Metallisierungsbereich 6 6 elektrisch zu verbinden. Der Polysilizium-Anschluss 15 ist mittels einer ersten Isolationsschicht 16 1 von einem Metallisierungsbereich 6 7, und durch eine zweite Isolationsschicht 16 2 gegenüber einem Metallisierungsbereich 6 5 elektrisch isoliert.
  • Das in 6 gezeigte Beispiel zeigt eine Polysiliziumschicht 17, die mittels eines Polysilizium-Anschlusses 18 mit dem dotierten Gebiet 7 2 verbindet. Sowohl der Polysilizium-Anschluss 18 als auch die Polysiliziumschicht 17 erstrecken sich in lateraler Richtung senkrecht zur Zeichenebene.
  • In 7 ist ein weiteres nicht beanspruchtes Beispiel gezeigt. In einem Substrat 1 sind ein Zellenfeldgraben 19 sowie ein Randgraben 20 vorgesehen. Innerhalb des Zellenfeldgrabens 19 sind, wie allgemein üblich, eine Source-Elektrode 21 sowie eine Gate-Elektrode 22 (die beispielsweise aus Polysilizium hergestellt sind) angeordnet. Der Zellenfeldgraben 19 sowie der Randgraben 20 sind mittels geeigneter Isolationsschichten 23, 24 gegenüber dem Substrat elektrisch isoliert. Oberhalb des Zellenfeldgrabens 19 bzw. innerhalb des Randgrabens 20 ist eine dicke Isolationsschicht 25, beispielsweise eine Oxidschicht, vorgesehen. Oberhalb der Isolationsschicht 25 ist eine Metallisierungsschicht 26 angeordnet. Dotierte Gebiete (hier nicht gezeigt) sind mittels Polysilizium-Anschlüssen 27 mit der Metallisierungsschicht 26 elektrisch verbunden. Weiterhin ist innerhalb des Randgrabens eine Polysiliziumplatte 28, die mit der Metallisierungsschicht 26 in elektrischer Verbindung steht, vorgesehen. Die Polysiliziumplatte 28 wird zusammen mit den Polysilizium-Anschlüssen 27 in einem Schritt erzeugt.
  • Um die Polysilizium-Anschlüsse 27 sowie die Polysiliziumplatte 28 auszubilden, wird eine einheitliche Schicht aus Polysilizium auf den strukturierten Isolationsschichten 23 bis 25 abgeschieden, anschließend wird die Polysiliziumschicht zurückgeätzt, so dass lediglich die Polysilizium-Anschlüsse 27 sowie die Polysiliziumplatte 28 übrig bleiben. Anschließend kann die Metallisierungsschicht 26 aufgebracht werden.
  • In 8 ist ein weiteres nicht beanspruchtes Beispiel eines Leistungs-Halbleiterbauteils gezeigt. Dieses Beispiel unterscheidet sich von dem in 7 gezeigten Beispiel lediglich dadurch, dass zusätzlich ein sich lateral erstreckender Polysilizium-Anschluss 29 vorgesehen ist, der durch die Isolationsschicht 23 gegenüber dem Substrat 1 elektrisch isoliert ist. Der Polysilizium-Anschluss 29 kann beispielsweise als Gate-/Source-Potenzialring oder als Logikleiterbahn dienen.
  • Ein weiterer Unterschied besteht darin, dass die Metallisierungsschicht 26 in 7 vorzugsweise aus AlSiCu besteht, die Metallisierungsschicht 26 in 8 jedoch vorzugsweise aus AlCu besteht, wobei in 8 eine zusätzliche Ti/TiN-Barriere 30 vorgesehen ist. Damit kann in 8 eine Si-Grieß-Entfernung nach dem Strukturieren der Metallisierungsschicht 26 entfallen.
  • In 9 ist eine Draufsicht auf ein beispielhaftes, nicht beanspruchtes Leistungs-Halbleiterbauteil gezeigt. Zu sehen sind mehrere senkrecht und waagrecht angeordnete Grabengebiete 31, wobei in den senkrecht angeordneten Grabengebieten 31 Kontaktlochstreifen 32 vorgesehen sind. Zwischen den Grabengebieten 31 befinden sich Mesagebiete 33. Weiterhin ist eine Metallisierungsschicht 34 vorgesehen, die oberhalb der Grabengebiete 31 vorgesehen ist und gegenüber diesen isoliert ist.
  • Es ist ein waagrechter Polysilizium-Anschluss 35 vorgesehen, der eine elektrische Verbindung zwischen Polyelektroden in den Grabengebieten 31 und den Mesagebieten 33 ausbildet. Der Polysilizium-Anschluss 35 besteht aus einem mit Polysilizium verfüllten Graben. Auf diese Art und Weise kann ein elektrischer Kontakt zwischen Source-Bereichen (Mesa) und Polysilizium-Elektroden realisiert werden; die Kontaktlochstreifen 32 verbinden erfindungsgemäß die Metallisierungsschicht mit den Polyelektroden in den Grabengebieten 31.
  • Erfindungsgemäß haben die Anschluss-Strukturen 14 und weiteren Anschluss-Strukturen 8 1, 8 3 aus Polysilizium bzw. Wolfram sowohl Kontaktierungs-Funktion als auch Verdrahtungs-Funktion (die Anschluss- und weiteren Anschluss-Strukturen bilden eine Verdrahtungsebene). Durch die Verwendung der Anschlüsse als Verdrahtung für beispielsweise Niederstromleitungen kann deshalb unter gewissen Bedingungen eine Verdrahtungsebene eingespart werden bzw. eine platzsparende Rand-Feldplattenkonstruktion bereitgestellt werden.
  • Vorzugsweise besteht das Material der Anschluss-Strukturen aus einem anderen Material als das der Metallisierungsschichten, so dass bei der Herstellung die Metallisierungsschichten selektiv zu den Anschluss-Strukturen geätzt werden können. Die Metallisierungsschichten sollten vorzugsweise aus Al, AlSi, AlSiCu oder Cu bestehen, die Anschluss-Strukturen vorzugsweise aus Wolfram (mit Barriere) oder aus einem dotierten Polysilizium, vorzugsweise mit dünnem Silizid. So kann ein präziser selektiver Ätzprozess gewährleistet werden.
  • Die Erfindung lässt sich besonders vorteilhaft auf vertikale Leistungstransistoren mit Drainanschluss auf der Rückseite anwenden.

Claims (8)

  1. Halbleiterbauteil, mit einem Halbleiterkörper, auf dem, durch eine Isolationsschicht (2) getrennt, eine strukturierte Metallisierungsschicht vorgesehen ist, wobei zusätzlich zur strukturierten Metallisierungsschicht längliche, sich in lateraler Richtung erstreckende Anschlussstrukturen (14) ausgebildet sind, die als ein Teil einer Verdrahtungsebene auf oder in dem Halbleiterkörper vorgesehen sind, sich durch die Isolationsschicht erstrecken, und als elektrische Leitungen dienen, um innerhalb eines Zellenfeldes, innerhalb von Randbereichen oder von Logikbereichen des Halbleiterbauteils laterale Stromflüsse zu führen, wobei die Anschlussstrukturen (14) eine elektrische Verbindung zwischen einem Halbleitergebiet (7 2) im Halbleiterkörper und einer leitenden Schicht (9), die innerhalb eines in dem Halbleitergebiet ausgebildeten Grabens (10) verläuft, ausbilden und weitere Anschlussstrukturen (8 1, 8 3) als ein anderer Teil der Verdrahtungsebene einen elektrischen Kontakt zwischen der strukturierten Metallisierungsschicht und dem Halbleiterkörper herstellen, und wobei die Anschlussstrukturen und die weiteren Anschlussstrukturen gemeinsam ausgebildet sind.
  2. Halbleiterbauteil nach Anspruch 1, wobei das Halbleitergebiet (7 2) ein Halbleitergebiet des Zellenfelds ist.
  3. Halbleiterbauteil nach Anspruch 2, wobei die Anschlussstrukturen (14) wenigstens teilweise direkt auf den Halbleitergebieten (7 2) des Zellenfelds aufliegen.
  4. Halbleiterbauteil nach Anspruch 2 oder 3, wobei die Anschlussstrukturen wenigstens teilweise durch eine leitfähige Barriere mit den Halbleitergebieten des Zellenfeldes verbunden sind.
  5. Halbleiterbauteil nach einem der vorstehenden Ansprüche, wobei die Dimensionen wenigstens einer Anschlussstruktur so gewählt sind, dass der laterale Strom, der durch die Anschlussstruktur fließt, einen definierten elektrischen Widerstand zu überwinden hat.
  6. Halbleiterbauteil nach einem der vorstehenden Ansprüche, wobei die Anschlussstrukturen (14) Polysilizium- oder Wolfram-Verfüllungen von lateral ausgerichteten Gräben, die in das Halbleiterbauteil eingebracht sind, darstellen.
  7. Halbleiterbauteil nach einem der vorstehenden Ansprüche, wobei das Halbleiterbauteil ein Leistungs-Halbleiterbauteil ist.
  8. Halbleiterbauteil nach einem der vorstehenden Ansprüche wobei die Anschlussstrukturen (14) wie folgt hergestellt werden: – Aufbringen einer Isolationsschicht (2) auf einen Halbleiterkörper, – Strukturieren der Isolationsschicht (2), so dass in der Isolationsschicht (2) Aussparungen erzeugt werden, – Verfüllen der Aussparungen mit leitfähigem Material, und – Rückätzen des Leitfähigen Materials von der Oberfläche des Halbleiterbauteils aus.
DE102004024659.9A 2004-05-18 2004-05-18 Halbleiterbauteil Expired - Fee Related DE102004024659B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004024659.9A DE102004024659B4 (de) 2004-05-18 2004-05-18 Halbleiterbauteil
US11/132,151 US8564061B2 (en) 2004-05-18 2005-05-18 Semiconductor device
US14/037,057 US9754859B2 (en) 2004-05-18 2013-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004024659.9A DE102004024659B4 (de) 2004-05-18 2004-05-18 Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE102004024659A1 DE102004024659A1 (de) 2005-12-15
DE102004024659B4 true DE102004024659B4 (de) 2014-10-02

Family

ID=35404255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004024659.9A Expired - Fee Related DE102004024659B4 (de) 2004-05-18 2004-05-18 Halbleiterbauteil

Country Status (2)

Country Link
US (2) US8564061B2 (de)
DE (1) DE102004024659B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100091805A (ko) * 2009-02-11 2010-08-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
CN108269785B (zh) * 2016-12-30 2020-06-09 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545583A (en) * 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap
US5600170A (en) * 1994-12-26 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Interconnection structure of semiconductor device
US5804851A (en) * 1994-09-17 1998-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
KR100209597B1 (ko) * 1996-12-24 1999-07-15 구본준 반도체 소자의 배선 형성방법
WO2000007241A1 (en) * 1998-07-27 2000-02-10 Advanced Micro Devices, Inc. Buried local interconnect
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
US20020177277A1 (en) * 2001-04-11 2002-11-28 Baliga Bantval Jayant Power semiconductor devices having laterally extending base shielding regions that inhibit base reach through and methods of forming same
DE10236682A1 (de) * 2001-12-10 2003-06-26 Mitsubishi Electric Corp Halbleitervorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
JPH0541378A (ja) * 1991-03-15 1993-02-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
JPH0685187A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体記憶装置
US5508541A (en) * 1992-09-22 1996-04-16 Kabushiki Kaisha Toshiba Random access memory device with trench-type one-transistor memory cell structure
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
DE19710487A1 (de) * 1996-03-13 1997-09-18 Toshiba Kawasaki Kk Halbleitervorrichtung
US5793075A (en) * 1996-07-30 1998-08-11 International Business Machines Corporation Deep trench cell capacitor with inverting counter electrode
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
US6563155B2 (en) * 1998-09-08 2003-05-13 Texas Instruments Incorporated Cross point type DRAM cell composed of a pillar having an active region
JP3445965B2 (ja) * 2000-08-24 2003-09-16 松下電器産業株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804851A (en) * 1994-09-17 1998-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US5600170A (en) * 1994-12-26 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Interconnection structure of semiconductor device
US5545583A (en) * 1995-04-13 1996-08-13 International Business Machines Corporation Method of making semiconductor trench capacitor cell having a buried strap
KR100209597B1 (ko) * 1996-12-24 1999-07-15 구본준 반도체 소자의 배선 형성방법
WO2000007241A1 (en) * 1998-07-27 2000-02-10 Advanced Micro Devices, Inc. Buried local interconnect
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
US20020177277A1 (en) * 2001-04-11 2002-11-28 Baliga Bantval Jayant Power semiconductor devices having laterally extending base shielding regions that inhibit base reach through and methods of forming same
DE10236682A1 (de) * 2001-12-10 2003-06-26 Mitsubishi Electric Corp Halbleitervorrichtung

Also Published As

Publication number Publication date
US20050269711A1 (en) 2005-12-08
DE102004024659A1 (de) 2005-12-15
US9754859B2 (en) 2017-09-05
US20140021637A1 (en) 2014-01-23
US8564061B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102005008354B4 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE102007008777B4 (de) Halbleiterbauelement mit Zellenstruktur und Verfahren zur Herstellung desselben
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE69530716T2 (de) Beschleunigungssensor und Verfahren zu seiner Herstellung
DE2637479A1 (de) Mos-feldeffekt-transistor
DE112006003451T5 (de) Grabenfeldplattenabschluss für Leistungsvorrichtungen
DE10250832A1 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung
DE112005002899T5 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist
DE102004055640A1 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE10153315A1 (de) Halbleiterbauelement
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102014111279A1 (de) Halbleiterchip mit integrierten Serienwiderständen
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE10224201A1 (de) Halbleiterbauelement mit Durchbruchstrompfad
DE10063443B4 (de) Verfahren zur Herstellung einer Elektrode eines mittels Feldeffekt steuerbaren Halbleiterbauelements und mittels Feldeffekt steuerbares Halbleiterbauelement
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
DE102004024659B4 (de) Halbleiterbauteil
DE102004045944B4 (de) MOS-Feldeffekttransistor
DE10310554B4 (de) Feldeffekttransistor und Verstärkerschaltung mit dem Feldeffekttransistor
DE4126775A1 (de) Verbindungsstruktur eines halbleiterbauelements und verfahren zu ihrer herstellung
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee