DE102004023752A1 - Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung - Google Patents

Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung Download PDF

Info

Publication number
DE102004023752A1
DE102004023752A1 DE200410023752 DE102004023752A DE102004023752A1 DE 102004023752 A1 DE102004023752 A1 DE 102004023752A1 DE 200410023752 DE200410023752 DE 200410023752 DE 102004023752 A DE102004023752 A DE 102004023752A DE 102004023752 A1 DE102004023752 A1 DE 102004023752A1
Authority
DE
Germany
Prior art keywords
layer
etching
seed
rewiring
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200410023752
Other languages
English (en)
Other versions
DE102004023752B4 (de
Inventor
Axel Brintzinger
Stefan Ruckmich
Octavio Trovarelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410023752 priority Critical patent/DE102004023752B4/de
Publication of DE102004023752A1 publication Critical patent/DE102004023752A1/de
Application granted granted Critical
Publication of DE102004023752B4 publication Critical patent/DE102004023752B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung beim Seed-Layer-Ätzen, bei dem zunächst auf der Passivierung einer fertiggestellten Halbleiteranordnung eine Seed-Layer ganzflächig abgeschieden wird, indem zunächst eine Ti-Schicht und darüber eine Cu-Schicht durch Sputtern abgeschieden werden, anschließend ein Resist ganzflächig auf die Seed-Layer aufgetragen wird und danach die Umverdrahtung durch photolithographische Strukturierung des Resists mit nachfolgendem Cu-Plating hergestellt wird, indem die im Resist photolithographisch ausgebildeten Gräben mit Cu ausgefüllt werden. Durch die Erfindung soll ein einfach zu realisierendes Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung beim Seed-Layer-Ätzen geschaffen werden. Erreicht wird das dadurch, dass auf der Umverdrahtung (4) eine Opferschicht zum Schutz der darunter liegenden Cu-Schicht während nachfolgender Ätzvorgänge aufgebracht wird, das die Resistmarke (5) durch einen Lift-Off-Schritt entfernt wird und dass die Seed-Layer anschließend durch ätzen entfernt wird. Die Opferschicht besteht aus einer gesputterten Cu-Lage (6).

Description

  • Die Erfindung betrifft ein Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung beim Seed-Layer-Ätzen, bei dem zunächst auf der Passivierung einer fertiggestellten Halbleiteranordnung eine Seed-Layer ganzflächig abgeschieden wird, indem zunächst eine Ti-Schicht und darüber eine Cu-Schicht durch Sputtern abgeschieden werden, anschließend ein Resist ganzflächig auf die Seed-Layer aufgetragen wird und danach die Umverdrahtung durch photolithographische Strukturierung des Resists mit nachfolgendem Cu-Plating hergestellt wird, indem die im Resist photolithographisch ausgebildeten Gräben mit Cu ausgefüllt werden.
  • Die sogenannten Redistribution Layer (RDL) bzw. Umverdrahtungen werden verwendet, um auf der Passivierung, z.B. einer Polyimidschicht, eines fertig gestellten Halbleiterbauelementes die im allgemeinen dicht gepackten Bondpads, z.B. in einer zentralen ein- oder mehrreihigen Anordnung (center row), in eine weniger dicht gepackte Anordnung von Anschlusskontakten oder zu einer Arrayanordnung (Ball Grid array) umzuverdrahten. Derartige Reroute Layer bestehen in der Hauptsache aus einer Kupferschicht, auf der gegebenenfalls zumindest partiell eine Ni-Schicht und dann eine Au-Schicht zumindest im Kontaktbereich angeordnet ist. Die Nickelschicht dient dem Schutz der Cu-Schicht vor Korrossion. Werden die Reroute-Layer als buried Layer, also als vergrabene Layer ausgebildet, die dann durch eine Passivierungsschicht, oder einen Moldcompound umhüllt werden, erübrigt sich die zusätzliche Abscheidung einer Ni-Schicht.
  • Um auf der obersten Schicht des Wafers/Chip, die in der Regel eine Passivierungsschicht (z.B. ein Polyimid) enthält, eine Kupferschicht entsprechend der Anordnung der gewünschten Reroute Layer erzeugen zu können, ist es zunächst unumgänglich, auf der Polyimidschicht eine sogenannte Seed-Layer herzustellen, auf der dann die Kupferschicht galvanisch abgeschieden werden kann (Cu-Plating). Um die Seed-Layer herzustellen, wird auf der Polyimidschicht zunächst eine dünne Titanschicht durch Sputtern abgeschieden und anschließend eine Cu-Schicht gesputtert.
  • Anschließend wird die eigentliche Cu-Leitbahn galvanisch abgeschieden. Um das Ausführen zu können, wird zunächst ein Resist, z.B. ein elektrophoretischer Resist, abgeschieden, der dann auf übliche Weise photolithographisch strukturiert wird, um dann in der Maske eine galvanische Abscheidung von Cu vornehmen zu können, um die gewünschte Reroute Layer auszubilden. Nach der Abscheidung des Cu wird dann der Resist entfernt, so dass die Cu-Reroute-Layer frei liegt. Anschließend muss die Seed-Layer von sämtlichen Bereichen außerhalb der Reroute-Layer entfernt werden, um z.B. Kurzschlüsse auf dem Wafer/Chip zu vermeiden.
  • Das Entfernen der Seed-Layer erfolgt durch Ätzen. Dabei entsteht das Problem, dass beim Ätzen der Seed-Layer natürlich gleichzeitig auch die galvanisch abgeschiedene (geplatete) Cu-Schicht mit geätzt wird, was zur Folge hat, dass die Reroute Layer nach dem Ätzen einen extrem reduzierten Querschnitt aufweist, was einen erheblich erhöhten Widerstand zur Folge hat. Diese nachteilige Folge des Ätzvorganges entsteht einfach dadurch, dass das Ätzen der Seed-Layer, insbesondere deren gesputterten Cu-Anteiles, wesentlich langsamer erfolgt, als das Ätzen der plattierten Cu-Schicht. Verursacht wird das offensichtlich dadurch, dass die gesputterte Cu-Schicht eine wesentlich größere Dichte aufweist, als die galvanisch abgeschiedene Cu-Schicht.
    •
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein einfach zu realisierendes Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung beim Seed-Layer-Ätzen zu schaffen.
  • Die der Erfindung zugrunde liegende Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass auf der Umverdrahtung zunächst eine Opferschicht zum Schutz der darunter liegenden Cu-Schicht während nachfolgender Ätzvorgänge aufgebracht wird, dass der Resist durch einen Lift-Off-Schritt entfernt wird und dass die Seed-Layer anschließend durch Ätzen entfernt wird.
  • In einer vorteilhaften Ausgestaltung der Erfindung wird als Opferschicht ein Material mit den gleichen Eigenschaften wie die zu ätzende Seed-Layer aufgetragen, wobei der Auftrag bevorzugt in gleicher Schichtdicke erfolgt, wie die zu entfernende Schicht.
  • In einer Variante der Erfindung ist vorgesehen, als Opferschicht ein Material mit anderen Eigenschaften wie die Cu-Schicht, nämlich Au, Ti, Pt, Ta oder ein anderes geeignetes Material zu verwenden.
  • Als Opferschicht eignet sich eine dünne Metallschicht mit höherer Dichte bzw. höherem Ätzwiderstand als die als Umverdrahtung geplatete Cu-Schicht, die mit einem geeigneten Verfahren, vorzugsweise durch Sputtern aufgetragen wird.
  • Durch dieses Verfahren wird mit einfachen Mitteln, d.h. mit einem sehr einfachen zusätzlichen Prozessschritt, ein wirksamer Schutz der geplateten Cu-Schicht der Umverdrahtung während des Ätzens der Seed-Layer erreicht. Ein weiterer Vorteil ist darin zu sehen, dass der Ätzvorgang mit höherer Energie, höherer Konzentration und/oder Temperatur des Ätzgases und damit in kürzerer Zeit erfolgen kann und dass keine weiteren Lithographieschritte notwendig sind. Im Anschluss an das Ätzen der Seed-Layer kann dann das Halbleiterbauelement durch Molden fertig gestellt werden.
    •
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: eine auf einer Polyimid-Schicht befindliche großflächige Seed-Layer auf der eine Cu Umverdrahtung angeordnet ist (Stand der Technik);
  • 2: die Cu-Umverdrahtung nach dem Ätzen der Seed-Layer (Stand der Technik);
  • 3: die Cu-Umverdrahtung nach dem Cu-Plating in einer Resistmaske mit erfindungsgemäß auf der gesamten Oberfläche des Resists und der Cu-Umverdrahtung durch Sputtern abgeschiedener Cu-Schicht;
  • 4: die Cu-Umverdrahtung nach 3 nach einem Lift-Off der Resistmaske; und
  • 5: die Cu-Umverdrahtung nach dem Seed-Layer Ätzen.
  • In 1 ist eine Passivierungsschicht 1, z.B. eine Polyimidschicht, als Deckschicht einer beliebigen darunter befindlichen Halbleiterstruktur dargestellt. Auf dieser Passivierungsschicht 1 befindet sich eine Seed-Layer, bestehend aus einer gesputterten dünnen Ti-Schicht 2 und einer darüber gesputterten dünnen Cu-Schicht 3. Auf dieser Seed-Layer befindet sich eine galvanisch innerhalb einer nicht dargestellten Resistmaske abgeschiedene Umverdrahtung 4 aus Cu.
  • 2 zeigt den Zustand der Umverdrahtung 4 nach dem abschließenden Ätzen der Seed-Layer. Der Querschnitt der Umverdrahtung 4' ist gegenüber 1 erheblich reduziert, was daran liegt, dass es nicht möglich ist, ein Metallätzen mit irgend einer Selektivität gegenüber dem galvanisch abgeschiedenen Cu der Umverdrahtung 4 auszuführen. Im Gegenteil, eine galvanisch abgeschiedene Cu-Schicht wird sogar mit einer relativ hohen Ätzrate abgetragen.
  • In 3 ist ein ähnlicher Strukturaufbau wie in 1 dargestellt. Als untere Schicht ist hier wieder die Passivierungsschicht 1 abgebildet, auf der großflächig eine dünne Ti-Schicht 2 und über dieser eine dünne Cu-Schicht 3, die Seed-Layer bildend, gesputtert sind. Darüber ist die Umverdrahtung 4 aus Cu galvanisch innerhalb einer Resistmaske 5 abgeschieden.
  • Das besondere ist hier, dass auf der Resistmaske 5 und der Umverdrahtung 4 erfindungsgemäß zusätzlich eine weitere Opferschicht 6 aus Cu großflächig durch Sputtern abgeschieden worden ist. Diese Opferschicht 6 dient dem Schutz der darunter befindlichen Umverdrahtung 4 aus galvanisch abgeschiedenem Cu während des späteren Ätzens der Seed-Layer.
  • Anstelle Cu können auch Au, Ti, Pt, Ta bzw. andere geeignete Metalle für die Opferschicht eingesetzt werden.
  • Die an sich unnötige Opferschicht 6 auf der Resistmaske 5 kann einfach mit der Resistmaske 5 durch einen üblichen Lift-Off Prozess entfernt werden. Unter einem Lift-Off Pro zess ist das Entfernen der Resistmaske 5 durch Veraschen zu verstehen.
  • Das Ergebnis des Lift-Off Prozesses ist in 4 dargestellt. Der sich nun anschließende Ätzschritt des Seed-Layer Ätzens hat zur Folge, dass an sich sämtliches Metall geätzt wird, allerdings wird durch die während des Ätzens ebenfalls abgedünnte oder vollständig weggeätzte Opferschicht 6 auf der Umverdrahtung 4 verhindert, dass diese von der Oberseite her angegriffen werden kann. Lediglich seitlich ist ein leichtes Unterätzen der Umverdrahtung 4 fest zu stellen (5). Damit wird mit einfachen Mitteln erreicht, dass der Querschnitt der Umverdrahtung 4 beim Ätzen der Seed-Layer nahezu unverändert bleibt.
    • 1
    Passivierungsschicht
    2
    Ti-Schicht
    3
    Cu-Schicht
    4
    Umverdrahtung
    4'
    Umverdrahtung
    5
    Resistmaske
    6
    Opferschicht

Claims (7)

  1. Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung beim Seed-Layer-Ätzen, bei dem zunächst auf der Passivierung einer fertiggestellten Halbleiteranordnung eine Seed-Layer ganzflächig abgeschieden wird, indem zunächst eine Ti-Schicht und darüber eine Cu-Schicht durch Sputtern abgeschieden werden, anschließend ein Resist ganzflächig auf die Seed-Layer aufgetragen wird und danach die Umverdrahtung durch photolithographische Strukturierung des Resists mit nachfolgendem Cu-Plating hergestellt wird, indem die im Resist photolithographisch ausgebildeten Gräben mit Cu ausgefüllt werden, dadurch gekennzeichnet, dass auf der Umverdrahtung (4) eine Opferschicht (6) zum Schutz der darunter liegenden Cu-Schicht während nachfolgender Ätzvorgänge aufgebracht wird, das die Resistmaske (5) durch einen Lift-Off-Schritt entfernt wird und dass die Seed-Layer anschließend durch Ätzen entfernt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Opferschicht (6) ein Material mit den gleichen Eigenschaften wie die zu ätzende Seed-Layer aufgetragen wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Opferschicht (6) ein Material mit unterschiedlichen Eigenschaften wie Au, Pt, Ti oder Ta aufgetragen wird.
  4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Opferschicht (6) in gleicher Schichtdicke aufgetragen wird, wie die zu entfernende Schicht.
  5. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass die Opferschicht (6) in größerer Schichtdicke aufgetragen wird, wie die zu entfernende Schicht.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als Opferschicht (6) eine dünne Metallschicht mit höherer Dichte als die geplatete Cu-Schicht aufgetragen wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass als Opferschicht (6) Cu durch Sputtern aufgetragen wird.
DE200410023752 2004-05-11 2004-05-11 Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung Expired - Fee Related DE102004023752B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410023752 DE102004023752B4 (de) 2004-05-11 2004-05-11 Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410023752 DE102004023752B4 (de) 2004-05-11 2004-05-11 Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung

Publications (2)

Publication Number Publication Date
DE102004023752A1 true DE102004023752A1 (de) 2005-12-15
DE102004023752B4 DE102004023752B4 (de) 2006-08-24

Family

ID=35404208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410023752 Expired - Fee Related DE102004023752B4 (de) 2004-05-11 2004-05-11 Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung

Country Status (1)

Country Link
DE (1) DE102004023752B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119343A (zh) * 2017-06-22 2019-01-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
EP0382080A2 (de) * 1989-02-09 1990-08-16 National Semiconductor Corporation Höckerstruktur zum Verbinden von integrierten Schaltungsanordnungen mit Hilfe der Reflow-Technik
EP0541436B1 (de) * 1991-11-06 1998-02-11 Fujitsu Limited Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810332A (en) * 1988-07-21 1989-03-07 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer copper interconnect
EP0382080A2 (de) * 1989-02-09 1990-08-16 National Semiconductor Corporation Höckerstruktur zum Verbinden von integrierten Schaltungsanordnungen mit Hilfe der Reflow-Technik
EP0541436B1 (de) * 1991-11-06 1998-02-11 Fujitsu Limited Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119343A (zh) * 2017-06-22 2019-01-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
DE102004023752B4 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE102008038815B4 (de) Integrierte Schaltung mit einer Parylen-Materialschicht und Verfahren zu deren Herstellung
EP1351298B1 (de) Method for producing a semiconductor wafer
DE102008047916A1 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung
DE102018110840A1 (de) Prozesse zum verringern von leckstrom und zum verbessern der adhäsion
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102013108196A1 (de) Ein Chippackage und ein Verfahren zum Herstellen eines Chippackage
DE2734176A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10084995B4 (de) Verfahren und Vorrichtung zum Bilden einer Struktur unterhalb einer Bondmetallisierung
DE10200869A1 (de) Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE102015115809A1 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE10355953A1 (de) Verfahren zum Galvanisieren und Kontaktvorsprungsanordnung
DE102004023752B4 (de) Verfahren zur Vermeidung der Verringerung der Dicke der Umverdrahtung
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102015104878A1 (de) Wafer-Level-Bauteil und Methode mit Auslegungsstruktur
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE10104265B4 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
DE102019107500A1 (de) Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee