DE10163312A1 - Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound - Google Patents

Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound

Info

Publication number
DE10163312A1
DE10163312A1 DE10163312A DE10163312A DE10163312A1 DE 10163312 A1 DE10163312 A1 DE 10163312A1 DE 10163312 A DE10163312 A DE 10163312A DE 10163312 A DE10163312 A DE 10163312A DE 10163312 A1 DE10163312 A1 DE 10163312A1
Authority
DE
Germany
Prior art keywords
layer
metal
conductive layer
semiconductor structure
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10163312A
Other languages
German (de)
Inventor
Sven Schmidbauer
Jens Hahn
Uwe Kahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10163312A priority Critical patent/DE10163312A1/en
Publication of DE10163312A1 publication Critical patent/DE10163312A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Production of a semiconductor structure comprises: (a) preparing a semiconductor substrate (1) having a conducting layer (3); (b) forming a covering layer (10) on the conducting layer; (c) carrying out a wet chemical process on the covering layer; and (d) partially removing the covering layer and the conducting layer underneath. The covering layer has a continuous stoichiometric gradient from a metal to a metal/non-metal compound. An Independent claim is also included for the semiconductor structure produced. Preferably the conducting layer is made from an aluminum compound, especially AlCu or just Al. An intermediate layer (2), preferably made from Ti and/or TiN, is applied before applying the conducting layer.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur und eine entsprechende Halbleiterstruktur. The present invention relates to a method for Manufacture of a semiconductor structure and a corresponding one Semiconductor structure.

Bei der Herstellung zukünftiger Halbleiterstrukturen, insbesondere von DRAM- und Logikprodukten, werden speziell in der letzten Metalllage, insbesondere mit AlCu gefülltes, Vias eingesetzt. Um derartige Vias zu einer darunter liegenden Metallschicht, insbesondere mit AlCu, zu füllen, ist es erforderlich den entsprechenden Abscheidungsprozess unter erhöhten Temperaturen durchzuführen, um ein Verfließen, insbesondere des AlCu, in die entsprechenden Vias zu gewährleisten. Unter entsprechend erhöhten Temperaturen erfolgt die Kornausbildung, insbesondere des AlCu, jedoch derart, dass sich größere Kornstrukturen ausbilden. In the manufacture of future semiconductor structures, especially of DRAM and logic products, are especially in the last metal layer, especially vias filled with AlCu used. To such vias to an underlying one It is to fill metal layer, especially with AlCu required the appropriate deposition process under elevated Perform temperatures to flow, especially of the AlCu, in the corresponding vias. Under correspondingly increased temperatures Grain formation, especially of AlCu, however, in such a way that larger ones Form grain structures.

Eine nachfolgend abzuscheidende Schicht (zum Beispiel eine ARC- (Anti-Reflective-Coating-) Schicht, insbesondere aus TiN) findet somit eine erhebliche Rauhigkeit aufgrund der großen Korngröße und den damit verbundenen großen Absätzen vor. Diese nachfolgende Schicht ist somit nicht mehr in ausreichendem Maße in der Lage, die Oberfläche ausreichend abzudecken. Weitere nachfolgende Schritte, wie insbesondere photolithographische Prozesse (zum Beispiel Entwicklung des Photolacks) oder nasschemische Reinigungen führen dann zu einem möglichen Angriff der darunter liegenden, insbesondere aus AlCu bestehenden, Schicht durch undichte Bereiche der, insbesondere aus TiN bestehenden, Deckschicht, durch welche Chemikalien (zum Beispiel Entwickler, Säuren . . .) eindringen können. A layer to be subsequently deposited (for example a ARC (anti-reflective coating) layer, in particular made of TiN) therefore finds considerable roughness due to the large grain size and the associated large heels in front. This subsequent layer is therefore no longer in sufficiently capable of providing sufficient surface area cover. Further subsequent steps, such as in particular photolithographic processes (e.g. development of the Photoresist) or wet chemical cleaning then lead to one possible attack the underlying, in particular from AlCu existing, layer through leaky areas of the, in particular consisting of TiN, top layer, through which Chemicals (for example developers, acids ...) penetrate can.

Die Folge des Eindringens der Chemikalien sind punktuelle Passivierungen zum Beispiel des AlCu, wodurch Rückstände bei nachfolgenden Metallätzungen auftreten. Dabei bleiben insbesondere zwischen den dann strukturierten Metallbahnen Reste, zum Beispiel aus AlxCuy zurück, welche zu potentiellen Kurzschlüssen bzw. zu Risiken bei der Langzeitzuverlässigkeit der Halbleiterstruktur führen können. The consequence of the penetration of the chemicals is selective passivation, for example of the AlCu, whereby residues occur in subsequent metal etching. In particular, residues, for example made of Al x Cu y , remain between the then structured metal tracks, which can lead to potential short circuits or to risks in the long-term reliability of the semiconductor structure.

Bislang wird üblicherweise zur Vermeidung dieser Reste (Defektstellen) nach der vollständigen Abscheidung der, insbesondere aus TiN bestehenden, Schicht (Deckschicht), im Herstellungsverfahren ein Veraschungsschritt in einer Sauerstoffatmosphäre angewendet. Bei diesem Prozessschritt sollen die undichten Stellen in der Deckschicht zum Beispiel in einer Ozonatmosphäre durch eine Oxidation passiviert werden. Diese Verfahrensweise erfordert einen zusätzlichen Prozessschritt und soll die Auswirkungen der undichten, insbesondere aus TiN bestehenden, Deckschicht, welche auch als Diffusionsbarriere dienen kann, reduzieren. So far, usually to avoid these residues (Defects) after the complete separation of the, in particular consisting of TiN, layer (top layer), in Manufacturing process an ashing step in one Oxygen atmosphere applied. At this stage of the process the leaks in the top layer, for example in in an ozone atmosphere can be passivated by oxidation. This procedure requires an additional one Process step and is intended to address the effects of leaking, in particular consisting of TiN, top layer, which also as Diffusion barrier can serve to reduce.

Bei geringeren Abscheidetemperaturen verweisen Veröffentlichungen auch auf eine vorteilhafte Wirkung einer sich direkt auf dem passivierten Substrat befindlichen reinen Ti-Schicht anstelle einer Ti/TiN- Schicht, um die Rauhigkeit (Korngrößen, Korngrenzen) der Oberfläche einer nachfolgenden, zum Beispiel aus AlCu bestehenden, Schicht zu reduzieren (Proc. MAM 1999 S. Spinler et. al. Seite 311 bis 319). Reference at lower deposition temperatures Publications also have a beneficial effect on yourself pure Ti layer on the passivated substrate instead of a Ti / TiN layer, the roughness (Grain sizes, grain boundaries) of the surface of a subsequent, to Example of AlCu to reduce layer (Proc. MAM 1999 S. Spinler et. al. Pages 311 to 319).

Fig. 5 zeigt den Schichtaufbau einer üblichen Halbleiterstruktur nach elementaren Schritten im Herstellungsprozess. Auf das passivierte Halbleitersubstrat 1 (zum Beispiel SiO2) ist eine Ti/TiN-Schicht aufgebracht, die als Diffusionsbarriere zwischen dem Halbleitersubstrat und nachfolgenden Metallisierungen dient. Nachfolgend ist eine elektrisch leitfähige Schicht 3 (zum Beispiel aus AlCu) aufgebracht, die eine Kornstruktur mit entsprechenden Korngrenzen 4 aufweist. Um das Reflexionsvermögen dieser Metallisierungsschicht 3herabzusetzen, wird eine ARC- (Anti-Reflective-Coating) Deckschicht 5 (zum Beispiel aus TiN) aufgebracht, welche zusätzlich ebenfalls als Diffusionsbarriere dienen kann, um nachfolgende photolithographische Prozesse zu vereinfachen. Aufgrund der Kornstruktur der elektrisch leitenden Schicht 3 und den damit verbundenen Absätzen 6 in der Oberfläche, ergeben sich Risse 9 in der Deckschicht 5. Fig. 5 shows the layer structure of a conventional semiconductor structure of elementary steps in the manufacturing process. A Ti / TiN layer is applied to the passivated semiconductor substrate 1 (for example SiO 2 ), which serves as a diffusion barrier between the semiconductor substrate and subsequent metallizations. An electrically conductive layer 3 (for example made of AlCu) is subsequently applied, which has a grain structure with corresponding grain boundaries 4 . In order to reduce the reflectivity of this metallization layer 3 , an ARC (anti-reflective coating) top layer 5 (for example made of TiN) is applied, which can also additionally serve as a diffusion barrier in order to simplify subsequent photolithographic processes. The grain structure of the electrically conductive layer 3 and the associated shoulders 6 in the surface result in cracks 9 in the cover layer 5 .

In Fig. 6 ist der Schichtaufbau gemäß Fig. 5 nach darauf folgenden Verfahrensschritten dargestellt. Eine Photolackschicht 7 ist strukturiert, und dieser Strukturierungsprozess, an dem nasschemische Prozesse beteiligt sind, hat zur Ausbildung passivierter Bereiche 8 in der leitenden Metallschicht 3 geführt. Sowohl beim Reinigungsprozess nach dem Aufbringen der, zum Beispiel aus TiN bestehenden, Schicht 5, als auch bei der Strukturierung (Entwicklung) der Photolackschicht 7, bei der Ätzprozesse zum Einsatz kommen, dringen chemisch aggressive Flüssigkeiten wie Säuren oder Basen in einen Riss 9 der Deckschicht 5 und somit in die leitende Schicht 3 ein. Die dadurch passivierten Bereiche 8 (zum Beispiel aus AlxCuy) bilden Masken aus, die bei nachfolgenden Ätzschritten stehen bleiben können. FIG. 6 shows the layer structure according to FIG. 5 after the subsequent method steps. A photoresist layer 7 is structured, and this structuring process, in which wet chemical processes are involved, has led to the formation of passivated areas 8 in the conductive metal layer 3 . Chemically aggressive liquids such as acids or bases penetrate into a crack 9 in the cover layer both in the cleaning process after the application of the layer 5 , for example consisting of TiN, and in the structuring (development) of the photoresist layer 7 , in which etching processes are used 5 and thus into the conductive layer 3 . The areas 8 passivated thereby (for example made of Al x Cu y ) form masks which can remain in subsequent etching steps.

In Fig. 7 ist die Anordnung aus Fig. 6 nach dem Strukturieren der leitenden Schicht 3 dargestellt. Durch Ätzprozesse sind die Deckschicht 5 und die leitende Schicht 3, in von der Photomaske 7 nicht bedeckten Bereichen, entfernt worden. Die passivierten Bereiche 8 werden jedoch beim Entfernen der leitenden Schicht 3 nicht von den ätzenden Substanzen angegriffen und bleiben auf dem Substrat 1 haften. Diese Defektstellen 8 können, wenn sie zwischen Leiterbahnen, die aus der leitenden Schicht 3 gebildet werden, auftreten, diese elektrisch kurzschließen und somit zu einer Beeinträchtigung der Funktion der Halbleiterstruktur führen. FIG. 7 shows the arrangement from FIG. 6 after the structuring of the conductive layer 3 . The cover layer 5 and the conductive layer 3 , in areas not covered by the photomask 7 , have been removed by etching processes. However, the passivated regions 8 are not attacked by the caustic substances when the conductive layer 3 is removed and remain adhering to the substrate 1 . These defect locations 8 can, if they occur between conductor tracks formed from the conductive layer 3 , electrically short them and thus lead to an impairment of the function of the semiconductor structure.

Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine Halbleiterstruktur und eine entsprechende Halbleiterstruktur bereitzustellen, wodurch die Bildung von derartigen Defektstellen (sogenannten Ringdefekten) und die daraus resultierenden Kurzschlüsse und Funktionsbeeinträchtigungen reduziert werden. It is an object of the present invention Manufacturing method for a semiconductor structure and a corresponding one Provide semiconductor structure, thereby the formation of such defects (so-called ring defects) and resulting short circuits and Functional impairments can be reduced.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren für eine Halbleiterstruktur und durch die Halbleiterstruktur nach Anspruch 10 gelöst. According to the invention, this object is achieved in claim 1 specified manufacturing method for a semiconductor structure and solved by the semiconductor structure according to claim 10.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, eine geeignete Deckschicht (Top-Schicht) abzuscheiden, um mögliche Diffusionspfade für nachfolgende Entwickler- und/oder Nasschemieangriffe zu verschließen. The idea on which the present invention is based exists in depositing a suitable top layer, about possible diffusion paths for subsequent developer and / or to seal wet chemical attacks.

In der vorliegenden Erfindung wird das oben erwähnte Problem insbesondere dadurch gelöst, dass sich die Deckschicht (Top- Schicht) durch einen stöchiometrischen Schichtgradienten innerhalb der Schicht auszeichnet. Dadurch wird eine Fortführung der Korngrenzen der darunter liegenden Schicht vermieden, eine solide Anbindung der Schicht gewährleistet und eine insbesondere hinsichtlich Diffusionseigenschaften optimierte Deckschicht auf einer grobkörnigen und damit rauen Schicht, bereitgestellt. Folglich werden Risse in der Deckschicht vermieden, das Eindringen von liquiden Chemikalien in nachfolgenden Prozessen im Herstellungsverfahren verhindert und somit der Bildung von Defektstellen (Ringdefekten) entgegengewirkt. In the present invention, the above-mentioned problem becomes solved in particular by the fact that the top layer (top Layer) by a stoichiometric layer gradient distinguishes within the layer. This will make one Continuation of the grain boundaries of the layer below avoided, a solid connection of the layer guaranteed and a especially optimized with regard to diffusion properties Top layer on a coarse-grained and therefore rough layer, provided. As a result, cracks appear in the top layer avoided the ingress of liquid chemicals into subsequent processes in the manufacturing process prevented and thus the formation of defects (ring defects) counteracted.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes. There are advantageous ones in the subclaims Further developments and improvements of the respective subject of the invention.

Gemäß einer bevorzugten Weiterbildung weist die, unter der Deckschicht mit stöchiometrischen Schichtgradienten liegende, leitende Schicht eine Aluminiumverbindung, insbesondere AlCu, oder Aluminium selbst auf. According to a preferred development, the, under which Top layer with stoichiometric layer gradients conductive layer an aluminum compound, in particular AlCu, or aluminum itself.

Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Aufbringen der leitenden Schicht eine Zwischenschicht, insbesondere aus Ti und/oder TiN, auf das Substrat aufgebracht. According to a further preferred development, before Applying an intermediate layer to the conductive layer, in particular made of Ti and / or TiN, applied to the substrate.

Gemäß einer weiteren bevorzugten Weiterbildung, wird die leitende Schicht unter einer erhöhten, insbesondere geregelten, Temperatur zwischen etwa 380°C und etwa 480°C aufgebracht. According to a further preferred development, the conductive layer under an elevated, especially regulated, Temperature between about 380 ° C and about 480 ° C applied.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Deckschicht mit stöchiometrischem Schichtgradienten eine metallische Nitritverbindung, insbesondere mit einem Übergang von Ti, welches direkt auf der leitenden Schicht abgeschieden wird, zu TiN, auf. According to a further preferred development, the Cover layer with a stoichiometric layer gradient metallic nitrite compound, in particular with a transition of Ti, which is deposited directly on the conductive layer becomes TiN.

Gemäß einer weiteren bevorzugten Weiterbildung wird die Abdeckschicht von einem nitrierten Target aus durch Sputtern mit variierter Gaszufuhr aufgebracht. According to a further preferred development, the Cover layer from a nitrided target by sputtering applied with a varied gas supply.

Gemäß einer weiteren bevorzugten Weiterbildung wird die Abdeckschicht von einem sauberen Target aus durch Sputtern mit variierter Gaszufuhr aufgebracht. According to a further preferred development, the Cover layer from a clean target by sputtering with varied gas supply applied.

Gemäß einer weiteren bevorzugten Weiterbildung wird der Stöchiometriegradient der Abdeckschicht durch eine kontinuierliche Erhöhung des Stickstoffanteils in einem Argonplasma in einem Sputterprozess erzeugt. According to a further preferred development, the Stoichiometric gradient of the cover layer through a continuous increase in nitrogen content in an argon plasma in generated by a sputtering process.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung erläutert. Es zeigen: An embodiment of the invention is in the drawings shown and explained in the following description. Show it:

Fig. 1 den Schichtaufbau einer Halbleiterstruktur nach elementaren Schritten im Herstellungsprozess als eine Ausführungsform der vorliegenden Erfindung; Fig. 1 shows the layer structure of a semiconductor structure according to elemental steps in the manufacturing process as an embodiment of the present invention;

Fig. 2 den Schichtaufbau der Halbleiterstruktur nach Fig. 1 nach dem Aufbringen einer Abdeckschicht mit stöchiometrischem Schichtgradienten; FIG. 2 shows the layer structure of the semiconductor structure according to FIG. 1 after the application of a cover layer with a stoichiometric layer gradient;

Fig. 3 den Schichtaufbau einer Halbleiterstruktur nach Fig. 2 nach dem Aufbringen und Strukturieren einer Photomaske; Fig. 3 shows the layer structure of a semiconductor structure of Figure 2 after deposition and patterning of a photomask.

Fig. 4 den Schichtaufbau einer Halbleiteranordnung nach Fig. 3 nach dem Strukturieren der leitenden Schicht; FIG. 4 shows the layer structure of a semiconductor arrangement according to FIG. 3 after the structuring of the conductive layer;

Fig. 5 den Schichtaufbau einer üblichen Halbleiterstruktur nach elementaren Schritten im Herstellungsprozess; Fig. 5 shows the layer structure of a conventional semiconductor structure of elementary steps in the manufacturing process;

Fig. 6 den Schichtaufbau der üblichen Halbleiterstruktur nach Fig. 5 nach dem Aufbringen und Strukturieren einer Photomaske und dem Eindringen liquider Chemikalien in die leitende Schicht; und Fig. 6 shows the layer structure of the conventional semiconductor structure of Figure 5 after deposition and patterning of a photomask and the penetration of liquid chemicals in the conductive layer. and

Fig. 7 den Schichtaufbau einer üblichen Halbleiterstruktur nach Fig. 6 nach dem Strukturieren der leitenden Schicht. Fig. 7 shows the layer structure of a conventional semiconductor structure of FIG. 6 after patterning the conductive layer.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile. In the figures, the same reference symbols designate the same or functionally identical components.

Fig. 1 zeigt den Schichtaufbau einer Halbleiterstruktur als eine Ausführungsform der vorliegenden Erfindung. Fig. 1 shows the layer structure of a semiconductor structure as an embodiment of the present invention.

Fig. 1 stellt im Zusammenhang mit Fig. 2, 3, 4 den Schichtaufbau einer Halbleiterstruktur nach verschiedenen Schritten im Herstellungsprozess dar. Fig. 1 shows in connection with Fig. 2, 3, 4, the layer structure of a semiconductor structure after various steps in the manufacturing process is.

In Fig. 1 ist auf einem passivierten Halbleitersubstrat 1 eine Diffusionsbarriere 2, insbesondere aus Ti und/oder Ti/TiN, aufgebracht. Diese Schicht 2 soll ein Eindiffundieren von Atomen bzw. Molekülen in das Halbleitersubstrat verhindern und dient gleichzeitig als Trägerschicht für nachfolgende Abscheidungen. Die Schicht 2 wird von einem Target aus aufgesputtert. Daran grenzt eine elektrisch leitende Schicht 3, die vorzugsweise aus einer Aluminiumlegierung, insbesondere AlCu, oder Aluminium selbst besteht. Die vorzugsweise bei einer Temperatur von 300°C bis 500°C aufgebrachte leitende Schicht 3, bildet zwischen einzelnen Körnern des Metalls bzw. der Metallverbindung einzelne Korngrenzen 4 aus. Aufgrund der unterschiedlichen Korngrößen ergeben sich Absätze 6 an der Oberfläche der leitenden Schicht 3, die somit eine rauhe Oberfläche aufweist. In Fig. 1, a diffusion barrier 2 , in particular made of Ti and / or Ti / TiN, is applied to a passivated semiconductor substrate 1 . This layer 2 is intended to prevent atoms or molecules from diffusing into the semiconductor substrate and, at the same time, serves as a carrier layer for subsequent deposits. Layer 2 is sputtered on from a target. Adjacent to this is an electrically conductive layer 3 , which preferably consists of an aluminum alloy, in particular AlCu, or aluminum itself. The conductive layer 3 , which is preferably applied at a temperature of 300 ° C. to 500 ° C., forms individual grain boundaries 4 between individual grains of the metal or the metal compound. Due to the different grain sizes, paragraphs 6 result on the surface of the conductive layer 3 , which thus has a rough surface.

Fig. 2 verdeutlicht den Schichtaufbau nach Fig. 1 nach dem Aufbringen einer Abdeckschicht 10 mit stöchiometrischem Schichtgradienten. Der stöchiometrische Schichtgradient verläuft, ausgehend von der rauen Oberfläche der leitenden Schicht 3, von einem Metall zu einer Metall-/Nichtmetallverbindung. Vorzugsweise erfolgt der stöchiometrische Übergang von Ti zu TiN, wobei sich die Stöchiometrie vorzugsweise in etwa linear ändert, aber auch die Form anderer mathematischer Funktionen (zum Beispiel der Exponentialfunktion) annehmen kann. FIG. 2 illustrates the layer structure according to FIG. 1 after the application of a cover layer 10 with a stoichiometric layer gradient. The stoichiometric layer gradient, starting from the rough surface of the conductive layer 3 , runs from a metal to a metal / non-metal compound. The stoichiometric transition from Ti to TiN preferably takes place, the stoichiometry preferably changing approximately linearly, but also taking the form of other mathematical functions (for example the exponential function).

Die im Sputterverfahren aufgebrachte Deckschicht 10 (Ti-Atome werden in einem Argonplasma aus einem Ti-Target gelöst und durch sukzessives Zuführen von Stickstoff zunehmend nitriert) deckt Absätze 6 an der Oberfläche der leitenden Schicht 3, ohne die Ausbildung von Rissen ab. Das direkt auf die leitenden Schicht 3 aufgebrachte Metall, vorzugsweise Ti, nimmt nicht die Kornstruktur und damit die Korngrenzen 4 der darunter liegenden Schicht auf, und der Stöchiometriegradient hin zur Metall-/Nichtmetallverbindung stellt einen kontinuierlichen Übergang zur Oberfläche der Deckschicht 10 dar. Dieser Prozessschritt kann in einer einzigen Vakuumkammer vorgenommen werden und erfordert keinen weiteren Prozessschritt, um eine ausreichende Abdeckung der leitenden Schicht 3 zu gewährleisten. The cover layer 10 applied in the sputtering process (Ti atoms are dissolved in an argon plasma from a Ti target and increasingly nitrided by the successive addition of nitrogen) covers paragraphs 6 on the surface of the conductive layer 3 without the formation of cracks. The metal, preferably Ti, applied directly to the conductive layer 3 does not take up the grain structure and thus the grain boundaries 4 of the layer below, and the stoichiometric gradient towards the metal / non-metal connection represents a continuous transition to the surface of the cover layer 10. This process step can be carried out in a single vacuum chamber and does not require any further process step to ensure adequate coverage of the conductive layer 3 .

An der Oberfläche der Abdeckschicht 10 mit stöchiometrischem Schichtgradienten ist nach Abschluss des Abscheidungsprozesses eine Metall-/Nichtmetall-Verbindung, insbesondere aus TiN, welche als ARC-Schicht (Anti-Reflective-Coating) dient, aber auch die Diffusion zum Beispiel von Säuren, Laugen oder Entwicklerflüssigkeiten insbesondere bei nachfolgenden photolithographischen Schritten in die darunter liegende, leitende Schicht 3 verhindert. On the surface of the cover layer 10 with a stoichiometric layer gradient there is a metal / non-metal compound, in particular made of TiN, which serves as an ARC layer (anti-reflective coating) after the completion of the deposition process, but also the diffusion, for example, of acids, bases or developer liquids, in particular in subsequent photolithographic steps in the underlying conductive layer 3 prevented.

Fig. 3 zeigt die Halbleiterstruktur nach Fig. 2, nach dem Aufbringen und Strukturieren einer Photomaske 7 auf die Abdeckschicht 10 mit stöchiometrischem Schichtgradienten. Am Absatz 6 kann aufgrund der Abdeckschicht 10 kein Durchdringen bzw. kein Angriff von Entwickler/Nasschemie erfolgen, und somit kommt es nicht zu unerwünscht passivierten Bereichen in der leitenden Schicht 3. FIG. 3 shows the semiconductor structure according to FIG. 2, after the application and structuring of a photomask 7 on the cover layer 10 with a stoichiometric layer gradient. Due to the covering layer 10, penetration or attack by developer / wet chemistry cannot take place on the heel 6 , and thus there are no undesired passivated areas in the conductive layer 3 .

In Fig. 4 ist die Halbleiterstruktur nach Fig. 3 nach dem teilweisen Entfernen der leitenden Schicht 3 dargestellt. Aufgrund der "dichten" Abdeckschicht 10 mit stöchiometrischem Schichtgradienten, konnte kein Metall aus der leitenden Schicht 3 passiviert werden und somit ergeben sich keine Rückstände (Defektstellen, Ringdefekte) nach dem Entfernen, insbesondere der leitenden Schicht 3, in einem Ätzprozess. In FIG. 4, the semiconductor structure of Fig. 3 after partial removal of the conductive layer 3. Because of the "dense" cover layer 10 with a stoichiometric layer gradient, no metal could be passivated from the conductive layer 3 and thus no residues (defects, ring defects) result after removal, in particular the conductive layer 3 , in an etching process.

Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar. Insbesondere ist die Erfindung nicht auf die genannten Metalle, Metallverbindungen und Metall-/Nichtmetallverbindungen oder auch den linearen oder exponentiellen Funktionsverlauf des Stöchiometriegradienten der Abdeckschicht 10 beschränkt. Although the present invention has been described above with reference to a preferred exemplary embodiment, it is not restricted to this but can be modified in a variety of ways. In particular, the invention is not limited to the metals, metal compounds and metal / non-metal compounds mentioned, or also the linear or exponential function curve of the stoichiometric gradient of the cover layer 10 .

Schließlich ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt. Bezugszeichenliste 1 passiviertes Halbleitersubstrat (z. B. SiO2)
2 Zwischenschicht, insbesondere eine Diffusionsbarriere aus Ti/TiN
3 leitende Schicht (Via), insbesondere aus AlCu
4 Korngrenze
5 ARC- Schicht (Anti- Reflective- Coating), z. B. aus TiN
6 Absatz in der Oberfläche (Stufe)
7 Photomaske (Resist)
8 Passiviertes Metalloxyd (z. B. AlxCuy)
9 Riss in der ARC- Schicht
10 Abdeckschicht mit stöchiometrischem Schichtgradienten, insbesondere Ti ⇐ TiN ARC- Schicht bzw. Diffusionsbarriere
Finally, the invention is not limited to the application possibilities mentioned. Reference Signs List 1 passivated semiconductor substrate (eg., SiO 2)
2 intermediate layer, in particular a diffusion barrier made of Ti / TiN
3 conductive layer (Via), in particular made of AlCu
4 grain boundary
5 ARC layer (anti-reflective coating), e.g. B. from TiN
6 paragraph in the surface (level)
7 photomask (resist)
8 Passivated metal oxide (e.g. Al x Cu y )
9 Crack in the ARC layer
10 covering layer with stoichiometric layer gradient, in particular Ti ⇐ TiN ARC layer or diffusion barrier

Claims (13)

1. Verfahren zur Herstellung einer Halbleiterstruktur mit den Schritten:
Bereitstellen eines Halbleitersubstrats (1) mit einer darauf aufgebrachten leitenden Schicht (3);
Vorsehen einer Abdeckschicht (10), welche einen kontinuierlichen Stöchiometriegradienten von einem Metall zu einer Metall-Nichtmetall-Verbindung aufweist, auf der leitenden Schicht (3);
Vorsehen eines nasschemischen Verfahrensschrittes auf der Abdeckschicht (10); und
zumindest teilweises Entfernen der Abdeckschicht und der darunter liegenden leitenden Schicht (3). 1. A method for producing a semiconductor structure comprising the steps:
Providing a semiconductor substrate ( 1 ) with a conductive layer ( 3 ) applied thereon;
Providing a cover layer ( 10 ), which has a continuous stoichiometric gradient from a metal to a metal-non-metal compound, on the conductive layer ( 3 );
Providing a wet chemical process step on the cover layer ( 10 ); and
at least partially removing the cover layer and the underlying conductive layer ( 3 ). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die elektrisch leitende Schicht (3) eine Aluminiumverbindung, insbesondere AlCu, oder Al selbst aufweist. 2. The method according to claim 1, characterized in that the electrically conductive layer ( 3 ) has an aluminum compound, in particular AlCu, or Al itself. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor dem Aufbringen der leitenden Schicht (3) eine Zwischenschicht (2), insbesondere aus Ti und/oder TiN, aufgebracht wird. 3. The method according to claim 1 or 2, characterized in that before the application of the conductive layer ( 3 ), an intermediate layer ( 2 ), in particular made of Ti and / or TiN, is applied. 4. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die leitende Schicht (3) unter einer erhöhten, insbesondere kontrollierten, Temperatur von etwa 380°C bis etwa 480°C aufgebracht wird. 4. The method according to at least one of the preceding claims, characterized in that the conductive layer ( 3 ) is applied at an elevated, in particular controlled, temperature of about 380 ° C to about 480 ° C. 5. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Deckschicht (10) einen stöchiometrischen Schichtgradienten aus einem Metall und einer metallischen Nitridverbindung, insbesondere mit einem Übergang von Ti, welches direkt auf der leitenden Schicht (3) abgeschieden wird, zu TiN, aufweist. 5. The method according to at least one of the preceding claims, characterized in that the cover layer ( 10 ) a stoichiometric layer gradient of a metal and a metallic nitride compound, in particular with a transition of Ti, which is deposited directly on the conductive layer ( 3 ) TiN. 6. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Aufbringen der Abdeckschicht (10) eine Maske (7) aus Photolack aufgebracht und, insbesondere in einem photolithographischen Prozess, strukturiert wird. 6. The method according to at least one of the preceding claims, characterized in that after the application of the cover layer ( 10 ), a mask ( 7 ) is applied from photoresist and, in particular in a photolithographic process, is structured. 7. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (10) von einen nitridierten Target aus durch Sputtern mit variierter Gaszufuhr aufgebracht wird. 7. The method according to at least one of the preceding claims, characterized in that the cover layer ( 10 ) is applied from a nitrided target by sputtering with a varied gas supply. 8. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (10) von einem sauberen Target aus durch Sputtern mit variierter Gaszufuhr aufgebracht wird. 8. The method according to at least one of the preceding claims, characterized in that the cover layer ( 10 ) is applied from a clean target by sputtering with a varied gas supply. 9. Verfahren nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Stöchiometriegradient der Abdeckschicht (10) durch eine kontinuierliche Erhöhung des Stickstoffanteils in einem Argonplasma in einem Sputterprozess erzeugt wird. 9. The method according to at least one of the preceding claims, characterized in that the stoichiometric gradient of the cover layer ( 10 ) is generated by a continuous increase in the nitrogen content in an argon plasma in a sputtering process. 10. Halbleiterstruktur mit:
einem Halbleitersubstrat (1) mit einer darauf aufgebrachten leitenden Schicht (3); und
einer Abdeckschicht (10), welche einen kontinuierlichen Stöchiometriegradienten von einem Metall zu einer Metall-/Nichtmetall-Verbindung aufweist, auf der leitenden Schicht (3). 10. Semiconductor structure with:
a semiconductor substrate ( 1 ) with a conductive layer ( 3 ) applied thereon; and
a covering layer ( 10 ), which has a continuous stoichiometric gradient from a metal to a metal / non-metal compound, on the conductive layer ( 3 ). 11. Halbleiterstruktur nach Anspruch 10, dadurch gekennzeichnet, dass die leitende Schicht (3) eine Aluminiumverbindung, insbesondere aus AlCu, oder Al selbst aufweist. 11. The semiconductor structure according to claim 10, characterized in that the conductive layer ( 3 ) has an aluminum compound, in particular made of AlCu, or Al itself. 12. Halbleiterstruktur nach Anspruch 10, dadurch gekennzeichnet, dass das Metall bzw. die Metall-Nichtmetall-Verbindung, der mit einem Stöchiometriegradienten versehenen Abdeckschicht (10), insbesondere Ti und TiN aufweisen. 12. The semiconductor structure as claimed in claim 10, characterized in that the metal or the metal-non-metal compound has the cover layer ( 10 ) provided with a stoichiometric gradient, in particular Ti and TiN. 13. Halbleiterstruktur nach Anspruch 10, dadurch gekennzeichnet, dass zwischen der leitenden Schicht (3) und dem Halbleitersubstrat (1) eine Zwischenschicht (2), welche insbesondere Ti und/oder TiN aufweist, vorhanden ist. 13. The semiconductor structure as claimed in claim 10, characterized in that an intermediate layer ( 2 ), which in particular has Ti and / or TiN, is present between the conductive layer ( 3 ) and the semiconductor substrate ( 1 ).
DE10163312A 2001-12-21 2001-12-21 Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound Withdrawn DE10163312A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10163312A DE10163312A1 (en) 2001-12-21 2001-12-21 Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10163312A DE10163312A1 (en) 2001-12-21 2001-12-21 Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound

Publications (1)

Publication Number Publication Date
DE10163312A1 true DE10163312A1 (en) 2003-02-27

Family

ID=7710404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10163312A Withdrawn DE10163312A1 (en) 2001-12-21 2001-12-21 Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound

Country Status (1)

Country Link
DE (1) DE10163312A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
US6005277A (en) * 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
US6057603A (en) * 1998-07-30 2000-05-02 Advanced Micro Devices, Inc. Fabrication of integrated circuit inter-level dielectrics using a stop-on-metal dielectric polish process
US6087269A (en) * 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918147A (en) * 1995-03-29 1999-06-29 Motorola, Inc. Process for forming a semiconductor device with an antireflective layer
US6005277A (en) * 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
US6087269A (en) * 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6057603A (en) * 1998-07-30 2000-05-02 Advanced Micro Devices, Inc. Fabrication of integrated circuit inter-level dielectrics using a stop-on-metal dielectric polish process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Spinler S., Schmidbauer S., Klotzsche J.: Surface roughness reduction for AlCu-based metallization: implications from an integrative point of view. Third European Workshop on Materials for Advanced Metallization, Ostende, Belgium, 7-10 March 1999 In: Microelectron. Eng. (Netherlands), Microelec- tronic Engineering, Jan. 2000, Elsevier, Nether- lands, ISSN 0167-9317, Vol. 50, Nr. 1-4, S. 311-319 *

Similar Documents

Publication Publication Date Title
DE60012807T2 (en) Plasma cleaning method for openings in low dielectric constant insulating layer (s) over copper line IC structures
DE69836114T2 (en) Copper wiring with improved electromigration resistance and reduced defect sensitivity
DE69933933T2 (en) METHOD FOR PRODUCING A LADDER TRACK STRUCTURE FOR INTEGRATED CIRCUIT
DE19958904C2 (en) Method of making a hard mask on a substrate
DE69832226T2 (en) Method for producing a semiconductor device with aluminum contacts or vias
DE2729030A1 (en) METHOD OF CREATING A MULTI-LAYER CONDUCTOR PATTERN IN THE MANUFACTURE OF MONOLITHICALLY INTEGRATED CIRCUITS
DE102004037089A1 (en) A technique for making a passivation layer prior to depositing a barrier layer in a copper metallization layer
DE19634125A1 (en) Junction layer in semiconductor component manufacturing method for integrated semiconductor module
DE102006053927A1 (en) Semiconductor component and production process has source-drain region with gate electrode and intermetallic dielectric layer of damascene structure with barrier and metallic cover layers
DE19727212A1 (en) Manufacturing process for a thin film transistor
DE2723944A1 (en) ARRANGEMENT OF A STRUCTURED LAYER AND A PATTERN OF DEFINED THICKNESS AND METHOD OF MANUFACTURING IT
DE4102422A1 (en) METHOD FOR PRODUCING A LADDER STRUCTURE OF A SEMICONDUCTOR DEVICE ARRANGED IN MULTIPLE LEVELS
DE3414781A1 (en) Multi-layer connection structure of a semi-conductor device
DE2709933A1 (en) PROCESS FOR PRODUCING CONTINUOUS METALLIC JOINTS BETWEEN MULTIPLE METALLIZATION LEVELS IN SEMICONDUCTOR DEVICES
DE102009060066B4 (en) Method for producing an electronic component and electronic component
DE10223482A1 (en) Method for forming a metal layer of a semiconductor element
DE10341059B4 (en) Integrated circuit arrangement with capacitor and manufacturing method
DE19852256B4 (en) Process for etching platinum
DE19843624C1 (en) Integrated circuit arrangement and method for its production
DE102005057061B3 (en) A method of removing a passivation layer prior to depositing a barrier layer in a copper metallization layer
DE19840988A1 (en) Method for manufacturing a contact structure for integrated circuits
DE10163312A1 (en) Semiconductor structure manufacture, conducting layer formed on semiconductor substrate has covering layer that has continuous stoichiometric gradient from a metal to a metal/non-metal compound
DE102006045822A1 (en) Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
DE10156054C2 (en) Manufacturing process for a conductor track on a substrate
DE19608883C2 (en) Manufacturing method for a semiconductor device and semiconductor device manufactured thereby

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal