DE10154497A1 - Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate - Google Patents

Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate

Info

Publication number
DE10154497A1
DE10154497A1 DE2001154497 DE10154497A DE10154497A1 DE 10154497 A1 DE10154497 A1 DE 10154497A1 DE 2001154497 DE2001154497 DE 2001154497 DE 10154497 A DE10154497 A DE 10154497A DE 10154497 A1 DE10154497 A1 DE 10154497A1
Authority
DE
Germany
Prior art keywords
integrated
integrated resistor
semiconductor
semiconductor material
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001154497
Other languages
German (de)
Inventor
Udo Ausserlechner
Mario Motz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001154497 priority Critical patent/DE10154497A1/en
Publication of DE10154497A1 publication Critical patent/DE10154497A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • G01R33/075—Hall devices configured for spinning current measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Integrated resistor comprises a semiconductor substrate (12) having a (100)-semiconductor direction; and a longitudinal conducting p-doped region (18) in the substrate, in which the longitudinal region is arranged in a (100)-direction with respect to the (100)-semiconductor material. A main current flow direction runs through the integrated resistor identical or parallel to the (100)-direction. Independent claims are also included for: a switch for producing a current and containing the integrated resistor; and a sensor arrangement containing the switch. Preferred Features: The substrate ma have a (110) or (111) semiconductor direction. The semiconductor material is silicon or germanium.

Description

Die vorliegende Erfindung bezieht sich auf integrierte Widerstände und insbesondere auf ein Konzept zum Betrieb und zur Ansteuerung einer Sensoranordnung, insbesondere einer Hallsonde, mittels Stromerzeugungsschaltungen unter Verwendung dieser integrierten Widerständen, deren elektrischen und magnetischen Charakteristika im wesentlichen unbeeinflußt von mechanischen Spannungen in dem verwendeten Halbleitermaterial sind. The present invention relates to integrated Resistances and in particular on a concept for operation and to control a sensor arrangement, in particular one Hall probe, using power generation circuits below Using these integrated resistors, their electrical and magnetic characteristics essentially unaffected by mechanical stresses in the used Are semiconductor material.

Integrierte Sensoranordnungen, wie z. B. Hallsonden einschließlich deren Ansteuer- und Auswerteelektronik (ASICs, ASIC = application specific IC = anwendungsspezifische integrierte Schaltung), werden zunehmend bei vielen Anwendungen, z. B. in der Automobilindustrie, als Stromzähler oder bei Lüftermotoren, mit großen Stückzahlen verwendet. Integrated sensor arrangements, such as. B. Hall probes including their control and evaluation electronics (ASICs, ASIC = application specific IC = application specific integrated circuit), are increasingly used by many Applications, e.g. B. in the automotive industry, as an electricity meter or for fan motors, used in large numbers.

Mit diesen integrierten Sensoranordnungen ergibt sich die Möglichkeit, sehr genaue Magnetfeldsensoren mit umfangreichen Zusatzfunktionen, z. B. mit der Möglichkeit der Programmierbarkeit und sogenannte "smart sensors", in bewährter CMOS- oder BiCMOS-Technologie mit Silizium als Halbleitergrundmaterial zuverlässig und kostengünstig in großen Stückzahlen zu fertigen. Insbesondere durch diese Kombination an Vorteilen kommen die ehemals bevorzugt verwendeten diskreten Hallsonden einschließlich deren Ansteuerschaltungen bestehend aus direkten Halbleitermaterialien, wie z. B. GaAs und InSb, immer seltener zum Einsatz. Direkte Halbleitermaterialien sind dabei solche Halbleiter, bei denen das Energiemaximum des Valenzbandes und das Energieminimum des Leitungsbandes bei identischen Kristallimpulsen vorliegen. With these integrated sensor arrangements the results Possibility of using very accurate magnetic field sensors extensive additional functions, e.g. B. with the possibility of Programmability and so-called "smart sensors", in proven CMOS or BiCMOS technology with silicon as Semiconductor base material reliably and inexpensively in large To manufacture quantities. Especially through this A combination of advantages comes from the formerly preferred discrete Hall probes including theirs Control circuits consisting of direct semiconductor materials, such as. B. GaAs and InSb, less and less used. direct Semiconductor materials are those semiconductors in which the Energy maximum of the valence band and the energy minimum of Conductivity band with identical crystal pulses.

Dabei treten in zunehmendem Maße bestimmte Nachteile von indirekten Halbmaterialien, wie z. B. Silizium oder Germanium, zu Tage, wobei indirekte Halbleitermaterialien solche Halbleiter sind, bei denen das Energiemaximum des Valenzbandes und das Energieminimum des Leitungsbandes bei verschiedenen Kristallimpulsen vorliegen. Bei indirekten Halbleitermaterialien sind im allgemeinen starke Piezo-Effekte anzutreffen. Unter Piezo-Effekten werden in diesem Zusammenhang die Änderungen von elektrischen Parametern des Halbleitermaterials unter dem Einfluß einer mechanischen Spannung in dem Halbleitermaterial bezeichnet. Insbesondere wird dabei zwischen dem piezoresistiven Effekt und dem Piezo-Hall-Effekt unterschieden. There are increasing disadvantages indirect semi-materials, such as. B. silicon or Germanium, by day, with indirect semiconductor materials such Semiconductors are those in which the energy maximum of Valence band and the energy minimum of the conduction band different crystal pulses are present. With indirect Semiconductor materials are generally strong piezo effects encountered. Piezo effects are used in this Connection the changes of electrical parameters of the Semiconductor material under the influence of a mechanical Referred to voltage in the semiconductor material. In particular is between the piezoresistive effect and the Piezo Hall effect distinguished.

Der piezoresistive Effekt gibt an, wie sich der spezifische ohmsche Widerstand des jeweiligen Halbleitermaterials unter dem Einfluß eines mechanischen Spannungstensors verhält:

ρ = ρ0(1 + Σ πi,j σi,j)
The piezoresistive effect indicates how the specific ohmic resistance of the respective semiconductor material behaves under the influence of a mechanical tension tensor:

ρ = ρ 0 (1 + Σ π i, j σ i, j )

Der Piezo-Hall-Effekt beschreibt dagegen die Abhängigkeit der Hallkonstante vom mechanischen Spannungszustand in dem Halbleitermaterial:

Rh = Rh0(1 + Σ Pi,j σi,j)
The piezo Hall effect, on the other hand, describes the dependence of the Hall constant on the mechanical stress state in the semiconductor material:

R h = R h0 (1 + Σ P i, j σ i, j )

Dabei ist σi,j der mechanische Spannungstensor, πi,j sind die piezoresistiven Koeffizienten, Pi,j sind die Piezo-Hall- Koeffizienten, wobei sich die Summation über i = 1. . .3 und j = 1. . .3 erstreckt. Here σ i, j is the mechanical stress tensor, π i, j are the piezoresistive coefficients, P i, j are the piezo Hall coefficients, the summation over i = 1.. .3 and j = 1.. .3 stretches.

Beide Effekte sind beim Betrieb einer Sensoranordnung, wie z. B. einer integrierten Hallsonde einschließlich Ansteuer- und Auswerteelektronik, störend. Both effects are like when operating a sensor arrangement z. B. an integrated Hall probe including control and evaluation electronics, annoying.

Durch den Piezo-Hall-Effekt ändert sich beispielsweise, je nachdem, wie sich die mechanischen Eigenschaften des Sensorgehäuses ändern, die strombezogene Empfindlichkeit Si der Hallsonde:


The piezo Hall effect changes, for example, the current-related sensitivity S i of the Hall probe, depending on how the mechanical properties of the sensor housing change:


Dabei ist Uh die Hallspannung an der Ausgangsseite der Hallsonde, IH ist der Strom durch die Hallsonde, B ist die magnetische Flußdichte, t ist die effektive Dicke der aktiven Schicht der Hallsonde und G ist ein Geometriefaktor, der den Einfluß der Kontaktelektroden auf die Hallspannung beschreibt. U h is the Hall voltage at the output side of the Hall probe, I H is the current through the Hall probe, B is the magnetic flux density, t is the effective thickness of the active layer of the Hall probe, and G is a geometry factor that determines the influence of the contact electrodes on the Hall voltage describes.

Darüber hinaus ändert sich infolge des piezoresistiven Effekts bei Anliegen mechanischer Spannungen in dem Halbleitermaterial der Hallstrom durch die Hallsonde, da dieser beispielsweise nur über einen Widerstand definiert ist, an dem man, eventuell in einer Regelschleife, eine Spannung abfallen läßt. Eine Änderung des Hallstroms aufgrund einer Widerstandsänderung führt daher zu einer Änderung der Empfindlichkeit S der Hallsonde, da diese identisch mit dem Produkt aus strombezogener Empfindlichkeit Si mal Hallstrom IH ist:

S = SiIH = Uh/B
In addition, due to the piezoresistive effect when mechanical voltages are present in the semiconductor material, the Hall current through the Hall probe changes, since this is defined, for example, only via a resistor, across which a voltage may be dropped, possibly in a control loop. A change in the Hall current due to a change in resistance therefore leads to a change in the sensitivity S of the Hall probe, since this is identical to the product of the current-related sensitivity S i times the Hall current I H :

S = S i I H = U h / B

Bei integrierten Sensorschaltungen, die in einem Gehäuse untergebracht sind, ist ferner zu beachten, daß die Vergußmasse des Gehäuses im allgemeinen einen anderen thermischen Ausdehnungskoeffizienten als das Halbleitermaterial, wie z. B. der Silizium-Chip, aufweist, wodurch sich die beiden Komponenten ähnlich einem Bimetallstreifen bei verschiedenen Temperaturen gegeneinander verspannen können. Die dabei auftretenden Druck- und Schubspannungskomponenten können ohne weiteres eine Größenordnung von 100 MPa (1 Pa = 1 N/m2) aufweisen und können sogar zu einer mechanischen Beschädigung des Chips, d. h. zu Rissen an der Oberfläche des Chips oder auch zum Bruch des Chips, führen. In the case of integrated sensor circuits which are accommodated in a housing, it should also be noted that the casting compound of the housing generally has a different coefficient of thermal expansion than the semiconductor material, such as, for. B. the silicon chip, whereby the two components can brace against each other similar to a bimetal strip at different temperatures. The pressure and shear stress components that occur can easily have an order of magnitude of 100 MPa (1 Pa = 1 N / m 2 ) and can even cause mechanical damage to the chip, ie cracks on the surface of the chip or breakage of the chip , to lead.

Es ist bislang noch nicht gelungen, diese mechanischen Spannungen über die gesamte Lebensdauer und den gesamten Temperaturbereich einer Sensoranordnung in einem für gehobene Ansprüche hinreichend genau definierten, vorgegebenen Bereich zu halten. Erschwerend kommt hinzu, daß Magnetfeldsensoren in besonders dünne Gehäusetypen vergossen werden, so daß man sie im jeweiligen Anwendungsfall in schmale Luftspalte einbauen kann, da gilt, je schmäler der Luftspalt gewählt ist, desto höher ist das Magnetfeld in diesem Spalt. So far, this mechanical Tensions over the entire lifespan and the whole Temperature range of a sensor arrangement in a for high demands sufficiently well defined, given Keep area. To make matters worse, Magnetic field sensors are cast in particularly thin housing types, so that they are narrow in the respective application Can install air gaps, since the narrower the Air gap is selected, the higher the magnetic field in this Gap.

Für derart dünne Gehäusetypen läßt sich außerdem aus Platzmangel kein Gel auf den Halbleiterchip aufbringen, wie es ansonsten häufig verwendet wird, um den Halbleiterchip verspannungsarm zu vergießen. For such thin housing types can also be used Lack of space does not apply gel to the semiconductor chip, as it does otherwise commonly used to the semiconductor chip shed with little tension.

Bezüglich der piezoresistiven Effekte in Silizium wird beispielsweise auf die wissenschaftliche Veröffentlichung "A graphical representation of the piezoresistive coefficients in silicon" von Y. Kanda, IEEE Trans. Electron Devices, Bd. ED-29, S. 64-70, Jan. 1982, verwiesen. Regarding the piezoresistive effects in silicon for example the scientific publication "A graphical representation of the piezoresistive coefficients in silicon "by Y. Kanda, IEEE Trans. Electron Devices, Vol. ED-29, pp. 64-70, Jan. 1982.

Bei der vorliegenden Erfindung ist das Hauptaugenmerk nicht auf den Einfluß mechanischer Verspannungen auf das Offset- Signal eines Sensorelements, z. B. einer Hallsonde, sondern im wesentlichen auf den Einfluß von mechanischen Spannungen im Halbleitermaterial auf die Ansteuerschaltung einer Sensoranordnung unter Verwendung von integrierten Widerständen und damit auf die Empfindlichkeit S der Hallsonde gerichtet. Das Offset-Signal Uoffset einer Hallsonde ist jene Ausgangsspannung einer Hallsonde, die bei Abwesenheit eines Magnetfelds B auftritt. Es handelt sich dabei also um einen additiven Anteil zum Ausgangssignal. Im Gegensatz dazu ist die Empfindlichkeit S einer Hallsonde, die bei der vorliegenden Erfindung mittels geeigneter Ansteuerschaltungen gegenüber mechanischen Spannungen im wesentlichen unbeeinflußt gehalten werden soll, ein multiplikativer Anteil, d. h. multiplikativ zum Magnetfeld, wobei gilt:

Uh = SB + Uoffset
In the present invention, the main focus is not on the influence of mechanical tension on the offset signal of a sensor element, for. B. a Hall probe, but essentially directed to the influence of mechanical stresses in the semiconductor material on the control circuit of a sensor arrangement using integrated resistors and thus on the sensitivity S of the Hall probe. The offset signal U offset of a Hall probe is the output voltage of a Hall probe that occurs in the absence of a magnetic field B. It is therefore an additive component to the output signal. In contrast to this, the sensitivity S of a Hall probe, which in the present invention is to be kept essentially unaffected by mechanical control against mechanical stresses, is a multiplicative component, ie multiplicative to the magnetic field, where:

U h = SB + U offset

Es gibt darüber hinaus umfangreiche Untersuchungen zur Richtungsabhängigkeit des piezoresistiven Effekts in n- und p-dotiertem Silizium sowohl für leichte Dotierungen unter 1017.cm-3 als auch für starke Dotierung bis zu 1023.cm-3. In diesem Zusammenhang wird auf die wissenschaftlichen Veröffentlichungen "Piezoresistance effect in germanium and silicon", Physical Rev., Bd. 94, S. 42-49, 1954, und "Piezoresistive Properfies of Heavily Doped n-Type Silicon", von O. N. Tufte und E. L. Stelzer, Physical Rev., Bd. 133, Nr. 6A, S. A1705-1716, 16. März 1964, verwiesen. There are also extensive studies on the directional dependence of the piezoresistive effect in n- and p-doped silicon, both for light doping below 10 17 .cm -3 and for strong doping up to 10 23 .cm -3 . In this context, the scientific publications "Piezoresistance effect in germanium and silicon", Physical Rev., Vol. 94, pp. 42-49, 1954, and "Piezoresistive Properfies of Heavily Doped n-Type Silicon", by ON Tufte and EL Stelzer, Physical Rev., Vol. 133, No. 6A, pp. A1705-1716, March 16, 1964.

Dazu gibt es auch eine gut ausgearbeitete Theorie, die die experimentell erhaltenen Meßergebnisse quantitativ auf Basis der Bandstruktur der Halbleiter untermauert; siehe dazu die wissenschaftliche Veröffentlichung "Transport and deformation-potential theory for many-valley semiconductors with anisotropic scattering", von C. Herring und E. Vogt, Physical Rev., Bd. 101, S. 944-961, 1956. There is also a well-developed theory that the experimental results obtained quantitatively Basis of the band structure of the semiconductor underpinned; see the scientific publication "Transport and deformation-potential theory for many-valley semiconductors with anisotropic scattering ", by C. Herring and E. Vogt, Physical Rev., vol. 101, pp. 944-961, 1956.

Zur Ansteuerung einer integrierten Hallsonde ist beispielsweise folgendes Schaltungskonzept bekannt, das das Ziel verfolgt, die Empfindlichkeit der Hallsonde gegenüber der Temperatur möglichst genau zu definieren. So ist aus der US 5260614 bekannt, eine Hallsonde mit einem Strom zu versorgen, der einen wohldefinierten Temperaturkoeffizienten aufweist. Der Temperaturkoeffizient wird durch die geeignete Wahl und/oder die Kombination von Referenzwiderständen definiert, wobei die Referenzwiderstände in einem engen thermischen Kontakt zur Sonde stehen müssen, was in der Regel bei einer integrierten Herstellung gewährleistet werden kann. Ändert sich allerdings die mechanische Spannung auf den Halbleiterchip, so ändern sich die Referenzwiderstände und mit ihnen der Strom durch die Hallsonde, so daß die magnetische Empfindlichkeit dieser Schaltung über der Lebensdauer deutlich driftet. To control an integrated Hall probe For example, the following circuit concept is known, which is the goal tracked the sensitivity of the Hall probe to the Define temperature as precisely as possible. So is from the US 5260614 discloses a Hall probe with a current supply of a well-defined temperature coefficient having. The temperature coefficient is determined by the suitable choice and / or the combination of reference resistors defined, the reference resistances in a narrow must be in thermal contact with the probe, which is in the Usually be guaranteed with an integrated production can. However, the mechanical tension changes the semiconductor chip, the reference resistances change and with them the current through the Hall probe, so that the magnetic sensitivity of this circuit over the Service life drifts significantly.

Ausgehend von diesem Stand der Technik besteht die Aufgabe der vorliegenden Erfindung darin, verbesserte integrierte Widerstände zu schaffen, die insbesondere für Stromerzeugungsschaltungen zur Ansteuerung einer Sensoranordnung, wie z. B. einer Hallsensoranordnung, eingesetzt werden können, deren elektrischen Charakteristika im wesentlichen unbeeinflußt von mechanischen Spannungen in dem verwendeten Halbleitermaterial sind. The task is based on this prior art of the present invention therein, improved integrated To create resistance, especially for Power generation circuits for driving a sensor arrangement, such as z. B. a Hall sensor arrangement can be used their electrical characteristics essentially unaffected by mechanical stresses in the used Are semiconductor material.

Diese Aufgabe wird durch einen integrierten Widerstand gemäß den Ansprüchen 1 bis 3 und 5 und 6, durch eine Vorrichtung zur Erzeugung eines Stroms gemäß Anspruch 14 und 16, und durch eine Hallsensoranordnung gemäß Anspruch 19 gelöst. This task is accomplished through an integrated resistor according to claims 1 to 3 and 5 and 6, by a Device for generating a current according to claims 14 and 16, and by a Hall sensor arrangement according to claim 19 solved.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß integrierte Widerstände, die beispielsweise zur Ansteuerung von integrierten Hallsondenanordnungen auf einem Halbleiterchip eingesetzt werden sollen, eine äußerst geringe Abhängigkeit gegenüber mechanischen Spannungszuständen in dem Halbleiterchip aufweisen, d. h. daß die integrierten Widerstände möglichst unbeeinflußt von dem piezoresistiven Effekt bleiben, wenn die integrierten Widerstände mit einem vorgegebenen Dotierungstyp und einer vorgegebenen Dotierungsdichte so auf einem Halbleitersubstrat angeordnet werden, daß der Stromfluß durch den integrierten Widerstand je nach Dotierungstyp im wesentlichen in einer bevorzugten, vorbestimmten Richtung bezüglich der Kristallstruktur des Halbleitermaterials verläuft, in der der piezoresistive Effekt auf den integrierten Widerstand minimal ist. The present invention is based on the finding that that integrated resistors, for example for Control of integrated Hall probe arrangements on one Semiconductor chip to be used, an extreme low dependence on mechanical Have voltage states in the semiconductor chip, i. H. that the integrated resistors as unaffected by the piezoresistive effect remain when the built-in resistors with a given doping type and a given Doping density so arranged on a semiconductor substrate be that the current flow through the integrated resistor depending on the doping type essentially in a preferred predetermined direction with respect to the crystal structure of the Semiconductor material runs in which the piezoresistive Effect on integrated resistance is minimal.

Damit wird eine Minimierung des piezoresistiven Effekts in dem Halbleitermaterial auf den integrierten Widerstand erreicht, so daß der Stromfluß, der zur Ansteuerung einer Sensoranordnung verwendet werden kann, im wesentlichen unabhängig gegenüber mechanischen Spannungen in dem Halbleitermaterial ist. Somit kann erreicht werden, daß sich aufgrund mechanischer Spannungen in dem Halbleitermaterial keine Widerstandsänderungen der integrierten Widerstände ergeben, so daß der Stromfluß durch den erfindungsgemäßen integrierten Widerstand zur Ansteuerung eines Sensorelements im wesentlichen konstant, d. h. unbeeinflusst gegenüber piezoresistiven Effekten, gehalten werden kann und damit beispielsweise die magnetische Empfindlichkeit einer Hallsonde über der Lebensdauer der Hallsonde im wesentlichen konstant, d. h. unbeeinflusst gegenüber piezoresistiven Effekten, bleibt. This minimizes the piezoresistive effect in the semiconductor material on the integrated resistor reached so that the current flow that is used to drive a Sensor arrangement can be used essentially independent of mechanical stresses in the Is semiconductor material. It can thus be achieved that due to mechanical stresses in the semiconductor material no changes in resistance of the integrated resistors result, so that the current flow through the invention integrated resistor for driving a Sensor element substantially constant, i. H. unaffected against piezoresistive effects, can be kept and thus, for example, the magnetic sensitivity of a Hall probe over the life of the Hall probe in essentially constant, d. H. unaffected by piezoresistive Effects, remains.

Ein integrierter Widerstand, der zur Ansteuerung einer Sensoranordnung eingesetzt werden soll, wird erfindungsgemäß mit einem niedrigen piezoresistiven Effekt realisiert, indem derselbe vorzugsweise aus einem mit einer vorbestimmten Dotierung versehenem indirekten Halbleitermaterial, wie z. B. Silizium oder Germanium, ausgebildet wird. Der integrierte Widerstand besteht dabei aus zumindest einem länglichen dotierten Abschnitt, der die Stromflussrichtung durch denselben vorgibt. Der integrierte Widerstand wird nun erfindungsgemäß entsprechend der vorliegenden Dotierungsart so bezüglich der Kristallrichtung auf dem Halbleitersubstrat angeordnet, daß die piezoresistiven Effekte minimiert werden. Die relative Position des integrierten Widerstands ist dabei an dem jeweiligen Halbleiterchip weitgehend frei wählbar, wobei sich aber jene Stellen an dem Halbleiterchip auszeichnen, an denen die beiden mechanischen Hauptachsenspannungen etwa gleich groß sind, wobei dies z. B. im Zentrum eines quadratischen Halbleiterchips der Fall ist. An integrated resistor that is used to control a Sensor arrangement to be used is according to the invention realized with a low piezoresistive effect, by preferably the same one with a predetermined one Doped indirect semiconductor material, such as z. B. silicon or germanium is formed. The Integrated resistance consists of at least one elongated doped section that the direction of current flow through pretends the same. The integrated resistor is now according to the invention in accordance with the present type of doping so regarding the crystal direction on the Semiconductor substrate arranged that minimizes the piezoresistive effects become. The relative position of the integrated resistor is largely free on the respective semiconductor chip selectable, but with those locations on the semiconductor chip distinguish on which the two mechanical Main axis voltages are approximately the same size, this z. B. in Center of a square semiconductor chip is the case.

Falls ein integrierter Widerstand, der zur Ansteuerung einer Sensoranordnung eingesetzt werden soll, mit einem niedrigen piezoresistiven Effekt realisiert werden soll, und der vorzugsweise aus einem p- oder einem p+-Typ- Siliziummaterial besteht, ist für die Ausrichtung des integrierten Widerstands zu beachten, daß der Stromfluß durch den integrierten Widerstand je nach Halbleitermaterial in den folgenden, vorbestimmten Richtungen bezüglich der Kristallrichtung des Halbleitermaterials verläuft. If an integrated resistor, which is to be used to control a sensor arrangement, is to be realized with a low piezoresistive effect, and which preferably consists of a p- or a p + -type silicon material, the orientation of the integrated resistor must be taken into account that the current flow through the integrated resistor depends on the semiconductor material in the following predetermined directions with respect to the crystal direction of the semiconductor material.

Bei Verwendung von (100)-Silizium als Ausgangsmaterial für den Halbleiterchip verläuft der Stromfluß erfindungsgemäß vornehmlich in [100]-Richtungen. Der Stromfluß durch den integrierten Widerstand verläuft bei Verwendung von (110)- Silizium als Ausgangsmaterial des Halbleiterchips erfindungsgemäß vornehmlich in [100]-Richtungen. Ferner kann der Stromfluß durch den integrierten Widerstand bei Verwendung von (111)-Silizium als Ausgangsmaterial des Halbleiterchips in beliebigen Richtungen verlaufen. When using (100) silicon as the starting material for the current flow runs according to the invention in the semiconductor chip primarily in [100] directions. The current flow through the integrated resistance runs when using (110) - Silicon as the starting material for the semiconductor chip according to the invention primarily in [100] directions. Furthermore, the Current flow through the integrated resistor when in use of (111) silicon as the starting material of the semiconductor chip run in any direction.

Falls ein integrierter Widerstand, der beispielsweise zur Ansteuerung einer Sensoranordnung eingesetzt werden soll, mit einem niedrigen piezoresistiven Effekt realisiert werden soll, der vorzugsweise aus einem n- oder einem n+-Typ- Siliziummaterial besteht, ist erfindungsgemäß für die Ausrichtung des integrierten Widerstands zu beachten, daß der Stromfluß durch den integrierten Widerstand bei Verwendung von (100)-Silizium als Ausgangsmaterial für den Halbleiterchip vornehmlich in [110]-Richtungen verläuft, oder der Stromfluß durch den integrierten Widerstand bei Verwendung von (110)-Silizium als Ausgangsmaterial des Halbleiterchips vornehmlich in [111]-Richtungen verläuft, oder der Stromfluß durch den integrierten Widerstand kann bei Verwendung von (111)-Silizium als Ausgangsmaterial des Halbleiterchips in beliebigen Richtungen verlaufen. If an integrated resistor, which is to be used, for example, to control a sensor arrangement, is to be realized with a low piezoresistive effect, which preferably consists of an n- or an n + -type silicon material, the orientation of the integrated resistor must be taken into account according to the invention that the current flow through the integrated resistor when using (100) silicon as the starting material for the semiconductor chip is primarily in [110] directions, or the current flow through the integrated resistor when using (110) silicon as the starting material of the semiconductor chip runs in [111] directions, or the current flow through the integrated resistor can run in any direction when using (111) silicon as the starting material of the semiconductor chip.

Dadurch wird gemäß der vorliegenden Erfindung erreicht, daß der Widerstandswert des integrierten Widerstands bei einem Stromfluß durch denselben im wesentlichen unabhängig von mechanischen Verspannungen in dem Halbleitermaterial des Halbleiterchips ist. It is thereby achieved according to the present invention that the resistance value of the integrated resistance at one Current flow through it essentially independent of mechanical stress in the semiconductor material of the Is semiconductor chips.

Der integrierte Widerstand kann dabei auch aus zwei in etwa gleich großen Widerstandsanteilen zusammengesetzt sein, wobei im Layout beide Teile des Widerstands in etwa senkrecht aufeinander stehen. Elektrisch sind diese beiden Teile des integrierten Widerstands entweder in Serie oder auch parallel geschaltet. Dies führt erfindungsgemäß zu einer weiteren Reduzierung des störenden piezoresistiven Effekts. The integrated resistor can also consist of two or so equal proportions of resistance, where in the layout both parts of the resistor are approximately vertical stand on each other. Electrically these are two parts of the integrated resistor either in series or also connected in parallel. According to the invention, this leads to a further reducing the disruptive piezoresistive effect.

Mittels einer üblichen Regelschleife kann nun beispielsweise eine Referenzspannung auf den jeweiligen erfindungsgemäß ausgebildeten, integrierten Widerstand kopiert werden, wobei der Stromfluß durch denselben beispielsweise mittels geeigneter Transistoren ausgekoppelt wird. Dieser Stromfluß ist nunmehr unabhängig von mechanischen Verspannungen des Halbleitermaterials und kann als primärseitiger Eingangsstrom zur Ansteuerung einer Sensoranordnung, z. B. einer Hallsonde, verwendet werden. Damit wird erreicht, eine Hallsonde so betreiben zu können, daß deren stromabhängige Empfindlichkeit weitestgehend unbeeinflußt von mechanischen Verspannungen in dem Halbleitermaterials des Halbleiterchips bleibt, und daß der Steuerstrom unabhängig von dem Innenwiderstand der Hallsonde ist. Die Hallsonde und die Ansteuer- bzw. Auswerteschaltungen können dabei auch auf verschiedenen Halbleiterchips angeordnet sein. Using a standard control loop, you can now for example a reference voltage on the respective copied integrated resistor according to the invention be, the current flow through the same for example is coupled out by means of suitable transistors. This Current flow is now independent of mechanical Tensions of the semiconductor material and can be as primary Input current for driving a sensor arrangement, e.g. B. a Hall probe. So that is achieved to operate a Hall probe so that their current-dependent sensitivity largely unaffected by mechanical stress in the semiconductor material of the Semiconductor chips remains, and that the control current is independent of the internal resistance of the Hall probe. The Hall probe and the control or evaluation circuits can can also be arranged on different semiconductor chips.

Zur Offset-reduzierten Auswertung der Ausgangssignale der erfindungsgemäßen Hallsonde kann das sogenannte Spinning- Current-Prinzip vorteilhaft eingesetzt werden. For the offset-reduced evaluation of the output signals of the Hall probe according to the invention can the so-called spinning Current principle can be used advantageously.

Ferner zeigt die vorliegende Erfindung, daß der piezoresistive Effekt in p-dotiertem Silizium kleiner als in n- dotiertem Silizium ist, wobei dies zu dem Schluß führt, daß ein p-dotiertes Hallsensorelement den kleinstmöglichen Piezo-Hall-Effekt in Silizium aufweist und daher die gegenüber mechanischen Verspannungen unempfindlichste und stabilste Variante dafür ist. Furthermore, the present invention shows that the piezoresistive effect in p-doped silicon smaller than in n- doped silicon, which leads to the conclusion that a p-doped Hall sensor element the smallest possible Piezo Hall effect in silicon and therefore the opposite mechanical tension most insensitive and stable Variant for this is.

Dabei werden, wie bereits erörtert, vorzugsweise Hallsondenelemente aus einem Silizium-Halbleitermaterial verwendet, auf dem sich eine Hallsonde vom p-Typ befindet, wobei auch weitere elektronische Schaltungen zur Verarbeitung des Hallsondenausgangssignals und/oder zur Versorgung der Hallsonde mit elektrischer Energie auf dem Halbleiterchip angeordnet sein können. Dabei sollte die Hauptebene des Halbleitermaterials parallel zu einer (100)-Richtung des Halbleitereinkristalls sein, wobei die p-dotierte Hallsonde in dem Halbleitermaterial eine Orientierung aufweist, so daß der Strom vornehmlich in [110]-Richtungen durch das Halbleitermaterial fließt. As already discussed, preference is given to this Hall probe elements made of a silicon semiconductor material used on which there is a p-type Hall probe, where also other electronic circuits for processing the Hall probe output signal and / or to supply the Hall probe with electrical energy on the semiconductor chip can be arranged. The main level of the Semiconductor material parallel to a (100) direction of the Be semiconductor single crystal, the p-doped Hall probe in the semiconductor material has an orientation so that the current mainly in [110] directions through the Semiconductor material flows.

Eine weitere Möglichkeit zum Aufbau einer Hallsondenanordnung besteht nur darin, zumindest zwei Halbleiterchips in einem gemeinsamen Gehäuse zu verwenden, wobei die elektrischen Verbindungen der verschiedenen Halbleiterchips über Bondpads ausgeführt sind. Dabei besteht ein Halbleiterchip aus einem direkten Halbleitermaterial und enthält mindestens eine Hallsonde. Der zweite Chip dient vornehmlich der Signalverarbeitung des Ausgangssignals der Hallsonde und wird üblicherweise aus einem Silizium-Halbleitermaterial hergestellt. Another way to build one Hall probe arrangement consists only in at least two semiconductor chips in to use a common housing, the electrical connections of the various semiconductor chips via Bondpads are executed. There is a semiconductor chip made of a direct semiconductor material and contains at least one Hall probe. The second chip mainly serves the Signal processing of the output signal of the Hall probe and is usually made of a silicon semiconductor material manufactured.

Es kann nun zusätzlich zu der Hallsonde auf dem gleichen Halbleiter-Chip mindestens ein integrierter Widerstand als Referenzwiderstand angeordnet sein, der zur Erzeugung der Spannungs- oder Stromversorgung, also zu Ansteuerung, der Hallsonde verwendet wird, um einen primärseitigen einzuspeisenden Strom bereitzustellen, der von mechanischen Verspannungen des Halbleiterchips weitestgehend unbeeinflußt ist. It can now be in addition to the Hall effect on the same Semiconductor chip as at least one integrated resistor Reference resistor arranged to generate the Voltage or power supply, i.e. to control the Hall probe is used to make a primary To provide power to be supplied by mechanical Tensions of the semiconductor chip largely unaffected is.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen: Preferred embodiments of the present invention are described below with reference to the accompanying Drawings explained in more detail. Show it:

Fig. 1a-l auf einem Halbleiterchip integrierte Widerstände gemäß der vorliegenden Erfindung; Fig. 1a-l on a semiconductor chip integrated resistors according to the present invention;

Fig. 2a-c Anordnungen zum Erzeugen eines gegenüber mechanischen Spannungen unabhängigen Stroms gemäß der vorliegenden Erfindung; Fig. 2a-c arrangements for generating a to mechanical stresses independent stream according to the present invention;

Fig. 3 eine Sensoranordnung gemäß der vorliegenden Erfindung; und FIG. 3 shows a sensor assembly according to the present invention; and

Fig. 4 eine Definition der kristallographischen Richtungen in der Ebene eines Halbleitermaterials (in der Waferebene). Fig. 4 is a definition of the crystallographic directions in the plane of a semiconductor material (in the wafer plane).

Um das Verständnis der folgenden detaillierten Beschreibung der erfindungsgemäßen integrierten Widerstände zu vereinfachen, werden nun zuerst anhand von Fig. 4 kurz die im folgenden verwendeten Definitionen hinsichtlich des verwendeten Halbleitermaterials und der vorgegebenen Richtungen auf demselben bezüglich der Kristallausrichtung des Halbleitermaterials dargestellt. In order to simplify the understanding of the following detailed description of the integrated resistors according to the invention, the definitions used below with reference to the semiconductor material used and the predetermined directions thereon are now briefly illustrated with reference to FIG. 4 with respect to the crystal orientation of the semiconductor material.

Für die Herstellung integrierter Schaltungen werden die Halbleiterwafer (Siliziumwafer bzw. Siliziumscheiben) derart von einem Einkristallstab abgesägt, daß die Waferoberfläche einer kristallographischen Ebene zugeordnet ist. Um die jeweilige Ebene in einem kubischen Kristall festzulegen, werden dabei die sogenannten "Millerschen Indizes" verwendet, die im folgenden in runden Klammern angegeben sind. Fig. 4 zeigt beispielsweise einen Halbleiterwafer, der in der (100)-Ebene geschnitten ist. For the production of integrated circuits, the semiconductor wafers (silicon wafers or silicon wafers) are sawn off by a single crystal rod in such a way that the wafer surface is assigned to a crystallographic plane. To define the respective level in a cubic crystal, the so-called "Miller indices" are used, which are given below in parentheses. For example, FIG. 4 shows a semiconductor wafer cut in the (100) plane.

Ferner sind in Fig. 4 die kristallographischen Hauptrichtungen in der Waferebene gekennzeichnet, wobei die Hersteller dieser Siliziumwafer ein sogenanntes "Primary Flat" an der Siliziumscheibe vorsehen. Üblicherweise verlaufen die Kanten der rechteckförmigen Geometrien der Schaltkreisstrukturen auf dem Halbleiterchip parallel bzw. senkrecht zu dem Primary Flat. In Fig. 4 sind ferner die kristallographischen Richtungen bzw. Achsen in der Ebene des Halbleiterwafers dargestellt, wobei diese im folgenden in eckigen Klammern dargestellt sind. Das Koordinatensystem wird üblicherweise derart verwendet, daß die [110]-Richtung senkrecht zu dem Primary Flat verläuft, während die [110]- Richtung parallel zu dem Primary Flat verläuft. Die Richtungen [010] und [100] verlaufen dabei in einem Winkel von +/- 45 Grad zu der [110]-Richtung. Furthermore, the main crystallographic directions in the wafer plane are identified in FIG. 4, the manufacturers of these silicon wafers providing a so-called "primary flat" on the silicon wafer. The edges of the rectangular geometries of the circuit structures on the semiconductor chip usually run parallel or perpendicular to the primary flat. The crystallographic directions or axes are also shown in the plane of the semiconductor wafer in FIG. 4, which are shown below in square brackets. The coordinate system is usually used in such a way that the [110] direction is perpendicular to the primary flat, while the [ 1 10] - Direction runs parallel to the primary flat. The directions [010] and [100] run at an angle of +/- 45 degrees to the [110] direction.

Im folgenden werden nun kurz einige für die vorliegende Erfindung wichtige, physikalische Grundlagen hinsichtlich der für integrierte Widerstände verwendeten Halbleitermaterialien erörtert. The following are briefly some for the present Invention important physical basics with regard to used for integrated resistors Semiconductor materials discussed.

Bei der Optimierung von integrierten Widerständen, die beispielsweise bei Stromerzeugungsschaltungen zur Ansteuerung von Sensoranordnungen eingesetzt werden sollen, hinsichtlich eines möglichst geringen Einflusses von mechanischen Verspannungen in dem verwendeten Halbleitermaterial auf die elektrischen Charakteristika der integrierten Widerstände und damit auch die elektrischen Charakteristika der Sensoranordnung fällt zunächst die Analogie zwischen dem piezoresistiven Effekt und dem Piezo-Hall-Effekt auf. Beide Effekte resultieren durch die Umbesetzung von Energieminima durch die Ladungsträger, da sich mehrere im spannungslosen Zustand äquivalente Energieminima unter mechanischer Spannung aufspalten. Da die Ladungsträger unterschiedliche Kollisionszeiten in den verschiedenen Energieminima aufweisen, ändert sich sowohl die mittlere Beweglichkeit als auch die Hallkonstante der Gesamtheit aller Ladungsträger in dem Halbleiter bei der Umbesetzung. When optimizing integrated resistors, the for example in power generation circuits for control of sensor arrangements are to be used, with regard to the least possible influence of mechanical Tensions in the semiconductor material used on the electrical characteristics of the integrated resistors and thus also the electrical characteristics of the Sensor arrangement first falls the analogy between the piezoresistive effect and the Piezo Hall effect. Both Effects result from the replacement of energy minima through the charge carriers, since there are several in State equivalent energy minima under mechanical Split tension. Because the charge carriers are different Have collision times in the different energy minima, both the average mobility and the changes Hall constant of the totality of all charge carriers in the Semiconductors on the move.

Darüber hinaus ist zu beachten, daß die besondere Form der Bandstruktur für Löcher in p-dotiertem Silizium - sie wird als Entartung bezeichnet und bedeutet, daß zwei Sorten von Löchern (leichte und schwere) parallel existieren - neben einem geringen piezoresistiven Effekt auch zu einem geringen Piezo-Hall-Effekt führt. It should also be noted that the special shape of the Band structure for holes in p-doped silicon - it will called degeneracy and means that two varieties of Holes (light and heavy) exist in parallel - alongside with a small piezoresistive effect low piezo Hall effect.

Zum Aufbau von driftarmen, d. h. gegenüber mechanischen Spannungen unempfindlichen, integrierten Widerständen muß zunächst das Problem gelöst werden, daß der Strom durch dieselben im wesentlichen driftarm bleibt. Dazu muß man den piezoresistiven Effekt in dem verwendeten Halbleitermaterial des Halbleiterchips minimieren, so daß mechanische Spannungen in dem Halbleitermaterial den Strom durch den integrierten Widerstand im wesentlichen unbeeinflußt lassen. To build low drift, d. H. compared to mechanical Tension insensitive, integrated resistors must First the problem that the current through is solved the same remains essentially drift-poor. You have to do that piezoresistive effect in the used Minimize semiconductor material of the semiconductor chip so that mechanical Voltages in the semiconductor material flow through the integrated resistance essentially unaffected to let.

Im folgenden werden nun anhand der Fig. 1a-l bevorzugte Ausführungsformen von auf einem Halbleiterchip integrierten Widerständen gemäß der vorliegenden Erfindung erörtert, wobei ferner auf die wesentlichen Grundlagen von integrierten Widerständen in einem Halbleitermaterial eingegangen wird. Preferred embodiments of resistors integrated on a semiconductor chip according to the present invention will now be discussed below with reference to FIGS. 1a-1, the essential principles of integrated resistors in a semiconductor material also being discussed.

In dem zumeist verwendeten (100)-Silizium lassen sich folgende Zusammenhänge für die Optimierung von integrierten Widerständen hinsichtlich eines möglichst geringen piezoresistiven Einflusses darlegen. Most commonly used (100) silicon can be used following relationships for the optimization of integrated Resistance to the lowest possible demonstrate piezoresistive influence.

Integrierte Widerstände werden üblicherweise mittels Diffusions- oder Implantationstechniken als längliche, leitfähige Bereiche in einem vorbestimmten Abschnitt eines Halbleitersubstrats gebildet, indem Dotierungsatome mit einem vorbestimmten Dotierungstyp und einer vorbestimmten Dotierungsdichte in das Halbleitermaterial eingebracht werden. Integrierte Widerstände werden dabei beispielsweise durch n- bzw. p-Typ-Dotierungsstoffe gebildet. Diese Dotierungsstoffe bilden in dem Halbleitermaterial, wie z. B. Silizium, vorbestimmte Widerstandsbahnen mit vorgegebenen Widerstandswerten, die von der jeweiligen Dotierungsdichte abhängen. Integrated resistors are usually created using Diffusion or implantation techniques as elongated, conductive areas in a predetermined portion of a Semiconductor substrate formed by doping atoms with a predetermined doping type and a predetermined Doping density can be introduced into the semiconductor material. Integrated resistors are, for example, by n- or p-type dopants formed. This Dopants form in the semiconductor material, such as. B. silicon, predetermined resistance tracks with predetermined Resistance values that depend on the respective doping density depend.

Wie bereits hinsichtlich Fig. 4 dargelegt wurde, wird die Richtung eines Widerstandes als Winkel φ in bezug auf die [110]-Richtung im Kristall angegeben. Die [110]-Richtung ist dabei normal zum Primary Flat des Wafers und somit eindeutig. Die folgende Formel gibt die Abhängigkeit eines Diffusions-/Implantations-Widerstands vom mechanischen Spannungszustand wieder:


As has already been explained with regard to FIG. 4, the direction of a resistance is given as an angle φ with respect to the [110] direction in the crystal. The [110] direction is normal to the primary flat of the wafer and is therefore unique. The following formula shows the dependence of a diffusion / implantation resistance on the mechanical stress state:


Die Normalspannungskomponente σ '|11 liegt in der Waferebene und zeigt in die [110]-Richtung (φ = 0°), die Normalspannungskomponente σ '|22 liegt in der Waferebene und zeigt in die [110]-Richtung (φ = 90°), die Normalspannungskomponente σ '|33 zeigt normal auf die Waferebene in die [001]-Richtung. Weiters ist σ '|12 die in der Waferebene liegende Schubspannung. Die Änderung des Widerstands infolge der mechanischen Spannungen wird mittels der drei piezoresistiven Koeffizienten π11, π12, π44 vollständig beschrieben. φ ist der Winkel zwischen der Stromflußrichtung durch den Widerstand und der [110] Richtung am Wafer, wobei der Winkel bei Draufsicht auf die Waferoberseite entgegen dem Uhrzeigersinn positiv gezählt wird. The normal stress component σ '| 11 lies in the wafer plane and points in the [110] direction (φ = 0 °), the normal stress component σ' | 22 lies in the wafer plane and points in the [ 1 10] direction (φ = 90 °), the normal stress component σ '| 33 points normally to the wafer plane in the [001] direction. Furthermore, σ '| 12 is the shear stress lying in the wafer plane. The change in resistance due to the mechanical stresses is completely described by means of the three piezoresistive coefficients π 11 , π 12 , π 44 . φ is the angle between the direction of current flow through the resistor and the [110] direction on the wafer, the angle being counted positively counterclockwise when looking at the top of the wafer.

In leicht dotiertem p- bzw. n-Typ-Silizium gelten beispielsweise folgende Zahlenwerte für die piezoresistiven Konstanten:


In lightly doped p- or n-type silicon, for example, the following numerical values apply for the piezoresistive constants:


Die obigen Zahlenwerte für die piezoresistiven Konstanten für p-Typ- bzw. n-Typ-Silizium sind der wissenschaftlichen Veröffentlichung "CMOS Stress Sensors on (100) Silicon, von R. C. Jaeger u. a., IEEE JSSC, Bd. 35, Nr. 1, Jan. 2000, S. 85-94" entnommen. The above numerical values for the piezoresistive constants for p-type and n-type silicon are the scientific ones Publication "CMOS Stress Sensors on (100) Silicon, by R. C. Jaeger et al. a., IEEE JSSC, Vol. 35, No. 1, Jan. 2000, p. 85-94 ".

In (100)-Wafermaterial, das üblicherweise für CMOS, BiCMOS und z. T. auch für reine Bipolarprozesse verwendet wird, können als Diffusions- bzw. Implantationswiderstand ein p- Typ-Widerstand, d. h. die Majoritätsladungsträgerdichte sind Löcher, oder ein n-Typ-Widerstand, d. h. die Majoritätsladungsträgerdichte sind Elektronen, verwendet werden. In (100) wafer material, commonly used for CMOS, BiCMOS and Z. T. is also used for pure bipolar processes, can be a p- as diffusion or implantation resistance Type resistance, d. H. are the majority carrier density Holes, or an n-type resistor, i.e. H. the Majority carrier densities are electrons.

Im folgenden wird nun auf die erfindungsgemäße Optimierung von integrierten p-Typ-Widerständen bezüglich eines möglichst geringen piezoresistiven Effekts eingegangen. The following is the optimization according to the invention of integrated p-type resistors with respect to one the smallest possible piezoresistive effect.

Nach herkömmlichen Regeln des Layouts von integrierten Widerständen sind diese entweder parallel oder senkrecht zur Hauptebene angeordnet, so daß gilt: φ = 90° oder φ = 0°. Damit ist der Widerstandswert aber stark von der Differenz der beiden Normalspannungskomponenten in der Waferebene abhängig:


da der stärkste Einfluß des mechanischen Stresses auf den Widerstand von dem großen Wert für


kommt. According to conventional rules for the layout of integrated resistors, they are arranged either parallel or perpendicular to the main plane, so that the following applies: φ = 90 ° or φ = 0 °. However, the resistance value is heavily dependent on the difference between the two normal voltage components in the wafer level:


since the strongest influence of mechanical stress on resistance is of great value for


comes.

Die relative Position des integrierten Widerstands ist dabei an dem jeweiligen Halbleiterchip weitgehend frei wählbar, wobei sich aber jene Stellen an dem Halbleiterchip auszeichnen, an denen die beiden mechanischen Hauptachsenspannungen etwa gleich groß sind, wobei dies z. B. im Zentrum eines quadratischen Halbleiterchips der Fall ist. The relative position of the integrated resistor is largely free on the respective semiconductor chip selectable, but with those locations on the semiconductor chip distinguish on which the two mechanical Main axis voltages are approximately the same size, this z. B. in Center of a square semiconductor chip is the case.

So sollte man den p-Typ-Widerstand in jenem Bereich des Gehäuses unterbringen, in dem gilt σ '|11 ∼ σ '|22. Das ist z. B. im Zentrum eines quadratischen Chips, falls dieser zentrisch in einem symmetrischen Gehäuse montiert wird. Die Hauptachsen der mechanischen Spannungen in dem Halbleitermaterial stehen dabei normal aufeinander und sind parallel zu den Kanten des Halbleiterchips. So you should see the p-type resistance in that area of the Place the housing in which σ applies  '| 11 ∼ σ  '| 22nd That is e.g. B. in Center of a square chip, if it is centric is mounted in a symmetrical housing. The Major axes of the mechanical stresses in the semiconductor material are normal to each other and are parallel to the Edges of the semiconductor chip.

Aufgrund der obigen Betrachtungen ergeben sich folgende erfindungsgemäße Anordnungen für integrierte Widerstände auf einem Halbleitersubstrat. Wenn aus Layout-technischen Gründen (z. B. Platzbedarf) nur ein integrierter Widerstand verwendet werden kann, so empfiehlt es sich aus dem gleichen Grund, diesen unter φ = ±45° bzw. φ = ±135° zur Hauptebene anzuordnen, so daß der Widerstand den Wert R(σi,j,φ) annimmt. Based on the above considerations, the following arrangements according to the invention for integrated resistors on a semiconductor substrate result. If only one integrated resistor can be used for layout-technical reasons (e.g. space requirement), it is recommended for the same reason to arrange it at φ = ± 45 ° or φ = ± 135 ° to the main plane so that the resistance takes the value R (σ i, j , φ).

Im folgenden wird nun anhand der Fig. 1a-c der allgemeine Aufbau eines integrierten p-Typ-Widerstands in einem Halbleitersubstrat erörtert, dessen Widerstandswert möglichst unempfindlich gegenüber mechanischen Verspannungen in dem Halbleitermaterial ist. The general structure of an integrated p-type resistor in a semiconductor substrate, the resistance value of which is as insensitive as possible to mechanical stresses in the semiconductor material, is now discussed below with reference to FIGS. 1a-c.

Wie es in Fig. 1a gezeigt ist, weist ein integrierter Widerstand 10a, der in einem Halbleitersubstrat 12 gebildet ist, einen ersten und zweiten Kontaktanschluß 14, 16 auf, zwischen denen ein länglicher, leitfähiger, p-dotierter Bereich 18 als Widerstandsbahn in dem Halbleitersubstrat 12 verläuft. As shown in Fig. 1a, an integrated resistor 10 a, which is formed in a semiconductor substrate 12 , has a first and second contact connection 14 , 16 , between which an elongated, conductive, p-doped region 18 as a resistance track in the Semiconductor substrate 12 runs.

Die Widerstandsbahn 18 ist als rechteckförmiges, dotiertes/implantiertes Gebiet ausgeführt, deren Enden mit z. B. hier gezeigten zwei Kontaktlöchern 14, 16 auf eine Verdrahtungsebene kontaktiert ist. Falls mehrere Widerstandsbahnen 18 parallel angeordnet werden sollen, können benachbarte Widerstandsbahnen 18 mittels der Verdrahtungsebene miteinander verbunden werden. Somit gibt der längliche leitfähige Bereich 18 die Hauptstromflußrichtung durch den integrierten Widerstand 10a vor. The resistance track 18 is designed as a rectangular, doped / implanted region, the ends of which with z. B. here shown two contact holes 14 , 16 is contacted on a wiring level. If several resistance tracks 18 are to be arranged in parallel, adjacent resistance tracks 18 can be connected to one another by means of the wiring level. Thus, the elongated conductive region 18 specifies the main current flow direction through the integrated resistor 10 a.

Fig. 1a zeigt also ein (100)-Halbleitermaterial, wie z. B. (100)-Silizium, mit einem integrierten p-Typ-Widerstand 10a. Der längliche, leitfähige, p-dotierte Bereich 18 in dem (100)-Halbleitermaterial ist bezüglich des (100)- Halbleitermaterials in einer [100]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den integrierten Widerstand 10a im wesentlichen identisch zu der [100]- Richtung verläuft. Fig. 1a shows a (100) semiconductor material, such as. B. (100) silicon, with an integrated p-type resistor 10 a. The elongated, conductive, p-doped region 18 in the (100) semiconductor material is arranged in a [100] direction with respect to the (100) semiconductor material, so that a main current flow direction through the integrated resistor 10 a is essentially identical to the [ 100] - Direction runs.

Aufgrund entsprechender Betrachtungen für ein (110)- und (111)-Halbleitermaterial, wie z. B. für (110)- und (111)-Silizium, ergeben sich folgende erfindungsgemäße Anordnungen für integrierte p-Typ-Widerstände in (110)- bzw. (111)-Silizium, deren Widerstandswerte möglichst unempfindlich gegenüber mechanischen Verspannungen in dem Halbleitermaterial sind. Based on corresponding considerations for a (110) - and (111) semiconductor material, such as. B. for (110) - and (111) silicon, the following arrangements according to the invention result for integrated p-type resistors in (110) - or (111) silicon, its resistance values as insensitive as possible against mechanical tension in the Are semiconductor material.

Fig. 1b zeigt ein (110)-Halbleitermaterial, wie z. B. (110)- Silizium, mit einem integrierten p-Typ-Widerstand 10a. Der längliche, leitfähige, p-dotierte Bereich, d. h. die Widerstandsbahn 18 in dem (110)-Halbleitermaterial ist bezüglich des (110)-Halbleitermaterials in einer [100]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den integrierten Widerstand 10a im wesentlichen identisch zu der [100]-Richtung verläuft. FIG. 1b shows a (110) semiconductor material, such. B. (110) - silicon, with an integrated p-type resistor 10 a. The elongated, conductive, p-doped region, ie the resistance track 18 in the (110) semiconductor material is arranged with respect to the (110) semiconductor material in a [100] direction, so that a main current flow direction through the integrated resistor 10 a substantially is identical to the [100] direction.

Fig. 1c zeigt ein (111)-Halbleitermaterial, wie z. B. (111)- Silizium, mit einem integrierten p-Typ-Widerstand 10a. Der längliche, leitfähige, p-dotierte Bereich 18 in dem (111)- Halbleitermaterial kann bezüglich des (111)-Halbleitermaterials in einer beliebigen Richtung angeordnet sein, da bei einem (111)-Halbleitermaterial keine bevorzugte Hauptstromflußrichtung durch den integrierten Widerstand 10a vorgegeben ist. Fig. 1c shows a (111) semiconductor material, such as. B. (111) - silicon, with an integrated p-type resistor 10 a. The elongated, conductive, p-doped region 18 in the (111) semiconductor material can be arranged in any direction with respect to the (111) semiconductor material, since in the case of a (111) semiconductor material no preferred main current flow direction is predetermined by the integrated resistor 10 a is.

Falls aus Layout-technischen Gründen mehrere integrierte Widerstände verwendet werden können, d. h. wenn genügend Platz auf dem Halbleiterchip vorhanden ist, wird vorteilhafterweise der p-Typ-Widerstand in zwei nominal gleiche Teile aufgeteilt, die senkrecht aufeinander stehen, wobei für den Gesamtwiderstand gilt:

Rges = R(σi,j,φ) + R(σi,j,φ + 90°).
If several integrated resistors can be used for layout-technical reasons, ie if there is sufficient space on the semiconductor chip, the p-type resistor is advantageously divided into two nominally identical parts which are perpendicular to one another, the following applies to the total resistance:

R tot = R (σ i, j , φ) + R (σ i, j , φ + 90 °).

So ist der erste integrierte Widerstand 10a entsprechend dem Halbleitermaterial und dem Dotierungstyp in seiner Vorzugsrichtung angeordnet ist, wobei ein zweiter integrierter Widerstand 10b senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet ist. Thus, the first integrated resistor 10 a is arranged in accordance with the semiconductor material and the doping type in its preferred direction, a second integrated resistor 10 b being arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to the same.

Werden beide Teile in Serie geschaltet, so ergibt sich ein Gesamtwert des Widerstands, in dem die Anteile mit π p|44 sowie auch jener Anteil mit σ '|12 für beliebige Winkel φ herausfallen:


If both parts are connected in series, there is a total value of the resistance in which the components with π p | 44 and also the component with σ '| 12 drop out for any angle φ:


Übrig bleiben nur mehr die kleinsten Koeffizienten (siehe obige Zusammenstellung numerischer Werte) der p-Typ-Widerstände. Only the smallest coefficients remain (see above compilation of numerical values) p-type resistors.

Um den Symmetriegrad der Gleichung zu erhöhen sollte man jedoch am besten φ = ±45° bzw. φ = ±135° wählen. Denn dann gilt sin2 φ = cos2 φ und die π p|44-Abhängigkeit des Widerstands hebt sich bereits bei einem einzigen der beiden Widerstände weg. Wenn die beiden Widerstände beispielsweise aufgrund von Maskenfehlern o. ä. nicht exakt identisch in ihrer Geometrie und Dotierung sind, so ist dennoch die π p|44 -Abhängigkeit stark reduziert. To increase the degree of symmetry in the equation, however, it is best to choose φ = ± 45 ° or φ = ± 135 °. Because then sin 2 φ = cos 2 φ applies and the π p | 44 dependence of the resistance is already eliminated with a single one of the two resistors. If the two resistors are not exactly identical in their geometry and doping, for example due to mask errors or the like, the π p | 44 dependency is nevertheless greatly reduced.

Im folgenden wird nun anhand der Fig. 1d-f der allgemeine Aufbau von zwei integrierten p-Typ-Widerständen in einem Halbleitersubstrat erörtert, die im wesentlichen senkrecht zueinander angeordnet sind. The general structure of two integrated p-type resistors in a semiconductor substrate, which are arranged essentially perpendicular to one another, is now discussed below with reference to FIGS. 1d-f.

Fig. 1d zeigt ein (100)-Halbleitermaterial, wie z. B. (100)- Silizium, mit einem ersten integrierten p-Typ-Widerstand 10a. Die länglichen Bereiche 18 sind in der [100]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den integrierten Widerstand 10a parallel zu der [100]-Richtung verläuft. Ein zweiter integrierter p-Typ-Widerstand 10b ist nun senkrecht zu dem ersten integrierten Widerstand 10a, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 1d shows a (100) semiconductor material, such. B. (100) - silicon, with a first integrated p-type resistor 10 a. The elongated regions 18 are arranged in the [100] direction, so that a main current flow direction through the integrated resistor 10 a runs parallel to the [100] direction. A second integrated p-type resistor 10 b is now arranged perpendicular to the first integrated resistor 10 a, ie at an angle of 90 ° to the same.

Fig. 1e zeigt ein (110)-Halbleitermaterial, wie z. B. (110)- Silizium, mit einem ersten integrierten p-Typ-Widerstand 10a. Die länglichen Bereiche 18 sind in der [100]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den ersten integrierten Widerstand 10a parallel zu der [100]- Richtung verläuft. Ein zweiter integrierter p-Typ-Widerstand 10b ist nun senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 1e shows a (110) semiconductor material, such as. B. (110) - silicon, with a first integrated p-type resistor 10 a. The elongated regions 18 are arranged in the [100] direction, so that a main current flow direction through the first integrated resistor 10 a runs parallel to the [100] direction. A second integrated p-type resistor 10 b is now arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to it.

Fig. 1f zeigt ein (111)-Halbleitermaterial, wie z. B. (111)- Silizium, mit einem ersten integrierten p-Typ-Widerstand 10a. Die länglichen Bereiche 18 in dem (111)-Halbleitermaterial sind bezüglich des (111)-Halbleitermaterials in einer beliebigen Richtung angeordnet sein, da bei einem (111)-Halbleitermaterial keine bevorzugte Hauptstromflußrichtung durch den integrierten Widerstand 10a vorgegeben ist. Ein zweiter integrierter p-Typ-Widerstand 10b ist nun senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 1f shows a (111) semiconductor material, such. B. (111) - silicon, with a first integrated p-type resistor 10 a. The elongated regions 18 in the (111) semiconductor material are arranged in any direction with respect to the (111) semiconductor material, since in the case of a (111) semiconductor material no preferred main current flow direction is predetermined by the integrated resistor 10 a. A second integrated p-type resistor 10 b is now arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to it.

In der hier vorgestellten Anwendung sind also beide integrierten Widerstände 10a, 10b in Serie oder parallel geschaltet, wobei nur der Gesamtwiderstand beider Teile Verwendung findet. In the application presented here, both integrated resistors 10 a, 10 b are connected in series or in parallel, only the total resistance of both parts being used.

Die relative Position des integrierten Widerstands ist dabei an dem jeweiligen Halbleiterchip weitgehend frei wählbar, wobei sich aber jene Stellen an dem Halbleiterchip auszeichnen, an denen die beiden mechanischen Hauptachsenspannungen etwa gleich groß sind, wobei dies z. B. im Zentrum eines quadratischen Halbleiterchips der Fall ist. The relative position of the integrated resistor is largely free on the respective semiconductor chip selectable, but with those locations on the semiconductor chip distinguish on which the two mechanical Main axis voltages are approximately the same size, this z. B. in Center of a square semiconductor chip is the case.

Prinzipiell könnte man anstelle von p-Typ-Widerständen auch n-Typ-Widerstände in gleichen Anordnungen verwenden, nur daß dabei der schädliche Einfluß des piezoresistiven Effektes auf den Gesamtwiderstand in geringerem Umfang eliminiert wird. Die Ursache ist in ungünstigeren numerischen Werten der Piezo-Koeffizienten für n-dotiertes Silizium zu sehen (siehe obige Tabelle). In principle, one could also use p-type resistors Use n-type resistors in same arrangements, only that the harmful influence of the piezoresistive Effects on the total resistance to a lesser extent is eliminated. The cause is less favorable numerical Values of the piezo coefficients for n-doped silicon see (see table above).

Die im folgenden beschriebenen integrierten n-Typ-Widerstände weisen prinzipiell den gleichen technischen Aufbau wie die oben beschriebenen integrierten p-Typ-Widerstände auf, wobei bei den integrierten n-Typ-Widerständen die länglichen, leitfähigen n-Typ-Bereiche 18 durch n-Typ-Dotierungsstoffe in dem Halbleitersubstrat erhalten werden. The integrated n-type resistors described below basically have the same technical structure as the integrated p-type resistors described above, with the elongated, conductive n-type regions 18 being separated by n- in the integrated n-type resistors. Type dopants can be obtained in the semiconductor substrate.

Verwendet man nur einen einzelnen n-Typ-Widerstand, so ist dieser unter einem Winkel von 0°, ±90° oder 180° zum Primary Flat anzuordnen, da dies den für n-Typ-Halbleitermaterial großen Term


eliminiert. Der Term


geht in die Widerstandsabhängigkeit vom Druck voll ein. If only a single n-type resistor is used, it must be arranged at an angle of 0 °, ± 90 ° or 180 ° to the primary flat, since this is the term that is large for n-type semiconductor material


eliminated. The term


is fully involved in the resistance dependence on pressure.

Im folgenden wird nun anhand der Fig. 1g-i der allgemeine Aufbau eines integrierten n-Typ-Widerstands in einem Halbleitersubstrat erörtert. The general structure of an integrated n-type resistor in a semiconductor substrate is now discussed below with reference to FIGS. 1g-i.

So zeigt Fig. 1g ein (100)-Halbleitermaterial, wie z. B. (100)-Silizium, mit einem integrierten n-Typ-Widerstand 10c. Die länglichen, leitfähigen, n-dotierten Bereiche 18 in dem (100)-Halbleitermaterial sind bezüglich des (100)- Halbleitermaterials in einer [110]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den integrierten n- Typ-Widerstand 10c identisch (bei einem länglichen Abschnitt 18) oder parallel (bei mehreren länglichen Abschnitten 18) zu der [110]-Richtung verläuft. To 1g Fig., A (100) semiconductor material, such. B. (100) silicon, with an integrated n-type resistor 10 c. The elongated, conductive, n-doped regions 18 in the (100) semiconductor material are arranged in a [110] direction with respect to the (100) semiconductor material, so that a main current flow direction through the integrated n-type resistor 10 c is identical ( at an elongated section 18 ) or parallel (with a plurality of elongated sections 18 ) to the [110] direction.

Fig. 1h zeigt ein (110)-Halbleitermaterial, wie z. B. (110)- Silizium, mit einem integrierten n-Typ-Widerstand 10c. Die länglichen, leitfähigen, n-dotierten Bereiche 18 in dem (110)-Halbleitermaterial sind bezüglich des (110)-Halbleitermaterials in einer [110]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den integrierten n-Typ-Widerstand 10c identisch (bei einem länglichen Abschnitt 18) oder parallel (bei mehreren länglichen Abschnitten 18) zu der [110]-Richtung verläuft. Fig. 1h illustrates a (110) semiconductor material, such. B. (110) - silicon, with an integrated n-type resistor 10 c. The elongated, conductive, n-doped regions 18 in the (110) semiconductor material are in a [ 1 10] direction, so that a main current flow direction through the integrated n-type resistor 10 c is identical (in the case of an elongated section 18 ) or parallel (in the case of a plurality of elongated sections 18 ) to the [ 1 10] direction.

Fig. 1i zeigt ein (111)-Halbleitermaterial, wie z. B. (111)- Silizium, mit einem integrierten n-Typ-Widerstand 10. Die länglichen, leitfähigen, n-dotierten Bereiche 18 in dem (111)-Halbleitermaterial können bezüglich des (111)-Halbleitermaterials in einer beliebigen Richtung angeordnet sein, da bei einem (111)-Halbleitermaterial keine bevorzugte Hauptstromflußrichtung durch den integrierten n-Typ- Widerstand 10c vorgegeben ist. Fig. 1i shows a (111) semiconductor material, such as. B. (111) - silicon, with an integrated n-type resistor 10 . The elongated, conductive, n-doped regions 18 in the (111) semiconductor material can be arranged in any direction with respect to the (111) semiconductor material, since with a (111) semiconductor material no preferred main current flow direction through the integrated n-type Resistance 10 c is specified.

Wie bei integrierten p-Typ-Widerständen, so kann man auch bei n-Typ-Widerständen durch Serienschaltung zweier orthogonal aufeinanderstehender gleich großer Widerstände eine minimale Druckabhängigkeit erzielen, in der Form:


wobei sich allerdings ein deutlich größerer nicht-kompensierbarer Rest für die Druckempfindlichkeit von n-Typ-Widerständen in einem Kunststoffgehäuse ergibt. As with integrated p-type resistors, a minimum pressure dependency can also be achieved with n-type resistors by connecting two resistors of equal size that are orthogonal to one another, in the form:


however, there is a significantly larger non-compensatable residue for the pressure sensitivity of n-type resistors in a plastic housing.

Im folgenden wird nun anhand der Fig. 1j-l der allgemeine Aufbau von zwei integrierten n-Typ-Widerständen in einem Halbleitersubstrat erörtert, die im wesentlichen senkrecht zueinander angeordnet sind. The general structure of two integrated n-type resistors in a semiconductor substrate, which are arranged essentially perpendicular to one another, is now discussed below with reference to FIGS . 1j-1.

Fig. 1j zeigt ein (100)-Halbleitermaterial, wie z. B. (100)- Silizium, mit einem ersten integrierten n-Typ-Widerstand 10c. Die länglichen n-dotierten Bereiche 18 sind in der [110]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den ersten integrierten n-Typ-Widerstand 10c parallel zu der [110]-Richtung verläuft. Ein zweiter integrierter n-Typ-Widerstand 10d ist nun senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 1j shows a (100) semiconductor material, such. B. (100) - silicon, with a first integrated n-type resistor 10 c. The elongated n-doped regions 18 are arranged in the [110] direction, so that a main current flow direction through the first integrated n-type resistor 10 c runs parallel to the [110] direction. A second integrated n-type resistor 10 d is now arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to it.

Fig. 1k zeigt ein (110)-Halbleitermaterial, wie z. B. (110)- Silizium, mit einem ersten integrierten n-Typ-Widerstand 10c. Die länglichen n-dotierten Bereiche 18 sind in der [100]-Richtung angeordnet, so daß eine Hauptstromflußrichtung durch den ersten integrierten n-Typ-Widerstand 10c parallel zu der [100]-Richtung verläuft. Ein zweiter integrierter n-Typ-Widerstand 10d ist nun senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 1k shows a (110) semiconductor material, such as. B. (110) - silicon, with a first integrated n-type resistor 10 c. The elongated n-doped regions 18 are arranged in the [100] direction, so that a main current flow direction through the first integrated n-type resistor 10 c runs parallel to the [100] direction. A second integrated n-type resistor 10 d is now arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to it.

Fig. 11 zeigt ein (111)-Halbleitermaterial, wie z. B. (111)- Silizium, mit einem ersten integrierten n-Typ-Widerstand 10c. Die länglichen n-dotierten Bereiche 18 in dem (111)- Halbleitermaterial sind bezüglich des (111)-Halbleitermaterials in einer beliebigen Richtung angeordnet sein, da bei einem (111)-Halbleitermaterial keine bevorzugte Hauptstromflussrichtung durch den ersten integrierten n-Typ-Widerstand 10c vorgegeben ist. Ein zweiter integrierter n-Typ- Widerstand 10d ist nun senkrecht zu dem ersten integrierten Widerstand, d. h. in einem Winkel von 90° zu demselben, angeordnet. Fig. 11 shows a (111) semiconductor material, such as. B. (111) - silicon, with a first integrated n-type resistor 10 c. The elongated n-doped regions 18 in the (111) semiconductor material are arranged in any direction with respect to the (111) semiconductor material, since in the case of a (111) semiconductor material there is no preferred main current flow direction through the first integrated n-type resistor 10 c is specified. A second integrated n-type resistor 10 d is now arranged perpendicular to the first integrated resistor, ie at an angle of 90 ° to it.

Im folgenden wird nun als ein weiteres Ausführungsbeispiel der vorliegenden Erfindung eine Stromerzeugungsschaltung unter Verwendung der erfindungsgemäßen integrierten Widerstände beschrieben. Diese Stromerzeugungsschaltung kann beispielsweise zur Ansteuerung bzw. Stromsteuerung einer Sensoranordnung, wie z. B. einer Hallsonde, eingesetzt werden. Unter Stromsteuerung wird jegliche Schaltung zur Energieversorgung einer Sensoranordnung (Hallsonde) verstanden, die auf eine Art und Weise wirksam ist, so daß der Strom durch die Sensoranordnung (Hallsonde) weitestgehend unabhängig vom Innenwiderstand der Sensoranordnung ist. The following will now serve as another embodiment of the present invention, a power generation circuit using the integrated according to the invention Resistors described. This power generation circuit can for example for the control or current control of a Sensor arrangement, such as. B. a Hall probe used become. Under current control, any circuit is Understanding the energy supply of a sensor arrangement (Hall probe) which is effective in a way so that the current largely through the sensor arrangement (Hall probe) is independent of the internal resistance of the sensor arrangement.

Dazu sollte man einen integrierten Widerstand verwenden, dessen piezoresistiver Effekt klein ist, und mit diesem integrierten Widerstand einen Strom erzeugen, indem man an demselben, eventuell in einer Regelschleife, eine definierte Spannung abfallen läßt. You should use an integrated resistor whose piezoresistive effect is small, and with this integrated resistor generate a current by turning on same, possibly in a control loop, one defined voltage drops.

Es empfiehlt sich hier ein integrierter Widerstand, der technologisch möglichst identisch mit der Hallsonde ist. Dann führen Schwankungen in der Schichttiefe oder der Dotierung zu fast keinen Schwankungen in der Empfindlichkeit. Dies wird als Prinzip der Selbstkompensation bezeichnet. An integrated resistor is recommended here is technologically as identical as possible to the Hall probe. Then fluctuations in the layer depth or the result Doping to almost no fluctuations in sensitivity. This is called the principle of self-compensation.

Es sind daher vorzugsweise die bezüglich den Fig. 1a-l erläuterten, erfindungsgemäßen integrierten Widerstände 10a, 10b, 10c, 10d zu verwenden, da man hier den integrierten Widerstand gemäß der vorliegenden Erfindung als Referenzwiderstand so orientieren kann, daß derselbe einen möglichst kleinen piezoresistiven Effekt hat. It is therefore preferable to use the integrated resistors 10 a, 10 b, 10 c, 10 d explained with reference to FIGS. 1a-l, since here the integrated resistor according to the present invention can be oriented as a reference resistor so that the same one has the smallest possible piezoresistive effect.

Unter gewissen Umständen kann es auch notwendig sein, einen von der Sonde unterschiedlichen Widerstand als Referenzwiderstand zu verwenden. So kann beispielsweise ein Referenzwiderstand mit speziellem Temperaturgang erforderlich sein, der den Temperaturgang der Hallsonde ganz oder teilweise kompensiert. Dann soll ein möglichst hoch dotierter Widerstand (n-Typ oder bevorzugt p-Typ mit Dotierstoffkonzentration über 1018.cm-3) Verwendung finden, da bei hohen Dotierungskonzentrationen dessen piezoresistive Koeffizienten minimal sind. Under certain circumstances it may also be necessary to use a resistance different from the probe as a reference resistance. For example, a reference resistor with a special temperature response may be required that fully or partially compensates for the temperature response of the Hall probe. Then a highly doped resistor (n-type or preferably p-type with dopant concentration above 10 18 .cm -3 ) should be used, since its piezoresistive coefficients are minimal at high doping concentrations.

Eine weitere Verminderung des Einflusses mechanischer Spannungen auf den Widerstand erreicht man also dadurch, daß man möglichst stark dotierte n- bzw. p-Typ-Gebiete als Widerstände verwendet, da ihre Piezo-Koeffizienten tendenziell kleiner sind als die oben genannten Zahlen, die für schwach dotierte Gebiete gelten. A further reduction in the influence of mechanical Tensions on the resistance can be achieved in that one as strongly doped n- or p-type regions as Resistors used because of their piezo coefficients tend to be smaller than the numbers above for weakly endowed areas apply.

Anhand von Fig. 2a wird nun ein Ausführungsbeispiel einer Stromerzeugungsschaltung 22 mit einem integrierten Widerstand gemäß der vorliegenden Erfindung beschrieben. Für die Stromerzeugungsschaltung 22 wird vorzugsweise entweder der oben anhand der Fig. 1a-c beschriebene integrierte p-Typ- Widerstand 10a oder der oben anhand der Fig. 1d-f beschriebene integrierte n-Typ-Widerstand 10c verwendet. Zur Vereinfachung der folgenden Beschreibung wird der integrierte Widerstand 10a bzw. 10c (p- bzw. n-Typ) allgemein mit dem Bezugszeichen 10' versehen. An embodiment of a power generation circuit 22 with an integrated resistor according to the present invention will now be described with reference to FIG. 2a. Either the integrated p-type resistor 10 a described above with reference to FIGS. 1a-c or the integrated n-type resistor 10 c described above with reference to FIGS. 1d-f is preferably used for the power generation circuit 22 . To simplify the following description, the integrated resistor 10 a or 10 c (p or n type) is generally provided with the reference symbol 10 '.

Der Ausgang einer Spannungsquelle 24 (U) ist mit einem ersten (positiven) Eingang eines Differenzverstärkers 26 (OP1) verbunden. Der Ausgang des Differenzverstärkers 26 ist ferner mit einem ersten Anschluß (Gate-Anschluß) eines Feldeffekttransistors 28 (NMOS1) verbunden. Der zweite (negative) Eingang des Differenzverstärkers 26 ist (rückkopplungsmäßig) mit einem zweiten Anschluß des Feldeffekttransistors 28 und dem Referenzwiderstand 10' verbunden. Der zweite Anschluß (Source-Anschluß) des Feldeffekttransistors 28 ist mit einem Referenzwiderstand 10' verbunden. Der Referenzwiderstand 10' ist mit einem Bezugspotential, z. B. Massepotential, verbunden. Ein dritter Anschluß (Drain-Anschluß) des Feldeffekttransistors 28 ist beispielsweise direkt oder über weitere Schaltungselemente primärseitig mit einem Sensorelement, z. B. einer Hallsonde, (nicht gezeigt) zum Einspeisen des Primärstroms IH verbunden. The output of a voltage source 24 (U) is connected to a first (positive) input of a differential amplifier 26 (OP1). The output of the differential amplifier 26 is also connected to a first connection (gate connection) of a field effect transistor 28 (NMOS1). The second (negative) input of the differential amplifier 26 is (in terms of feedback) connected to a second connection of the field effect transistor 28 and the reference resistor 10 '. The second connection (source connection) of the field effect transistor 28 is connected to a reference resistor 10 '. The reference resistor 10 'is connected to a reference potential, e.g. B. ground potential connected. A third connection (drain connection) of the field effect transistor 28 is, for example, directly or via further circuit elements on the primary side with a sensor element, for. B. a Hall probe (not shown) for feeding the primary current I H connected.

Um einen gegenüber mechanischen Spannungen unabhängigen Strom IH zur Ansteuerung eines Sensorelements (Hallsonde) (nicht gezeigt) zu erzeugen, wird die Spannung U mittels einer Regelschleife die aus dem Differenzverstärker 26 und dem Feldeffekttransistor 28 besteht, auf den integrierten Widerstand kopiert. Der Strom durch diesen Widerstand wird nun ausgekoppelt und dient als Primärstrom IH zur Ansteuerung des Sensorelements. Dabei ergibt sich ein Hallstrom IH entsprechend folgender Beziehung:

IH = U/R(σi,j,φ)
In order to generate a current I H that is independent of mechanical voltages for controlling a sensor element (Hall probe) (not shown), the voltage U is copied to the integrated resistor by means of a control loop consisting of the differential amplifier 26 and the field effect transistor 28 . The current through this resistor is now decoupled and serves as the primary current I H for controlling the sensor element. This results in a Hall current I H according to the following relationship:

I H = U / R (σ i, j , φ)

Anhand von Fig. 2b wird nun ein Ausführungsbeispiel einer Stromerzeugungsschaltung mit zwei integrierten p-Typ-Widerständen 10a, 10b (erster integrierter p-Typ-Widerstand 10a, zweiter integrierter p-Typ-Widerstand 10b) bzw. mit zwei integrierten n-Typ-Widerständen 10c, 10d (erster integrierter n-Typ-Widerstand 10c, zweiter integrierter n-Typ- Widerstand 10d) gemäß der vorliegenden Erfindung beschrieben, wobei gleichen Schaltungselementen wie in Fig. 2a gleiche Bezugszeichen zugeordnet sind. Für die Stromerzeugungsschaltung 30 werden vorzugsweise entweder die oben anhand der Fig. 1d-f beschriebenen integrierten p-Typ-Widerstände 10a, 10b oder die oben anhand der Fig. 1j-l beschriebenen integrierten n-Typ-Widerstände 10c, 10d verwendet. Zur Vereinfachung der folgenden Beschreibung wird der erste integrierte Widerstand 10a, 10c (p- bzw. n-Typ) allgemein mit dem Bezugszeichen 10' versehen und der zweite integrierte Widerstand 10b, 10d (p- bzw. n-Typ) allgemein mit dem Bezugszeichen 10" versehen. Referring to Fig. 2b is now an embodiment of a current generation circuit with two integrated p-type resistors 10 a, 10 b (first integrated p-type resistor 10 a, second integrated p-type resistor 10 b) integral respectively with two N-type resistors 10 c, 10 d (first integrated n-type resistor 10 c, second integrated n-type resistor 10 d) according to the present invention, the same circuit elements as in FIG. 2a being assigned the same reference numerals. For the power generation circuit 30 , either the integrated p-type resistors 10 a, 10 b described above with reference to FIGS . 1d-f or the integrated n-type resistors 10 c, 10 d described above with reference to FIGS . 1j-l are preferably used used. To simplify the following description, the first integrated resistor 10 a, 10 c (p or n type) is generally provided with the reference symbol 10 'and the second integrated resistor 10 b, 10 d (p or n type) generally provided with the reference number 10 ".

Der Ausgang einer Spannungsquelle 24 (U) ist mit einem ersten (positiven) Eingang eines Differenzverstärkers 26 (OP1) verbunden. Der Ausgang des Differenzverstärkers 26 ist ferner mit einem ersten Anschluß (Gate-Anschluß) eines Feldeffekttransistors 28 (NMOS1) verbunden. Ein zweiter Anschluß (Source-Anschluß) des Feldeffekttransistors 28 ist mit einer Serienschaltung aus zwei orthogonal zueinander angeordneten Referenzwiderständen 10', 10" verbunden. Der zweite (negative) Eingang des Differenzverstärkers 26 ist (rückkopplungsmäßig) mit dem zweiten Anschluß des Feldeffekttransistors 28 und dem ersten Referenzwiderstand 10' verbunden. Der Referenzwiderstand 10' ist mit einem Bezugspotential, z. B. Massepotential, verbunden. Der dritte Anschluß (Drain-Anschluß) des Feldeffekttransistors 28 ist beispielsweise direkt oder über weitere Schaltungselemente primärseitig mit einem Sensorelement, z. B. einer Hallsonde, (nicht gezeigt) zum Einspeisen des Primärstroms IH verbunden. The output of a voltage source 24 (U) is connected to a first (positive) input of a differential amplifier 26 (OP1). The output of the differential amplifier 26 is also connected to a first connection (gate connection) of a field effect transistor 28 (NMOS1). A second connection (source connection) of the field effect transistor 28 is connected to a series circuit of two orthogonally arranged reference resistors 10 ', 10 ". The second (negative) input of the differential amplifier 26 is (feedback) with the second connection of the field effect transistor 28 and the first reference resistor 10 ', respectively. the reference resistor 10' is connected to a reference potential, for. example, ground potential, respectively. the third terminal (drain terminal) of the field effect transistor 28 is, for example, directly or via further circuit elements on the primary side with a sensor element, z. B. a Hall probe (not shown) connected to feed the primary current I H.

Um einen gegenüber mechanischen Spannungen unabhängigen Strom IH zur Ansteuerung einer Sensoranordnung (nicht gezeigt), z. B. einer Hallsonde, zu erzeugen, wird eine Spannung U mittels einer Regelschleife die aus dem Differenzverstärker 26 und dem Feldeffekttransistor 28 besteht, auf die Serienschaltung der zwei integrierten Widerstände 10', 10" kopiert. Beide Widerstände 10', 10" sollten nominal gleich groß sein, jedoch um 90° gegeneinander verdreht und in unmittelbarer Nachbarschaft auf dem Halbleiterchip angeordnet sein. Dadurch wirkt derselbe mechanische Spannungszustand auf beide Widerstände 10', 10". Durch diese Serienschaltung ergibt sich eine minimale Druckabhängig des Gesamtwiderstands. Der Strom durch diesen Gesamtwiderstand wird nun ausgekoppelt und dient als Primärstrom IH zur Ansteuerung der Sensoranordnung. Dabei ergibt sich ein Primärstrom IH entsprechend folgender Beziehung:

IH = U/(R(φ) + R(φ + 90°))
In order to have a current I H that is independent of mechanical stresses for controlling a sensor arrangement (not shown), for. B. a Hall probe, a voltage U is copied by means of a control loop consisting of the differential amplifier 26 and the field effect transistor 28 onto the series circuit of the two integrated resistors 10 ', 10 ". Both resistors 10 ', 10 " should be nominally the same be large, but rotated by 90 ° with respect to one another and arranged in the immediate vicinity on the semiconductor chip. As a result, the same mechanical voltage state acts on both resistors 10 ', 10 ". This series connection results in a minimal pressure-dependent total resistance. The current through this total resistance is now decoupled and serves as primary current I H for controlling the sensor arrangement. This results in a primary current I H according to the following relationship:

I H = U / (R (φ) + R (φ + 90 °))

Man kann anstelle der Serienschaltung beider Widerstände 10', 10", wie es in Fig. 2b dargestellt ist, auch eine Parallelschaltung der Widerstände verwenden. Instead of the series connection of both resistors 10 ', 10 ", as shown in FIG. 2b, a parallel connection of the resistors can also be used.

Alternativ dazu kann man den Primärstrom zur Ansteuerung der Hallsonde auch derart gewinnen, daß man zwei Teilströme IH1 und IH2 jeweils aus den zwei integrierten Widerständen R(φ) und R(φ + 90°) gewinnt und dann im Verhältnis IH1 ≍ IH2 kombiniert, wie dies in Fig. 2c anhand eines weiteren Ausführungsbeispiels einer Stromerzeugungsschaltung 32 mit zwei integrierten Widerständen dargestellt ist, wobei gleichen Schaltungselementen wie in Fig. 2a bzw. 2b wieder die gleichen Bezugszeichen zugeordnet sind. Alternatively, the primary current for controlling the Hall probe can also be obtained in such a way that two partial currents I H1 and I H2 are obtained from the two integrated resistors R (φ) and R (φ + 90 °) and then in the ratio I H1 ≍ I H2 combines, as shown in FIG. 2c with the aid of a further exemplary embodiment of a power generation circuit 32 with two integrated resistors, the same circuit elements as in FIGS. 2a and 2b being assigned the same reference numerals again.

Der Ausgang einer Spannungsquelle 24 (U) ist mit einem ersten (positiven) Eingang eines ersten Differenzverstärkers 26 verbunden. Der Ausgang des ersten Differenzverstärkers 26 ist ferner mit einem ersten Anschluß (Gate-Anschluß) eines ersten Feldeffekttransistors 28 verbunden. Ein zweiter Anschluß (Source-Anschluß) des ersten Feldeffekttransistors 28 ist mit einem ersten Referenzwiderstand 10' verbunden, der auf Massepotential bezogen ist. Der zweite (negative) Eingang des ersten Differenzverstärkers 26 ist (rückkopplungsmäßig) mit dem zweiten Anschluß des ersten Feldeffekttransistors 28 und dem ersten Referenzwiderstand 10' verbunden. The output of a voltage source 24 (U) is connected to a first (positive) input of a first differential amplifier 26 . The output of the first differential amplifier 26 is also connected to a first connection (gate connection) of a first field effect transistor 28 . A second connection (source connection) of the first field effect transistor 28 is connected to a first reference resistor 10 ', which is related to ground potential. The second (negative) input of the first differential amplifier 26 is (in terms of feedback) connected to the second connection of the first field effect transistor 28 and the first reference resistor 10 '.

Die Spannungsquelle 24 ist ferner mit einem ersten (positiven) Eingang eines zweiten Differenzverstärkers 34 (OP2) verbunden. Der Ausgang des zweiten Differenzverstärkers 34 ist mit einem ersten Anschluß (Gate-Anschluß) eines zweiten Feldeffekttransistors 36 verbunden. Ein zweiter Anschluß (Source-Anschluß) des zweiten Feldeffekttransistors 36 (NMOS2) ist mit einem Referenzwiderstand 10" verbunden. The voltage source 24 is also connected to a first (positive) input of a second differential amplifier 34 (OP2). The output of the second differential amplifier 34 is connected to a first connection (gate connection) of a second field effect transistor 36 . A second connection (source connection) of the second field effect transistor 36 (NMOS2) is connected to a reference resistor 10 ″.

Der zweite (negative) Eingang des zweiten Differenzverstärkers 34 ist (rückkopplungsmäßig) mit dem zweiten Anschluß des zweiten Feldeffekttransistors 36 und dem zweiten Referenzwiderstand 10" verbunden. Der dritte Anschluß (Drain- Anschluß) des zweiten Feldeffekttransistors 36 ist mit dem dritten Anschluß (Drain-Anschluß) des ersten Feldeffekttransistors 28 verbunden. The second (negative) input of the second differential amplifier 34 is (in terms of feedback) connected to the second connection of the second field effect transistor 36 and the second reference resistor 10 ″. The third connection (drain connection) of the second field effect transistor 36 is connected to the third connection (drain Terminal) of the first field effect transistor 28 connected.

Um einen gegenüber mechanischen Spannungen unabhängigen Strom IH zur Ansteuerung einer Hallsonde (nicht gezeigt) zu erzeugen, wird eine erste Spannung U1 mittels einer ersten Regelschleife (OP1, NMOS1) auf einen ersten Widerstand 10' kopiert, wobei eine zweite Spannung U2 mittels einer zweiten Regelschleife (OP2, NMOS2) auf einen zweiten Widerstand 10" kopiert wird. Die Ströme IH1, IH2 durch beide Widerstände 10', 10" sollten nominal etwa gleich groß sein, jedoch sind die Widerstände um 90° gegeneinander verdreht und in unmittelbarer Nachbarschaft auf dem Halbleiterchip angeordnet sein. Dadurch wirkt derselbe mechanische Spannungszustand auf beide Widerstände 10', 10". Beide Ströme IH1, IH2 durch die Widerstände werden nun ausgekoppelt und zu einem Gesamtstrom IH kombiniert bzw. addiert. Der Gesamtstrom IH weist nun gegenüber mechanischen Spannungen auf dem Halbleiterchip eine minimale Abhängigkeit auf. Der Gesamtstrom IH dient beispielsweise als Primärstrom zur Ansteuerung der Hallsonde. In order to generate a current I H that is independent of mechanical voltages for controlling a Hall probe (not shown), a first voltage U1 is copied to a first resistor 10 ′ by means of a first control loop (OP1, NMOS1), a second voltage U2 being copied by means of a second Control loop (OP2, NMOS2) is copied to a second resistor 10 ". The currents I H1 , I H2 through both resistors 10 ', 10 " should be nominally approximately the same size, but the resistors are rotated by 90 ° to each other and in the immediate vicinity be arranged on the semiconductor chip. As a result, the same mechanical stress state acts on both resistors 10 ', 10 ". Both currents I H1 , I H2 through the resistors are now decoupled and combined or added to form a total current I H. The total current I H now has mechanical stresses on the semiconductor chip The total current I H serves, for example, as the primary current for controlling the Hall probe.

Bei der in Fig. 2c dargestellten erfindungsgemäßen Stromerzeugungsschaltung 32 ist zu beachten, daß einerseits im wesentlichen gleich große integrierte Widerstände 10', 10" verwendet werden können, wobei in diesem Fall die erste und zweite Spannung U1, U2, die auf den jeweiligen integrierten Widerstand 10', 10" kopiert wird, im wesentlichen gleich groß sind, so dass auch die beiden Ströme IH1, IH2 durch diese Widerstände nominal gleich groß sind. Es ist jedoch auch möglich, unterschiedliche integrierte Widerstände 10', 10" mit unterschiedlich großen Widerstandswerten zu verwenden, wobei in diesem Fall die erste und zweite Spannung U1, U2, die auf den jeweiligen integrierten Widerstand 10', 10" kopiert wird, auch entsprechend unterschiedlich groß eingestellt sind, z. B. mittels der ersten und zweiten Regelschleife, so daß die beiden Ströme IH1, IH2 durch die beiden integrierten Widerstände 10', 10" wiederum im wesentlichen nominal gleich groß sind. In the current generation circuit 32 according to the invention shown in FIG. 2c, it should be noted that on the one hand essentially identical integrated resistors 10 ', 10 "can be used, in which case the first and second voltages U1, U2, which correspond to the respective integrated resistor 10 ', 10 "is copied, are essentially of the same size, so that the two currents I H1 , I H2 through these resistors are nominally of the same size. However, it is also possible to use different integrated resistors 10 ′, 10 ″ with resistance values of different sizes, in which case the first and second voltages U1, U2, which are copied onto the respective integrated resistor 10 ′, 10 ″, correspondingly are set to different sizes, e.g. B. by means of the first and second control loops, so that the two currents I H1 , I H2 through the two integrated resistors 10 ', 10 "are again essentially nominally the same size.

Bezüglich der in den Fig. 2a-c dargestellten erfindungsgemäßen Stromerzeugungsschaltungen sollte beachtet werden, daß anstelle von MOS-Transistoren (FETs) im allgemeinen auch Bipolar-Transistoren verwendet werden können. With regard to the power generation circuits according to the invention shown in FIGS. 2a-c, it should be noted that bipolar transistors can generally also be used instead of MOS transistors (FETs).

Eine weitere Verminderung des Einflusses mechanischer Spannungen auf den integrierten Widerstand erreicht man dadurch, daß man möglichst stark dotierte n- bzw. p-Typ- Gebiete als Widerstände verwendet, da ihre Piezo- Koeffizienten tendenziell kleiner sind als die oben genannten Zahlen, die für schwach dotierte Gebiete gelten. A further reduction in the influence of mechanical Tensions on the integrated resistor are reached by the fact that n- or p-type Areas as resistors because their piezo Coefficients tend to be smaller than those above mentioned numbers, which apply to weakly endowed areas.

Im folgenden wird nun anhand von Fig. 3 eine erfindungsgemäße Sensoranordnung 38 unter Verwendung der in Fig. 2a-c dargestellten Stromerzeugungsschaltungen erörtert. A sensor arrangement 38 according to the invention will now be discussed below with reference to FIG. 3 using the power generation circuits shown in FIGS. 2a-c.

Eine auf einem Halbleitersubstrat 40 angeordnete Sensoranordnung 38 mit einer Stromerzeugungsschaltung 42 gemäß der vorliegenden Erfindung umfaßt ein Sensorelement 44 mit zwei Anschlüssen 46, 48 zum Einspeisen eines Stroms IH in dasselbe, wobei die Stromerzeugungsschaltung 42 derart mit den zwei Anschlüssen 46, 48 des Sensorelements 44 gekoppelt ist, daß der Strom den Steuerstrom des Sensorelements 44 bildet. Die Sensoranordnung 38 kann beispielsweise eine Hallsensoranordnung sein, wobei das Sensorelement dann eine Hallsonde ist. Das Sensorelement weist zwei weitere Anschlüsse 50, 52 auf, an denen ein Ausgangssignal abgegriffen werden kann. Im Falle einer Hallsonde ist das Ausgangssignal eine Hallspannung. A sensor arrangement 38 arranged on a semiconductor substrate 40 with a current generation circuit 42 according to the present invention comprises a sensor element 44 with two connections 46 , 48 for feeding a current I H into the same, the current generation circuit 42 having the two connections 46 , 48 of the sensor element 44 is coupled that the current forms the control current of the sensor element 44 . The sensor arrangement 38 can be a Hall sensor arrangement, for example, the sensor element then being a Hall probe. The sensor element has two further connections 50 , 52 , at which an output signal can be tapped. In the case of a Hall probe, the output signal is a Hall voltage.

Wie bereits erörtert stellt die Stromerzeugungsschaltung 42 einen Strom zur Ansteuerung der Sensoranordnung bereit, so daß der Strom durch die Sensoranordnung (Hallsonde) weitestgehend unabhängig vom Innenwiderstand der Sensoranordnung ist. Da der Strom ferner unbeeinflusst gegenüber mechanischen Spannungen in dem Halbleitermaterial ist, bleibt auch die Empfindlichkeit der Sensoranordnung weitestgehend unbeeinflußt von mechanischen Verspannungen in dem Halbleitermaterial des Halbleiterchips, so dass im Falle einer Hallsonde deren Ausgangssignal im wesentlichen unabhängig von piezoresistiven Effekten ist. Die Stromerzeugungsschaltung 38 und das Sensorelement 44 können, wie es in Fig. 3 gezeigt ist, auf dem gleichen Halbleiterchip 40 oder optional auch auf unterschiedlichen Halbleiterchips angeordnet sein, wobei dann eine Verbindung zwischen der Stromerzeugungsschaltung 42 und dem Sensorelement 44 beispielsweise mittels Bondpads und Bonddrähten vorgenommen wird. As already discussed, the current generating circuit 42 provides a current for driving the sensor arrangement, so that the current through the sensor arrangement (Hall probe) is largely independent of the internal resistance of the sensor arrangement. Since the current is furthermore unaffected by mechanical stresses in the semiconductor material, the sensitivity of the sensor arrangement remains largely unaffected by mechanical stresses in the semiconductor material of the semiconductor chip, so that in the case of a Hall probe, its output signal is essentially independent of piezoresistive effects. The power generation circuit 38 and the sensor element 44 can, as shown in FIG. 3, be arranged on the same semiconductor chip 40 or optionally also on different semiconductor chips, in which case a connection between the power generation circuit 42 and the sensor element 44 is then carried out, for example, by means of bond pads and bond wires becomes.

Zusammenfassend kann also festgestellt werden, daß ein integrierter Widerstand, der zur Ansteuerung einer Sensoranordnung eingesetzt werden soll, erfindungsgemäß mit einem niedrigen piezoresistiven Effekt realisiert werden kann, indem derselbe vorzugsweise aus einem p- bzw. p+- oder einem n- bzw. n+-Typ-Siliziummaterial ausgebildet wird, wobei die integrierten Widerstände dabei zur Hauptebene des verwendeten Halbleiterchips entsprechend den oben erörterten vorteilhaften Richtungen ausgerichtet sind. In summary, it can thus be stated that an integrated resistor, which is to be used to control a sensor arrangement, can be implemented according to the invention with a low piezoresistive effect, in that it preferably consists of a p- or p + - or an n- or n + -Type silicon material is formed, the integrated resistors being aligned with the main plane of the semiconductor chip used in accordance with the advantageous directions discussed above.

Die Position des integrierten Widerstands ist dabei an dem jeweiligen Halbleiterchip weitestgehend frei wählbar, wobei sich aber jene Stellen an dem Halbleiterchip auszeichnen, an denen die beiden Hauptachsenspannungen gleich groß sind, wobei dies z. B. im Zentrum eines quadratischen Halbleiterchips der Fall ist. The position of the integrated resistor is at that respective semiconductor chip largely freely selectable, where but those points on the semiconductor chip are distinguished, where the two main axis stresses are the same, this being e.g. B. in the center of a square Semiconductor chips is the case.

Dadurch wird erfindungsgemäß erreicht, daß der Widerstandswert des integrierten Widerstands bei einem Stromfluß durch denselben im wesentlichen unabhängig von mechanischen Verspannungen in dem Halbleitermaterial des Halbleiterchips ist. This ensures that the Resistance value of the integrated resistance when current flows through the same essentially independent of mechanical Tensions in the semiconductor material of the semiconductor chip is.

Der integrierte Widerstand kann dabei auch aus zwei in etwa gleich großen Widerstandsanteilen zusammengesetzt sein, wobei im Layout beide Teile des Widerstands in etwa senkrecht aufeinander stehen. Elektrisch sind diese beiden Teile des integrierten Widerstands in Serie oder auch parallel geschaltet. The integrated resistor can also consist of two or so equal proportions of resistance, where in the layout both parts of the resistor are approximately vertical stand on each other. Electrically these are two parts of the integrated resistor in series or parallel connected.

Unter Verwendung der erfindungsgemäßen integrierten Widerstände kann nun eine Stromerzeugungsschaltung gebildet werden, wobei mittels einer üblichen Regelschleife beispielsweise eine Referenzspannung auf den jeweiligen erfindungsgemäß ausgebildeten, integrierten Widerstand kopiert wird, wobei der Stromfluß beispielsweise durch geeignete Transistoren ausgekoppelt wird. Dieser Stromfluß ist nunmehr unabhängig von mechanischen Verspannungen des Halbleitermaterials und kann als primärseitiger Eingangsstrom zur Ansteuerung einer Hallsonde verwendet werden. Damit wird erreicht, eine Hallsonde so betreiben zu können, daß deren Empfindlichkeit weitestgehend unbeeinflußt von mechanischen Verspannungen in dem Halbleitermaterial des Halbleiterchips bleibt. Using the integrated according to the invention A power generation circuit can now be formed as resistors be, using a standard control loop for example a reference voltage on the respective integrated resistor designed according to the invention is copied, the current flow, for example, by suitable Transistors is coupled out. This current flow is now regardless of mechanical tension of the Semiconductor material and can be used as a primary-side input current Control of a Hall probe can be used. So that is achieved to operate a Hall probe so that their Sensitivity largely unaffected by mechanical Tensions in the semiconductor material of the semiconductor chip remains.

Die vorliegende Erfindung ermöglicht somit, daß auf einem Halbleiterchip integrierte Hallsondenanordnungen, d. h. die Hallsonde(n) mit zugehöriger Ansteuer- und Auswerteelektronik, eine äußerst geringe Abhängigkeit der strombezogenen Empfindlichkeit gegenüber mechanischen Spannungszuständen des Halbleiterchips aufweisen, wenn die verwendeten Ansteuerschaltungen für die Hallsonden möglichst unbeeinflußt von dem piezoresistiven Effekt bleiben. The present invention thus enables that on a Semiconductor chip integrated Hall probe arrangements, i. H. the Hall probe (s) with associated control and Evaluation electronics, an extremely low dependence of the current-related Sensitivity to mechanical stress conditions of the semiconductor chip if the used Control circuits for the Hall probes as unaffected by remain the piezoresistive effect.

Um einen optimierten verspannungs-unabhängigen integrierten Hallsensor-ASIC zu erhalten, ist es jedoch erforderlich, einerseits den Ansteuerstrom für die Hallsonde verspannungs-unabhängig zu machen, wie dies mittels der im vorhergehenden erörterten erfindungsgemäßen Schaltung zur Erzeugung eines gegenüber mechanischen Verspannungen unabhängigen Ansteuerstroms für eine Hallsonde unter Verwendung der erfindungsgemäßen integrierten Widerstände erreicht wird, und andererseits die strombezogene Empfindlichkeit der Hallsonde des Hallsensor-ASICs selbst verspannungsunabhängig zu machen. To an optimized tension-independent integrated Hall sensor ASIC, however, it is necessary on the one hand the control current for the Hall probe to make tension-independent, as is done by means of previously discussed circuit according to the invention Generation of a mechanical tension independent drive current for a Hall probe using the integrated resistors according to the invention is achieved, and on the other hand the current-related sensitivity of the Hall sensor of the Hall sensor ASIC itself to make it independent of tension.

Bei der Optimierung einer Sensoranordnung einschließlich Ansteuer- und Auswerteelektronik hinsichtlich eines möglichst geringen Einflusses von mechanischen Verspannungen in dem verwendeten Halbleitermaterial auf die elektrischen Charakteristika der Sensoranordnung fällt zunächst die Analogie zwischen piezoresistivem Effekt und Piezo-Hall-Effekt auf. Beide Effekte resultieren durch die Umbesetzung von Energieminima durch die Ladungsträger, da sich mehrere im spannungslosen Zustand äquivalente Energieminima unter mechanischer Spannung aufspalten. Da die Ladungsträger unterschiedliche Kollisionszeiten in den verschiedenen Energieminima aufweisen, ändert sich sowohl die mittlere Beweglichkeit als auch die Hallkonstante der Gesamtheit der Ladungsträger im Halbleiter bei der Umbesetzung. When optimizing a sensor arrangement including Control and evaluation electronics with regard to one influence of mechanical tension as small as possible in the semiconductor material used on the electrical The characteristics of the sensor arrangement fall first Analogy between piezoresistive effect and piezo Hall effect on. Both effects result from the replacement of Energy minima through the charge carriers, since several are in the de-energized state under equivalent energy minima split mechanical tension. Because the load carriers different collision times in the different Having energy minima, both the mean changes Agility as well as the Hall constant of the entirety of the Charge carriers in the semiconductor during the replacement.

Berücksichtigt man darüber hinaus auch noch die Tatsache (siehe oben), daß der piezoresistive Effekt in p-dotiertem Silizium kleiner ist als in n-dotiertem Silizium, so führt das zum Schluß, daß eine p-dotierte Hallsonde den kleinstmöglichen Piezo-Hall Effekt in Silizium aufweisen sollte und daher die gegenüber mechanischen Verspannungen unempfindlichste, stabilste Variante ist. If you also take into account the fact (see above) that the piezoresistive effect in p-doped Silicon is smaller than in n-doped silicon, so leads the conclusion that a p-doped Hall probe the should have the smallest possible piezo Hall effect in silicon and therefore the one against mechanical tension most insensitive, most stable variant.

Darüber hinaus ist zu beachten, daß die besondere Form der Bandstruktur für Löcher in p-dotiertem Silizium - sie wird als Entartung bezeichnet und bedeutet, daß zwei Sorten von Löchern (leichte und schwere) parallel existieren - neben einem geringen piezoresistiven Effekt auch zu einem geringen Piezo-Hall-Effekt führt. It should also be noted that the special shape of the Band structure for holes in p-doped silicon - it will called degeneracy and means that two varieties of Holes (light and heavy) exist in parallel - alongside with a small piezoresistive effect low piezo Hall effect.

Bislang wurde die Verwendung p-dotierter Hallsonden nicht in Betracht gezogen, da die Majoritätsladungsträger in einem p-dotierten Halbleitermaterial eine etwa um den Faktor 3 geringere Beweglichkeit aufweisen, als die Elektronen in n-dotiertem Silizium. Diese geringe Beweglichkeit führt leider zu einer ebenso geringen Empfindlichkeit der Hallsonde. So far, the use of p-doped Hall probes has not considered since the majority carriers in a p-doped semiconductor material by about a factor 3 have less mobility than the electrons in n-doped silicon. This low mobility leads unfortunately to an equally low sensitivity of the Hall probe.

Es sei hier erwähnt, daß für p-dotierte Hallsonden zahlreiche Techniken, die sich bereits bei n-dotierten Hallsonden bewährt haben, angewendet werden können. Insbesondere empfiehlt es sich, die Sonde entweder großflächig mit einem von der Sonde isolierten, leitfähigen Deckel abzudecken, oder ebenso großflächig eine seichte n-Wanne in die Oberfläche der Sonde einzudiffundieren und beide - Deckel wie Wanne - an ein wohldefiniertes Potential zu legen. Diese Technik erhöht die Langzeitstabilität der Sonde und vermindert das Funkelrauschen der Sonde. Darüber hinaus kann eine p-Sonde wie eine n-Sonde in Verbindung mit Spinning- Current-Hallsensor-Techniken verwendet werden. Zur Reduzierung ihres Offset-Signals empfiehlt es sich - wie bei n- Hallsonden - mehrere p-dotierte Hallsonden elektrisch parallel zu schalten, wobei die Stromflußrichtungen in den einzelnen Sonden unterschiedlich sind. Dabei werden beispielsweise oftmals zwei Sonden parallel geschaltet und die Richtungen des Stromflusses durch beide Sonden orthogonal aufeinander stehen. Dies wird auch oftmals zu einem Quadrupel erweitert, in dem die Richtungen des Stromflusses durch die einzelnen Sonden jeweils um 90° gegeneinander gedreht werden. It should be mentioned here that for p-doped Hall probes numerous techniques that are already used in n-doped Hall probes have proven, can be applied. In particular it is advisable to either cover the probe with a large area cover conductive cover insulated from the probe, or just as large a shallow n-tub in the Diffuse surface of the probe and both - cover like Tub - to put on a well-defined potential. This Technology increases the long-term stability of the probe and reduces the sparkle noise of the probe. In addition, a p-probe like an n-probe in connection with spinning Current Hall sensor techniques are used. to Reducing your offset signal is recommended - as with n- Hall probes - several p-doped Hall probes electrically to connect in parallel, with the current flow directions in the individual probes are different. In doing so for example, often two probes connected in parallel and the Directions of current flow through both probes orthogonal stand on each other. This often becomes one Quadruple extended in which the directions of current flow through the individual probes are rotated 90 ° against each other become.

Insbesondere empfiehlt sich eine p-dotierte Hallsonde in (100)-Silizium, da es in dieser Ebene keine Richtungsabhängigkeit des Piezo-Hall Effekts gibt, d. h. die Piezoabhängigkeit der strombezogenen Empfindlichkeit der Sonde ist bezüglich Haupt- und Nebenachsenspannungen gleich klein. Diese Eigenschaft ist besonders wichtig, wenn man das Prinzip der Spinning-Current-Hallsonde anwenden will, denn dazu muß man den Strom durch die Sonde in einer ersten Taktphase in einer ersten Richtung fließen lassen und in einer zweiten Taktphase in einer zweiten Richtung. Wäre der Piezo- Hall Effekt nur in exakt einer Richtung klein, so würde der Piezo-Hall Einfluß der zweiten Richtung anteilsmäßig in der Gesamtempfindlichkeit enthalten sein, wodurch die Vorteile der p-dotierten Hallsonde vermindert würden. Durch die Isotropie des Piezo-Hall Effekts in der (100)-Ebene ist es möglich, beliebige Orientierungen der Hallsonde zu verwenden. In der Praxis empfiehlt sich aber bei Stromsteuerung (die unten ausführlich erklärt wird) ein Stromfluß durch die Sonde in den [110]-Richtungen, da diese den Offset der Sonde infolge des piezoresistiven Effekts minimieren. A p-doped Hall probe in is particularly recommended (100) silicon since there is none at this level Directional dependence of the piezo Hall effect, d. H. the Piezo dependence of the current-related sensitivity of the probe is with regard to main and minor axis stresses equally small. This property is particularly important when you do that Wants to apply the principle of the spinning current Hall probe, because of that the current through the probe must be in a first clock phase flow in a first direction and in one second clock phase in a second direction. If the piezo Hall effect only small in exactly one direction, so the Piezo Hall influence of the second direction proportionately in the Overall sensitivity should be included, which gives the benefits of the p-doped Hall probe would be reduced. Through the Isotropy of the piezo Hall effect in the (100) plane is possible, any orientation of the Hall probe use. In practice, however, it is recommended for current control (which is explained in detail below) a current flow through the probe in the [110] directions, since this is the offset of the Minimize the probe due to the piezoresistive effect.

Neben der Verwendung einer p-dotierten Silizium Hallsonde empfiehlt sich auch die Verwendung eines direkten Halbleiters (GaAs, InSb) zur Herstellung der Sonde sowie die Integration dieses Sonden-Chips mit dem Silizium-Auswertechip im selben Gehäuse. In addition to using a p-doped silicon Hall probe it is also recommended to use a direct one Semiconductors (GaAs, InSb) for the manufacture of the probe and the Integration of this probe chip with the silicon evaluation chip in the same housing.

Zum Aufbau eines driftarmen Hallsonden-ASICs muß noch ein weiteres Problem gelöst werden. Man muß die Hallsonde geeignet ansteuern, so daß der Strom durch die Sonde ebenfalls driftarm bleibt. Dazu muß man den piezoresistiven Effekt in dem verwendeten Halbleitermaterial des Halbleiter- Chips minimieren. Prinzipiell gibt es auch hier wieder die Möglichkeiten der Spannungs- und Stromsteuerung. Es müssen jedoch spezielle Randbedingungen eingehalten werden, um in Kombination mit der oben geschilderten p-Hallsonde eine driftarme, gegen Verspannung unempfindliche Sensoranordnung (ASIC) zu realisieren. To set up a low-drift Hall probe ASIC, another must another problem to be solved. You have to use the Hall probe Appropriate control so that the current through the probe also remains low in drift. You have to use the piezoresistive Effect in the used semiconductor material of the semiconductor Minimize chips. In principle, there are again here Possibilities of voltage and current control. To have to however, special boundary conditions are observed in order Combination with the p-Hall probe described above Low-drift, tension-insensitive sensor arrangement (ASIC) to realize.

Zusammenfassend kann also festgestellt werden, daß die vorliegende Erfindung ermöglicht, daß auf einem Halbleiter- Chip integrierte Hallsondenanordnungen, d. h. die Hallsonde(n) mit zugehöriger Ansteuer- und Auswerteelektronik, eine äußerst geringe Abhängigkeit der Empfindlichkeit gegenüber mechanischen Spannungszuständen des Halbleiter-Chips aufweisen, wenn einerseits die verwendeten Hallsondenelemente einen möglichst geringen Piezo-Hall-Effekt aufweisen, und andererseits die verwendeten Ansteuerschaltungen für die Hallsonden möglichst unbeeinflußt von dem piezoresistiven Effekt bleiben. In summary, it can be said that the The present invention enables a semiconductor Chip integrated Hall probe arrangements, i. H. the Hall probe (s) with associated control and evaluation electronics, an extremely low dependence on sensitivity against mechanical stress states of the semiconductor chip if, on the one hand, the used Hall probe elements have the lowest possible piezo Hall effect, and on the other hand the drive circuits used for the Hall probes as unaffected by that as possible remain piezoresistive effect.

Ferner zeigt die vorliegende Erfindung, daß der piezoresistive Effekt in p-dotiertem Silizium kleiner als in n- dotiertem Silizium ist, wobei dies zu dem Schluß führt, daß ein p-dotiertes Hallsensorelement den kleinstmöglichen Piezo-Hall-Effekt in Silizium aufweist und daher die gegenüber mechanischen Verspannungen unempfindlichste und stabilste Variante dafür ist. Furthermore, the present invention shows that the piezoresistive effect in p-doped silicon smaller than in n- doped silicon, which leads to the conclusion that a p-doped Hall sensor element the smallest possible Piezo Hall effect in silicon and therefore the opposite mechanical tension most insensitive and stable Variant for this is.

Dabei werden, wie bereits erörtert, vorzugsweise Hallsondenelemente aus einem Silizium-Halbleitermaterial verwendet, auf dem sich eine Hallsonde vom p-Typ befindet, wobei auch weitere elektronische Schaltungen zur Verarbeitung des Hallsondenausgangssignals und/oder zur Versorgung der Hallsonde mit elektrischer Energie auf dem Halbleiterchip angeordnet sein können. Dabei sollte die Hauptebene des Halbleitermaterials parallel zu einer (100)-Richtung des Halbleitereinkristalls sein, wobei die p-dotierte Hallsonde in dem Halbleitermaterial eine Orientierung aufweist, so daß der Strom vornehmlich in [110]-Richtungen fließt. As already discussed, preference is given to this Hall probe elements made of a silicon semiconductor material used on which there is a p-type Hall probe, where also other electronic circuits for processing the Hall probe output signal and / or to supply the Hall probe with electrical energy on the semiconductor chip can be arranged. The main level of the Semiconductor material parallel to a (100) direction of the Be semiconductor single crystal, the p-doped Hall probe in the semiconductor material has an orientation so that the current mainly flows in [110] directions.

Eine weitere Möglichkeit zum Aufbau einer Hallsondenanordnung gemäß der vorliegenden Erfindung besteht nur darin, zumindest zwei Halbleiterchips in einem gemeinsamen Gehäuse zu verwenden, wobei die elektrischen Verbindungen der verschiedenen Halbleiterchips über Bondpads ausgeführt sind. Dabei besteht ein Halbleiterchip aus einem direkten Halbleitermaterial und enthält mindestens eine Hallsonde. Der zweite Chip dient vornehmlich der Signalverarbeitung des Ausgangssignals der Hallsonde und wird üblicherweise aus einem Silizium-Halbleitermaterial hergestellt. Another way to build one Hall probe arrangement according to the present invention consists only in at least two semiconductor chips in a common housing to use, the electrical connections of the various semiconductor chips are executed via bond pads. A semiconductor chip consists of a direct one Semiconductor material and contains at least one Hall probe. The The second chip is used primarily for signal processing Output signal of the Hall probe and is usually off made of a silicon semiconductor material.

Es kann nun zusätzlich zu der Hallsonde auf dem gleichen Halbleiter-Chip mindestens ein integrierter Widerstand als Referenzwiderstand angeordnet sein, der zur Erzeugung der Spannungs- oder Stromversorgung, also zu Ansteuerung, in der Hallsonde verwendet wird, um einen primärseitigen einzuspeisenden Strom bereitzustellen, der von mechanischen Verspannungen des Halbleiterchips weitestgehend unbeeinflußt ist. Bezugszeichenliste 10a, b integrierter p-Typ-Widerstand
10c, d integrierter n-Typ-Widerstand
10' erster integrierter Widerstand
10" zweiter integrierter Widerstand
14 erster Kontaktanschluß
16 zweiter Kontaktanschluß
18 länglicher leitfähiger Bereich
22 Stromerzeugungsschaltung
24 Spannungsquelle
26 Differenzverstärker
28 Feldeffekttransistor
30 Stromerzeugungsschaltung
32 Stromerzeugungsschaltung
34 Differenzverstärker
36 Feldeffekttransistor
38 Sensoranordnung
40 Halbleitersubstrat
42 Stromerzeugungsschaltung
44 Sensorelement
45 Anschluß
48 Anschluß
50 Anschluß
52 Anschluß
It can now be arranged in addition to the Hall probe on the same semiconductor chip at least one integrated resistor as a reference resistor, which is used to generate the voltage or power supply, i.e. for control, in the Hall probe in order to provide a current to be fed in on the primary side mechanical stresses of the semiconductor chip is largely unaffected. List of Reference Numerals 10 a, b integrated p-type resistance
10 c, d integrated n-type resistor
10 'first integrated resistor
10 "second integrated resistor
14 first contact connection
16 second contact connection
18 elongated conductive area
22 power generation circuit
24 voltage source
26 differential amplifier
28 field effect transistor
30 power generation circuit
32 power generation circuit
34 differential amplifier
36 field effect transistor
38 sensor arrangement
40 semiconductor substrate
42 power generation circuit
44 sensor element
45 connection
48 connection
50 connection
52 connection

Claims (26)

1. Integrierter Widerstand (10a) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer (100)-Halbleiterschnittrichtung, und
einem länglichen, leitfähigen, p-dotierten Bereich (18) in dem (100)-Halbleitersubstrat, wobei der längliche Bereich (18) in einer [100]-Richtung bezüglich des (100)-Halbleitermaterials angeordnet ist, und wobei eine Hauptstromflußrichtung durch den integrierten Widerstand identisch oder parallel zu der [100]-Richtung verläuft. 1. Integrated resistor ( 10 a) with the following features:
a semiconductor substrate ( 12 ) with a (100) semiconductor cutting direction, and
an elongated, conductive, p-doped region ( 18 ) in the (100) semiconductor substrate, the elongated region ( 18 ) being in a [100] direction with respect to the (100) semiconductor material, and a main current flow direction through the integrated resistance is identical or parallel to the [100] direction. 2. Integrierter Widerstand (10a) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer (110)-Halbleiterschnittrichtung, und
einem länglichen, leitfähigen, p-dotierten Bereich (18) in dem (110)-Halbleitersubstrat, wobei der längliche Bereich (18) in einer [100]-Richtung bezüglich des (110)-Halbleitermaterials angeordnet ist, und wobei eine Hauptstromflußrichtung durch den integrierten Widerstand identisch oder parallel zu der [100]-Richtung verläuft. 2. Integrated resistor ( 10 a) with the following features:
a semiconductor substrate ( 12 ) with a (110) semiconductor cutting direction, and
an elongated, conductive, p-doped region ( 18 ) in the (110) semiconductor substrate, the elongated region ( 18 ) being in a [100] direction with respect to the (110) semiconductor material, and a main current flow direction through the integrated resistance is identical or parallel to the [100] direction. 3. Integrierter Widerstand (10a) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer (111)-Halbleiterschnittrichtung, und
einem länglichen, leitfähigen, p-dotierten Bereich (18) in dem (111)-Halbleitersubstrat, wobei der längliche Bereich (18) in einer beliebigen Richtung bezüglich des (111)-Halbleitermaterials angeordnet ist. 3. Integrated resistor ( 10 a) with the following features:
a semiconductor substrate ( 12 ) with a (111) semiconductor cutting direction, and
an elongated, conductive, p-doped region ( 18 ) in the (111) semiconductor substrate, the elongated region ( 18 ) being arranged in any direction with respect to the (111) semiconductor material. 4. Integrierter Widerstand (10a, 10b) nach einem der Ansprüche 1 bis 3, der ferner folgendes Merkmal aufweist:
einen weiteren länglichen, leitfähigen p-dotierten Bereich, der zu dem einen länglichen Bereich (18) um im wesentlichen 90° gedreht angeordnet ist. 4. Integrated resistor ( 10 a, 10 b) according to one of claims 1 to 3, further comprising the following feature:
a further elongated, conductive p-doped region, which is arranged rotated by 90 ° to the one elongated region ( 18 ). 5. Integrierter Widerstand (10c) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer (110)-Halbleiterschnittrichtung, und
einem länglichen, leitfähigen, p-dotierten Bereich (18) in dem (110)-Halbleitersubstrat, wobei der längliche Bereich (18) in einer [110]-Richtung bezüglich des (110)- Halbleitermaterials angeordnet ist, und wobei eine Hauptstromflußrichtung durch den integrierten Widerstand identisch oder parallel zu der [110]-Richtung verläuft. 5. Integrated resistor ( 10 c) with the following features:
a semiconductor substrate ( 12 ) with a (110) semiconductor cutting direction, and
an elongated, conductive, p-doped region ( 18 ) in the (110) semiconductor substrate, the elongated region ( 18 ) in a [ 1 10] direction with respect to the (110) semiconductor material, and wherein a main current flow direction through the integrated resistor is identical or parallel to the [ 1 10] direction. 6. Integrierter Widerstand (10c) mit folgenden Merkmalen:
einem Halbleitersubstrat (12) mit einer (111)-Halbleiterschnittrichtung, und
einem länglichen, leitfähigen, p-dotierten Bereich (18) in dem (111)-Halbleitersubstrat, wobei der längliche Bereich (18) in einer beliebigen Richtung bezüglich des (111)-Halbleitermaterials angeordnet ist. 6. Integrated resistor ( 10 c) with the following features:
a semiconductor substrate ( 12 ) with a (111) semiconductor cutting direction, and
an elongated, conductive, p-doped region ( 18 ) in the (111) semiconductor substrate, the elongated region ( 18 ) being arranged in any direction with respect to the (111) semiconductor material. 7. Integrierter Widerstand (10c, 10d) nach einem der Ansprüche 4 bis 6, der ferner folgendes Merkmal aufweist:
einen weiteren länglichen, leitfähigen p-dotierten Bereich, der zu dem einen länglichen Bereich (18) um im wesentlichen 90° gedreht angeordnet ist. 7. Integrated resistor ( 10 c, 10 d) according to one of claims 4 to 6, further comprising the following feature:
a further elongated, conductive p-doped region, which is arranged rotated by 90 ° to the one elongated region ( 18 ). 8. Integrierter Widerstand (10a-d) nach einem der Ansprüche 1 bis 7, bei dem der eine längliche Abschnitt (18) und der weitere längliche Abschnitt elektrisch in Serie oder parallel geschaltet sind. 8. Integrated resistor ( 10 a-d) according to one of claims 1 to 7, wherein the one elongated section ( 18 ) and the further elongated section are electrically connected in series or in parallel. 9. Integrierter Widerstand (10a-d) nach einem der Ansprüche 1 bis 8, wobei der integrierte Widerstand (10a-d) an einer Position auf dem Halbleitersubstrat (12) angeordnet ist, an der mechanische Hauptachsenspannungen im wesentlichen gleich groß sind. 9. Integrated resistor ( 10 a-d) according to one of claims 1 to 8, wherein the integrated resistor ( 10 a-d) is arranged at a position on the semiconductor substrate ( 12 ) at which the main mechanical axis voltages are substantially equal. 10. Integrierter Widerstand (10a-d) nach Anspruch 9, wobei der integrierte Widerstand (10a-d) im wesentlichen im Zentrum des Halbleitersubstrats angeordnet ist. 10. Integrated resistor ( 10 a-d) according to claim 9, wherein the integrated resistor ( 10 a-d) is arranged substantially in the center of the semiconductor substrate. 11. Integrierter Widerstand (10a-d) nach einem der vorhergehenden Ansprüche, bei dem das Halbleitermaterial ein indirektes Halbleitermaterial aufweist. 11. Integrated resistor ( 10 a-d) according to one of the preceding claims, wherein the semiconductor material comprises an indirect semiconductor material. 12. Integrierter Widerstand (10a-d) nach Anspruch 11, bei dem das indirekte Halbleitermaterial Silizium oder Germanium ist. 12. Integrated resistor ( 10 a-d) according to claim 11, wherein the indirect semiconductor material is silicon or germanium. 13. Integrierter Widerstand (10a-d) nach einem der vorhergehenden Ansprüche, wobei der integrierte Widerstand eine Dotierungsdichte von 1018 bis 1023 cm-3 aufweist. 13. Integrated resistor ( 10 a-d) according to one of the preceding claims, wherein the integrated resistor has a doping density of 10 18 to 10 23 cm -3 . 14. Schaltung (22; 30) zur Erzeugung eines Stroms, mit folgenden Merkmalen:
einem integrierten Widerstand (10a-d) auf einem Halbleitersubstrat gemäß einem der Ansprüche 1 bis 14, und
einer Einrichtung (24, 26) zum Anlegen einer Spannung über den integrierten Widerstand, um in dem integrierten Widerstand den Strom zu erzeugen. 14. Circuit ( 22 ; 30 ) for generating a current, with the following features:
an integrated resistor ( 10 a-d) on a semiconductor substrate according to one of claims 1 to 14, and
means ( 24 , 26 ) for applying a voltage across the integrated resistor to generate the current in the integrated resistor. 15. Schaltung nach Anspruch 14, bei der die Einrichtung (24, 26) zum Anlegen einer Spannung eine Regelschleife ist. 15. The circuit of claim 14, wherein the means ( 24 , 26 ) for applying a voltage is a control loop. 16. Schaltung (32) zur Erzeugung eines Stroms mit folgenden Merkmalen:
einem integrierten Widerstand (10') auf einem Halbleitersubstrat (12) gemäß einem der Ansprüche 1 bis 14,
einem weiteren integrierten Widerstand (10") auf dem Halbleitersubstrat (12) gemäß einem der Ansprüche 1 bis 14, der zu dem einen integrierten Widerstand (10') auf dem Halbleitersubstrat um im wesentlichen 90° gedreht angeordnet ist,
einer Einrichtung (24, 26) zum Anlegen einer Spannung über den einen integrierten Widerstand (10'), um in dem einen integrierten Widerstand (10') einen Teilstrom zu erzeugen, und
einer weiteren Einrichtung (24, 34) zum Anlegen einer Spannung über den weiteren integrierten Widerstand (10"), um in dem weiteren integrierten Widerstand (10") einen weiteren Teilstrom zu erzeugen. 16. Circuit ( 32 ) for generating a current with the following features:
an integrated resistor ( 10 ') on a semiconductor substrate ( 12 ) according to one of claims 1 to 14,
a further integrated resistor ( 10 ") on the semiconductor substrate ( 12 ) according to one of Claims 1 to 14, which is arranged rotated by 90 ° to the one integrated resistor ( 10 ') on the semiconductor substrate,
means ( 24 , 26 ) for applying a voltage across the one integrated resistor ( 10 ') to generate a partial current in the one integrated resistor ( 10 '), and
a further device ( 24 , 34 ) for applying a voltage across the further integrated resistor ( 10 ") in order to generate a further partial current in the further integrated resistor ( 10 "). 17. Schaltung nach Anspruch 16, ferner mit folgendem Merkmal:
einer Einrichtung zum Kombinieren des ersten und des zweiten Teilstroms, um den Strom zu erzeugen. 17. The circuit of claim 16, further comprising:
means for combining the first and second substreams to produce the stream. 18. Schaltung nach Anspruch 16 oder 17, bei der die eine und die weitere Einrichtung zum Anlegen einer Spannung Regelschleifen sind. 18. The circuit of claim 16 or 17, wherein the one and the further device for applying a voltage Control loops are. 19. Sensoranordnung (38) mit einer Schaltung (22; 30; 32) nach einem der Ansprüche 14 bis 18, mit folgenden Merkmalen:
einem Sensorelement (44) mit zwei Anschlüssen (46, 48) zum Einspeisen eines Stroms in dasselbe,
wobei die Schaltung (22; 30; 32) derart mit den zwei Anschlüssen (46, 48) des Sensorelements (44) gekoppelt ist, daß der Strom den Steuerstrom des Sensorelements (44) bildet. 19. Sensor arrangement ( 38 ) with a circuit ( 22 ; 30 ; 32 ) according to one of claims 14 to 18, with the following features:
a sensor element ( 44 ) with two connections ( 46 , 48 ) for feeding a current into the same,
the circuit ( 22 ; 30 ; 32 ) being coupled to the two connections ( 46 , 48 ) of the sensor element ( 44 ) such that the current forms the control current of the sensor element ( 44 ). 20. Sensoranordnung (38) nach Anspruch 19, die zumindest einen Halbleiterchip aus einem indirekten Halbleitermaterial aufweist, wobei auf einem Halbleiterchip zumindest ein p-dotiertes Sensorelement angeordnet ist, wobei die Hauptebene des Halbleiterchips parallel zur [100]-Richtung des Halbleitermaterials ist, wobei das p-dotierte Sensorelement derart ausgerichtet ist, daß der Strom, der in das p- dotierte Sensorelement eingespeist wird, im wesentlichen in der [110]-Richtung des Halbleitermaterials fließt, so daß der Stromfluß durch das Halbleitermaterial im wesentlichen unabhängig von mechanischen Verspannungen in dem Halbleitermaterial ist. 20. The sensor arrangement ( 38 ) according to claim 19, which has at least one semiconductor chip made of an indirect semiconductor material, at least one p-doped sensor element being arranged on a semiconductor chip, the main plane of the semiconductor chip being parallel to the [100] direction of the semiconductor material, wherein the p-doped sensor element is oriented such that the current which is fed into the p-doped sensor element flows essentially in the [110] direction of the semiconductor material, so that the current flow through the semiconductor material is essentially independent of mechanical stresses in the semiconductor material. 21. Sensoranordnung (38) nach Anspruch 19 oder 20, bei der die Sensoranordnung (38) eine Hallsensoranordnung ist. 21. Sensor arrangement ( 38 ) according to claim 19 or 20, wherein the sensor arrangement ( 38 ) is a Hall sensor arrangement. 22. Sensoranordnung (38) nach einem der Ansprüche 19 bis 21, bei der das Sensorelement (44) eine Hallsonde ist. 22. Sensor arrangement ( 38 ) according to one of claims 19 to 21, in which the sensor element ( 44 ) is a Hall probe. 23. Sensoranordnung gemäß einem der Ansprüche 20 bis 22, bei der das indirekte Halbleitermaterial Silizium oder Germanium ist. 23. Sensor arrangement according to one of claims 20 to 22, in which the indirect semiconductor material is silicon or Germanium is. 24. Sensoranordnung gemäß einem der Ansprüche 20 bis 23, bei der auf dem gleichen Chip der Sensoranordnung oder auf einem weiteren Chip eine elektrische Schaltung zur Auswertung und/oder Ansteuerung des p-dotierten Sensorelements angeordnet ist. 24. Sensor arrangement according to one of claims 20 to 23, at or on the same chip of the sensor arrangement another chip an electrical circuit for Evaluation and / or control of the p-doped sensor element is arranged. 25. Sensoranordnung gemäß einem der Ansprüche 20 bis 24, bei der die Ansteuerung mittels der Schaltung zur Erzeugung eines Stroms nach einem der Ansprüche 14 bis 18 erfolgt. 25. Sensor arrangement according to one of claims 20 to 24, in which the control by means of the circuit for generation a current according to one of claims 14 to 18. 26. Sensoranordnung nach einem der Ansprüche 19 bis 25, bei der mehrere p-dotierte Sensorelemente auf einem Halbleiterchip angeordnet sind, wobei die Sensorelemente mittels des Spinning-Current-Prinzip betrieben werden. 26. Sensor arrangement according to one of claims 19 to 25, at the multiple p-doped sensor elements on one Semiconductor chip are arranged, wherein the sensor elements by means of Spinning current principle operated.
DE2001154497 2001-11-07 2001-11-07 Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate Withdrawn DE10154497A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001154497 DE10154497A1 (en) 2001-11-07 2001-11-07 Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001154497 DE10154497A1 (en) 2001-11-07 2001-11-07 Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate

Publications (1)

Publication Number Publication Date
DE10154497A1 true DE10154497A1 (en) 2003-05-15

Family

ID=7704809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001154497 Withdrawn DE10154497A1 (en) 2001-11-07 2001-11-07 Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate

Country Status (1)

Country Link
DE (1) DE10154497A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496344A2 (en) * 2003-07-09 2005-01-12 Austriamicrosystems AG Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal
WO2005036196A1 (en) * 2003-09-30 2005-04-21 Austriamicrosystems Ag Integrated sensor arrangement
US7302357B2 (en) 2005-06-24 2007-11-27 Infineon Technologies Ag Concept for compensating piezo-influences on an integrated semiconductor circuit
US7980138B2 (en) 2007-10-29 2011-07-19 Infineon Technologies Ag Integrated circuit with stress sensing element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025941A (en) * 1974-04-26 1977-05-24 Hitachi, Ltd. Hall element
US4236832A (en) * 1977-06-29 1980-12-02 Tokyo Shibaura Denki Kabushiki Kaisha Strain insensitive integrated circuit resistor pair
JPS5660066A (en) * 1979-10-19 1981-05-23 Nec Corp Semiconductor strain detector
US4423434A (en) * 1979-12-19 1983-12-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device having two or more semiconductor elements with paired characteristics regularly arranged in a semiconductor substrate
US5260614A (en) * 1991-07-31 1993-11-09 Deutsche Itt Industries Gmbh Hall sensor with automatic compensation
US5889312A (en) * 1993-07-02 1999-03-30 Hitachi, Ltd. Semiconductor device having circuit element in stress gradient region by film for isolation and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025941A (en) * 1974-04-26 1977-05-24 Hitachi, Ltd. Hall element
US4236832A (en) * 1977-06-29 1980-12-02 Tokyo Shibaura Denki Kabushiki Kaisha Strain insensitive integrated circuit resistor pair
JPS5660066A (en) * 1979-10-19 1981-05-23 Nec Corp Semiconductor strain detector
US4423434A (en) * 1979-12-19 1983-12-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device having two or more semiconductor elements with paired characteristics regularly arranged in a semiconductor substrate
US5260614A (en) * 1991-07-31 1993-11-09 Deutsche Itt Industries Gmbh Hall sensor with automatic compensation
US5889312A (en) * 1993-07-02 1999-03-30 Hitachi, Ltd. Semiconductor device having circuit element in stress gradient region by film for isolation and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1496344A2 (en) * 2003-07-09 2005-01-12 Austriamicrosystems AG Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal
EP1496344A3 (en) * 2003-07-09 2008-02-06 Austriamicrosystems AG Integrated semiconductive arrangement and procedure for producing a pressure dependent signal as well as a temperature dependent signal
DE10331096B4 (en) * 2003-07-09 2014-02-13 Austriamicrosystems Ag Integrated semiconductor device and method
WO2005036196A1 (en) * 2003-09-30 2005-04-21 Austriamicrosystems Ag Integrated sensor arrangement
US7302357B2 (en) 2005-06-24 2007-11-27 Infineon Technologies Ag Concept for compensating piezo-influences on an integrated semiconductor circuit
DE102005029464B4 (en) * 2005-06-24 2009-11-26 Infineon Technologies Ag Device and method for determining a compensation signal for compensating piezo influences on a semiconductor integrated circuit
US7980138B2 (en) 2007-10-29 2011-07-19 Infineon Technologies Ag Integrated circuit with stress sensing element
DE102008051949B4 (en) 2007-10-29 2019-02-14 Infineon Technologies Ag Integrated circuit with load detection element

Similar Documents

Publication Publication Date Title
DE102009049774B4 (en) BiCMOS circuitry
DE102004003853B4 (en) Device and method for compensation of piezo influences on an integrated circuit arrangement
DE69836981T2 (en) METHOD OF OPERATING A SILICON-OXIDE-ISOLATOR (SOI) SUB-LED WITH A SELECTIVELY CONNECTED RANGE
DE10154498B4 (en) Hall sensor system and method for producing a Hall probe system and method for controlling a Hall voltage
DE2951835C2 (en)
DE2554296C2 (en) Integrated C MOS circuit arrangement
DE102020105207A1 (en) Heavily doped buried layer to reduce the MOSFET-OFF capacitance
DE102014212651A1 (en) resistive element
DE3407975A1 (en) NORMALLY OFF, GATE CONTROLLED, ELECTRICAL CIRCUIT ARRANGEMENT WITH A SMALL SWITCH-ON RESISTANCE
DE202015105413U1 (en) Integrated, floating diode structure
DE102016112162A1 (en) ELECTRONIC SWITCHING AND POLISHING CIRCUIT
DE102005010013B4 (en) Current regulator with a transistor and a measuring resistor
DE1589707B2 (en) Temperature compensated Z diode arrangement
EP0000863B1 (en) Temperature compensated integrated semiconductor resistor
DE10038159A1 (en) Magnetic sensor comprises a galvanomagnetic component made up of a number of layers where each layer has its own property and is different from the other layers
DE19932959B4 (en) Semiconductor device and semiconductor circuit using the same
DE60225790T2 (en) SEMICONDUCTOR COMPONENT
DE10314601B4 (en) Semiconductor circuit with a protection circuit against reverse polarity or overvoltage or undervoltage at the output
DE10154497A1 (en) Integrated resistor used in Hall probes comprises a semiconductor substrate, and a longitudinal conducting p-doped region in the substrate
DE1762435B2 (en) HIGH GAIN INTEGRATED AMPLIFIER CIRCUIT WITH A MOS FIELD EFFECT TRANSISTOR
DE2513893C2 (en) Transistor amplifier
DE102008005905B4 (en) Integrated circuit and method for switching a high voltage signal
EP0642218A1 (en) Circuit with controlled pinch resistances
DE102021102961A1 (en) Bandgap reference circuit with vertically stacked active SOI devices
DE10139515A1 (en) Transistor for a bandgap circuit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal