DE10146336A1 - Modification of the functionality of a chip using a multi-chip package - Google Patents

Modification of the functionality of a chip using a multi-chip package

Info

Publication number
DE10146336A1
DE10146336A1 DE10146336A DE10146336A DE10146336A1 DE 10146336 A1 DE10146336 A1 DE 10146336A1 DE 10146336 A DE10146336 A DE 10146336A DE 10146336 A DE10146336 A DE 10146336A DE 10146336 A1 DE10146336 A1 DE 10146336A1
Authority
DE
Germany
Prior art keywords
chip
interface
functionality
connections
multichip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10146336A
Other languages
German (de)
Inventor
Peter Poechmueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10146336A priority Critical patent/DE10146336A1/en
Priority to PCT/EP2002/009706 priority patent/WO2003028102A2/en
Priority to TW091121507A priority patent/TW567588B/en
Publication of DE10146336A1 publication Critical patent/DE10146336A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

The invention relates to an electronic component comprising a multi-chip housing (10), a first chip (12), which supplies a predetermined function and is housed in the multi-chip housing (10) and a second chip (14), which is housed in the multi-chip housing (10) and interacts with the first chip (12) and external connections (28, 30) of the multi-chip housing (10). The second chip (14) supplies a modification to the predetermined function supplied by the first chip (12) to the external connections (28, 30) of the multi-chip housing (10), in such a way that only the modified function is available at the external connections. The first chip (12) can be a high-volume chip, whereas the modified function can be that of a special component, whose production quantity does not justify a complex and lengthy product development.

Description

Die vorliegende Erfindung bezieht sich auf einen elektronischen Baustein, bei dem eine Mehrzahl von Chips in einem Multichipgehäuse gehäust sind, um eine Modifikation der Funktionalität von einem der Chips zu realisieren, und insbesondere einen solchen elektronischen Baustein, der eine flexible Modifikation von Hochvolumenhalbleiterbausteinen durch Einsatz von Multichipgehäusen ermöglicht. The present invention relates to a electronic module in which a plurality of chips in one Multichip packages are housed to modify the Realize functionality of one of the chips, and in particular such an electronic component that is flexible Modification of high-volume semiconductor devices through use of multichip packages.

Heutige Halbleiterbausteine für Hochvolumenanwendungen erfordern eines sehr komplizierte und langwierige Produktentwicklung, um eine optimierte und kostengünstige Lösung zu erreichen. Dies ist insbesondere beispielsweise bei der Herstellung von dynamischen Halbleiterspeichern, sogenannten DRAMs, der Fall. Bei derartigen Bauelementen kann die Entwicklung eines neuen Produkts bis zu zwei Jahre dauern und Entwicklungskosten in zweistelliger Millionenhöhe verschlingen. Aus diesem Grund ist es kaum vertretbar, selbst relativ große Nischenmärkte mit entsprechend optimalen Produkten zu versorgen, beispielsweise Niederleistungs-DRAMs, Höchstfrequenz- DRAMs und dergleichen. Today's semiconductor devices for high volume applications require a very complicated and lengthy process Product development to provide an optimized and affordable solution to reach. This is particularly the case with Production of dynamic semiconductor memories, so-called DRAMs, the case. With such components, the development of a new product take up to two years and Devour development costs in the tens of millions. Out for this reason it is hardly justifiable, even relatively large Niche markets with correspondingly optimal products supply, for example low power DRAMs, high frequency DRAMs and the like.

Bisher mußte, um Nischenmärkte mit entsprechend optimalen Produkten zu versorgen, eine langwierige und kostspielige Entwicklung von entsprechenden Spezialbausteinen, wie sie oben angesprochen ist, erfolgen. Andernfalls erfolgte aufgrund schlechter Amortisationserwartungen keine Erschließung möglicher Märkte durch eine entsprechend langwierig und kostspielige Entwicklung von Spezialbausteinen. So far, had to be in order to optimize niche markets accordingly To supply products, a lengthy and expensive Development of appropriate special components, like them is addressed above. Otherwise it was due poor amortization expectations no development possible markets through a correspondingly lengthy and costly development of special components.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen elektronischen Baustein zu schaffen, der mit vertretbarem Aufwand die Implementierung von Spezialbausteinen ermöglicht. The object of the present invention is a to create electronic module that with reasonable Effort enables the implementation of special modules.

Diese Aufgabe wird durch einen elektronischen Baustein gemäß Anspruch 1 gelöst. This task is accomplished by an electronic component Claim 1 solved.

Die vorliegende Erfindung schafft einen elektronischen Baustein mit folgenden Merkmalen:
einem Multichipgehäuse;
einem ersten, in dem Multichipgehäuse gehäusten Chip, der eine vorbestimmte Funktionalität liefert; und
einem zweiten, in dem Multichipgehäuse gehäusten Chip in Wirkverbindung mit dem ersten Chip und äußeren Anschlüssen des Multichipgehäuses, wobei der zweite Chip eine Modifikation der von dem ersten Chip gelieferten, vorbestimmten Funktionalität an den äußeren Anschlüssen liefert. The present invention provides an electronic module with the following features:
a multichip package;
a first chip packaged in the multi-chip package that provides predetermined functionality; and
a second chip housed in the multichip housing in operative connection with the first chip and external connections of the multichip housing, the second chip providing a modification of the predetermined functionality provided by the first chip at the external connections.

Erfindungsgemäß ist der erste Chip vorzugsweise ein Hochvolumenhalbleiterbaustein, d. h. Hochvolumenchip, der mit dem zweiten Chip, der als Funktionalitätsmodifikationschip bezeichnet werden kann, in einem relativ kostengünstigen Multichipgehäuse kombiniert ist, um eine geänderte Anwendungsfunktionalität zu realisieren. Auf diese Weise ist es erfindungsgemäß möglich, in kurzer Zeit neue Spezialbausteine ohne untragbar hohe Entwicklungskosten zu realisieren. According to the invention, the first chip is preferably a High volume semiconductor device, d. H. High volume chip that with the second chip that functions as a functionality modification chip can be referred to in a relatively inexpensive Multichip package is combined to a modified one Realize application functionality. That way it is possible according to the invention, in a short time new special modules without realize prohibitively high development costs.

Erfindungsgemäß kann es sich bei dem Multichipgehäuse um ein existierendes und relativ kostengünstiges Multichipgehäuse handeln, das genormte Abmessungen und Anschlußanordnungen aufweisen kann. Die Wirkverbindung des Funktionalitätsmodifikationschips mit dem ersten Chip erfolgt vorzugsweise über eine erste Schnittstelle, die mit Anschlüssen des ersten Chips gekoppelt ist, und über eine zweite Schnittstelle, die mit zumindest einem Teil der äußeren Anschlüsse des Multichipgehäuses gekoppelt ist. Der zweite Chip kann daher als ein Schnittstellen-Chip bezeichnet werden. Ein solcher Schnittstellen-Chip kann mit heutigen Logikentwurfsverfahren in kürzester Zeit kostengünstig realisiert werden, so daß durch eine Kombination eines solchen Schnittstellen-Chips und eines Hochvolumenchips, beispielsweise eines Hochvolumenhalbleiterspeichers, beispielsweise unter Verwendung einer existierenden und relativ kostengünstigen Multichipgehäusetechnologie, kostengünstig Spezialbausteine realisiert werden können. According to the invention, the multichip housing can be a existing and relatively inexpensive multichip package act, the standardized dimensions and connection arrangements can have. The active connection of the Functionality modification chips with the first chip are preferably carried out via a first interface with connections of the first Chips is coupled, and via a second interface that with at least part of the external connections of the Multichip housing is coupled. The second chip can therefore be used as be called an interface chip. Such a Interface chip can use today's logic design process can be realized inexpensively in the shortest possible time, so that through a combination of such an interface chip and a high volume chip, for example one High volume semiconductor memory, for example using a existing and relatively inexpensive Multichip housing technology, inexpensive special components can be realized can.

Hinsichtlich der Modifikation der Funktionalität eines Hochvolumenchips, die durch einen erfindungsgemäßen elektronischen Baustein geliefert werden kann, ist die vorliegende Erfindung nicht auf spezielle Modifikationen begrenzt. Beispiele einer modifizierten Funktionalität sind beispielsweise unterschiedliche Frequenzen, mit denen der Schnittstellen-Chip zum einen mit dem Hochvolumenchip und zum anderen mit der Außenwelt kommuniziert. Ferner kann durch den Spezial- Schnittstellen-Chip eine modifizierte Funktionalität im Sinne einer geänderten Speichertechnologie implementiert werden, wobei der Hochvolumenchip beispielsweise die Funktion eines synchronen DRAM-Speichers liefert, während durch den Spezial- Schnittstellen-Chip an den äußeren Anschlüssen des Multichipgehäuses die Funktionalität eines EDO-Speichers geliefert wird. Daneben kann die Modifikation der Funktionalität unterschiedliche Auffrischmethoden, unterschiedliche Übertragungsbandbreiten, unterschiedliche Buszyklen und dergleichen betreffen. With regard to the modification of the functionality of a High volume chips by an inventive electronic module can be delivered is the present one Invention is not limited to specific modifications. Examples of modified functionality are, for example different frequencies with which the interface chip on the one hand with the high volume chip and on the other hand with the Communicates outside world. Furthermore, the special Interface chip a modified functionality in the sense a changed storage technology are implemented, the high-volume chip, for example, the function of a synchronous DRAM memory, while through the special Interface chip on the outer connections of the Multichip housing the functionality of an EDO memory supplied becomes. In addition, the modification of the functionality different refreshing methods, different Transmission bandwidths, different bus cycles and the like affect.

Die vorliegende Erfindung ermöglicht somit die Verwendung von Hochvolumenchips, die in dem erfindungsgemäßen elektronischen Baustein ihre vorbestimmte Funktionalität beibehalten, zur Realisierung von Spezialbausteinen, beispielsweise für Nischenmärkte, die bisher eine Erschließung aufgrund der langwierigen und kostspieligen Entwicklung nicht rechtfertigten. Erfindungsgemäß ist zur Erzeugung derartiger Spezialbausteine ein Schnittstellenchip zusammen mit dem Hochvolumenchip in einem Multichipgehäuse realisiert, wobei ein solcher Schnittstellenchip mit heutigen Logikentwurfsverfahren in kürzester Zeit kostengünstig implementiert und ferner in einer anderen Technologie als der Hochvolumenchip implementiert werden kann. Dieser Schnittstellenchip liefert die Funktionalität des Spezialbausteins an den äußeren Anschlüssen des Multichipgehäuses. The present invention thus enables the use of High-volume chips in the electronic according to the invention Maintain their predetermined functionality for Realization of special components, for example for Niche markets that have so far been tapped due to the protracted and costly development. According to the invention for the production of such special building blocks an interface chip together with the high-volume chip in a multichip housing realized, such Interface chip using today's logic design process in the shortest possible time Implemented inexpensively and also in another Technology to be implemented as the high volume chip can. This interface chip provides the functionality of the special module on the external connections of the Multi-chip package.

Da bei dem erfindungsgemäßen elektronischen Baustein der Hochvolumenchip weiterhin nach seiner vorbestimmten Funktionalität arbeitet und der Schnittstellenchip auf das "Ergebnis" der vorbestimmten Funktionalität zurückgreift, um an den äußeren Anschlüssen eines Multichipgehäuses eine modifizierte Funktionalität zu liefern, kann durch die vorliegende Erfindung ein Hochvolumenchip, der eine komplizierte und langwierige Produktentwicklung durchlaufen hat, zur Herstellung einer Vielzahl von Spezialbausteinen mit beispielsweise jeweils leicht unterschiedlicher Funktionalität verwendet werden. Since in the electronic module according to the invention High volume chip continues according to its predetermined Functionality works and the interface chip on that "Result" of the predetermined functionality falls back to the outer connections of a multichip housing a modified Functionality can be provided by the present Invention a high volume chip that is complicated and has undergone lengthy product development to manufacture a variety of special building blocks, each with, for example slightly different functionality can be used.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen: Preferred embodiments of the present invention are referred to below with reference to the enclosed Drawings explained in more detail. Show it:

Fig. 1 eine schematische, isometrische Darstellung eines Ausführungsbeispiels eines erfindungsgemäßen elektronischen Bausteins; und Fig. 1 is a schematic, isometric view of an embodiment of an electronic device according to the invention; and

Fig. 2 eine schematische Darstellung zur Erläuterung der vorliegenden Erfindung. Fig. 2 is a schematic representation for explaining the present invention.

Wie in Fig. 1 gezeigt ist, umfaßt ein erfindungsgemäßer elektronischer Baustein ein Multichipgehäuse 10. An dieser Stelle sei angemerkt, daß das Multichipgehäuse 10 in Fig. 1 "durchsichtig" dargestellt ist, so daß die Darstellung einen Blick auf die relevanten, in dem Multichipgehäuse 10 angeordneten Komponenten ermöglicht. As shown in FIG. 1, an electronic component according to the invention comprises a multichip housing 10 . At this point it should be noted that the multichip housing 10 is shown "transparently" in FIG. 1, so that the illustration enables a view of the relevant components arranged in the multichip housing 10 .

In dem Multichipgehäuse 10 sind ein erster Chip 12, der einen Hochvolumenchip darstellt, und ein zweiter Chip 14, der einen Funktionsmodifikationschip bzw. Schnittstellenchip darstellt, angeordnet. Die Chips 12 und 14 können auf eine beliebige Weise unter Verwendung bekannter Techniken in dem Multichipgehäuse 10 angeordnet und gehäust sein, beispielsweise unter Verwendung einer Trägerplatine oder dergleichen. Bei dem gezeigten Ausführungsbeispiel ist der Schnittstellenchip 14 auf dem Hochvolumenchip 12 montiert. Unter Hochvolumenchip wird dabei ein solcher Chip verstanden, dessen Fertigungsstückzahl eine komplizierte und langwierige Entwicklung rechtfertigt. A first chip 12 , which represents a high-volume chip, and a second chip 14 , which represents a function modification chip or interface chip, are arranged in the multichip housing 10 . The chips 12 and 14 can be arranged and packaged in the multichip housing 10 in any manner using known techniques, for example using a carrier board or the like. In the illustrated embodiment, the interface chip 14 is mounted on the high-volume chip 12th A high-volume chip is understood to be a chip whose number of production pieces justifies a complicated and lengthy development.

Der Hochvolumenchip 12 umfaßt eine Mehrzahl von Anschlüssen 16 in der Form von Anschlußflächen. Der Schnittstellenchip 14 umfaßt ebenfalls eine Mehrzahl von Anschlüssen 18 in der Form von Anschlußflächen. Bei dem gezeigten Ausführungsbeispiel, das lediglich darstellenden Zwecken dient, sind fünf Anschlüsse 16 über Bonddrähte 20 mit in dem Multichipgehäuse 10 angeordneten Verbindungsleitungen 22 verbunden. Die Verbindungsleitungen 22 können beispielsweise auf der oben erwähnten Trägerplatine in dem Multichipgehäuse 10 vorgesehen sein. Drei Anschlüsse des Hochvolumenchips 12 sind bei dem gezeigten Beispiel über Bonddrähte 24 mit Anschlüssen 18 des Schnittstellenchips 14 verbunden. Ferner sind bei dem gezeigten Ausführungsbeispiel zwei Anschlußflächen des Schnittstellenchips 14 über Bonddrähte 25 mit in dem Multichipgehäuse 10 vorgesehenen Verbindungsleitungen 26, die ebenfalls auf der angesprochenen Trägerplatine vorgesehen sein können, verbunden. Die inneren Verbindungsleitungen 22 und 26 sind mit äußeren Anschlüssen 28 bzw. 30 des Multichipgehäuses verbunden. Die äußeren Anschlüsse 28 und 30 können unter Verwendung üblicher Techniken mit einem Kommunikationsbus (nicht gezeigt) verbunden sein, um eine Kommunikation des erfindungsgemäßen elektronischen Bausteins mit der Umgebung zu ermöglichen. The high-volume chip 12 comprises a plurality of connections 16 in the form of connection surfaces. The interface chip 14 also comprises a plurality of connections 18 in the form of connection surfaces. In the exemplary embodiment shown, which is used only for illustrative purposes, five connections 16 are connected via bonding wires 20 to connecting lines 22 arranged in the multichip housing 10 . The connecting lines 22 can be provided, for example, on the above-mentioned carrier board in the multichip housing 10 . Three terminals of the high volume of chips 12 are connected in the shown example through bonding wires 24 to terminals 18 of interface chips fourteenth Furthermore, in the exemplary embodiment shown, two connection surfaces of the interface chip 14 are connected via bonding wires 25 to connecting lines 26 provided in the multichip housing 10 , which can also be provided on the carrier board mentioned. The inner connecting lines 22 and 26 are connected to outer connections 28 and 30 of the multichip housing. The outer connections 28 and 30 can be connected to a communication bus (not shown) using conventional techniques in order to enable the electronic component according to the invention to communicate with the surroundings.

Es ist klar, daß die in Fig. 1 gezeigten, durch Bonddrähte und Verbindungsleitungen bewirkten elektrischen Verbindungen durch andere Kontaktiermethoden ersetzt sein können, beispielsweise Flip-Chip-Kontaktierungen und dergleichen. Ferner ist die Darstellung von Fig. 1 sowohl hinsichtlich der Anzahl von Anschlußflächen und Anschlüssen als auch bezüglich dessen, welche Anschlüsse jeweils miteinander verbunden sind, als rein schematisch anzusehen. Dabei ist festzustellen, daß abhängig von der Funktionalitätsmodifikation, die durch den erfindungsgemäßen Schnittstellenchip 14 geliefert werden soll, bestimmte oder alle Anschlüsse der Chips miteinander und mit den äußeren Anschlüssen verbunden sind, so dass an den äußeren Anschlüssen die modifizierte Funktionalität geliefert wird. It is clear that the electrical connections shown in FIG. 1 caused by bonding wires and connecting lines can be replaced by other contacting methods, for example flip-chip contacts and the like. Furthermore, the representation of FIG. 1 is to be regarded as purely schematic both with regard to the number of connection areas and connections and also with regard to which connections are connected to one another. It should be noted that, depending on the functionality modification that is to be provided by the interface chip 14 according to the invention, some or all of the connections of the chips are connected to one another and to the outer connections, so that the modified functionality is delivered to the outer connections.

An dieser Stelle sei angemerkt, daß es sich bei dem Multichipgehäuse 10 um ein herkömmliches Standardmultichipgehäuse handeln kann, das sowohl genormte Abmessungen als auch genormte externe Anschlüsse bzw. Anschlussanordnungen aufweisen kann, so daß der erfindungsgemäße elektronische Baustein ohne weiteres in elektronische Schaltungen integrierbar ist. At this point, it should be noted that the multichip housing 10 can be a conventional standard multichip housing, which can have both standardized dimensions and standardized external connections or connection arrangements, so that the electronic module according to the invention can be easily integrated into electronic circuits.

Wie in Fig. 2 gezeigt ist, weist der Schnittstellenchip 14 somit eine erste Schnittstelle 32 auf, über die er unter Verwendung einer geeigneten Koppeleinrichtung 34 mit dem Hochvolumenchip 12 bzw. Anschlüssen desselben gekoppelt ist. Über eine zweite Schnittstelle 36 ist der Schnittstellenchip 14 wiederum über eine geeignete Koppeleinrichtung 38 mit den äußeren Anschlüssen (in Fig. 2 nicht gezeigt) des Multichipgehäuses 10 gekoppelt. Über die äußeren Anschlüsse ist der erfindungsgemäße elektronische Baustein mit einem Kommunikationsbus (nicht gezeigt) und damit einer externen Schaltung 40 bzw. einem Betriebsinterface verbindbar. As shown in FIG. 2, the interface chip 14 thus has a first interface 32 , via which it is coupled to the high-volume chip 12 or connections thereof using a suitable coupling device 34 . Via a second interface 36 , the interface chip 14 is in turn coupled to the external connections (not shown in FIG. 2) of the multichip housing 10 via a suitable coupling device 38 . The electronic component according to the invention can be connected via the external connections to a communication bus (not shown) and thus to an external circuit 40 or an operating interface.

Der Hochvolumenchip 12 liefert eine vorbestimmte Funktionalität an seinen Anschlüssen 16. Diese vorbestimmte Funktionalität ist bei dem gezeigten Ausführungsbeispiel die eines 128- Mb-DRAM-Speichers. The high-volume chip 12 provides predetermined functionality at its connections 16 . In the exemplary embodiment shown, this predetermined functionality is that of a 128 Mb DRAM memory.

Der Schnittstellenchip 14 liest nun mit einer ersten Frequenz, für die der Hochvolumenchip 12 konfiguriert und entwickelt ist, mehrere Bit parallel von den Anschlüssen 16 des DRAM-Speichers. In dem Schnittstellenchip 14 erfolgt dann eine Parallel/Seriell-Wandlung der gelesenen Bits, um einen seriellen Bitstrom zu erzeugen. Dieser serielle Bitstrom kann dann mit einer, verglichen zu der Frequenz, mit der die Bits parallel von den Anschlüssen 16 des Hochvolumenchips gelesen werden, höheren Frequenz zu den externen Anschlüssen des Multichipgehäuses und somit einem Kommunikationsbus einer externen Schaltung ausgegeben werden. Dadurch wird durch den Schnittstellenchip 14 eine Modifikation der von dem Hochvolumenchip gelieferten Funktionalität geliefert. Diese Modifikation bezieht sich bei diesem Ausführungsbeispiel auf den Unterschied zwischen der Frequenz, mit der der Schnittstellenchip 14 über die Schnittstelle 32 mit dem Hochvolumenchip 12 kommuniziert, und der Frequenz, mit der der Schnittstellenchip 14 über die Schnittstelle 36 mit einer externen Schaltung kommuniziert. The interface chip 14 now reads several bits in parallel from the connections 16 of the DRAM memory at a first frequency for which the high-volume chip 12 is configured and developed. A parallel / serial conversion of the read bits then takes place in the interface chip 14 in order to generate a serial bit stream. This serial bit stream can then be output at a higher frequency compared to the frequency at which the bits are read in parallel from the connections 16 of the high-volume chip to the external connections of the multichip housing and thus to a communication bus of an external circuit. As a result, the interface chip 14 provides a modification of the functionality provided by the high-volume chip. This modification refers in this embodiment to the difference between the frequency at which the interface chip 14 communicates through the interface 32 with the high volume chip 12, and the frequency with which the interface chip 14 communicates over the interface 36 to an external circuit.

Neben den oben beschriebenen Beispiel einer Frequenzumwandlung können durch den erfindungsgemäßen Schnittstellenchip andere Funktionalitätsmodifikationen implementiert werden. Wenn beispielsweise der Hochvolumenchip einen synchronen DRAM-Speicher darstellt, kann der Schnittstellenchip entworfen sein, um an den äußeren Anschlüssen des erfindungsgemäßen elektronischen Bausteins die Funktionalität eines EDO- Speichers zu liefern. In addition to the example described above Frequency conversion can be done by the interface chip according to the invention other functionality modifications are implemented. For example, if the high-volume chip has a synchronous one Represents DRAM memory, the interface chip designed to be connected to the external terminals of the invention electronic module the functionality of an EDO Deliver memory.

Die in Fig. 2 gezeigte Schnittstelle 32, die zur Kommunikation mit dem Hochvolumenchip 12 dient, kann für verschiedene Anwendungen, d. h. Hochvolumenchipimplementierungen, vorentwickelt werden. Zur Realisierung verschiedener Applikationen, d. h. Funktionalitäten von Spezialbausteinen, muß lediglich noch die jeweilige Applikationsschnittstelle 36, durch die die Modifikation der Funktionalität bewirkt wird, realisiert werden. Vorteilhaft dabei ist, daß der Schnittstellenchip in anderen Technologien implementiert werden kann als der Hochvolumenchip, d. h. Hochvolumenbaustein, so daß der Schnittstellenchip mit heutigen Logikentwurfsverfahren in kürzester Zeit kostengünstig realisiert werden kann. Bezugszeichenliste 10 Multichipgehäuse
12 Hochvolumenchip
14 Schnittstellenchip
16 Anschlüsse des Hochvolumenchips
18 Anschlüsse des Schnittstellenchips
20 Bonddrähte
22 Verbindungsleitungen
24 Bonddrähte
25 Bonddrähte
26 Verbindungsleitungen
28 äußere Anschlüsse
30 äußere Anschlüsse
32 erste Schnittstelle
34 Koppeleinrichtung
36 zweite Schnittstelle
38 Koppeleinrichtung
40 externe Schaltung
The interface 32 shown in FIG. 2, which is used for communication with the high-volume chip 12 , can be pre-developed for various applications, ie high-volume chip implementations. To implement different applications, ie functionalities of special components, it is only necessary to implement the respective application interface 36 through which the functionality is modified. The advantage here is that the interface chip can be implemented in other technologies than the high-volume chip, ie high-volume module, so that the interface chip can be implemented inexpensively in a very short time using today's logic design methods. Legend: 10 multi-chip package
12 high-volume chip
14 interface chip
16 connections of the high-volume chip
18 connections of the interface chip
20 bond wires
22 connecting lines
24 bond wires
25 bond wires
26 connecting lines
28 external connections
30 external connections
32 first interface
34 coupling device
36 second interface
38 coupling device
40 external circuit

Claims (7)

1. Elektronischer Baustein mit folgenden Merkmalen:
einem Multichipgehäuse (10);
einem ersten, in dem Multichipgehäuse (10) gehäusten Chip (12), der eine vorbestimmte Funktionalität liefert; und
einem zweiten, in dem Multichipgehäuse (10) gehäusten Chip (14) in Wirkverbindung mit dem ersten Chip (12) und äußeren Anschlüssen (28, 30) des Multichipgehäuses (10), wobei der zweite Chip (14) eine Modifikation der von dem ersten Chip (12) gelieferten, vorbestimmten Funktionalität an den äußeren Anschlüssen (28, 30) liefert. 1. Electronic component with the following features:
a multichip package ( 10 );
a first chip ( 12 ) housed in the multichip package ( 10 ), which provides a predetermined functionality; and
a second chip ( 14 ) housed in the multichip housing ( 10 ) in operative connection with the first chip ( 12 ) and external connections ( 28 , 30 ) of the multichip housing ( 10 ), the second chip ( 14 ) being a modification of that of the first Delivered chip ( 12 ), predetermined functionality at the outer connections ( 28 , 30 ). 2. Elektronischer Baustein gemäß Anspruch 1, bei dem der erste Chip (12) ein einer komplizierten und langwierigen Produktentwicklung unterworfener, in Massenfertigung hergestellter Hochvolumenchip ist. 2. Electronic component according to claim 1, in which the first chip ( 12 ) is a high-volume chip which is subjected to a complicated and lengthy product development and is manufactured in large quantities. 3. Elektronischer Baustein gemäß Anspruch 1 oder 2, bei dem der erste Chip (12) ein Speicherbaustein ist. 3. Electronic component according to claim 1 or 2, wherein the first chip ( 12 ) is a memory component. 4. Elektronischer Baustein gemäß einem der Ansprüche 1 bis 3, bei dem der zweite Chip über eine erste Schnittstelle (32) mit Anschlüssen des ersten Chips (12) gekoppelt ist und über eine zweite Schnittstelle (36) mit zumindest einem Teil der äußeren Anschlüsse (28, 30) des Multichipgehäuses (10) gekoppelt ist. 4. Electronic component according to one of claims 1 to 3, in which the second chip is coupled via a first interface ( 32 ) to connections of the first chip ( 12 ) and via a second interface ( 36 ) to at least some of the external connections ( 28 , 30 ) of the multichip housing ( 10 ) is coupled. 5. Elektronischer Baustein gemäß Anspruch 4, bei dem die vorbestimmte Funktionalität eine erste Frequenz ist, mit der der zweite Chip (14) über die erste Schnittstelle (32) mit dem ersten Chip (12) kommuniziert, und bei dem die modifizierte Funktionalität eine zweite Frequenz ist, mit der der zweite Chip (14) über die zweite Schnittstelle (36) mit einer externen Schaltung (40) kommuniziert. 5. Electronic module according to claim 4, in which the predetermined functionality is a first frequency with which the second chip ( 14 ) communicates with the first chip ( 12 ) via the first interface ( 32 ), and in which the modified functionality is a second Frequency with which the second chip ( 14 ) communicates with an external circuit ( 40 ) via the second interface ( 36 ). 6. Elektronischer Baustein gemäß Anspruch 4, bei dem die vorbestimmte Funktionalität der eines synchronen DRAM- Speichers entspricht und bei dem die modifizierte Funktionalität der eines EDO-Speichers entspricht. 6. Electronic module according to claim 4, wherein the predetermined functionality of that of a synchronous DRAM Corresponds to memory and in which the modified Functionality corresponds to that of an EDO memory. 7. Elektronischer Baustein gemäß einem der Ansprüche 1 bis 6, bei dem der zweite Chip (14) auf einer anderen Herstellungstechnologie basiert als der erste Chip (12). 7. Electronic component according to one of claims 1 to 6, wherein the second chip ( 14 ) is based on a different manufacturing technology than the first chip ( 12 ).
DE10146336A 2001-09-20 2001-09-20 Modification of the functionality of a chip using a multi-chip package Withdrawn DE10146336A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10146336A DE10146336A1 (en) 2001-09-20 2001-09-20 Modification of the functionality of a chip using a multi-chip package
PCT/EP2002/009706 WO2003028102A2 (en) 2001-09-20 2002-08-30 Modification of the function of a chip using a multi-chip housing
TW091121507A TW567588B (en) 2001-09-20 2002-09-19 Electronic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10146336A DE10146336A1 (en) 2001-09-20 2001-09-20 Modification of the functionality of a chip using a multi-chip package

Publications (1)

Publication Number Publication Date
DE10146336A1 true DE10146336A1 (en) 2003-04-10

Family

ID=7699655

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146336A Withdrawn DE10146336A1 (en) 2001-09-20 2001-09-20 Modification of the functionality of a chip using a multi-chip package

Country Status (3)

Country Link
DE (1) DE10146336A1 (en)
TW (1) TW567588B (en)
WO (1) WO2003028102A2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165550A (en) * 1989-11-24 1991-07-17 Hitachi Cable Ltd High mounting density type semiconductor device
JPH10284683A (en) * 1997-04-02 1998-10-23 Nec Corp Three-dimensional memory module and semiconductor device using module therefor
WO1999045591A1 (en) * 1998-03-06 1999-09-10 Microchip Technology Incorporated An integrated circuit package having interchip bonding and method therefor
JP2001156249A (en) * 1999-10-12 2001-06-08 Agilent Technol Inc Integrated circuit assembly

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502333A (en) * 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5657293A (en) * 1995-08-23 1997-08-12 Micron Technology, Inc. Integrated circuit memory with back end mode disable
EP0849800A1 (en) * 1996-12-20 1998-06-24 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Multichip module with differently packaged integrated circuits and method of manufacturing it
JPH10283777A (en) * 1997-04-04 1998-10-23 Mitsubishi Electric Corp Semiconductor integrated circuit where sdram core and logic circuit are mixedly mounted on single chip and testing method of the sdram core

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165550A (en) * 1989-11-24 1991-07-17 Hitachi Cable Ltd High mounting density type semiconductor device
JPH10284683A (en) * 1997-04-02 1998-10-23 Nec Corp Three-dimensional memory module and semiconductor device using module therefor
WO1999045591A1 (en) * 1998-03-06 1999-09-10 Microchip Technology Incorporated An integrated circuit package having interchip bonding and method therefor
JP2001156249A (en) * 1999-10-12 2001-06-08 Agilent Technol Inc Integrated circuit assembly

Also Published As

Publication number Publication date
WO2003028102A3 (en) 2004-02-19
WO2003028102A2 (en) 2003-04-03
TW567588B (en) 2003-12-21

Similar Documents

Publication Publication Date Title
DE60208579T2 (en) MORE CHIP CONNECTION SYSTEM
DE10259221B4 (en) Electronic component comprising a stack of semiconductor chips and method of making the same
DE102009030524B4 (en) Multi-chip integrated circuit assembly and method
DE102005035393B4 (en) A method of manufacturing a multi-chip device and such a device
DE60128055T2 (en) Multichip module with a plurality of semiconductor chips on a semiconductor substrate
DE10126310B4 (en) Printed circuit board device, its use and semiconductor memory device
DE102008048420A1 (en) Chip arrangement and method for producing a chip arrangement
DE10258722A1 (en) Integrated circuit, semiconductor device, semiconductor device package and data processing system
DE10229120B4 (en) Method, adapter card and arrangement for installing memory modules
EP1205977A2 (en) Memory device with central connecting area
DE19714470A1 (en) Multichip interconnection for multichip module containing programmable logic component
DE102004013681B3 (en) Semiconductor module with a coupling substrate and method of making the same
DE102004036909B4 (en) A semiconductor base device with a wiring substrate and an intermediate wiring board for a semiconductor device stack, and a method of manufacturing the same
DE10126610B4 (en) Memory module and method for testing a semiconductor chip
DE102006017947A1 (en) Memory module, corresponding module and corresponding manufacturing method
DE10142117A1 (en) Electronic component with at least two stacked semiconductor chips and method for its production
DE10146336A1 (en) Modification of the functionality of a chip using a multi-chip package
EP0938749B1 (en) Integrated circuit with housing accommodating the latter
DE102006017059B4 (en) Semiconductor device system, and method for modifying a semiconductor device
DE102004037826A1 (en) Semiconductor device with interconnected semiconductor devices
DE60037717T2 (en) DATA CARRIER WITH INTEGRATED CIRCUIT AND TRANSMISSION COIL
DE102004041961B3 (en) Integrated semiconductor circuit with integrated capacitance between Kontaktanscluss and substrate and method for their preparation
DE10121241B4 (en) Integrated circuit
DE10216823A1 (en) Semiconductor module, semiconductor assembly and method for producing a semiconductor module
DE112004000572B4 (en) Multi-chip ball grid array housing and manufacturing process

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee