DE10138659B4 - Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur - Google Patents

Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur Download PDF

Info

Publication number
DE10138659B4
DE10138659B4 DE10138659A DE10138659A DE10138659B4 DE 10138659 B4 DE10138659 B4 DE 10138659B4 DE 10138659 A DE10138659 A DE 10138659A DE 10138659 A DE10138659 A DE 10138659A DE 10138659 B4 DE10138659 B4 DE 10138659B4
Authority
DE
Germany
Prior art keywords
metal
chip
conductor track
track structure
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10138659A
Other languages
English (en)
Other versions
DE10138659A1 (de
Inventor
Jürgen Fischer
Frank PÜSCHNER
Peter Stampka
Stefan Paulus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10138659A priority Critical patent/DE10138659B4/de
Publication of DE10138659A1 publication Critical patent/DE10138659A1/de
Application granted granted Critical
Publication of DE10138659B4 publication Critical patent/DE10138659B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, bei dem
in einem ersten Schritt unter Verwendung einer Maske (8) entweder eine Trägerplatte (6) aus Metall durch Ätzen einer Oberseite mit einer herzustellenden Leiterbahnstruktur (2) versehen wird oder eine Trägerplatte (6) aus Metall durch elektrolytische Abscheidung eines Metalles mit einer herzustellenden Leiterbahnstruktur (2) versehen wird, die so hergestellt wird, dass sie eine für ein elektronisches Etikett oder eine kontaktlose Chipkarte geeignete Antennenstruktur umfasst,
in einem zweiten Schritt ein Chip (1), der mit mindestens einem Anschlusskontakt versehen ist, auf der Metallplatte oder Trägerplatte (6) befestigt wird und zumindest der besagte Anschlusskontakt mit einer vorgesehenen Kontaktfläche der Leiterbahnstruktur elektrisch leitend verbunden wird,
in einem dritten Schritt der Chip (1) in eine Abdeckung (5) eingeschlossen wird und
in einem vierten Schritt die Trägerplatte (6) aus Metall derart entfernt wird, dass vorhandene Anteile der Leiterbahnstruktur...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, insbesonders einer Antennenstruktur auf einem Träger, wie sie insbesondere für elektronische Etiketten oder Chipkarten eingesetzt wird.
  • Elektronische Tags (ID-Tags, RF-ID-Tags, das sind elektronische Etiketten mit in einem IC-Chip gespeicherter Information) oder Chipkarten für kontaktlose Übermittlung von Energie und Daten bilden eine Anordnung aus einem Halbleiterchip und einer Antennenstruktur auf einem Träger. Bisher werden derartige Anordnungen hergestellt, indem eine elektrisch leitende Antennenstruktur aus einer ganzflächigen Metallisierung ausgeätzt oder in der gewünschten Struktur aufgedruckt oder als Spulenwicklung aufgeklebt oder eingeschmolzen wird. Der Chip wird getrennt davon hergestellt, gehäust und nachträglich auf dem Träger der Antennenstruktur befestigt und mit der Antennenstruktur verbunden. Das geschieht mit einem der bekannten Verfahren durch Wire-Bonding oder Flip-Chip-Montage.
  • In der DE 198 40 220 A1 ist ein Verfahren zur Herstellung eines Transpondermoduls beschrieben, bei dem eine als Antenne strukturierte Leiterbahn auf einen Hilfsträger aufgebracht wird, ein Schaltungschip auf eine Leiterstruktur eines weiteren Hilfsträgers aufgebracht und in eine Isolationsschicht eingefasst wird, die Antenne mit dem Schaltungschip verbunden wird und die Hilfsträger entfernt werden.
  • In der DE 196 39 902 C2 ist ein Verfahren zur Herstellung einer kontaktlosen Chipkarte beschrieben, bei dem auf eine Oberfläche eines Kartenkörpers eine als Antenne vorgesehene Leiterbahn so aufgebracht wird, dass sie über in einer Aussparung des Kartenkörpers vorhandene Höcker verläuft. Ein un gehäuster Chip wird in der Aussparung angeordnet und mit der Leiterbahn im Bereich der Höcker kontaktiert.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Verfahren zur Herstellung eines elektronischen Tags oder einer kontaktlosen Chipkarte anzugeben.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem erfindungsgemäßen Verfahren wird eine Leiterbahnstruktur durch oberseitige Ätzung einer Metallplatte oder durch elektrolytische Abscheidung eines Metalles auf eine maskierte Oberseite einer Trägerplatte aus demselben Metall hergestellt. Ein Halbleiterchip wird auf der Leiterbahnstruktur befestigt. Anschlusskontakte des Halbleiterchips werden mit dafür vorgesehenen Kontaktflächen der Leiterbahnstruktur verbunden. Das kann mittels Bonddrähten geschehen oder durch Herstellung eines direkten Kontaktes nach Art einer Flip-Chip-Montage, bei der der Chip mit einer mit Schaltungselementen und Anschlusskontakten versehenen Oberseite nach unten auf die Kontaktflächen aufgesetzt und damit dauerhaft elektrisch leitend verbunden wird, z. B. durch Löten. Nach dem Einkapseln des Halbleiterchips in eine Abdeckung, z. B. Umspritzen mit einer Vergussmasse, wird die Metall- oder Trägerplatte von der von dem Chip abgewandten Rückseite her soweit entfernt, dass nur die somit funktionsfähige Leiterbahnstruktur an der Rückseite vorhanden ist. Die Leiterbahnstruktur umfasst bei den vorgesehenen Anwendungen die Antennenstruktur, die jetzt noch auf einen Träger, z. B. einen Chipkartenkörper, ein Papieretikett oder eine Folie aufgebracht oder darin einlaminiert werden kann.
    •
  • Es folgt eine genauere Beschreibung von Beispielen des erfindungsgemäßen Verfahrens anhand der beigefügte 1 bis 7.
  • Die 1, 3 und 5 zeigen Zwischenprodukte nach verschiedenen Schritten des Verfahrens im Querschnitt.
  • Die 2, 4 und 6 zeigen die entsprechenden Zwischenprodukte für eine alternative Ausführungsform.
  • Die 7 zeigt ein Schema einer typischen Anwendung.
  • Die 1 zeigt im Querschnitt eine Metallplatte 6 zum Beispiel aus Kupfer, auf der eine Fotolackmaske 8 aufgebracht ist. Die Fotolackmaske, die durch eine andere Maskierungstechnik ersetzt sein kann, besitzt Öffnungen, die entsprechend der herzustellenden Leiterbahnstruktur strukturiert sind. Die Oberseite der Metallplatte wird unter Verwendung der Maske so ausgeätzt (durch die nach unten gerichteten Pfeile angedeutet), dass an der Oberseite die vorgesehene Leiterbahnstruktur 2 entsteht.
  • Die 2 zeigt hierzu ein Alternative, bei der eine Trägerplatte 6 mit der Fotolackmaske 8 oder einer anderen Maske versehen wird, die Öffnungen entsprechend der herzustellenden Leiterbahnstruktur besitzt. Die Trägerplatte ist zum Beispiel Kupfer. In die Öffnungen der Maske wird elektrolytisch ein für die Leiterbahnstruktur 2 vorgesehenes, der Trägerplatte entsprechendes Metall abgeschieden, in dem Beispiel also ebenfalls Kupfer. Wenn die Öffnungen der Maske vollständig aufgefüllt werden, entstehen die dargestellten überhängenden, im Querschnitt pilzförmig aussehenden Strukturen.
  • Die 3 zeigt für das Ausführungsbeispiel der 1 das Zwischenprodukt nach dem Aufbringen des Chips 1 auf die geätzte Oberseite der Metallplatte und anschließendem Umspritzen mit einer Abdeckung 5. In dem hier dargestellten Beispiel wird der Chip 1 mit der Rückseite auf der geätzten Struktur befestigt, z. B. mit der Klebemasse 4. Die auf der Vorderseite oder Oberseite angeordneten Anschlusskontakte (nicht eingezeichnet) des Chips werden in der an sich bekannten Weise mit Bonddrähten angeschlossen. Diese Bonddrähte 3 sind mit dafür vorgesehenen Kontaktflächen der Leiterbahnstruktur 2 verbunden. Der Chip ist in eine Abdeckung 5 eingeschlossen, z. B. in eine Vergussmasse nach Art eines Globe-Top.
  • Die 4 zeigt das Zwischenprodukt gemäß der 3 für das Ausführungsbeispiel der 2. Die einander entsprechenden Komponenten sind in den 3 und 4 mit denselben Bezugszeichen versehen. Weitere Erläuterung zur 4 erübrigen sich damit.
  • Bei beiden vorgestellten Ausführungsformen kann der Chip statt mit Bonddrähten direkt mit seinen Anschlusskontakten auf Kontaktflächen der Leiterbahnstruktur nach Art einer Flip-Chip-Montage angebracht werden. Statt der Klebemasse 4 oder zusätzlich zu der Klebemasse ist eine Lotmasse oder dergleichen für eine dauerhafte Befestigung vorgesehen, wodurch gleichzeitig eine dauerhafte elektrisch leitende Verbindung zwischen den zu verbindenden Anschlusskontakten und Kontaktflächen gebildet wird. Das ist von dem Prozess der Flip-Chip-Montage an sich bekannt. Für die Befestigung des Chips auf der Leiterbahnstruktur und die elektrische Verbindung kommen im Rahmen der Erfindung die gängigen Verfahren in Betracht, die auch für eine Montage des Chips auf einem Leadframe oder dergleichen geeignet sind.
  • Die 5 und 6 zeigen die Anordnungen der 3 bzw. 4 nach dem rückseitigen Entfernen der Metallplatte im Umfang des unterhalb der Leiterbahnstruktur vorhandenen Anteils (6A in der 3) bzw. der Trägerplatte 6. Die Anteile der Leiterbahnstruktur sind jetzt nicht mehr durch die Metallplatte oder Trägerplatte miteinander verbunden oder kurzgeschlossen, so dass die Leiterbahnstruktur 2 ihre volle Funktionalität besitzt, insbesondere eine Antennenstruktur umfasst.
  • Die 7 zeigt eine mögliche Anwendung als Tag oder Chipkarte. Die in den 5 und 6 dargestellten Anordnungen können so hergestellt werden, dass die Leiterbahnstruktur 2 die gesamte in der 7 dargestellte spiralförmige Antennenstruktur umfasst. Die Antennenanschlüsse des Chips 1 sind in diesem Beispiel mittels Bonddrähten 3 mit den Kontaktflächen der Antennenstruktur verbunden. Das Ganze kann auf einem Träger 7 aufgebracht werden, der wie erwähnt ein Chipkartenkörper, ein Papieretikett, eine Folie oder dergleichen sein kann.

Claims (3)

  1. Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur, bei dem in einem ersten Schritt unter Verwendung einer Maske (8) entweder eine Trägerplatte (6) aus Metall durch Ätzen einer Oberseite mit einer herzustellenden Leiterbahnstruktur (2) versehen wird oder eine Trägerplatte (6) aus Metall durch elektrolytische Abscheidung eines Metalles mit einer herzustellenden Leiterbahnstruktur (2) versehen wird, die so hergestellt wird, dass sie eine für ein elektronisches Etikett oder eine kontaktlose Chipkarte geeignete Antennenstruktur umfasst, in einem zweiten Schritt ein Chip (1), der mit mindestens einem Anschlusskontakt versehen ist, auf der Metallplatte oder Trägerplatte (6) befestigt wird und zumindest der besagte Anschlusskontakt mit einer vorgesehenen Kontaktfläche der Leiterbahnstruktur elektrisch leitend verbunden wird, in einem dritten Schritt der Chip (1) in eine Abdeckung (5) eingeschlossen wird und in einem vierten Schritt die Trägerplatte (6) aus Metall derart entfernt wird, dass vorhandene Anteile der Leiterbahnstruktur (2) nicht mehr durch die Trägerplatte (6) aus Metall miteinander verbunden oder kurzgeschlossen sind.
  2. Verfahren nach Anspruch 1, bei dem in einem fünften Schritt die in dem vierten Schritt hergestellte Anordnung auf einem Träger (7) aus der Gruppe von Chipkartenkörper, Papieretikett und Folie aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Metall der Trägerplatte (6) Kupfer ist.
DE10138659A 2001-08-07 2001-08-07 Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur Expired - Fee Related DE10138659B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10138659A DE10138659B4 (de) 2001-08-07 2001-08-07 Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10138659A DE10138659B4 (de) 2001-08-07 2001-08-07 Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur

Publications (2)

Publication Number Publication Date
DE10138659A1 DE10138659A1 (de) 2003-03-06
DE10138659B4 true DE10138659B4 (de) 2006-04-06

Family

ID=7694612

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10138659A Expired - Fee Related DE10138659B4 (de) 2001-08-07 2001-08-07 Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur

Country Status (1)

Country Link
DE (1) DE10138659B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005007643A1 (de) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
GB2466255B (en) * 2008-12-17 2013-05-22 Antenova Ltd Antennas conducive to semiconductor packaging technology and a process for their manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840220A1 (de) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transpondermodul und Verfahren zur Herstellung desselben
DE19639902C2 (de) * 1996-06-17 2001-03-01 Elke Zakel Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639902C2 (de) * 1996-06-17 2001-03-01 Elke Zakel Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
DE19840220A1 (de) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transpondermodul und Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
DE10138659A1 (de) 2003-03-06

Similar Documents

Publication Publication Date Title
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69028311T2 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE19500925A1 (de) Chipkarte zur kontaktlosen Datenübertragung
DE10325569A1 (de) IC Karte und Verfahren zu ihrer Herstellung
EP0948815A1 (de) Chipmodul und verfahren zur herstellung eines chipmoduls
WO1998028709A1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
WO1996007982A1 (de) Schaltungsanordnung mit einem chipkartenmodul und einer damit verbundenen spule
DE102012207519A1 (de) Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19702532B4 (de) Chipkarte und Verfahren zum Erzeugen von Anschlußkontakten auf zwei Hauptoberflächen
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE69930227T2 (de) Verfahren zum Herstellen eines elektronischen Bauelementes
DE2840973A1 (de) Verfahren zur herstellung pruefbarer halbleiter-miniaturgehaeuse in bandform
DE10138659B4 (de) Verfahren zur Herstellung einer Anordnung aus einem Halbleiterchip und einer damit verbundenen Leiterbahnstruktur
WO2008138531A1 (de) Kontaktloses übertragungssystem und verfahren zum herstellen desselben
DE102008024487B4 (de) Halbleitervorrichtung mit integrierter Spule und Verfahren zu deren Herstellung
EP0217082A1 (de) Bauelementeträger und Verfahren zur Herstellung eines Bauelements mit einem solchen Bauelementeträger
DE112017002029T5 (de) Leiterplatte, Schaltungsanordnung und Herstellungsverfahren für eine Leiterplatte
DE10358423B4 (de) Modulbrücken für Smart Labels
WO2005091365A2 (de) Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee