DE10137697C2 - Testeinrichtung für eine integrierte Schaltungsanordnung - Google Patents
Testeinrichtung für eine integrierte SchaltungsanordnungInfo
- Publication number
- DE10137697C2 DE10137697C2 DE2001137697 DE10137697A DE10137697C2 DE 10137697 C2 DE10137697 C2 DE 10137697C2 DE 2001137697 DE2001137697 DE 2001137697 DE 10137697 A DE10137697 A DE 10137697A DE 10137697 C2 DE10137697 C2 DE 10137697C2
- Authority
- DE
- Germany
- Prior art keywords
- structures
- test
- test device
- integrated
- evaluation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft Testeinrichtungen zum Prüfen des elektri
schen Verhaltens ausgewählter Strukturen, die Teile einer auf ei
nem Substrat integrierten Schaltungsanordnung darstellen, gemäß
dem Oberbegriff des Patentanspruchs 1. Testeinrichtungen dieser
Gattung sind aus DE 199 51 541 C1 und aus DE 195 36 226 A1 bekannt.
Um das Betriebsverhalten einzelner Nutzschaltungen in einer inte
grierten Schaltungsanordnungen zu prüfen, ist es üblich, geeignete
Testsignale an die Eingänge der betreffenden Nutzschaltungen zu
legen und die daraufhin an den Ausgängen der Nutzschaltungen er
scheinenden Antwortsignale in einer jeweils zugeordneten Auswerte
schaltung zu analysieren. Die Analyse erfolgt üblicherweise durch
Vergleich des gefühlten Ist-Antwortsignals mit einem Soll-Antwort
signal, das für die betreffende Nutzschaltung vorgegeben ist. Das
Vergleichsergebnis zeigt somit die absolute Abweichung des tat
sächlichen Verhaltens der betreffenden Nutzschaltung von ihrem
Soll-Verhalten an.
Ein in der vorstehend beschriebenen Weise erhaltenes Vergleichser
gebnis ist global für die betreffende Nutzschaltung und erlaubt
nur in seltenen Fällen genaue Rückschlüsse auf die eigentlichen
Quellen einer festgestellten Abweichung. Eine Nutzschaltung be
steht zumeist aus vielen Komponenten und kann auch mit Komponenten
anderer Nutzschaltungen vernetzt sein. Eine Fehlfunktion einer
Nutzschaltung kann daher rühren, daß irgendeine oder mehrere die
ser Komponenten vom gewünschten Verhalten abweicht. Die genaue
Quelle einer Fehlfunktion einer Nutzschaltung ließe sich also da
durch herausfinden, daß man das elektrische Verhalten jeder betei
ligten Komponente absolut für sich prüft. Ein entsprechendes Prüf
verfahren zum Eingrenzen von Fehlerquellen ist langwierig oder er
fordert umfangreiches Test-Equipment.
Die aus den eingangs erwähnten Veröffentlichungen DE 199 51 541 C1
und DE 195 36 226 A1 bekannten Testeinrichtungen sind dazu ausge
legt, u. a. zur Verkürzung der Testzeit mehrere Schaltungsstruktu
ren, die gleichartige oder gleiche Schaltkreise oder Blöcke als
Nutzschaltungen in einer integrierten Schaltungsanordnung bilden,
gleichzeitig zu prüfen, wobei die Prüfung zeigen soll, ob die ein
zelnen Strukturen jeweils absolut für sich fehlerfrei funktionie
ren. Ein dort durchgeführter Vergleich der Testsignalantworten
soll lediglich verifizieren, ob oder inwieweit eine als fehlerfrei
erkannte Testsignalantwort pauschal für alle beteiligten Test
objekte gelten darf oder nicht. Zur Erkennung der Fehlerfreiheit
sind in den bekannten Testeinrichtungen Maßnahmen getroffen für
einen Vergleich zumindest einer der Testsignalantworten zusätzlich
mit der erwünschten Soll-Antwort (bzw. Vergleichsvektor).
Der Zeit- oder Apparateaufwand für den Test integrierter Schal
tungsanordnungen wird geringer, wenn man die Prüfung auf bestimmte
Fehlerquellen konzentriert, die erwartungsgemäß häufig verantwort
lich für das Fehlverhalten von Nutzschaltungen in integrierten
Schaltungsanordnungen sind. Die Aufgabe der Erfindung besteht in
der Schaffung einer Testeinrichtung zur Durchführung einer solchen
zielgerichteten Prüfung.
Die gestellte Aufgabe wird erfindungsgemäß durch die im Patentan
spruch 1 genannten Merkmale gelöst. Gegenstand der Erfindung ist
demnach eine Testeinrichtung zum Prüfen des elektrischen Verhal
tens ausgewählter Strukturen, die Teile einer auf einem Substrat
integrierten Schaltungsanordnung darstellen, wobei die Testein
richtung eine Anschlußeinrichtung zum Anlegen eines gemeinsamen
Testsignals an Testsignaleingänge der ausgewählten Strukturen und
eine Auswerteschaltung enthält, die mit Testausgängen der ausge
wählten Strukturen verbunden ist, um die Testsignalantworten die
ser Strukturen miteinander zu vergleichen und ein das Vergleichs
ergebnis anzeigendes Signal zu liefern. Erfindungsgemäß sind die
mit der Auswerteschaltung verbundenen Strukturen zwei Strukturen,
die gleiches Verhalten zeigen sollen, sich aber voneinander unter
scheiden in mindestens einem der folgenden Merkmale:
- a) ortsspezifische Umgebungseinflüsse,
- b) Geschichte der Herstellung,
- c) stoffliche Zusammensetzung,
- d) Geometrie,
- e) räumliche Orientierung.
Die Erfindung beruht auf der Erkenntnis, daß Fehlfunktionen in
integrierten Schaltungsanordnungen ihre Ursache häufig in einem
ungenauen "Matching" von Schaltungsteilen haben. Diesem Matching,
d. h. der Verhaltensgleichheit einzelner Komponenten oder Schal
tungsteile, kommt insbesondere bei analogen oder zeitkritischen
Schaltungsteilen große Bedeutung zu. Bekannte Beispiele analoger
Nutzschaltungen, bei denen exaktes Matching besonders wichtig ist,
sind Differenzverstärker oder Stromspiegel. Hier ist gefordert,
daß die Verstärkungskennlinien verschiedener Transistoren oder
Schaltungszweige einander gleich sind. Aber auch für digitale
Schaltungen kann ein genaues Matching notwendig sein, insbesondere
wo es gefordert ist, gleiche Laufzeiten bzw. Verzögerungen in ver
schiedenen Signalpfaden vorzusehen. Die erfindungsgemäße Testein
richtung ist ein Mittel zum Prüfen des Matchings und schafft somit
die Möglichkeit, spezielle Fehlerquellen direkt aufzuspüren.
Matching-Fehler können auftreten, wenn Strukturen, die Verhaltens
gleichheit zeigen sollten, unterschiedlichen Umgebungseinflüssen
während des Betriebs ausgesetzt sind. Zu solchen Umgebungseinflüs
sen gehören z. B. Temperatureinflüsse benachbarter Schaltungsteile.
Das heißt, zwei Strukturen, deren körperliche Merkmale (sowohl
stofflich als auch geometrisch) völlig gleich sind, können im Be
trieb unterschiedliches Verhalten zeigen, wenn ihre Nachbarstruk
turen unterschiedlich verlustreich und somit unterschiedlich wär
meerzeugend sind. Die Gefahr oder Wahrscheinlichkeit, daß Struktu
ren unterschiedliche Umgebungseinflüsse erfahren, ist häufig auch
groß, wenn die Strukturen weit voneinander entfernt liegen. Bei
Kenntnis des Layouts einer integrierten Schaltung ist auch bekannt
oder vorhersagbar, wo für Strukturen, die sich gleich verhalten
sollten, eventuell unterschiedliche Umgebungseinflüsse herrschen
könnten und somit ein Matching-Test ratsam ist.
Matching-Fehler können auch dann auftreten, wenn sich die Struktu
ren, die gleiches Verhalten zeigen sollten, in körperlichen Merk
malen voneinander unterscheiden. Solche Unterschiede sind häufig
unvermeidbar und bedingt durch das Design und/oder das Herstel
lungsverfahren und/oder durch Zwänge im Layout einer integrierten
Schaltungsanordnung. So werden z. B. Elemente von Strukturen, die
gleiches Zeitverhalten oder gleiches Verstärkungsverhalten haben
sollen, aber an unterschiedlich starke Lasten angeschlossen sind,
in Stromflußrichtung unterschiedlich breit bemessen. Hierdurch
können sich ungewollte Matching-Fehler einschleichen, z. B. dann,
wenn die unterschiedliche Breitenbemessung auch zu unterschiedli
chen parasitären Kapazitäten oder Induktivitäten führt oder wenn
die während eines Dotierungsvorgangs erzielte Dotierungsdichte
nicht in linearer Beziehung zur Flächenabmessung steht. Des weite
ren kann es vorkommen, daß Strukturen, die gleiches Verhaltens
zeigen sollen, in unterschiedlicher stofflicher Zusammensetzung
und/oder in unterschiedlichen Stadien des Herstellungsprozesses
gebildet werden. Häufig kommt es auch vor, daß Strukturen, die
gleiches Verhalten zeigen sollten, layoutbedingt unterschiedliche
Geometrie oder räumliche Orientierung haben. Auch hierdurch können
Matching-Fehler auftreten.
Da die erfindungsgemäße Testeinrichtung gezielt auf Strukturpaare
abgestimmt ist, die den vorstehend geschilderten Ursachen von
eventuellen Matching-Fehlern ausgesetzt sind, vermindert sich der
Testaufwand.
Besondere Ausgestaltungen der Erfindung sind in den Unteransprü
chen gekennzeichnet. Vorzugsweise sind die Auswerteschaltung und
die zugehörigen Anschlußverbindungen einer erfindungsgemäßen
Testeinrichtung ganz oder teilweise auf dem selben Substrat inte
griert wie Nutzschaltungen.
Ein Einfluß der räumlichen Orientierung einer Struktur auf das
elektrische Verhalten ist besonders dann zu befürchten, wenn bei
der Herstellung die Implantationstechnik angewandt
wird. Implantationsschritte, wie sie z. B. bei der Transistor
fertigung üblich sind, werden häufig unter schrägem Winkel
ausgeführt, um zu verhindern, daß die eingestrahlten Teilchen
zu tief in das Objekt eindringen oder durch die zu behan
delnde kristalline Schicht hindurchfliegen (Channeling-Ef
fekt). Als Konsequenz der schrägen Einstrahlung verhalten
sich z. B. verschieden orientierte Transistoren unterschied
lich, je nachdem, in welche Richtung der Kanalstrom bezüglich
der schrägen Implantationsrichtung fließt. Ein besonders häu
figer Fall unterschiedlicher Orientierung sind spiegelbild
lich zueinander angeordnete Strukturen. Dementsprechend ist
eine besondere Ausführungsform der Erfindung dadurch gekenn
zeichnet, daß die für einen Matching-Test ausgewählten Struk
turen zwei Strukturen spiegelbildlicher Geometrie sind.
Ist ein Matching-Test erwünscht für Paare von Strukturen, die
sich körperlich (also stofflich oder geometrisch) unterschei
den, wird es meist genügen, für den Test nur ein repräsenta
tives Paar auszuwählen. Hierzu kann geeignetes Paar der in
den Nutzschaltungen enthaltenen Strukturen direkt verwendet
werden. Kleine Strukturen in den vorhandenen Nutzschaltungen
sind jedoch nur schwer meßtechnisch zu erfassen, und für die
Durchführung eines unmittelbaren Matching-Tests an diesen
Strukturen sind aufwändige Eingriffe und Präparationsmaßnah
men an den Nutzschaltungen selbst erforderlich. Um die damit
verbundenen Probleme zu vermeiden, ist eine vorteilhafte Aus
führungsform der erfindungsgemäßen Testeinrichtung dadurch
gekennzeichnet, daß gesonderte Teststrukturen, die gleich
oder ähnlich einem zu testenden Strukturpaar der Nutzschal
tungen sind, gleichsam als "Stellvertreter" auf dem selben
Substrat wie die Nutzschaltungen integriert sind. Diese
Stellvertreter-Strukturen sind dann diejenigen, denen das
Testsignal angelegt wird und deren Testsignalantworten von
der Auswerteschaltung analysiert werden.
Bei der Massenfertigung von integrierten Schaltungen wird
meist eine Vielzahl gleichartiger Schaltungen oder elektrischer
Baugruppen auf einem Wafer integriert, der nach Ab
schluß der Integrationsschritte einem erfindungsgemäßen Mat
ching-Test unterworfen werden kann, bevor er in die einzelnen
"Chips" zerteilt wird. Das Zerteilen erfolgt mittels Ätzen
von Kerben entlang vorgesehener Trenn- oder "Kerf"-Bereiche,
deren Flächengröße ausreichen kann, um Schaltungsstrukturen
aufzunehmen. In vorteilhafter Ausführungsform der Erfindung
sind zumindest Teile der Testeinrichtung, z. B. der Auswerte
schaltung(en) und/oder der erwähnten Stellvertreter-Struktu
ren, an Orten innerhalb dieser Kerf-Bereiche integriert, so
daß sie keine Chipfläche beanspruchen.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand
einer Zeichnungsfigur erläutert, die das Schaltbild einer
Testeinrichtung zur Durchführung eines Matching-Tests hin
sichtlich des Zeitverhaltens zweier spiegelbildlicher Struk
turen einer integrierten Schaltungsanordnung zeigt. Rechts
neben dem Schaltbild sind über einer gemeinsamen Zeitachse
die Wellenformen von Signalen dargestellt, die an verschie
denen Punkten der Testeinrichtung erscheinen.
Die gezeigte Testeinrichtung enthält zwei schematisch darge
stellte Teststrukturen 11 und 12, die zusammen mit Nutzschal
tungen (nicht dargestellt) auf einem gemeinsamen Substrat in
tegriert sind. Die beiden Teststrukturen 11 und 12 entspre
chen zwei Strukturen, die in den Nutzschaltungen (einfach
oder mehrfach) vorkommen und dort trotz ihrer spiegelbildli
chen Geometrie gleiches Zeitverhalten haben sollten. Um fest
zustellen, ob damit zu rechnen ist, daß diese Gleichheit
wirklich besteht, werden die Eingänge der beiden Teststruk
turen mit dem Ausgang eines Testsignalgebers 13 verbunden,
der ein Testsignal TS in Form einer Sprungfunktion liefert.
An den Ausgängen A1 und A2 der Teststrukturen 11 und 12 er
scheint Antwort auf das Testsignal mehr oder weniger verzö
gert, abhängig vom Zeitverhalten dieser Strukturen. In der
Figur ist der Fall dargestellt, daß A1 um eine Differenz τ
mehr verzögert ist als A2.
Die beiden Testsignalantworten A1 und A2 werden den Eingängen
eines Exklusiv-ODER-Gatters (XOR-Gatter) 20 angelegt, dessen
Ausgang B einen Impuls der Dauer τ liefert, welcher jeweils
einem ersten Eingang zweier UND-Gatter 31 und 32 zugeführt
ist. Das UND-Gatter 32 empfängt an seinem zweiten Eingang die
Testsignalantwort A2 von der Struktur 12 und liefert an sei
nem Ausgang C2 den Impuls der Dauer τ. Ein nachgeschalteter
Integrator 42 liefert an seinem Ausgang D2 das zeitliche In
tegral dieses Impulses, also einen Spannungswert, der von
Null auf einen Wert ansteigt, welcher proportional zu τ ist.
Dieses Spannungssignal gelangt zum negativen Eingang eines
Differenzverstärkers 50. Das UND-Gatter 31 empfängt an seinem
zweiten Eingang die Testsignalantwort A1 von der Struktur 11,
und ein nachgeschalteter Integrator 41 liefert an seinem D1
den gleichbleibenden Spannungswert Null, der zum positiven
Eingang des Differenzverstärkers 50 gelangt.
Am Ausgang E des Differenzverstärkers 50 erscheint somit eine
negative Spannung, deren Amplitude proportional zu τ ist.
Falls die Testsignalantwort A2 der Struktur 12 mehr verzögert
ist als die Testsignalantwort A1 der Struktur 11, erscheint
am Ausgang E des Differenzverstärkers 50 eine positive Span
nung, deren Amplitude proportional der betreffenden Verzöge
rungsdifferenz ist. Sind beide Testsignalantworten A1 und A2
gleich verzögert, wie es dem Sollverhalten der von den Test
strukturen 11 und 12 vertretenen Strukturen in den Nutzschal
tungen entspricht, bleibt das Ausgangssignal E des Differenz
verstärkers 50 auf Null. Das Ausgangssignal E der Testein
richtung zeigt also die Richtung und den Betrag des "Mat
ching"-Fehlers an.
Die beiden Teststrukturen 11 und 12 können Nachbildungen be
liebiger Strukturpaare sein, die in den Nutzschaltungen vor
kommen und deren Matching in Frage steht. Die aus den Elemen
ten 20 bis 50 bestehende Auswerteschaltung gemäß der Zeich
nungsfigur und auch das vom Testsignalgeber 13 gelieferte
Sprungsignal TS sind nur ein Beispiel, geeignet speziell für
den Fall, daß der Matching-Test das relative Zeitverhalten
des Strukturpaars offenbaren soll. Ist das Teststrukturpaar
z. B. ein Feldeffekt-Transistorpaar, dann kann der Spannungs
sprung TS auf den Draineingang beider Transistoren gelegt
werden, deren Gateelektroden auf dem gleichen Potential
gehalten sind und an deren Sourceelektroden die Testsignal
antworten A1 und A2 abgeleitet werden.
Die Erfindung ist natürlich nicht beschränkt auf die Untersu
chung des Zeitverhaltens. Soll sich der durchzuführende Mat
ching-Test auf andere Charakteristiken wie z. B. den Verstär
kungsfaktor oder die Amplitudendämpfung beziehen, dann wird
die Auswerteschaltung dementsprechend anders auszulegen sein,
um anhand irgendeines geeigneten Testsignals Abweichungen
zwischen den verglichenen Strukturen festzustellen und anzu
zeigen. Einem Fachmann auf dem Gebiet der Schaltungsprüfung
ist es ohne weiteres möglich, hierzu geeignete Auswerteschal
tungen und Testsignale zu entwerfen.
11
,
12
Teststrukturen
20
Exklusiv-ODER-Gatter
31
,
32
UND-Gatter
41
,
42
Integratoren
50
Differenzverstärker
Claims (6)
1. Testeinrichtung zum Prüfen des elektrischen Verhaltens
ausgewählter Strukturen (11, 12), die Teile einer auf einem
Substrat integrierten Schaltungsanordnung darstellen,
mit einer Anschlußeinrichtung zum Anlegen eines gemeinsamen
Testsignals (TS) an Testsignaleingänge der ausgewählten
Strukturen (11, 12) und mit einer Auswerteschaltung (20-50),
die mit Testausgängen (A1, A2) der ausgewählten Strukturen
(11, 12) verbunden ist, um die Testsignalantworten dieser
Strukturen miteinander zu vergleichen und ein das Vergleichs
ergebnis anzeigendes Signal zu liefern,
dadurch gekennzeichnet, dass
die mit der Auswerteschaltung (20-50) verbundenen Strukturen
(11, 12) zwei Strukturen sind, die gleiches Verhalten zeigen
sollen, sich aber voneinander unterscheiden in mindestens
einem der folgenden Merkmale:
- a) ortsspezifische Umgebungseinflüsse,
- b) Geschichte der Herstellung,
- c) stoffliche Zusammensetzung,
- d) Geometrie,
- e) räumliche Orientierung.
2. Testeinrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Auswerteschaltung (20-50) auf dem selben Substrat wie
die Nutzschaltungen integriert ist.
3. Testeinrichtung nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die beiden mit der Auswerteschaltung (20-50)
verbundenen Strukturen (11, 12) zwei Strukturen
spiegelbildlicher Geometrie sind.
4. Testeinrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die beiden mit der
Auswerteschaltung (20-50) verbundenen Strukturen (11, 12)
zwei Stellvertreter-Strukturen sind, die getrennt von den
Nutzschaltungen der integrierten Schaltungsanordnung auf dem
selben Substrat wie die Nutzschaltungen integriert sind und
deren jede repräsentativ für eine in den Nutzschaltungen
enthaltene Struktur ist.
5. Testeinrichtung nach Anspruch 4, dadurch gekennzeichnet,
daß die Stellvertreter-Strukturen (11, 12) zumindest teil
weise an Orten innerhalb von Kerf-Bereichen des Substrats
integriert sind.
6. Testeinrichtung nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die Auswerteschaltung (20-50)
zumindest teilweise an Orten innerhalb von Kerf-Bereichen des
Substrats integriert ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001137697 DE10137697C2 (de) | 2001-08-01 | 2001-08-01 | Testeinrichtung für eine integrierte Schaltungsanordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001137697 DE10137697C2 (de) | 2001-08-01 | 2001-08-01 | Testeinrichtung für eine integrierte Schaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10137697A1 DE10137697A1 (de) | 2003-02-27 |
DE10137697C2 true DE10137697C2 (de) | 2003-06-18 |
Family
ID=7693996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001137697 Expired - Fee Related DE10137697C2 (de) | 2001-08-01 | 2001-08-01 | Testeinrichtung für eine integrierte Schaltungsanordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10137697C2 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19536226A1 (de) * | 1995-09-28 | 1997-04-03 | Siemens Ag | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken |
US5899703A (en) * | 1997-03-28 | 1999-05-04 | International Business Machines Corporation | Method for chip testing |
DE19951541C1 (de) * | 1999-10-26 | 2000-10-26 | Siemens Ag | Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke |
-
2001
- 2001-08-01 DE DE2001137697 patent/DE10137697C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19536226A1 (de) * | 1995-09-28 | 1997-04-03 | Siemens Ag | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken |
US5899703A (en) * | 1997-03-28 | 1999-05-04 | International Business Machines Corporation | Method for chip testing |
DE19951541C1 (de) * | 1999-10-26 | 2000-10-26 | Siemens Ag | Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke |
Also Published As
Publication number | Publication date |
---|---|
DE10137697A1 (de) | 2003-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4417573C2 (de) | Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung | |
DE4332273A1 (de) | Verfahren zum Kalibrieren eines Netzwerkanalysators | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE10053758A1 (de) | Verfahren und Vorrichtung zur Fehlersimulation bei einer integrierten Halbleiterschaltung | |
DE19702600A1 (de) | Elektrische Analyse integrierter Schaltungen | |
EP3102961B1 (de) | Zeitbereichsmessverfahren mit kalibrierung im frequenzbereich | |
EP1269204A2 (de) | Test-schaltungsanordnung und verfahren zum testen einer vielzahl von transistoren | |
DE102012104778A1 (de) | Vorrichtung zum Testen einer elektrischen Komponente | |
EP1116957B1 (de) | Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung | |
DE2504076A1 (de) | Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen | |
EP1217630A2 (de) | Verfahren zur Prüfung von einer integrierten Schaltung | |
DE3817143C2 (de) | ||
DE10305380A1 (de) | Kapazitätsmessverfahren | |
DE10137697C2 (de) | Testeinrichtung für eine integrierte Schaltungsanordnung | |
EP0705439B1 (de) | Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic | |
DE69128116T2 (de) | Flash-A/D-Wandler mit Prüfschaltung | |
DE10028145C2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
EP1450167A1 (de) | Verfahren und Vorrichtung zum Messen des Widerstandswertes eines elektronischen Bauelements | |
DE10010946C2 (de) | Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten | |
DE102005040494B4 (de) | Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen | |
EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
EP1266404B1 (de) | Test-schaltungsanordnung und verfahren zum testen einer vielzahl von elektrischen komponenten | |
WO2016139314A1 (de) | Verfahren und vorrichtung zur leckstromkompensierten widerstandsmessung | |
DE10151394B4 (de) | Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses | |
WO2001014895A1 (de) | Schaltungsanordnung und verfahren zum bewerten von kapazitäten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |