DE10132159B4 - Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen - Google Patents

Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen Download PDF

Info

Publication number
DE10132159B4
DE10132159B4 DE10132159A DE10132159A DE10132159B4 DE 10132159 B4 DE10132159 B4 DE 10132159B4 DE 10132159 A DE10132159 A DE 10132159A DE 10132159 A DE10132159 A DE 10132159A DE 10132159 B4 DE10132159 B4 DE 10132159B4
Authority
DE
Germany
Prior art keywords
test
integrated circuits
integrated
synchronization
reference circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10132159A
Other languages
English (en)
Other versions
DE10132159A1 (de
Inventor
Gerd Dipl.-Ing. Scholten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10132159A priority Critical patent/DE10132159B4/de
Priority to US10/190,042 priority patent/US6986086B2/en
Publication of DE10132159A1 publication Critical patent/DE10132159A1/de
Application granted granted Critical
Publication of DE10132159B4 publication Critical patent/DE10132159B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Verfahren zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen (10, 12, 14, 16, 18, 20, 22, 24), wobei jede integrierte Schaltung der Mehrzahl von integrierten Schaltungen (10–24) einen Testmodus, bei dem in den integrierten Schaltungen (10–24) eine Testsequenz abläuft, und eine Anschlußfläche (a1, a2, a3) zum Ausgeben von in dem Testmodus erzeugten Testdaten aufweist, wobei das Verfahren folgende Schritte aufweist:
Empfangen der Testdaten der Mehrzahl von integrierten Schaltungen (10–24) an einer Mehrzahl von Testschnittstellen (30- 44), die mit der Anschlußfläche (a1, a2, a3) der Mehrzahl von integrierten Schaltungen (10–24) verbunden sind;
Ausgabe eines Synchronisationssignals an einer Synchronisationsschnittstelle einer integrierten Referenzschaltung (26) und Empfangen des Synchronisationssignals an einer Schnittstelle (48), die mit einer Synchronisationsschnittstelle (a4) der integrierten Referenzschaltung (26) verbunden ist, wobei das Synchronisationssignal zu einer in der integrierten Referenzschaltung (26) ablaufenden Testsequenz synchron ist und die Testsequenz mit den Testsequenzen der Mehrzahl von integrierten Schaltungen (10–24) identisch ist; und
Synchronisieren der Auswertung der Testdaten der Mehrzahl von integrierten Schaltungen (10–24) basierend auf dem Synchronisationssignal der integrierten Referenzschaltung (26).

Description

  • Die vorliegende Erfindung bezieht sich auf das Testen von integrierten Schaltungen und insbesondere auf das gleichzeitige Testen einer Mehrzahl von integrierten Schaltungen, die einen Testmodus aufweisen, bei dem in den integrierten Schaltungen eine Testsequenz abläuft.
  • Bei den Tests und Messungen an integrierten Schaltungen ist es aus Kostengründen wünschenswert, mit einem gegebenen Testaufbau möglichst viele integrierte Schaltungen gleichzeitig testen zu können. Um den Testaufwand zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen zu verringern, werden die integrierten Schaltungen häufig derart entworfen, daß dieselben in einen Testmodus umschaltbar sind, bei dem eine Testsequenz in der integrierten Schaltung zumindest teilweise selbständig abläuft, und bei dem die Anzahl der zum Test benötigten Anschlußflächen (Pins) pro integrierter Schaltung beschränkt ist. Aufgrund der in den integrierten Schaltungen zumindest teilweise selbständig ablaufenden Testsequenzen ist jedoch eine Synchronisation mit dem externen Testaufbau notwendig.
  • Zur Synchronisation der Testsequenzen mit dem externen Testaufbau sind verschiedene Verfahren möglich. Eine Möglichkeit besteht darin, daß die zu testenden integrierten Schaltungen und der Testaufbau mit einem gemeinsamen Takt betrieben werden, und daß in dem Testaufbau durch einen Taktzähler der Ablauf der Taktsequenz in den integrierten Schaltungen verfolgt wird. Um die Testsequenz in den integrierten Schaltungen verfolgen zu können, muß für den Testaufbau bekannt sein, nach wie vielen Takten sich die integrierten Schaltungen in welchem Zustand befinden, wobei alle Testmodi der integrierten Schaltungen vor ihrem Testeinsatz auf die Anzahl der benötigten Takte geprüft werden müssen.
  • Eine weitere Möglichkeit zur Synchronisation besteht darin, daß die integrierten Schaltungen eine spezielle Synchronisationsanschlußfläche aufweisen, die zu gewünschten Zeitpunkten ein Signal an den Testaufbau ausgibt. Hierzu muß der externe Testaufbau folglich eine Testschnittstelle für die Synchronisationsanschlußfläche jeder zu testenden integrierten Schaltung aufweisen, um mit derselben verbunden zu sein. Zudem muß der externe Testaufbau überprüfen, ob das Synchronisationssignal, das gesendet wird, fehlerhaft ist, wobei berücksichtigt wird, daß einzelne der zu testenden integrierten Schaltungen defekt sein können und daher kein oder ein permanentes Synchronisationssignal senden.
  • Eine weitere Möglichkeit zur Synchronisation des externen Testaufbaus mit den zu testenden integrierten Schaltungen besteht darin, daß die zu testenden integrierten Schaltungen ebenfalls eine Synchronisationsanschlußfläche aufweisen, die an dem Testaufbau angeschlossen ist, und über die dieselben ein spezielles Protokoll an den externen Testaufbau senden, aus dem die Synchronisation abgeleitet werden kann. Diese Lösung zur Synchronisation schränkt jedoch die Flexibilität des Datentransfers ein und verlängert die Transferzeit. Ferner muß der Testaufbau wie auch bei dem vorhergehenden Lösungsansatz das gesendete spezielle Protokoll jeder zu testenden integrierten Schaltung auf eine Fehlerhaftigkeit hin überprüfen, um die Möglichkeit defekter integrierter Schaltungen zu berücksichtigen.
  • 2 zeigt eine Testanordnung, bei der jede zu testende integrierte Schaltung eine Synchronisationsanschlußfläche aufweist, und die Synchronisationsanschlußfläche jeder zu testenden integrierten Schaltung bzw. jeder zu testenden integrierten Vorrichtung (DUT = Device Under Test) 300, 302, 304, 306, 308, 310, 312 und 314 an einen externen Testaufbau 316 angeschlossen ist. Jede zu testende integrierte Schaltung 300-314 ist exemplarisch dargestellt, um einen Anschluß Vccl zum Empfangen einer Versorgungsspannung, einen Anschluß GND, um auf Masse geschaltet zu sein, und drei Anschlüsse a1, a2 und a3 aufzuweisen, die während des Testmodus der integrierten Schaltungen 300–314 die während des Testmodus erzeugten Testdaten ausgeben und gegebenenfalls Daten von dem externen Testaufbau 316 empfangen. Darüber hinaus weist jede zu testende integrierte Schaltung 300–314 eine Synchronisationsanschlußfläche a4 auf, an denen ein Synchronisationssignal ausgegeben wird, das zu der Testsequenz, die während des Testmodus abläuft, synchron ist. Der Testaufbau 316 umfaßt eine Mehrzahl von Testschnittstellen 318, 320, 322, 324, 326, 328, 330 und 332, von denen jede mit den drei Testanschlußflächen a1–a3 einer zu testenden integrierten Schaltung 300–314 verbunden ist. Darüber hinaus umfaßt der externe Testaufbau 316 eine Mehrzahl von Schnittstellen 334, 336, 338, 340, 342, 344, 346 und 348, von denen jede mit der Synchronisationsanschlußfläche a4 einer zu testenden integrierten Schaltung 300-314 verbunden ist.
  • Während eines gleichzeitigen Tests der acht integrierten Schaltungen 300–314 versetzt der externe Testaufbau 316 jede der integrierten Schaltungen 300–314 in einen Testmodus, bei dem die integrierten Schaltungen 300–314 Testdaten an den Anschlußflächen a1–a3 ausgeben, die während einer auf denselben ablaufenden Testsequenz erzeugt werden, und an der Synchronisationsanschlußfläche a4 Synchronisationssignale ausgeben, die zu der Testsequenz synchron sind. Der Testaufbau 316 empfängt die Testdaten an den Testschnittstellen 318–332 und wertet dieselben auf geeignete Weise aus. Zur Synchronisation der Auswertung mit den Testsequenzen, die auf den integrierten Schaltungen 300–314 ablaufen, verwendet der Testaufbau 316 die acht Synchronisationssignale, die derselbe an den Schnittstellen 334–348 empfängt. Bezüglich jedes Synchronisationssignals muß der Testaufbau 316 eine Überprüfung durchführen, ob das Synchronisationssignal von einer defekten oder funktionsfähigen integrierten Schaltung 300–314 erzeugt wurde.
  • Die DE 198 53 069 A1 beschreibt ein Halbleiterprüfungsgerät, das mehrere integrierte Schaltungen testen kann, wobei hierzu von dem Halbleiterprüfungsgerät ein Anweisungssignal CMD an die zu testenden integrierten Schaltungen abgegeben wird, wodurch eine Selbstprüfung der integrierten Schaltungen mittels eingebauter BIST- bzw. Eigenprüfungsschaltungen ausgelöst wird, die gleichzeitig in allen integrierten Schaltungen ausgeführt wird. Auf die Auslösung der Selbstprüfung hin geben die BIST-Schaltungen an Anschlußstiften Daten aus, die bezeichnend für das Prüfungsergebnis sind. Diese Daten werden an den entsprechenden Anschlüssen des Halbleiterprüfungsgerätes empfangen und geeignet verarbeitet. Insbesondere umfaßt das Halbleiterprüfungsgerät einen Mustergenerator, der neben dem Anweisungssignal CMD zur Anweisung der Ausführung der Prüfung durch die BIST-Schaltungen der zu testenden integrierten Schaltungen ein Taktsignal CLK an die zu testenden integrierten Schaltungen ausgibt, um eine Synchronisierung zwischen den zu prüfenden ICs und dem Prüfgerät zu erzielen.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren und eine Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen zu schaffen, das bzw. die den Testaufwand verringert.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 2 gelöst.
  • Ein erfindungsgemäßes Verfahren zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen, von denen jede einen Testmodus, bei dem in den integrierten Schaltungen eine Testsequenz abläuft, und eine Anschlußfläche zum Ausgeben von in dem Testmodus erzeugten Testdaten aufweist, umfaßt das Empfangen der Testdaten der Mehrzahl von integrierten Schaltungen an einer Mehrzahl von Testschnittstellen, die angepaßt sind, um mit der Anschlußfläche der Mehrzahl von integrierten Schaltungen verbunden zu sein, das Empfangen eines Synchronisationssignals, das zu der Testsequenz synchron ist, an einer Schnittstelle, die angepaßt ist, um mit einer Synchronisationsschnittstelle einer integrierten Referenzschaltung verbunden zu sein, in der eine zu der Testsequenz der Mehrzahl von integrierten Schaltungen identische Testsequenz abläuft, und das Synchronisieren des gleichzeitigen Testens basierend auf dem Synchronisationssignal der integrierten Referenzschaltung.
  • Eine erfindungsgemäße Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen, von denen jede einen Testmodus, bei dem in den integrierten Schaltungen eine Testsequenz abläuft, und eine Anschlußfläche zum Ausgeben von in dem Testmodus erzeugten Testdaten aufweist, umfaßt eine Mehrzahl von Testschnittstellen, die angepaßt sind, um mit der Anschlußfläche der Mehrzahl von integrierten Schaltungen verbunden zu sein, zum Empfangen der Testdaten der Mehrzahl von integrierten Schaltungen, eine Schnittstelle, die angepaßt ist, um mit einer Synchronisationsschnittstelle einer integrierten Referenzschaltung verbunden zu sein, in der eine zu der Testsequenz der Mehrzahl von integrierten Schaltungen identische Testsequenz abläuft, und eine Synchronisationseinrichtung zum Synchronisieren des gleichzeitigen Testens basierend auf dem Synchronisationssignal der integrierten Referenzschaltung.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß das Vorsehen von Synchronisationsanschlußflächen an den zu testenden integrierten Schaltungen sowie das Vorsehen entsprechender Testschnittstellen an dem externen Testaufbau weggelassen und das Überprüfen, ob ein Synchronisationssignal von einer defekten oder einer funktionsfähigen zu testenden integrierten Schaltung kommt, eingespart werden kann, wenn zur Synchronisation des Testvorgangs des externen Testaufbaus mit den Testsequenzen der Mehrzahl von zu testenden integrierten Schaltungen das Synchronisationssignal einer integrierten Referenzschaltung verwendet wird, in der eine zu der Testsequenz der Mehrzahl von integrierten Schaltungen identische Testsequenz abläuft. Auf diese Weise reduziert sich der Aufwand zur Synchronisation auf das Bereitstellen einer Schnittstelle, die angepaßt ist, um mit der Synchronisationsschnittstelle der integrierten Referenzschaltung verbunden zu sein.
  • Die integrierte Referenzschaltung kann eine zu der Mehrzahl von integrierten Schaltungen identische integrierte Schaltung sein, die zuvor auf ihre Funktionstüchtigkeit hin geprüft worden ist, so daß eine Überprüfung des Synchronisationssignals bei den gleichzeitigen Tests der zu testenden integrierten Schaltungen entfällt.
  • Insgesamt vereinfacht sich der externe Testaufbau bzw. die Vorrichtung zum gleichzeitigen Testen der Mehrzahl von zu testenden integrierten Schaltungen hinsichtlich der Anzahl der an den Testaufbau anzuschließenden Anschlußflächen und des Protokolls des Datentransfers zwischen den integrierten Schaltungen und dem Testaufbau.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild, das eine Testanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
  • 2 ein Blockschaltbild, das eine Testanordnung zeigt, bei der die Synchronisationsanschlußfläche jeder zu . testenden integrierten Schaltung angeschlossen ist.
  • Bezug nehmend auf 1 wird im folgenden eine Testanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben, bei der acht zu testende integrierten Schaltungen gleichzeitig durch eine Testvorrichtung getestet werden, wobei die Synchronisation der auf den integrierten Schaltungen ablaufenden Testsequenzen mit dem Testablauf innerhalb der Testvorrichtung durch ein Synchronisationssignal erzielt wird, das von einer integrierten Referenzschaltung erhalten wird.
  • 1 zeigt acht zu testende integrierte Schaltungen 10, 12, 14, 16, 18, 20, 22 und 24 sowie eine integrierte Referenzschaltung 26, wobei jede dieser integrierten Schaltungen 10-26 baugleich ist bzw. einen Testmodus unterstützt, bei dem auf denselben eine oder mehrere identische Testsequenzen ablaufen. Jede integrierte Schaltung 10–26 umfaßt eine Anschlußfläche Vcc1 zum Empfangen der Versorgungsspannung, eine Anschlußfläche GND, um auf Masse gelegt zu sein, drei Anschlußflächen a1, a2, a3 zum Ausgeben von Testdaten, die während der gerade laufenden Testsequenz erzeugt werden, und gegebenenfalls zum Empfangen von Daten und eine Synchronisa tionsanschlußfläche a4 zum Ausgeben eines Synchronisationssignals, das zu der Testsequenz, die auf der jeweiligen integrierten Schaltung 10–26 abläuft, synchron ist.
  • Eine Testvorrichtung 28 umfaßt neun Testschnittstellen 30, 32, 34, 36, 38, 40, 42, 44 und 46, von denen jede mit den drei Anschlußflächen a1–a3 einer jeweiligen integrierten Schaltung 10–26 verbunden ist. Darüber hinaus umfaßt die Testvorrichtung 28 ferner eine Schnittstelle 48, die mit der Synchronisationsanschlußfläche a4 der integrierten Referenzschaltung 26 verbunden ist, sowie eine Verarbeitungseinrichtung 50 und eine Synchronisationseinrichtung 52.
  • Die Testvorrichtung 28 kann darüber hinaus weitere Komponenten umfassen, wie z.B. eine Spannungsversorgung und einen Oszillator, die in 1 jedoch aus Übersichtlichkeitsgründen nicht gezeigt sind.
  • Im folgenden wird die Funktionsweise der Testvorrichtung 28 beschrieben. Während des Testablaufs zum gleichzeitigen Testen der integrierten Schaltungen 10–24 aktiviert die Testvorrichtung 28 einen von den integrierten Schaltungen 10–24 und der integrierten Referenzschaltung 26 bereitgestellten Testmodus, bei welchem in denselben eine Testsequenz oder mehrere Testsequenzen ablaufen. Der Testmodus bzw. die Testsequenzen jeder integrierten Schaltung 10–24 und der integrierten Referenzschaltung 26 werden durch die Verabreitungseinrichtung 50 oder durch ein auf derselben lauffähiges Testdurchführungsprogramm gleichzeitig aktiviert, so daß die Testsequenzen der integrierten (Referenz-) Schaltungen 10–26 parallel bzw. synchron ablaufen. Die Aktivierung kann beispielsweise durch Senden geeigneter Aktivierungssignale an einen oder mehrere der Anschlußflächen a1–a3 erfolgen.
  • Nach Aktivierung des Testmodus laufen in den zu testenden integrierten Schaltungen 10–24 und in der integrierten Referenzschaltung 26 bestimmte Testsequenzen synchron ab, wobei die integrierte Referenzschaltung 26 Synchronisationssignale ausgibt, die zu der Testsequenz synchron sind.
  • Die Testdaten, die die Testvorrichtung 28 über die Testschnittstellen 30–46 von den integrierten Schaltungen 10–24 und der integrierten Referenzschaltung 26 empfängt, werden durch die Verarbeitungseinrichtung 50 oder das auf derselben laufende Programm verarbeitet und ausgewertet. Zur Synchronisation der Auswertung bzw. der Verarbeitungseinrichtung 50 verwendet die Synchronisationseinrichtung 52 lediglich das Synchronisationssignal der integrierten Referenzschaltung 26. Dementsprechend sind lediglich die Synchronisationsanschlußfläche a4 der integrierten Referenzschaltung 26 nicht aber die Synchronisationsanschlußflächen a4 der zu testenden integrierten Schaltungen 10–24 an die Testvorrichtung 28 angeschlossen.
  • Die integrierte Referenzschaltung 26 ist in dem vorliegenden Fall eine zu den integrierten Schaltungen 10–24 identische Schaltung, die jedoch vor dem Testablauf auf ihre Funktionstüchtigkeit getestet worden ist. Die integrierte Referenzschaltung 26 kann sich jedoch auch von den zu testenden integrierten Schaltungen 10–24 unterscheiden, so lange die ablaufende Testsequenz identisch zu denjenigen ist, die auf den zu testenden integrierten Schaltungen 10–24 ablaufen. So ist es beispielsweise nicht erforderlich, daß in dem Layout der zu testenden integrierten Schaltungen 10–24 die Synchronisationsanschlußfläche a4 zur Ausgabe des Synchronisationssignals vorgesehen ist, sondern vielmehr kann dieselbe fehlen und nur bei der integrierten Referenzschaltung 26 vorhanden sein. Aufgrund der Tatsache, daß die Funktionstüchtigkeit der integrierten Referenzschaltung 26 bereits geprüft ist, ist es für die Testvorrichtung 28 nicht erforderlich, die Synchronisationssignale von der integrierten Referenzschaltung 26 zu überprüfen. Darüber hinaus ist für die Testvorrichtung 28 ebenfalls nicht erforderlich die Testdaten von der integrierten Referenzschaltung 26 im Rahmen des Testablaufs auszuwer ten, da dieselbe bereits auf ihre Funktionstüchtigkeit hin überprüft worden ist. Folglich kann die Testschnittstelle 46 der Testvorrichtung 28 fehlen, und/oder die Anschlußflächen a1–a3 der integrierten Referenzschaltung 26 können fehlen.
  • Nachdem im vorhergehenden die Testvorrichtung 28 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden ist, wird darauf hingewiesen, daß die Anzahl der zu testenden integrierten Schaltungen beliebig und nicht auf acht beschränkt ist. Zudem ist die Anzahl der Anschlußflächen, auf denen die Testdaten ausgegeben werden, und die von dem Testmodus abhängt, beliebig. In Bezug auf die integrierte Referenzschaltung 26 wird darauf hingewiesen, daß die Testschnittstelle 46 und die Schnittstelle 48, die zum Anschluß der integrierten Referenzschaltung 26 an die Testvorrichtung 28 dienen, extern zu der Testvorrichtung 28 oder intern zu derselben angeordnet sein können.
  • Folglich ermöglicht es die in 1 gezeigte Testvorrichtung 28, daß die Synchronisationsanschlußfläche der zu testenden integrierten Schaltungen für den gemeinsamen bzw. gleichzeitigen Test nicht verwendet und nicht angeschlossen sein muß. Statt dessen wird eine bekannte, gute integrierte Schaltung, d.h. eine funktionstüchtige, zusätzlich in den Testaufbau integriert. Diese integrierte Referenzschaltung bzw. "goldene Vorrichtung" (golden device) wird synchron zu den zu testenden integrierten Schaltungen in den Testmodus versetzt. Die Testdaten der integrierten Referenzschaltung müssen nicht ausgewertet werden. Die bei den zu testenden integrierten Schaltungen nicht verwendete Synchronisationsanschlußfläche bleibt unangeschlossen, während die Synchronisationsanschlußfläche der integrierten Referenzschaltung zur Synchronisation mit der Testvorrichtung verwendet wird.
  • Folglich wird für eine beliebige Anzahl von zu testenden integrierten Schaltungen insgesamt nur eine Synchronisationsanschlußfläche, nämlich diejenige der integrierten Referenz schaltung, erfordert. Ferner entfällt für die Testvorrichtung die Notwendigkeit zum Treffen einer Entscheidung, ob das Synchronisationssignal von einer defekten oder einer guten integrierten Schaltung kommt, falls als integrierte Referenzschaltung eine bereits getestete verwendet wird. Andernfalls, falls eine ungetestete integrierte Schaltung als integrierte Referenzschaltung verwendet wird, reduziert sich zumindest der Aufwand auf das Überprüfen einer einzigen integrierten Schaltung im Gegensatz zur Überprüfung eines Synchronisationssignals pro zu testender integrierter Schaltung. Insgesamt vereinfacht sich der Testaufbau folglich hinsichtlich der Anzahl der benötigten Anschlußflächen als auch in Hinblick auf das Protokoll des Datentransfers.
    • 10
    zu testende integrierte Schaltung
    12
    zu testende integrierte Schaltung
    14
    zu testende integrierte Schaltung
    16
    zu testende integrierte Schaltung
    18
    zu testende integrierte Schaltung
    20
    zu testende integrierte Schaltung
    22
    zu testende integrierte Schaltung
    24
    zu testende integrierte Schaltung
    26
    integrierte Referenzschaltung
    28
    Testvorrichtung
    30
    Testschnittstelle
    32
    Testschnittstelle
    34
    Testschnittstelle
    36
    Testschnittstelle
    38
    Testschnittstelle
    40
    Testschnittstelle
    42
    Testschnittstelle
    44
    Testschnittstelle
    46
    Testschnittstelle
    48
    Schnittstelle
    50
    Verarbeitungseinrichtung
    52
    Synchronisationseinrichtung
    300
    zu testende integrierte Schaltung
    302
    zu testende integrierte Schaltung
    304
    zu testende integrierte Schaltung
    306
    zu testende integrierte Schaltung
    308
    zu testende integrierte Schaltung
    310
    zu testende integrierte Schaltung
    312
    zu testende integrierte Schaltung
    314
    zu testende integrierte Schaltung
    316
    Testaufbau
    318
    Testschnittstelle
    320
    Testschnittstelle
    322
    Testschnittstelle
    324
    Testschnittstelle
    326
    Testschnittstelle
    328
    Testschnittstelle
    330
    Testschnittstelle
    332
    Testschnittstelle
    334
    Schnittstelle
    336
    Schnittstelle
    338
    Schnittstelle
    340
    Schnittstelle
    342
    Schnittstelle
    344
    Schnittstelle
    346
    Schnittstelle
    348
    Schnittstelle

Claims (5)

  1. Verfahren zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen (10, 12, 14, 16, 18, 20, 22, 24), wobei jede integrierte Schaltung der Mehrzahl von integrierten Schaltungen (10–24) einen Testmodus, bei dem in den integrierten Schaltungen (10–24) eine Testsequenz abläuft, und eine Anschlußfläche (a1, a2, a3) zum Ausgeben von in dem Testmodus erzeugten Testdaten aufweist, wobei das Verfahren folgende Schritte aufweist: Empfangen der Testdaten der Mehrzahl von integrierten Schaltungen (10–24) an einer Mehrzahl von Testschnittstellen (30- 44), die mit der Anschlußfläche (a1, a2, a3) der Mehrzahl von integrierten Schaltungen (10–24) verbunden sind; Ausgabe eines Synchronisationssignals an einer Synchronisationsschnittstelle einer integrierten Referenzschaltung (26) und Empfangen des Synchronisationssignals an einer Schnittstelle (48), die mit einer Synchronisationsschnittstelle (a4) der integrierten Referenzschaltung (26) verbunden ist, wobei das Synchronisationssignal zu einer in der integrierten Referenzschaltung (26) ablaufenden Testsequenz synchron ist und die Testsequenz mit den Testsequenzen der Mehrzahl von integrierten Schaltungen (10–24) identisch ist; und Synchronisieren der Auswertung der Testdaten der Mehrzahl von integrierten Schaltungen (10–24) basierend auf dem Synchronisationssignal der integrierten Referenzschaltung (26).
  2. Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen (10, 12, 14, 16, 18, 20, 22, 24), wobei jede integrierte Schaltung der Mehrzahl von integrierten Schaltungen (10–24) einen Testmodus, bei dem in den integrierten Schaltungen (10–24) eine Testsequenz abläuft, und eine Anschlußfläche (a1, a2, a3) zum Ausgeben von in dem Testmodus erzeugten Testdaten aufweist, wobei die Vorrichtung folgende Merkmale aufweist: eine Mehrzahl von Testschnittstellen (30–44), die angepaßt sind, um mit der Anschlußfläche (a1, a2, a3) der Mehrzahl von integrierten Schaltungen (10–24) verbunden zu sein, zum Empfangen der Testdaten der Mehrzahl von integrierten Schaltungen (10–24); eine Schnittstelle (48), die angepaßt ist, um mit einer Synchronisationsschnittstelle (a4) einer integrierten Referenzschaltung (26) verbunden zu sein, zum Empfangen eines Synchronisationssignals, wobei das Synchronisationssignal zu einer in der integrierten Referenzschaltung ablaufenden Testsequenz synchron ist und die Testsequenz mit den Testsequenzen der Mehrzahl von integrierten Schaltungen (10–24) identisch ist, und eine Synchronisationseinrichtung (52) zum Synchronisieren der Auswertung der Testdaten der Mehrzahl von integrierten Schaltungen (10–24) basierend auf dem Synchronisationssignal der integrierten Referenzschaltung (26).
  3. Vorrichtung gemäß Anspruch 2, bei der die integrierte Referenzschaltung (26) eine zu der Mehrzahl von integrierten Schaltungen (10–24) identische integrierte Schaltung ist, die auf ihre Funktionstüchtigkeit hin geprüft ist, wobei sowohl die integrierte Referenzschaltung (26) als auch die Mehrzahl von integrierten Schaltungen (10–24) eine Synchronisationsanschlußfläche (a4) zum Ausgeben eines Synchronisationssignals, das zu der jeweiligen Testsequenz synchron ist, aufweisen, und wobei die Vorrichtung angepaßt ist, um beim gleichzeitigen Testen der Mehrzahl von integrierten Schaltungen (10–24) getrennt von den Synchronisationsanschlußflächen (a4) der integrierten Schaltungen (10–24) zu sein.
  4. Vorrichtung gemäß Anspruch 2 oder 3, die ferner folgendes Merkmal aufweist: eine Verarbeitungseinrichtung (50) zum Verarbeiten der Testdaten der Mehrzahl von integrierten Schaltungen (10–24), um die Mehrzahl von integrierten Schaltungen (10–24) zu testen, wobei die Verarbeitungseinrichtung durch die Synchronisationseinrichtung (52) bezüglich der Testsequenzen, die in der Mehrzahl von integrierten Schaltungen (10–24) ablaufen, synchronisiert wird.
  5. Vorrichtung gemäß einem der Ansprüche 2 bis 4, die ferner folgendes Merkmal aufweisen: eine Einrichtung zum gleichzeitigen Aktivieren des Testmodus der Mehrzahl von integrierten Schaltungen (10–24) und der integrierten Referenzschaltung (26), so daß die Testsequenzen synchron laufen.
DE10132159A 2001-07-03 2001-07-03 Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen Expired - Fee Related DE10132159B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10132159A DE10132159B4 (de) 2001-07-03 2001-07-03 Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen
US10/190,042 US6986086B2 (en) 2001-07-03 2002-07-05 Method and device for simultaneous testing of a plurality of integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10132159A DE10132159B4 (de) 2001-07-03 2001-07-03 Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen

Publications (2)

Publication Number Publication Date
DE10132159A1 DE10132159A1 (de) 2003-01-23
DE10132159B4 true DE10132159B4 (de) 2004-03-11

Family

ID=35636639

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10132159A Expired - Fee Related DE10132159B4 (de) 2001-07-03 2001-07-03 Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen

Country Status (2)

Country Link
US (1) US6986086B2 (de)
DE (1) DE10132159B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046216A1 (de) * 2007-09-27 2009-04-02 Adc Automotive Distance Control Systems Gmbh Vorrichtung und Verfahren zur Verifikation eines digitalen Signalverarbeitungssystems

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7111198B2 (en) * 2003-06-12 2006-09-19 Inventec Corporation Multithread auto test method
DE102004018028A1 (de) * 2004-04-14 2005-07-28 Infineon Technologies Ag Verfahren zum Testen einer elektronischen Schaltung gemäß einer Spezifikation sowie eine Testvorrichtung zum Testen von elektronischen Schaltungen
US20050289287A1 (en) * 2004-06-11 2005-12-29 Seung-Man Shin Method and apparatus for interfacing between test system and embedded memory on test mode setting operation
US7363188B1 (en) * 2004-12-03 2008-04-22 Litepoint Corp. Apparatus and method for operating automated test equipment (ATE)
KR100691007B1 (ko) * 2005-05-11 2007-03-09 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
US8913517B2 (en) 2005-06-01 2014-12-16 Litepoint Corporation Method for measuring sensitivity of data packet signal receiver
US8189483B2 (en) 2005-06-01 2012-05-29 Litepoint Corporation Method for measuring sensitivity of data packet signal receiver
US8676188B2 (en) 2006-04-14 2014-03-18 Litepoint Corporation Apparatus, system and method for calibrating and verifying a wireless communication device
US8509090B2 (en) 2007-10-04 2013-08-13 Litepoint Corporation Apparatus and method for testing a wireless transceiver
US8166340B2 (en) 2008-06-24 2012-04-24 Litepoint Corporation Apparatus and method for testing a communication circuit
US7948254B2 (en) 2008-11-20 2011-05-24 Litepoint Corporation Digital communications test system for multiple input, multiple output (MIMO) systems
US8170490B2 (en) 2009-04-08 2012-05-01 Litepoint Corporation Method and apparatus for testing multiple data signal transceivers substantially simultaneously with common transceiver tester
US8391160B2 (en) 2010-06-01 2013-03-05 Litepoint Corporation System and method for using multiple network addresses to establish synchronization of a device under test and test equipment controlling the test
US8402321B2 (en) 2010-06-21 2013-03-19 Litepoint Corporation System and method of providing driver software to test controller to facilitate testing by wireless transceiver tester of a device under test
US8811194B2 (en) 2010-09-01 2014-08-19 Litepoint Corporation Method for testing wireless devices using predefined test segments initiated by over-the-air signal characteristics
US8774024B2 (en) 2010-11-10 2014-07-08 Litepoint Corporation Achieving greater test efficiencies using ACK signal suppression
US8693351B2 (en) 2011-07-26 2014-04-08 Litepoint Corporation System and method for deterministic testing of packet error rate in electronic devices
US8537942B2 (en) 2012-01-24 2013-09-17 Litepoint Corporation System and method of maintaining correction of DC offsets in frequency down-converted data signals
US8913504B2 (en) 2012-05-02 2014-12-16 Litepoint Corporation System and method for initiating testing of multiple communication devices
US10296433B2 (en) * 2012-06-01 2019-05-21 Litepoint Corporation Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence
US9892024B2 (en) * 2015-11-02 2018-02-13 Sony Interactive Entertainment America Llc Backward compatibility testing of software in a mode that disrupts timing
US11852676B2 (en) 2022-02-15 2023-12-26 Stmicroelectronics S.R.L. Integrated circuit with reference sub-system for testing and replacement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853069A1 (de) * 1998-06-16 2000-01-05 Ryoden Semiconductor Syst Eng Halbleiterprüfungsgerät

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
EP0358376B1 (de) * 1988-09-07 1995-02-22 Texas Instruments Incorporated Integrierte Prüfschaltung
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
TW484016B (en) * 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
US6618827B1 (en) * 2000-04-13 2003-09-09 Hewlett-Packard Development Company, L.P. System and method for parallel testing of IEEE 1149.1 compliant integrated circuits
US6578180B2 (en) * 2000-11-30 2003-06-10 International Business Machines Corporation Method and system for testing interconnected integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853069A1 (de) * 1998-06-16 2000-01-05 Ryoden Semiconductor Syst Eng Halbleiterprüfungsgerät

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046216A1 (de) * 2007-09-27 2009-04-02 Adc Automotive Distance Control Systems Gmbh Vorrichtung und Verfahren zur Verifikation eines digitalen Signalverarbeitungssystems
DE102007046216B4 (de) * 2007-09-27 2018-01-18 Adc Automotive Distance Control Systems Gmbh Vorrichtung und Verfahren zur Verifikation eines digitalen Signalverarbeitungssystems

Also Published As

Publication number Publication date
DE10132159A1 (de) 2003-01-23
US6986086B2 (en) 2006-01-10
US20040006728A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
DE10132159B4 (de) Verfahren und Vorrichtung zum gleichzeitigen Testen einer Mehrzahl von integrierten Schaltungen
DE69314683T2 (de) Verfahren und Gerät zum Prüfen von Ein-/Ausgabeverbindungen des Randsteckverbinders einer Schaltkreiskarte mit Boundary Scan
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE68922695T2 (de) Diagnostika einer Leiterplatte mit einer Mehrzahl elektronischer Hybridbauelemente.
DE3852862T2 (de) System zur umfassenden Ereignisqualifikation.
DE10056160A1 (de) Halbleiterprüfsystem
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE4404445C2 (de) Integrierte Halbleiterschaltung und Verfahren zum Testen derselben
DE69023674T2 (de) Verfahren zur Prüfung einer Schaltung sowie geeignete Schaltung für ein derartiges Verfahren.
DE19915398A1 (de) Skew-Einstellverfahren in einem IC Testgerät und Pseudoeinrichtung zur Verwendung bei dem Verfahren
DE69021116T2 (de) Logikleistungsprüfung und Übergangsfehlererkennung.
DE69115338T2 (de) Abtasttestschaltung zur Verwendung mit Mehrfrequenzschaltungen
DE69224176T2 (de) Prüfung unter Strom von gemischter Konventionell/Boundary-Scanlogik
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE69017169T2 (de) Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen.
DE112006002092T5 (de) Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis
EP0903587A2 (de) Verfahren zum Testen einer elektronischen Schaltung
DE10150058A1 (de) Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE3146721C2 (de)
DE4226719C2 (de) Verfahren zum Prüfen der Funktion elektronischer Bauteile und Prüfvorrichtung zum Durchführen des Verfahrens
DE69720157T2 (de) System und Verfahren zur Prüfung elektronischer Geräte
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
EP1430320B1 (de) Elektronischer baustein und verfahren zu dessen qualifizierungsmessung
DE60309128T2 (de) LSI-Testanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee