DE10125373A1 - Phase-locked loop - Google Patents
Phase-locked loopInfo
- Publication number
- DE10125373A1 DE10125373A1 DE10125373A DE10125373A DE10125373A1 DE 10125373 A1 DE10125373 A1 DE 10125373A1 DE 10125373 A DE10125373 A DE 10125373A DE 10125373 A DE10125373 A DE 10125373A DE 10125373 A1 DE10125373 A1 DE 10125373A1
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- signal
- output
- oscillator
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000013078 crystal Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 17
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000002787 reinforcement Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000005502 phase rule Effects 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine Phasenregelschleife.The present invention relates to a phase locked loop.
Phasenregelschleifen dienen üblicherweise zur Bereitstellung eines Taktsignals oder einer Bezugsfrequenz für Schaltungs blöcke, welche aus einer Referenzfrequenz, beispielsweise ei ner Quarzreferenz abgeleitet werden. Das Verhältnis von Aus gangs- und Eingangsfrequenz der Phasenregelschleife, englisch PLL, Phase Locked Loop, wird dabei normalerweise durch Verän dern von Frequenzteilerverhältnissen eingestellt.Phase locked loops are usually used for provision a clock signal or a reference frequency for circuit blocks consisting of a reference frequency, for example egg ner quartz reference can be derived. The ratio of out gearing and input frequency of the phase locked loop, english PLL, phase locked loop, is usually changed set by frequency divider ratios.
Zu Modulationszwecken sind als Phasenregelschleifen sogenann te FN (fractional N)-PLLs bekannt, bei denen der Frequenztei ler als programmierbarer Multi-Modulus-Teiler ausgeführt ist und bei dem ein hochfrequentes Modulationssignal auf eine Trägerfrequenz unmittelbar in der Phasenregelschleife selbst durch geeignetes Programmieren des Frequenzteilers aufmodu liert wird. Diese Art der Frequenzmodulation wird beispiels weise im sogenannten ISM(Industrial Scientific and Medical)- Frequenzband in Form einer GFSK, Gauß'sche Frequenz umtastung, verwendet. Das N in der Bezeichung derartiger Pha senregelschleifen steht für das Teilerverhältnis des Fre quenzteilers in der Phasenregelschleife.For modulation purposes are so-called phase locked loops te FN (fractional N) PLLs known, in which the frequency part ler is designed as a programmable multi-modulus divider and in which a high-frequency modulation signal on a Carrier frequency directly in the phase locked loop itself by appropriately programming the frequency divider is gated. This type of frequency modulation is used, for example wise in the so-called ISM (Industrial Scientific and Medical) - Frequency band in the form of a GFSK, Gaussian frequency keying, used. The N in the designation of such Pha sen control loops represent the division ratio of fre frequency divider in the phase locked loop.
Derartige Phasenregelschleifen ermöglichen eine Modulation mit geringem Schaltungsaufwand, einfachem Aufbau der Schal tung und insgesamt kostengünstiger Herstellung, da die Pha senregelschleifen vollständig in Halbleiterschaltkreisen in tegrierbar sind.Such phase locked loops enable modulation with little circuitry, simple construction of the scarf tion and overall less expensive production, since the Pha Control loops completely in semiconductor circuits in can be tegrated.
In der Druckschrift "FN-Modulation Loop Architecture for ful ly integrated 1 MB/s GFSK Transmitter", G. Märzinger et al., IEEE MTT-S International Microwave Symposium, June 1999, ist ein beschriebener GFSK-Sender mit einer FN-PLL angegeben. Das Problem bei derartigen FN-PLLs ist jedoch, daß für eine unge störte Übertragung der Modulation die Bandbreite der Regel schleife nicht groß genug gewählt werden kann, um zugleich akzeptable Rauscheigenschaften zu erhalten. Zudem führt die aus Kostengründen erforderliche Massenherstellung zu unver meidlichen Fertigungsschwankungen, so daß eine genaue Kennt nis der Schleifenparameter der Regelschleife allgemeingültig nicht gegeben ist.In the publication "FN-Modulation Loop Architecture for ful ly integrated 1 MB / s GFSK transmitter ", G. Märzinger et al., IEEE MTT-S International Microwave Symposium, June 1999 a described GFSK transmitter with an FN-PLL specified. The The problem with such FN-PLLs, however, is that for an transmission of the modulation usually disrupted the bandwidth can not be chosen large enough to loop at the same time to get acceptable noise characteristics. In addition, the mass production required due to cost reasons Avoid manufacturing fluctuations, so that a precise knowledge The loop parameters of the control loop are generally applicable is not given.
Zur Lösung der oben beschriebenen Problemstellung ist in dem
Dokument M. H. Perott et al. "A 27-mW CMOS Fractional-N Syn
thesizer Using Digital Compensation for 2.5-Mb/s GFSK Modula
tion", IEEE Journal of Solid-State Circuits, Vol. 32, No 12,
December 1997, pp. 2048-2060, ist eine schaltungstechnische
Lösung zur genauen Bestimmung der Polstellen und Nullstellen
des Filters in der PLL-Regelung angegeben, um die Bandbreite
der Regelschleife richtig einzustellen. Hierbei ist die ge
naue Kenntnis der Verstärkung der offenen Schleife der Pha
senregelschleife erforderlich, die jedoch im beschriebenen
Dokument nicht gelöst ist. Diese Verstärkung der offenen
Schleife berechnet sich zu:
To solve the problem described above, the document MH Perott et al. "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5-Mb / s GFSK Modulation", IEEE Journal of Solid-State Circuits, Vol. 32, No 12, December 1997, pp. 2048-2060, is a circuit solution for the precise determination of the pole positions and zero points of the filter in the PLL control, in order to correctly set the bandwidth of the control loop. This requires precise knowledge of the gain of the open loop of the phase control loop, but this is not solved in the document described. This open loop gain is calculated as:
Sowohl der Ladungspumpenstrom Icp, als auch die Oszillator steilheit SVCO sowie die Kapazitäten Ci sind den beschriebe nen Fertigungstoleranzen unterworfen, so daß eine genaue Kenntnis der Schleifenverstärkung und damit eine exakte Di mensionierung des Schleifenfilters a priori nicht möglich ist.Both the charge pump current I cp , and the oscillator steepness S VCO and the capacitances C i are subject to the described manufacturing tolerances, so that a precise knowledge of the loop gain and thus an exact dimensioning of the loop filter is not possible a priori.
Aufgabe der vorliegenden Erfindung ist es, eine Phasenregel schleife anzugeben, die eine einfache Bestimmung der Verstär kung der Schleife der Phasenregelung sowie eine Kompensation eventueller Abweichungen von einer Sollverstärkung ermög licht. The object of the present invention is a phase rule loop to indicate a simple determination of the gain kung the loop of the phase control and compensation possible deviations from a target gain possible light.
Erfindungsgemäß wird die Aufgabe durch eine Phasenregel
schleife gelöst, aufweisend
According to the invention the object is achieved by a phase locked loop, comprising
- - einen gesteuerten Oszillator mit einem Steuereingang und mit einem Ausgang zum Bereitstellen eines Signals mit gesteu erter Frequenz,- A controlled oscillator with a control input and with an output for providing a signal with control first frequency,
- - einen Frequenzzähler mit einem Signaleingang, der mit dem Ausgang des Oszillators gekoppelt ist, mit einem Signalaus gang, an dem ein frequenzgeteiltes Signal ableitbar ist und mit einem Steuereingang zum Einstellen eines Teilerverhält nisses,- A frequency counter with a signal input that with the Output of the oscillator is coupled to a signal gear on which a frequency-divided signal can be derived and with a control input for setting a divider behavior Nisses,
- - einen Phasendetektor mit einem ersten Signaleingang, der mit dem Signalausgang des Zählers verbunden ist, mit einem zweiten Signaleingang, dem ein Bezugssignal zuführbar ist und mit einem Ausgang, der mit dem Steuereingang des Oszillators gekoppelt ist, und- A phase detector with a first signal input, the is connected to the signal output of the counter, with a second signal input to which a reference signal can be fed and with an output that is connected to the control input of the oscillator is coupled, and
- - eine Ansteuerschaltung, die mit der Phasenregelschleife zu deren Unterbrechung gekoppelt ist, die mit dem Signaleingang des Oszillators zum Bereitstellen eines Frequenzsprungs wäh rend der Unterbrechung der Phasenregelschleife an dessen Aus gang gekoppelt ist, und die mit dem Frequenzzähler zur Be reitstellung eines Zählwerts an einen Zählwertausgang des Frequenzzählers in Abhängigkeit vom Frequenzsprung gekoppelt ist.- A drive circuit that with the phase locked loop whose interruption is coupled to the signal input the oscillator to provide a frequency hopping rend the interruption of the phase locked loop at its end gang is coupled, and with the frequency counter for loading provision of a counter value to a counter value output of the Frequency counter coupled depending on the frequency jump is.
Der vorgeschlagenen Phasenregelschleife liegt das Prinzip zu grunde, die Schleifenverstärkung der Phasenregelschleife durch eine hochpräzise ausführbare Frequenzmessung zu bestim men. Diese Frequenzmessung erfolgt nach dem Frequenzzähler prinzip mit den ohnehin in der Phasenregelschleife vorhande nen Schaltungsblöcken, wobei der Frequenzteiler in der Pha senregelschleife als Frequenzzähler mit auslesbarem Zählwert ausgebildet ist.The principle is based on the proposed phase locked loop reasons, the loop gain of the phase locked loop to be determined by a high-precision frequency measurement men. This frequency measurement takes place after the frequency counter principle with the existing ones in the phase locked loop NEN circuit blocks, the frequency divider in the Pha Sen control loop as frequency counter with readable count value is trained.
Die Phasenregelschleife gemäß dem beschriebenen Prinzip er möglicht demnach einen Selbstabgleich und kommt hierbei im Wesentlichen mit den üblichen PLL-Funktionsblöcken, ohne zu sätzliche Meßgeräte aus.The phase locked loop according to the principle described therefore allows a self-comparison and comes here in the Essentially with the usual PLL function blocks, without additional measuring devices.
Zum Zweck der Frequenzmessung ist die Phasenregelschleife mit der Ansteuerschaltung von einem Normalbetrieb in einen Fre quenzmessungsbetrieb umschaltbar.The phase locked loop is included for the purpose of frequency measurement the control circuit from normal operation to Fre switchover operation.
Gegenüber einer herkömmlichen PLL-Schaltung muß lediglich ei ne Ablaufsteuerung integriert werden, die den Frequenzzähler mit einem entsprechenden Signal starten und anhalten kann, sowie zudem ein Frequenzzähler vorgesehen sein, bei dem der aktuelle Zählwert beispielsweise in einen flüchtigen Speicher auslesbar ist.Compared to a conventional PLL circuit, only ei ne sequence control can be integrated, the frequency counter can start and stop with a corresponding signal, and also a frequency counter can be provided, in which the current count value, for example, in a volatile memory is readable.
Die Messung der Schleifenverstärkung selbst, welche eine Selbstkalibrierung der Phasenregelschleife ermöglicht, kann dabei in mehreren Verfahrensschritten erfolgen: Zunächst schwingt die Phasenregelschleife in einer Normalbetriebsart auf eine vorgegebene Frequenz ein, so daß die Oszillatorfre quenz zu diesem Zeitpunkt bekannt ist. Anschließend wird die Phasenregelschleife geöffnet, beispielsweise durch geeignetes schaltungstechnisches Einwirken auf eine Ladungspumpenschal tung. Der Oszillator in der Regelschleife schwingt nach Auf trennen der Schleife freilaufend weiter. Nunmehr wird ein Frequenzsprung am Oszillatorausgang durch Einprägen eines Strom- beziehungsweise Ladungsimpulses eingangsseitig an ei nem Schleifenfilter in der Phasenregelschleife, demnach ein gangsseitig am Oszillator, erzeugt. Nach einem sich daraus ergebenden, transienten Ausgleichsvorgang im Schleifenfilter stellt sich eine neue Frequenz ein, wobei aus der Differenz der Start- und End-Frequenz des Ausgleichsvorgangs ein Pro dukt aller toleranzbehafteten Größen, die in die Schleifen verstärkung eingehen, gebildet ist. Dieses Produkt wiederum entspricht gerade dem nicht reproduzierbaren Teil der Schlei fenverstärkung, welche die Dynamik der Regelschleife fest legt. Die Einzelgrößen dieses nicht reproduzierbaren Teils der Schleifenverstärkung müssen dabei vorteilhafterweise nicht einzeln bekannt sein.The measurement of the loop gain itself, which is a Allows self-calibration of the phase locked loop take place in several process steps: First the phase locked loop oscillates in a normal mode to a predetermined frequency, so that the oscillator fre quenz is known at this time. Then the Phase locked loop opened, for example by a suitable one circuit-related action on a charge pump scarf tung. The oscillator in the control loop swings after opening continue to separate the loop. Now a Frequency jump at the oscillator output by impressing a Current or charge pulse on the input side at egg nem loop filter in the phase locked loop, accordingly a on the output side of the oscillator. After one yourself resulting, transient compensation process in the loop filter a new frequency arises, with the difference the start and end frequency of the equalization process a pro product of all tolerant sizes in the loops enter into reinforcement, is formed. This product in turn corresponds exactly to the non-reproducible part of the loop fen gain, which fixes the dynamics of the control loop sets. The individual sizes of this non-reproducible part the loop reinforcement must advantageously not be known individually.
Der Frequenzsprung beziehungsweise die Frequenzmessung kann in einfacher Weise mit dem als Frequenzzähler arbeitenden Frequenzteiler der Phasenregelschleife erfolgen, der an sei nem Ausgang einen Korrekturwert zum Kalibrieren der Phasenre gelschleife bereitstellt. Bei einer Ausführung der Phasenre gelschleife mit Ladungspumpenschaltung kann dann beispiels weise durch Abgleich des Ladungspumpenstroms eine Kompensati on von Abweichungen der Verstärkung der Regelschleife von ei ner Sollverstärkung erfolgen. Eine derartige Kompensation kann in einer Mikrocontroller-Software in einfacher Weise im plementiert sein, beispielsweise durch Ablegen einer geeigne ten Korrekturtabelle.The frequency jump or the frequency measurement can in a simple manner with the one working as a frequency counter Frequency divider of the phase locked loop take place, which is on a correction value for calibrating the phase re provides loop. When executing the phase re gel loop with charge pump circuit can then, for example compensate by balancing the charge pump current on deviations in the gain of the control loop from ei ner target gain. Such compensation can in a microcontroller software in a simple manner be implemented, for example by depositing a suitable one correction table.
Das beschriebene Prinzip ermöglicht folglich, mit geringem Aufwand eine Phasenregelschleife aufzubauen, welche eine hohe Modulationsbandbreite bei zugleich guten Rauscheigenschaften aufweist und damit für eine kostengünstige Massenherstellung geeignet ist.The principle described thus enables, with little Effort to build a phase locked loop that is high Modulation bandwidth with good noise characteristics has and thus for an inexpensive mass production suitable is.
In einer bevorzugten Ausführungsform der Erfindung ist eine Ladungspumpenschaltung vorgesehen, mit einem Signaleingang, der an den Ausgang des Phasendetektors angeschlossen ist, mit einem Ausgang, der mit dem Steuereingang des Oszillators ge koppelt ist, mit einem ersten Steuereingang zum eingangssei tigen Unterbrechen der Ladungspumpenschaltung und mit einem zweiten Steuereingang zum Aktivieren der Ladungspumpenschal tung während eines einstellbaren Zeitintervalls, wobei erster und zweiter Steuereingang mit der Ansteuerschaltung verbunden sind.In a preferred embodiment of the invention is a Charge pump circuit provided, with a signal input, which is connected to the output of the phase detector with an output that ge with the control input of the oscillator is coupled with a first control input to the input cable interrupt the charge pump circuit and with a second control input to activate the charge pump scarf tion during an adjustable time interval, the first and the second control input connected to the control circuit are.
Zur schaltungstechnischen Realisierung des beschriebenen, er findungsgemäßen Prinzips kann eine Ladungspumpenschaltung, die in Phasenregelschleifen weit verbreitet ist, in einfacher Weise zum einen zum Unterbrechen der Phasenregelschleife her angezogen werden und zum anderen zur Erzeugung des beschrie benen Frequenzsprungs durch zeitgenaue Aktivierung der La dungspumpe beziehungsweise einer der beiden Ladungspumpen vorgesehen sein. Dabei wird entweder die sogenannte "up"- oder die sogenannte "down"-Ladungspumpe aktiviert, jeweils bevorzugt mit maximalem Ausgangsstrom. Der Ein- und Aus schaltzeitpunkt ist vorteilhaft durch die Ablaufsteuerung präzise eingestellt, so daß die Aktivierzeit genau bekannt ist.To implement the circuitry described, he principle according to the invention can be a charge pump circuit, which is widely used in phase locked loops, in simpler On the one hand, to interrupt the phase-locked loop be attracted and on the other hand to generate the described frequency jump by activating the La dation pump or one of the two charge pumps be provided. Either the so-called "up" - or the so-called "down" charge pump activated, respectively preferably with maximum output current. The on and off Switching point is advantageous due to the sequence control precisely set so that the activation time is known exactly is.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Schleifenfilter an den Steuereingang des Oszillators angeschlossen. Das Schleifenfilter koppelt beispielsweise die Ladungspumpenschaltung mit einem span nungsgesteuerten Oszillator. Das Schleifenfilter sorgt für die Stabilität des Regelkreises und dient zur Dimensionierung der Regelschleife. Eventuelle Toleranzen der Kapazitäten im Schleifenfilter, welche bei derzeitigen Integrations- und Fertigungsprozessen zirka +/-20% betragen, werden selbst verständlich bei der beschriebenen Ermittlung und Kompensati on der Schleifenverstärkung mit berücksichtigt.In a further, preferred embodiment of the present the invention is a loop filter at the control input connected to the oscillator. The loop filter couples for example the charge pump circuit with a span voltage controlled oscillator. The loop filter ensures the stability of the control loop and serves for dimensioning the control loop. Possible tolerances of the capacities in the Loop filter, which with current integration and Manufacturing processes will be approximately +/- 20% understandable in the described determination and compensation the loop gain is also taken into account.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist an den Steuereingang des Frequenzzählers ein Umschalter angeschlossen zum Umschalten des Frequenzzäh lers auf dessen größtes einstellbares Teilerverhältnis. Der Frequenzzähler und damit das beschriebene Prinzip können mit einer langen Meßzeit arbeiten, wenn der Frequenzzähler bezie hungsweise Frequenzteiler auf sein größtes Teilerverhältnis während der Korrekturbetriebsart eingestellt ist. Hierdurch ist die Genauigkeit der Frequenzmessung weiter verbessert.In a further, preferred embodiment of the present the invention is at the control input of the frequency counter a switch connected to switch the frequency counter lers on its largest adjustable divider ratio. The Frequency counter and thus the principle described can with a long measuring time if the frequency counter relate frequency divider to its greatest divider ratio is set during the correction mode. hereby the accuracy of the frequency measurement is further improved.
Eingangsseitig am Frequenzzähler kann hierfür ein Multiplexer angeschlossen sein, der von der Ansteuerschaltung angesteuert ist. Der Multiplexer kann von einem normalen Programmierein gang des Zählers umschalten auf das Maximum der einstellbaren Frequenzteilung. Der Multiplexer würde folglich in einer Nor malbetriebsart der Phasenregelschleife beispielsweise den Ausgang eines ΔΣ-Modulators auf den Frequenzzähler durch schalten, während bei einer Frequenzmessung der Phasenregel schleife das maximale Teilerverhältnis eingestellt ist.A multiplexer can be used for this on the input side of the frequency counter be connected, which is controlled by the control circuit is. The multiplexer can be of normal programming switching the counter to the maximum of the adjustable Frequency division. The multiplexer would consequently be in a nor Painting mode of operation of the phase locked loop, for example Output of a ΔΣ modulator on the frequency counter switch while during a frequency measurement the phase rule loop the maximum division ratio is set.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist an den Zählwertausgang des Frequenzzählers ein flüchtiger Speicher zum Speicher des vom Frequenzsprung abhängigen Korrekturwerts angeschlossen, mit einem Steuerein gang, der mit der Ansteuerschaltung verbunden ist.In a further, preferred embodiment of the present the invention is at the counter value output of the frequency counter a volatile memory to store the frequency hopping dependent correction value connected, with a Steuerein gear, which is connected to the control circuit.
Der flüchtige Speicher am Ausgang des Frequenzzählers ermög licht das Zwischenspeichern des Frequenzzählwertes, der dem von der Ladungspumpenschaltung bereitgestellten Ladungspuls entspricht. Dieser Frequenzsprung ist wie bereits erläutert ein Maß für die Schleifenverstärkung der Regelschleife. Der flüchtige Speicher stellt demnach einen digitalen Korrektur wert zur Verfügung, der beispielsweise in einem Mikrocontrol ler weiterverarbeitet und zur Kompensation einer eventuellen Abweichung der Schleifenverstärkung herangezogen werden kann.The volatile memory at the output of the frequency counter enables illuminates the buffering of the frequency count that corresponds to the charge pulse provided by the charge pump circuit equivalent. This frequency jump is as already explained a measure of the loop gain of the control loop. The volatile memory accordingly represents a digital correction value available, for example in a microcontrol further processed and to compensate for a possible Deviation of the loop gain can be used.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung hat die Ansteuerschaltung einen Bezugsfrequenz eingang, der mit dem zweiten Signaleingang des Phasendetek tors gekoppelt ist. Der Phasendetektor der Phasenregelschlei fe benötigt ohnehin eine Bezugsfrequenz, die beispielsweise über einen Frequenzteiler aus einer Referenzquelle, bei spielsweise einem Quarzoszillator, abgeleitet ist. Diese oh nehin vorhandene, hochgenaue Referenz-Taktreferenz kann von der Ansteuerschaltung mitbenutzt werden, um eine zeitlich hochgenaue Ansteuerung der Ladungspumpenschaltung zu erhal ten. Hierdurch ist eine besonders präzise Ermittlung der to leranzbehafteten Größen, welche in die Schleifenverstärkung eingehen, ermöglicht.In a further, preferred embodiment of the present According to the invention, the control circuit has a reference frequency input connected to the second signal input of the phase detector tors is coupled. The phase detector of the phase-locked loop anyway needs a reference frequency, for example via a frequency divider from a reference source, at for example, a crystal oscillator. This oh existing, highly accurate reference clock reference can by the control circuit can be used to a time to obtain highly precise control of the charge pump circuit This enables a particularly precise determination of the to Tolerant sizes, which in the loop reinforcement enter, enables.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist ein Quarzoszillator zum Bereitstellen des Bezugssignals mit dem zweiten Eingang des Phasendetektors ge koppelt.In a further, preferred embodiment of the present The invention is a crystal oscillator for providing the Reference signal with the second input of the phase detector ge coupled.
Wie bereits erläutert, kann in Phasenregelschleifen ein wei terer Frequenzteiler zwischen Referenzoszillator und Phasen detektor vorgesehen sein.As already explained, a white in phase locked loops tere frequency divider between reference oscillator and phases Detector may be provided.
Der Phasendetektor kann selbstverständlich auch als Phasen- und Frequenzdetektor ausgebildet sein.The phase detector can of course also be used as a phase and frequency detector.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung ist der Oszillator ein spannungsgesteuerter Os zillator. Die Ansteuerung des spannungsgesteuerten Oszilla tors erfolgt dabei über Phasendetektor, Ladungspumpenschal tung sowie Schleifenfilter.In a further, preferred embodiment of the present the invention, the oscillator is a voltage controlled Os zillator. The control of the voltage controlled Oszilla tors takes place via phase detector, charge pump scarf device and loop filter.
In einer weiteren, bevorzugten Ausführungsform der vorliegen den Erfindung wird dem Signaleingang des Frequenzzählers ein durch logische UND-Verknüpfung des am Oszillatorausgang be reitgestellten Signals mit dem von der Ansteuerschaltung be reitgestellten Signals zur Aktivierung des Zählvorgangs zuge führt.In a further, preferred embodiment of the present the invention is the signal input of the frequency counter by logical AND operation of the be at the oscillator output Provided signal with the be from the drive circuit provided signal to activate the counting process leads.
Weitere Einzelheiten der Erfindung sind Gegenstand der Un teransprüche.Further details of the invention are the subject of Un subclaims.
Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert.The invention is described below using an exemplary embodiment explained in more detail with reference to the drawings.
Es zeigen:Show it:
Fig. 1 ein vereinfachtes Bockschaltbild einer beispielhaf ten Ausführungsform einer erfindungsgemäßen Phasen regelschleife und Fig. 1 is a simplified block diagram of an exemplary embodiment of an inventive phase control loop and
Fig. 2 Signalverläufe der von der Ansteuerschaltung gemäß Fig. 1 bereitgestellten Steuersignale. Fig. 2 waveforms of the control signals provided by the control circuit shown in FIG. 1.
Fig. 1 zeigt eine Phasenregelschleife, welche üblicherweise bei Phasenregelschleifen vorhandene Blöcke umfaßt, die mit geringen zusätzlichen Schaltungsblöcken zu einer Phasenregel schleife mit Bestimmung der Schleifenverstärkung ergänzt sind. Fig. 1 shows a phase-locked loop, which usually includes blocks present in phase-locked loops, which are supplemented with small additional circuit blocks to form a phase-locked loop with determination of the loop gain.
Die gezeigte Phasenregelschleife umfaßt einen spannungsge steuerten Oszillator 1, mit einem Eingang zur Zuführung einer Steuerspannung und mit einem Ausgang, an dem ein Ausgangs signal der Phasenregelschleife mit einer von der Steuerspan nung abhängigen Frequenz bereitsteht. Der spannungsgesteuerte Oszillator 1 ist über einen Frequenzzähler 2 an einen ersten Signaleingang eines Phasen- und Frequenzdetektor 3 ange schlossen. Ein weiterer Eingang des Phasen- und Frequenzde tektors 3 ist zum Zuführen einer Bezugsfrequenz ausgelegt und an einen Quarzoszillator 12 angeschlossen. Ausgangsseitig an dem Phasen- und Frequenzdetektor 3 ist eine Ladungspumpen schaltung 4 über eine Auf- und eine Ab-Leitung angeschlossen. Mit einem Ausgang der Ladungspumpenschaltung ist der Steuer spannungseingang des Oszillators 1 über ein Schleifenfilter 5 verbunden.The phase-locked loop shown comprises a voltage-controlled oscillator 1 , with an input for supplying a control voltage and with an output at which an output signal of the phase-locked loop is available with a frequency dependent on the control voltage. The voltage controlled oscillator 1 is connected via a frequency counter 2 to a first signal input of a phase and frequency detector 3 . Another input of the phase and frequency detector 3 is designed to supply a reference frequency and connected to a crystal oscillator 12 . On the output side of the phase and frequency detector 3 , a charge pump circuit 4 is connected via an up and a down line. With an output of the charge pump circuit, the control voltage input of the oscillator 1 is connected via a loop filter 5 .
Zusätzlich zu diesen oben genannten, üblicherweise in Phasen regelschleifen vorhandenen Funktionsblöcken ist bei vorlie gender Phasenregelschleife eine Ansteuerschaltung 6 vorgese hen, die zum Umschalten der PLL von einer Normalbetriebsart in eine Frequenzmessungsbetriebsart mit der Ladungspumpen schaltung 4, einem Multiplexer 7 und mit dem Frequenzzähler 2 über ein UND-Gatter 8 gekoppelt ist.In addition to the above-mentioned function blocks, which are usually present in phase-locked loops, a control circuit 6 is provided in the case of a phase-locked loop, which is used to switch the PLL from a normal operating mode to a frequency measurement mode with the charge pump circuit 4 , a multiplexer 7 and with the frequency counter 2 AND gate 8 is coupled.
Die Ansteuerschaltung 6 ist mit der gleichen Bezugsfrequenz quelle verbunden, an die auch der zweite Signaleingang des Phasen- und Frequenzdetektors 3 angeschlossen ist. Das UND- Gatter 8, dessen erster Eingang mit der Ansteuerschaltung 6 verbunden ist, ist mit seinem weiteren Eingang an den Ausgang des Oszillators 1 und mit seinem Ausgang an den Eingang des Frequenzzählers 2 angeschlossen. Der Frequenzzähler 2 umfaßt einen Ausgang zum Auslesen des aktuellen Zählwertes, welcher mit einem flüchtigen Speicher 9 gekoppelt ist. Auch der flüchtige Speicher 9 ist mit einem Steuereingang an die An steuerschaltung 6 angeschlossen.The control circuit 6 is connected to the same reference frequency source to which the second signal input of the phase and frequency detector 3 is connected. The AND gate 8 , the first input of which is connected to the control circuit 6 , has its further input connected to the output of the oscillator 1 and its output connected to the input of the frequency counter 2 . The frequency counter 2 comprises an output for reading out the current count value, which is coupled to a volatile memory 9 . The volatile memory 9 is connected to the control circuit 6 with a control input.
Der Multiplexer 7 ist mit einem ersten Eingang an den Ausgang eines ΔΣ(Delta-Sigma)-Modulators 10 und mit einem zweiten Eingang an einen Maximalwertspeicher 11 angeschlossen, der an seinem Ausgang das maximal einstellbare Teilerverhältnis des Frequenzzählers 2 bereitstellt.The multiplexer 7 is connected with a first input to the output of a ΔΣ (delta-sigma) modulator 10 and with a second input to a maximum value memory 11 , which provides the maximum adjustable division ratio of the frequency counter 2 at its output.
Die PLL-Schaltung gemäß Fig. 1 kann in zwei Betriebsarten verwendet werden, zum einen in einem Normalbetrieb, bei dem wie bei PLL-Schaltungen üblich eine gewünschte Frequenz aus einer Bezugsfrequenz abgeleitet werden kann und zusätzlich dieses Trägersignal mittels des am Eingang des Multiplexers 7 angeschlossenen ΔΣ-Modulators 10 modulierbar ist, und in ei ner zweiten Betriebsart zur Erfassung und gegebenenfalls an schließenden Korrektur der Schleifenverstärkung der Phasenre gelschleife.The PLL circuit according to FIG. 1 can be used in two operating modes, firstly in normal operation, in which, as is customary with PLL circuits, a desired frequency can be derived from a reference frequency, and additionally this carrier signal by means of the one connected to the input of multiplexer 7 ΔΣ modulator 10 can be modulated, and in a second operating mode for detection and, if necessary, a subsequent correction of the loop gain of the phase control loop.
Im Normalbetrieb steuert der Phasen- und Frequenzdetektor 3 abhängig von einer an seinem Eingang anliegenden Phasendiffe renz die Ladungspumpenschaltung 4 an, welche in Abhängigkeit der Phasendifferenz über das Schleifenfilter 5 den spannungs gesteuerten Oszillator 1 ansteuert. Mit dem Frequenzzähler 2, dessen Teilerverhältnis entsprechend der gewünschten Träger frequenz sowie entsprechend der gewünschten Modulation einge stellt wird, ist der Ausgang des Oszillators 1 mit dem Pha sendetektor 3 gekoppelt.In normal operation, the phase and frequency detector 3 controls a function of a difference in phase Renz applied to its input, the charge pump circuit 4 of which via the loop filter 5 controls the voltage-controlled oscillator 1 in response to the phase difference. With the frequency counter 2 , the divider ratio is set according to the desired carrier frequency and according to the desired modulation, the output of the oscillator 1 is coupled to the Pha transmitter 3 .
Im Frequenzmessungsbetrieb hingegen ist die Phasenregel schleife bereits auf eine vorgegebene Frequenz eingestellt. Damit ist die Startfrequenz f1 des spannungsgesteuerten Os zillators 1 zu einem Zeitpunkt t1 zu Beginn einer Frequenz messung bekannt. In contrast, in frequency measurement mode, the phase locked loop is already set to a predetermined frequency. The starting frequency f1 of the voltage-controlled oscillator 1 is thus known at a time t1 at the start of a frequency measurement.
Fig. 2 zeigt den Verlauf des Signals CPgate, mit dem die
Phasenregelschleife zum Zeitpunkt t1 durch Einwirken auf die
Ladungspumpenschaltung 4 aufgetrennt wird. Anschließend wird
der Multiplexer 7 über die Betriebswahlleitung mode am Steu
ereingang des Frequenzzählers 2 vom Modulatorsignal zum Ein
stellen des Teilerverhältnisses umgeschaltet auf sein maxima
les Teilerverhältnis. Zugleich wird eine Ladungsmenge während
des Zeitintervalles Δt am Ausgang der Ladungspumpenschal
tung 4 durch Aktivieren des Signals CPon ausgegeben. Über das
Schleifenfilter 5 ist hierdurch am Ausgang des Oszillators 1
ein Frequenzsprung bewirkt. Der Oszillator 1 befindet sich
dabei prinzipiell in einem freilaufenden Betrieb, da wie er
wähnt der Regelkreis aufgetrennt ist. Der den Frequenzsprung
bewirkende Ladungspuls ist nicht genau bekannt, da auch der
Ladungspumpenstrom unbekannt ist und fertigungsbedingt
schwanken kann. Die Zeitdauer Δt hingegen, während der die
Ladungspumpe mit Signal CPon aktiviert ist, kann aufgrund des
Bezugs der Ansteuerschaltung auf die Bezugsfrequenz der Re
gelschleife sehr präzise eingestellt sein. Die sich einstel
lende, neue Frequenz f2 am Oszillatorausgang berechnet sich
wie folgt:
FIG. 2 shows the course of the signal CPgate, with which the phase locked loop at time t1 is separated by acting on the charge pump circuit 4 . Subsequently, the multiplexer 7 is switched over the mode selection line mode at the control input of the frequency counter 2 from the modulator signal to set the divider ratio to its maximum divider ratio. At the same time, a quantity of charge is output during the time interval Δt at the output of the charge pump circuit 4 by activating the signal CPon. A frequency jump is hereby effected via the loop filter 5 at the output of the oscillator 1 . In principle, the oscillator 1 is in free-running operation, since the control loop is separated, as he believes. The charge pulse causing the frequency jump is not exactly known, since the charge pump current is also unknown and can fluctuate due to the manufacturing process. The time period Δt, on the other hand, during which the charge pump is activated with signal CPon can be set very precisely on the basis of the reference of the control circuit to the reference frequency of the control loop. The emerging new frequency f2 at the oscillator output is calculated as follows:
Dabei bezeichnen SVCO die Steilheit des Oszillators, ICP den Ladungspumpenstrom, Δt die Zeitdauer der Aktivierung der La dungspumpe zur Erzeugung des Frequenzsprungs und ΣC die Summe der wirksamen Kapazitäten im Schleifenfilter. Die Differenz der beiden Frequenzen, welche dem Frequenzsprung entspricht, ist demnach proportional zum Produkt aller toleranzbehafteten Größen, die in die Schleifenverstärkung der PLL eingehen, nämlich VCO-Steilheit, Ladungspumpenstrom und Summe der Schleifenfilterkondensatoren. Das Produkt aus Steilheit, Pum penstrom und Kehrwert aus Summe der Schleifenfilterkondensa toren ist aber gerade der nicht reproduzierbare Teil der Schleifenverstärkung, welche die Dynamik des Regelkreises be stimmt. Die Besonderheit dabei ist, daß die Steilheit des VCO selbst weder ermittelt wird noch zur genauen Kalibrierung der Regelschleife bekannt sein braucht, ebenso die anderen Ein zelprodukte, die in die Schleifenverstärkung eingehen, wie Ladungspumpenstrom selbst und Summe der Schleifenfilterkon densatoren selbst. Alle diese nicht reproduzierbaren Teile der Schleifenverstärkung sind Fertigungsstreuungen unterwor fen.S VCO denote the slope of the oscillator, I CP the charge pump current, Δt the duration of the activation of the charge pump to generate the frequency jump and ΣC the sum of the effective capacities in the loop filter. The difference between the two frequencies, which corresponds to the frequency jump, is therefore proportional to the product of all tolerance-dependent variables that are included in the loop gain of the PLL, namely VCO slope, charge pump current and the sum of the loop filter capacitors. The product of slope, pump current and reciprocal of the sum of the loop filter capacitors is precisely the non-reproducible part of the loop gain, which determines the dynamics of the control loop. The peculiarity is that the slope of the VCO itself is neither determined nor needs to be known for the exact calibration of the control loop, as are the other individual products that go into loop amplification, such as charge pump current itself and the sum of the Schleifenfilterkon capacitors themselves. All these are not reproducible Parts of the loop reinforcement are subject to manufacturing variations.
Der Frequenzsprung (f2 - f1) kann in einfacher Weise mit dem Frequenzzählerprinzip auf eine Frequenzmessung zurückgeführt werden und damit in einfacher Weise ein Kalibrierwert der Phasenregelschleife bestimmt werden. Werden Abweichungen der Schleifenverstärkung von einem Sollwert festgestellt, so kön nen diese Toleranzen in einfacher Weise beispielsweise durch Anpassung des Ladungspumpenstroms ausgeglichen werden. Hierzu kann dann dem flüchtigen Speicher 9 ein Microcontroller ange schlossen sein, in dem eine entsprechende Korrekturtabelle abgelegt sein kann.The frequency jump (f2-f1) can easily be traced back to a frequency measurement using the frequency counter principle and thus a calibration value of the phase locked loop can be determined in a simple manner. If deviations of the loop gain from a desired value are determined, these tolerances can be compensated for in a simple manner, for example by adapting the charge pump current. For this purpose, the volatile memory 9 can be connected to a microcontroller, in which a corresponding correction table can be stored.
Start und Ende der Frequenzzählung werden mittels Ansteuer schaltung 6 über einen Zähl-Gate-Impuls vom Zeitpunkt t2 bis Zeitpunkt t3 gemäß Fig. 2 gesteuert. Im Anschluß daran kann über die Steuerleitung latch der flüchtige Speicher 9 mit dem aktuellen Zählwert des Frequenzzählers 2 beladen werden.The start and end of the frequency count are controlled by control circuit 6 via a count gate pulse from time t2 to time t3 in FIG. 2. Subsequently, the volatile memory 9 can be loaded with the current count value of the frequency counter 2 via the control line latch.
Die gezeigte Ausführung der Parameterbestimmung ist grund sätzlich für alle Varianten von Phasenregelschleifen-Struktu ren anwendbar, bei denen die genaue Kenntnis der Parameter der Phasenregelschleife aus systemtechnischen Gründen notwen dig ist, aber aufgrund von beispielweise fertigungsbedingten Toleranzen nicht präzise genug ermittelt werden kann.The execution of the parameter determination shown is basic additionally for all variants of phase locked loop structures applicable where the exact knowledge of the parameters the phase locked loop is necessary for technical reasons is dig, but due to, for example, production-related Tolerances cannot be determined precisely enough.
Aus einer üblicherweise verwendeten Phasenregelschleife kann die im Ausführungsbeispiel gezeigte Phasenregelschleife mit geringem Aufwand hergestellt werden, da die benötigten Funk tionsblöcke fast alle ohnehin vorhanden sind. Aus dem am wei teren Eingang des Phasendetektors 3 angeschlossenen Referenz frequenzgenerator, beispielsweise einem Quarzoszillator, kann die Ansteuerschaltung einen zeitlich sehr genau definierten Gate-Impuls ableiten, mit dem der Frequenzzähler 2 gestartet und angehalten wird. Während dieses Impulses werden die Os zillator-Perioden gezählt. Die Genauigkeit dieser Frequenz messung hängt demnach praktisch nur von der genauen Länge des Zähl-Gate-Pulses ab. Da der Frequenzzähler 2 für die Fre quenzmessung auf sein maximales Teilerverhältnis eingestellt wird, ist eine lange Meßzeit ermöglicht und damit eine genaue Messung. Aus dem Zählerstand des Frequenzzählers, der in den flüchtigen Speicher 9 übertragen wird und mittels dieser ge nau bekannten Zählzeit t3 - t2 kann die Differenzfrequenz durch einfache Division des Zählerstands des Frequenzzählers durch die Zählzeit gewonnen werden.The phase-locked loop shown in the exemplary embodiment can be produced from a commonly used phase-locked loop with little effort, since the required function blocks are almost all present anyway. From the reference frequency generator, for example a crystal oscillator, connected to the further input of the phase detector 3 , the drive circuit can derive a very precisely defined gate pulse with which the frequency counter 2 is started and stopped. During this pulse, the oscillator periods are counted. The accuracy of this frequency measurement practically depends only on the exact length of the counting gate pulse. Since the frequency counter 2 is set to its maximum division ratio for the frequency measurement, a long measurement time is made possible and thus an accurate measurement. From the count of the frequency counter, which is transferred to the volatile memory 9 and by means of this precisely known counting time t3-t2, the difference frequency can be obtained by simply dividing the count of the frequency counter by the counting time.
Mit Kenntnis der aktuellen Verstärkung des Phasenregelkreises ist anschließend eine präzise Dimensionierung und Platzierung der Pol- und Nullstellen in dem Regelkreis möglich, so daß die Bandbreite bei guten Rauscheigenschaften groß genug für eine FN-Modulation gewählt werden kann.With knowledge of the current gain of the phase locked loop is then a precise dimensioning and placement the pole and zero points in the control loop possible, so that the bandwidth with good noise characteristics is large enough for FN modulation can be selected.
Eine Anpassung an andere Phasenregelschleifenarchitekturen, beispielsweise durch einen reinen Phasendetektor anstelle des gezeigten Phasen- und Frequenzdetektors, sowie durch anders als durch die Eingangsspannung gesteuerten Oszillatoren und entsprechende Beschaltung, ist in einfacher Weise möglich und liegt im Rahmen der beschriebenen Erfindung. An adaptation to other phase locked loop architectures, for example by a pure phase detector instead of shown phase and frequency detector, and by different as oscillators controlled by the input voltage and appropriate wiring is possible in a simple manner and is within the scope of the described invention.
11
VCO
VCO
22
Frequenzteiler/-zähler
Frequency divider / counter
33
Phasendetektor
phase detector
44
Ladungspumpenschaltung
Charge pump circuit
55
Schleifenfilter
loop filter
66
Ansteuerschaltung
drive circuit
77
Multiplexer
multiplexer
88th
UND-Gatter
AND gate
99
flüchtiger Speicher
volatile memory
1010
ΔΣ-Modulator
ΔΣ modulator
1111
Maximum-Speicher
Maximum memory
1212
Quarzoszillator
crystal oscillator
Claims (9)
einen gesteuerten Oszillator (1) mit einem Steuereingang und mit einem Ausgang zum Bereitstellen eines Signals mit ge steuerter Frequenz,
einen Frequenzzähler (2) mit einem Signaleingang, der mit dem Ausgang des Oszillators (1) gekoppelt ist, mit einem Signalausgang, an dem ein frequenzgeteiltes Signal ableitbar ist, und mit einem Steuereingang zum Einstellen eines Fre quenz-Teilerverhältnisses,
einen Phasendetektor (3) mit einem ersten Signaleingang, der mit dem Signalausgang des Frequenzzählers (2) verbunden ist, mit einem zweiten Signaleingang, dem ein Bezugssignal zuführbar ist, und mit einem Ausgang, der mit dem Steuerein gang des Oszillators (1) gekoppelt ist, und
eine Ansteuerschaltung (6), die mit der Phasenregelschleife zur Unterbrechung des Rückkopplungspfads gekoppelt ist, die mit dem Signaleingang des Oszillators (1) zum Bereitstellen eines Frequenzsprungs während der Unterbrechung des Rückkopp lungspfads an dessen Ausgang gekoppelt ist, und die mit dem Frequenzzähler (2) zur Bereitstellung eines Zählwerts an ei nem Zählwertausgang des Frequenzzählers (2) in Abhängigkeit vom Frequenzsprung gekoppelt ist.1. phase locked loop, having
a controlled oscillator ( 1 ) with a control input and with an output for providing a signal with a controlled frequency,
a frequency counter ( 2 ) with a signal input, which is coupled to the output of the oscillator ( 1 ), with a signal output, at which a frequency-divided signal can be derived, and with a control input for setting a frequency divider ratio,
a phase detector ( 3 ) with a first signal input, which is connected to the signal output of the frequency counter ( 2 ), with a second signal input, to which a reference signal can be supplied, and with an output, which is coupled to the control input of the oscillator ( 1 ) , and
a drive circuit ( 6 ) which is coupled to the phase locked loop for interrupting the feedback path, which is coupled to the signal input of the oscillator ( 1 ) for providing a frequency jump during the interruption of the feedback path at its output, and which is coupled to the frequency counter ( 2 ) is coupled to provide a count value to a count value output of the frequency counter ( 2 ) as a function of the frequency jump.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10125373A DE10125373A1 (en) | 2001-05-23 | 2001-05-23 | Phase-locked loop |
| PCT/DE2002/001845 WO2002095948A2 (en) | 2001-05-23 | 2002-05-22 | Phase control loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10125373A DE10125373A1 (en) | 2001-05-23 | 2001-05-23 | Phase-locked loop |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10125373A1 true DE10125373A1 (en) | 2002-12-05 |
Family
ID=7686012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10125373A Ceased DE10125373A1 (en) | 2001-05-23 | 2001-05-23 | Phase-locked loop |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10125373A1 (en) |
| WO (1) | WO2002095948A2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255145A1 (en) * | 2002-11-26 | 2004-06-17 | Infineon Technologies Ag | Circuit arrangement for phase control and method for operating the circuit arrangement |
| WO2010132714A1 (en) * | 2009-05-13 | 2010-11-18 | Qualcomm Incorporated | Systems and methods for a phase locked loop built in self test |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4106205A4 (en) * | 2020-03-03 | 2023-04-19 | Huawei Technologies Co., Ltd. | Phase-locked loop circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631587A (en) * | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
| EP0821487A1 (en) * | 1996-07-22 | 1998-01-28 | Siemens Aktiengesellschaft | PLL circuit with technology compensation |
| US5977806A (en) * | 1996-04-22 | 1999-11-02 | Sony Corporation | PLL circuit with reduced response variance due to manufacturing variations |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2220622C (en) * | 1997-11-03 | 2004-03-30 | Aubin P. J. Roy | Method and circuit for built in self test of phase locked loops |
| WO2001022103A1 (en) * | 1999-09-23 | 2001-03-29 | University Of Washington | Charge-based frequency measurement bist |
-
2001
- 2001-05-23 DE DE10125373A patent/DE10125373A1/en not_active Ceased
-
2002
- 2002-05-22 WO PCT/DE2002/001845 patent/WO2002095948A2/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631587A (en) * | 1994-05-03 | 1997-05-20 | Pericom Semiconductor Corporation | Frequency synthesizer with adaptive loop bandwidth |
| US5977806A (en) * | 1996-04-22 | 1999-11-02 | Sony Corporation | PLL circuit with reduced response variance due to manufacturing variations |
| EP0821487A1 (en) * | 1996-07-22 | 1998-01-28 | Siemens Aktiengesellschaft | PLL circuit with technology compensation |
Non-Patent Citations (2)
| Title |
|---|
| Märzinger, G.: et al. "FN-Modulation Loop Archi- tecture for fully integrated 1MB/s GFSK Trans- mitter". IN: IEEE MTT-S International Microwave Symposium, June 1999, S. 1851-1854 * |
| Perrott, M.H.: et al. "A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5 MB /s GFSK Modulation". In: IEEE Journal of Solid State Circuits, Vol. 32, No. 12, Dec. 1997, S. 2048-2060 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255145A1 (en) * | 2002-11-26 | 2004-06-17 | Infineon Technologies Ag | Circuit arrangement for phase control and method for operating the circuit arrangement |
| DE10255145B4 (en) * | 2002-11-26 | 2005-12-29 | Infineon Technologies Ag | Circuit arrangement for phase control and method for operating the circuit arrangement |
| US7068112B2 (en) | 2002-11-26 | 2006-06-27 | Infineon Technologies Ag | Phase-control circuit arrangement and method for operating said circuit arrangement |
| WO2010132714A1 (en) * | 2009-05-13 | 2010-11-18 | Qualcomm Incorporated | Systems and methods for a phase locked loop built in self test |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002095948A2 (en) | 2002-11-28 |
| WO2002095948A3 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60036426T2 (en) | Direct digital frequency synthesis that enables troubleshooting | |
| EP1433249B1 (en) | Compensating method for a pll circuit functioning according to the two-point-modulation and pll circuit provided with a compensating device | |
| DE3650110T2 (en) | Integrated circuit with phase locked loop. | |
| DE60131065T2 (en) | Automatic circuit for operating point adjustment for a phase locked loop circuit | |
| DE4139117C1 (en) | ||
| DE60305178T2 (en) | PHASE CONTROL LOOP | |
| EP0974196B1 (en) | Afc-digital tuning through mutual digital synthesis | |
| DE2836723A1 (en) | TIME CONTROL | |
| DE3321601A1 (en) | CONTROL CIRCUIT FOR A PHASE-FREE LOOP | |
| DE3036785C2 (en) | Oscillator circuit | |
| WO2004077676A1 (en) | Phase-locking circuit | |
| DE10048590A1 (en) | Phase locked loop consists of phase detector, filter loop and oscillator into which current is coupled, which is proportional to current pulse provided at output of phase detector | |
| DE102004050411B4 (en) | Modulator with controlled transmission bandwidth and corresponding method for controlling the transmission bandwidth | |
| DE10125373A1 (en) | Phase-locked loop | |
| DE4424364A1 (en) | Reference oscillator with low phase noise | |
| US6661293B2 (en) | Method and arrangement for setting a frequency | |
| WO2005034354A2 (en) | Oscillator circuit, used in particular for mobile radio communication | |
| DE69002224T2 (en) | Microwave synthesizer with a fractional divider. | |
| DE102004046404B4 (en) | Circuit arrangement and method for determining a frequency drift in a phase locked loop | |
| DE10162912B4 (en) | Crystal oscillator circuit | |
| WO2005078935A1 (en) | Digital phase-locked loop with a rapid transient response | |
| DE3852954T2 (en) | INTEGRATED PHASE CONTROL LOOP. | |
| DE4017491C2 (en) | tuning | |
| DE2919994C2 (en) | Digital frequency synthesizer | |
| DE102005050828B4 (en) | Method and apparatus for dividing a frequency by a fractional divider and fractional-n PLL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8131 | Rejection |