DE10124047B4 - Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger - Google Patents

Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger Download PDF

Info

Publication number
DE10124047B4
DE10124047B4 DE10124047A DE10124047A DE10124047B4 DE 10124047 B4 DE10124047 B4 DE 10124047B4 DE 10124047 A DE10124047 A DE 10124047A DE 10124047 A DE10124047 A DE 10124047A DE 10124047 B4 DE10124047 B4 DE 10124047B4
Authority
DE
Germany
Prior art keywords
adhesive layer
contact pads
flat conductor
layer
conductor sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10124047A
Other languages
English (en)
Other versions
DE10124047A1 (de
Inventor
Michael Weber
Rainer Sewald
Edmund Riedl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10124047A priority Critical patent/DE10124047B4/de
Publication of DE10124047A1 publication Critical patent/DE10124047A1/de
Application granted granted Critical
Publication of DE10124047B4 publication Critical patent/DE10124047B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Systemträgerbandes (13) für elektronische Bauteile (7), das folgende Verfahrensschritte aufweist,
– Strukturieren eines Rohbandes, das mindestens eine Metalloberfläche (18) aufweist, zu einem Systemträgerband (13) mit einer Perforation (17) und aufeinanderfolgender Strukturen von Systemträgern (2), die Flachleiter (15) mit äußeren und inneren Flachleiterabschnitten (5, 16) aufweisen,
– Beschichten der inneren Flachleiterabschnitte (5) mit Material für Kontaktanschlussflächen (4) auf ihren freitragenden Endbereichen,
– Aufbringen einer Haftschicht (11) auf mindestens die inneren Flachleiterabschnitte (5) der Systemträgerstrukturen,
– Abdecken der Haftschicht (11) mit einer geschlossenen Photolithographieschicht (19),
– Tempern der Photolithographieschicht (19) zum Vernetzen des Photolacks,
– selektives Abtragen der Photolithographieschicht (19) und der Haftschicht (11) auf den inneren Flachleiterabschnitten (5) zum Freilegen der Kontaktanschlussflächen (4),
wobei folgende Verfahrensschritte durchgeführt werden:
– Verdampfen der Photolithographieschicht (19) mittels eines gescannten Laserstrahls (20) im Bereich der freizulegenden Kontaktanschlussflächen (4),
– Anschmelzen der Haftschicht...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und eines Systemträgerbandes mit Systemträgern.
  • Halbleiterchips mit Kontaktflächen auf ihren aktiven Oberseiten, die integrierte Schaltungen aufweisen, werden auf Systemträgern angeordnet und ihre Kontaktflächen werden mit Kontaktanschlussflächen auf entsprechenden inneren Flachleiterabschnitten des Systemträgers über Verbindungsleitungen verbunden. Die inneren Flachleiterabschnitte mit ihren Kontaktanschlussflächen dienen einerseits dazu, einen Übergang von den mikroskopisch kleinen Kontaktflächen eines Halbleiterchips auf makroskopische Ausgangsanschlüsse zu schaffen. In diesem Zusammenhang sind unter mikroskopisch klein Abmessungen im Mikrometerbereich, die unter Zuhilfenahme eines Lichtmikroskops messbar sind, zu verstehen. Demgegenüber sind makroskopische Strukturen bereits mit dem bloßen Auge zu erkennen und zu messen.
  • Von Flachleitern sind zunächst innere Flachleiterabschnitte mit ihren Kontaktanschlußflächen in die Kunststoffmasse des Gehäuses eingebunden. Äußere Flachleiterabschnitte schließen mit dem Gehäuserand ab oder ragen aus dem Gehäuserand herausragen und gehen je nach Gehäuseart in Anschlussstifte über. Bei dem Verpacken von Halbleiterchips mit Systemträgern zu elektronischen Bauteilen mit Kunststoffgehäuse kommt es zu Ausfällen, wenn die inneren Flachleiterabschnitte, die in der Kunststoffmasse nach dem Vergießen stecken, sich innerhalb des Kunststoffgehäuses lockern, verschieben oder wie ein loser Zahn wackeln.
  • Eine Oxidschicht mit feinen Strukturen, die für eine Haftvermittlung sorgen, ist aus der JP 09-148 509 A bekannt.
  • Schutzschichten, die auf Metalloberflächen aufgebracht und von diesen wieder entfernt werden können, sind als Korrosionsschutz aus der US 5,022,968 bekannt.
  • Aus der US 5,817,54 A ist es bekannt, eine Haftvermittlungsschicht auf die Oberfläche des Systemträgers aufzubringen, die eine bessere Verankerung der Kunststoffgehäusemasse an dem Systemträger bewirkt. Dabei wird eine Haftvermittlungsschicht auf den Systemträger aufgebracht und anschließend selektiv beispielsweise von Bondflächen mit Hilfe eines Laser wieder entfernt. Nachteilig ist dabei, dass die Laserablation punktgenau für alle Oberflächenbereiche, von denen die Haftvermittlungsschicht wieder entfernt werden soll, einzeln durchgeführt werden muss.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein in möglichst vielen Schritten als Batchprozess an einer Reihe von Bauteilen gleichzeitig durchführbares und somit besonders kostengünstiges Verfahren zur Herstellung eines elektronischen Bauteils bereitzustellen, bei dem ein Lockern der inneren Flachleiterabschnitte innerhalb des Kunststoffgehäuses vermieden wird, so dass die äußeren Flachleiterabschnitte, die in Außenanschlusskontakte übergehen können, eine stabile Lage beibehalten.
  • Gelöst wird diese Aufgabe mit dem Gegenstand des unabhängigen Anspruchs. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Systemträgerbandes für elektronische Bauteile weist folgende Verfahrensschritte auf:
    • – Strukturieren eines Rohbandes, das mindestens eine Metalloberfläche aufweist, zu einem Systemträgerband mit einer Perforation und aufeinanderfolgender Strukturen von Systemträgern, die Flachleiter mit äußeren und inneren Flachleiterabschnitten aufweisen,
    • – Beschichten der inneren Flachleiterabschnitte mit Material für Kontaktanschlussflächen auf ihren freitragenden Endbereichen,
    • – Aufbringen einer Haftschicht auf mindestens die inneren Flachleiterabschnitte der Systemträgerstrukturen,
    • – Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht,
    • – Tempern der Photolithographieschicht zum Vernetzen des Photolacks,
    • – Selektives Abtragen der Photolithographieschicht und der Haftschicht auf den inneren Flachleiterabschnitten zum Freilegen der Kontaktanschlussflächen, wobei folgende Verfahrensschritte durchgeführt werden:
    • – Verdampfen der Photolithographieschicht mittels eines gescannten Laserstrahls im Bereich der freizulegenden Kontaktanschlussflächen,
    • – Anschmelzen der Haftschicht im Bereich der freizulegenden Kontaktanschlussflächen mittels des gescannten Laserstrahls,
    • – Abätzen der verbliebenen angeschmolzenen Haftschicht.
  • Dieses Verfahren hat den Vorteil, dass es einen scharf begrenzten Laserstrahl einsetzt und durch Scannen dieses Laserstrahls über den Kontaktanschlussflächen den vernetzten Photolack selektiv verdampft und aufgrund der punktuellen Energie des Strahls die Dendritenstruktur der Haftschicht zumindest in einem oberflächennahen Bereich der Haftschicht egalisiert und einschmilzt. Ein derartiger Laserstrahl hat die Eigenschaft, aus einem Material wie einer Photolackschicht einen Krater zu verdampfen, so dass auf dem Kratergrund eine Kraterlandschaft entsteht. Jedoch durch das Anschmelzen der dendritischen Haftschicht wird diese Landschaft egalisiert und eine relativ gleichbleibende Haftschichtdicke auf dem Grund der Photolackschicht im lasergescannten Bereich erreicht. Die verbliebende angeschmolzene dünne Haftschicht kann dann mit einem Ätzschritt entfernt werden. Bei diesem Ätzschritt kommt die besondere Materialkombination zwischen dem Material der Metall-Legierungs-Plattierung und dem Material der Haftschicht zur Geltung. Während das Haftschichtmaterial aus Metalloxiden säurelöslich ist, sind sowohl die Photolithographieschicht aus einem Photolack als auch die unter der Haftschicht befindliche Metall-Legierungs-Plattierung relativ säurefest, so dass bei einem nasschemischen Abätzen der verbliebenen angeschmolzenen Haftschicht mit einer reduzierenden Säure diese bis zu der Grenzschicht zu der Metall-Legierungs-Plattierung abgeätzt werden kann.
  • Dieses Verfahren hat weiter den Vorteil, dass die Photolithographieschicht und die darunterliegende Haftschicht, die beide die gesamten inneren Flachleiterabschnitte bedecken, selektiv im Bereich der Kontaktanschlussflächen abgetragen werden können und somit die Kontaktanschlussflächen mit ihrer Metall-Legierungs-Plattierung freilegen können, so dass eine Verbindungsleitung problemlos auf den Kontaktanschlussflächen angebracht werden kann. Die vernetzte Photolackschicht dient dabei der Abdeckung der nicht abzutragenden Haftschicht auf den inneren Flachleiterabschnitten in der Umgebung der Kontaktanschlussflächen. Ferner bildet die Photolithographieschicht ein organisches Medium, das einerseits kostengünstig geschlossen auftragbar ist und andererseits selektiv an den entsprechenden Stellen abgetragen werden kann, so dass mindestens die Haftschicht auf den freizulegenden Kontaktanschlussflächen von Photolack befreit wird.
  • Die Haftschicht auf den Kontaktanschlussflächen kann entweder gleichzeitig beim selektiven Abtrag der Photolithographieschicht oder anschließend mit einem zusätzlichen Schritt entfernt werden, um die Oberfläche der Metall-Legierungs-Plattierung im Bereich der Kontaktanschlussflächen freizulegen. Ferner hat das Verfahren den Vorteil, dass von den inneren Flachleiterabschnitten lediglich Material für die Kontaktanschlussflächen auf den freitragenden Endbereichen der inneren Flachleiterabschnitte aufgebracht wird und nicht zunächst das gesamte Systemträgerband mit einem für ein Verbinden mit einer Verbindungsleitung geeigneten Material beschichtet wird und anschließend durch selektives Entfernen lediglich auf den freitragenden Endbereichen der Flachleiterabschnitte verbindungsfähiges Material verbleibt. Dieser Vorteil kann dadurch erreicht werden, dass in einer bevorzugten Durchführung des Verfahrens das Material für die Kontaktanschlussflächen mittels Siebdruckverfahren erfolgt. Mit diesem Siebdruckverfahren wird lediglich auf den zu beschichtenden Kontaktanschlussflächen eine Metall-Legierungs-Plattierung aufgebracht und damit eine vorteilhafte Einsparung an Material erzielt.
  • Bei einem Durchführungsbeispiel des Verfahrens ist vorgesehen, das Beschichten der inneren Flachleiterabschnitte auf ihren Endbereichen mit Material für Kontaktanschlussflächen mittels Aufdampftechnik durchzuführen. Um auch hier wirtschaftlich zu arbeiten, wird das Aufdampfen durch eine Maske vorgenommen, um aufwendige Photolithographiebeschichtungen zu vermeiden.
  • Ein weiteres Durchführungsbeispiel des Verfahrens arbeitet mit einer Elektroplattierung, um auf den Endbereichen der inneren Flachleiterabschnitte das Material für die Kontaktanschlussflächen aufzubringen. In Vorbereitung einer derartigen Elektroplattierung ist es erforderlich, die nicht zu beschichtenden Bereiche vorher abzudecken, was ebenfalls mittels einer photolithographisch oder durch Siebdruck aufgebrachten Maske durchgeführt werden kann.
  • Das Verfahren hat fernerhin den Vorteil, dass das Aufbringen einer Haftschicht auf die inneren Flachleiterabschnitte der Systemträgerstrukturen begrenzt werden kann, indem Flächen, auf denen keine Haftschicht aufzubringen ist, vor dem Aufbringungsverfahren entsprechend abgedeckt oder isoliert werden.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird das Aufbringen einer Haftschicht auf mindestens die inneren Flachleiterabschnitte der Systemträgerstrukturen mittels galvanischer Abscheidung erfolgen. Bei der galvanischen Abscheidung wird das Systemträgerband durch ein Elektrolytbad gezogen, das im wesentlichen Natronlauge, Zinkoxid und Natriumdichromat enthält, aus denen Chrom-, Zink- und Sauerstoffionen auf dem an das Kathodenpotential angeschlossenen Systemträgerband dendritisch abgeschieden werden. Durch die dendri tische Abscheidung der Haftschicht wird eine formschlüssige Verankerung der Kunststoffmasse mit den inneren Flachleiterabschnitten erreicht und somit eine mechanisch sehr stabile Verbindung zwischen der Gehäusekunststoffmasse und den Flachleitern geschaffen.
  • Aufgrund des dendritischen Wachstums während der galvanischen Abscheidung der Haftschicht ergibt sich eine raue Oberfläche für die Haftschicht, was die Verankerung fördert. Ein weiterer Vorteil des Verfahrens liegt darin, dass ein Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht vorgesehen ist, ohne diese durch Belichtungs- oder Entwicklungsschritte zu strukturieren, sondern vielmehr durch einen Temperschritt geeignet zu vernetzen, so dass eine geschlossene vernetzte Photolackschicht die gesamten Oberflächen der inneren Flachleiterabschnitte bedeckt. Das Strukturieren von Photolithographieschichten mit Hilfe des Belichtungs- und Entwicklungsverfahrens ist äußerst aufwendig und erfordert spezielle Anlagen zur Durchführung dieses Verfahrens.
  • Bei einem weiteren Durchführungsbeispiel der Erfindung kann das Abätzen der verbliebenen angeschmolzenen Haftschicht mittels eines Plasmaätzverfahrens erfolgen. Bei diesem Trockenätzverfahren werden unter einer Potentialdifferenz reaktive Ionen unter Beschleunigung auf die Haftschicht gerichtet, wobei das Material der Haftschicht im wesentlichen zerstäubt wird. Das trockenchemische Verfahren ist vom Anlagenkonzept wesentlich aufwendiger als ein nasschemisches Verfahren, hat jedoch den Vorteil, dass es umweltverträglicher durchgeführt werden kann.
  • Um die verbliebene Photolithographieschicht nach dem selektiven Abätzen der Haftschicht von der verbliebenen Haft schicht zu entfernen, kann das Systemträgerband in eine alkalische Lösung getaucht werden. Da der Photolack gegen alkalische Lösungen nicht resistent ist, wird er in einer derartigen Lösung aufgelöst. Als Ergebnis dieser Verfahrensschritte entsteht ein Systemträgerband mit haftschichtbeschichteten inneren Flachleiterabschnitten und freigelegten Kontaktanschlussflächen auf den freitragenden Enden der inneren Flachleiterabschnitte.
  • Anstelle eines alkalischen Ablösens der Photolithographieschicht kann auch eine Veraschung der verbliebenden Photolithographieschicht durch Plasmaverdampfen erfolgen. Nach einer Veraschung ist jedoch noch ein Spülschritt erforderlich, der bei der Veraschung entstandene feste Kontaminationen von der Oberfläche des Systemträgerbandes, bzw. von der Oberfläche der Haftschicht entfernt.
  • Prinzipiell kann die Photolackschicht selektiv durch Belichten, Fixieren und nasschemisches Entwickeln entfernt werden. Für ein derartiges Verfahren sind jedoch Masken, Belichtungsanlagen und der Einsatz von Lösungsmitteln unter explosionsgeschützten Anlagen notwendig, wobei vielfache Gefahrstoffvorschriften einzuhalten sind. Dabei muss insbesondere beim Entwickeln und Abziehen des Photolackes an den selektiv belichteten Stellen auf Chemikalien zurückgegriffen werden, die auf den verwendeten Photolack und den eigentlichen Beschichtungsprozess, nämlich auf das beschichtete Haftschichtmaterial, abgestimmt sind. Demgegenüber hat die vorliegende Erfindung den Vorteil, dass der Photolack mit dem Laser partiell und selektiv ohne jede nasschemische Anlage und ohne Vorsichtsmaßnahmen entfernt werden kann. Somit ersetzt das Laserverdampfen sowohl das Belichten als auch das Entwickeln und das selektive Abziehen des Photolackes. Die einzige Be dingung, die der vernetzte Photolack erfüllen muss, ist, dass er vom Laser verdampft bzw. weggebrannt werden kann.
  • Das vorliegende Verfahren hat den Vorteil, dass der Photolack zur Abdeckung der Haftschicht weder belichtet noch nasschemisch entwickelt werden muss. Damit sind erhebliche Kosteneinsparungen verbunden. Für das Aufbringen und Entfernen der Haftschicht ist der Einsatz einer Photolithographietechnik bzw. der Einsatz von Photolack nicht üblich. Insbesondere das selektive Beschichten mit einer Schutzschicht birgt Probleme, da der stark alkalische Elektrolyt, in dem die Schicht galvanisch abgeschieden wird, die meisten Lacke stark anlöst, so dass ein vorheriges Abdecken der Flächen, die nicht mit Haftschicht beschichtet werden sollen, praktisch mit einer Schutzschicht aus Photolack nicht durchführbar ist. Es gibt jedoch Photolacke, die in alkalischen Lösungen stabil sind, jedoch haben diese den Nachteil, dass sie mit einem organischen Lösungsmittel aufgelöst werden müssen, was zu teueren explosionsgeschützten Anlagen führt.
  • Eine alternative Möglichkeit zur Erfindung wäre das direkte selektive Entfernen der Haftschicht unter Einsatz eines gescannten Lasers. Dieses direkte Entfernen der Haftschicht, die im wesentlichen aus einem Zink-/Chrom-Oxid besteht und als Haftvermittler zwischen dem Systemträger und der Kunststoffpressmasse dienen soll, bewirkt Oberflächenkontaminationen durch die abgedampften Materialien unter Oxydation der Oberflächen und Zink- bzw. Chromabscheidungen auf den Oberflächen, die ihrerseits mit einer Säure zu entfernen wären, was jedoch die dünne Haftvermittlungsschicht gleichzeitig mitentfernen würde. Eine derartige Alternative ergibt somit einen erhöhten Ausschuss bei der selektiven und unmittelbaren Ent fernung der Haftvermittlungsschicht durch einen gescannten Lasern.
  • Der Vorteil des erfindungsgemäßen Verfahrens, nämlich zunächst einen Photolack geschlossen auf die Haftschicht aufzutragen und ihn dann partiell mit einem gescannten Laser zu entfernen, hat neben dem positiven Effekt, dass kein Belichten und Entwickeln des Photolackes erforderlich wird und somit auch keine Masken einzusetzen sind, den weiteren Vorteil, dass es generell möglich wird, mit einem Laser zumindest partiell die Haftschicht abzutragen, ohne Kontamination der durch Photolack geschützten Oberflächen.
  • Anstelle der für den Photolack erforderlichen Prozessschritte zur selektiven Entfernung des Photolackes, nämlich Belichten, Fixieren (Vernetzen) und Entwickeln des Photolackes, wird mit dem Laserstrahlscannen der Photolack an den gewünschten Stellen auf kostengünstige Weise entfernt. Die unter dem Photolack liegende Haftschicht und, soweit sie nicht beim Laserscannen bereits verdampft sind, entsprechende Oxidreste, können nach der Laserbehandlung in einem sauren Milieu entfernt werden. Der verbleibende Photolack kann nach dem Abtragen und Abätzen der Haftschicht in einem alkalischen Milieu abgetragen werden, was die darunterliegende Haftschicht nicht beeinträchtigt, da sie alkaliresistent ist und nur durch Säure lösbar ist. Die Vorteile des erfindungsgemäßen Verfahrens sind deshalb folgende:
    • – eine Nasschemie ist für die Maskentechnik nicht zwingend erforderlich,
    • – der Platzbedarf für die Anlage ist gering,
    • – der Kostenaufwand für die Anlage ist gering,
    • – bei Änderungen des Systemträgerentwurfes sind lediglich Änderungen am Scannerprogramm für das Laserscannen notwendig und ein neuer Maskensatz ist nicht erforderlich.
  • Die Haftschicht für den Systemträger ist nur auf einen kleinen Bereich des Systemträgers, nämlich dem Bereich der inneren Flachleiterabschnitte, aufzubringen, was bei einigen Anwendungen nur etwa 5 bis 10% der Oberfläche im Verhältnis zur Gesamtoberfläche des Systemträgers betrifft. Somit muss nur ein kleiner Bereich mit Photolack versehen werden und kann dann mit einem Laser strukturiert werden. Dabei sind lediglich die Bereiche der Kontaktanschlussflächen durch den Laser zu scannen, was eine hohe Prozessgeschwindigkeit ermöglicht.
  • Zur Herstellung eines elektronischen Bauteils sind neben der Präparation eines Systemträgers oder Systemträgerbandes weitere Verfahrensschritte erforderlich. So wird ein Halbleiterchip im zentralen Bereich des Systemträgers aufgebracht, nachdem die Schritte zur Erzeugung einer selektiven Haftschicht beendet sind. Dieses Aufbringen des Halbleiterchips kann mittels Klebetechnik erfolgen, indem ein geeigneter Kleber wie ein Leitkleber, auf den Mittenbereich des Systemträgers aufgebracht wird und anschließend der Halbleiterchip auf die Klebeschicht gepresst wird. Eine weitere Möglichkeit der Aufbringung des Halbleiterchips auf den zentralen Bereich eines Systemträgers kann mittels Legierungstechnik erfolgen, dazu wird eine Komponente auf den zentralen Bereich des Systemträgers aufgebracht, mit der das Halbleiterchipmaterial eine niedrigschmelzende eutektische Verbindung eingeht.
  • Schließlich kann der Chip mittels Löttechnik auf den zentralen Bereich des Systemträgers aufgebracht werden. Dazu wird eine Lotlegierung, wie ein Silberlot auf dem zentralen Bereich und auf den Kontaktanschlussflächen abgeschieden, bevor das Aufbringen eines Haftvermittlers auf den inneren Flachleiterabschnitten erfolgt.
  • Für ein Verbinden der Kontaktflächen des Halbleiterchips mit den Kontaktanschlussflächen des Systemträgers kann die Bondtechnik unter Verwendung von Bonddrähten eingesetzt werden. Dabei kann ein Bonddraht aus Aluminium sowohl auf der mit einer Metall-Legierungs-Plattierung veredelten Kontaktanschlussfläche gebondet werden als auch auf der entsprechend präparierten Kontaktfläche des Halbleiterchips.
  • In unterschiedlichen weiteren Durchführungsbeispielen des erfindungsgemäßen Verfahrens kann ein Thermokompressionsbonden angewandt werden. Das hat den Vorteil, dass zunächst eine Schmelzperle des Bonddrahtes ohne Berührung der Kontaktflächen oder der Kontaktanschlussflächen an einem Ende des Bonddrahtes gebildet wird und anschließend die geschmolzene Perle auf die Kontaktanschlussfläche oder auf die Kontaktfläche gepresst wird. Eine weitere Alternative für das Thermokompressionsbonden bildet das Ultraschallbonden, bei dem mit Ultraschallenergie eine Reibverschweißung auf den Kontaktanschlussflächen bzw. auf den Kontaktflächen erreicht wird.
  • Als weitere Alternative zum Verbinden der Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen des Systemträgers kann ein Thermoschallbonden eingesetzt werden, das eine Kombination des Ultraschallbondens und des Thermokompressionsbondens darstellt. Schließlich erscheint es ebenfalls möglich, das Verbinden der Kontaktflächen mit den Kontaktanschlussflächen durch Löttechnik zu erreichen. In diesem Fall werden entsprechende Lotreservoirs auf den Kontaktanschluss flächen sowie auf den Kontaktflächen abgeschieden. Das Verlöten kann dann mittels relativ niedriger Lotschmelztemperaturen verwirklicht werden.
  • Ein durch dieses Verfahren hergestelltes elektronisches Bauteil weist einen Halbleiterchip auf, der auf einem Systemträger angeordnet ist und Kontaktflächen aufweist. Die Kontaktflächen des Halbleiterchips sind über Verbindungsleitungen mit Kontaktanschlussflächen innerer Flachleiterabschnitte des Systemträgers verbunden. Halbleiterchip, Verbindungsleitungen und innere Flachleiterabschnitte des Systemträgers sind in einer Kunststoffpressmasse angeordnet, die als Gehäuse dient. Für das Anbringen der Verbindungsleitungen auf den Kontaktanschlussflächen der inneren Flachleiterabschnitte weisen diese Kontaktanschlussflächen eine Metall-Legierungs-Plattierung auf. Auf den verbleibenden Flächen der inneren Flachleiterabschnitte ist selektiv eine Haftschicht vorgesehen, die zwischen dem Gehäuse und inneren Flachleiterabschnitten positioniert ist und damit gewährleistet, dass die inneren Flachleiterabschnitte fest in der Kunststoffmasse des Gehäuses verankert sind.
  • Die Oberfläche der Metall-Legierungs-Plattierung bleibt aufgrund der selektiv vorgesehenen Haftschicht für ein Verbinden mit Verbindungsleitungen frei zugänglich, das heißt, diese Metall-Legierungs-Plattierung wird von der Haftschicht freigehalten, um ein Verbinden der Kontaktanschlussflächen mit Verbindungsleitungen zu ermöglichen. Die Haftschicht besteht nämlich aus Materialien, die eine elektrische Verbindung behindern.
  • Die Haftschicht kann eine Metalloxidschicht aufweisen. Derartige Metalloxidschichten sind elektrisch nichtleitend und würden somit auf den Kontaktanschlussflächen der inneren Flachleiterabschnitte eine isolierende Unterbrechung bilden, wenn sie nicht selektiv, sondern auf den gesamten inneren Flachleiterabschnitten positioniert werden.
  • Die Haftschicht kann auch ein Zink-Chrom-Mischoxid mit 50–90 mol% Zink und 10–50 mol% Chrom aufweisen, wodurch eine Verankerung der inneren Flachleiterabschnitte in einem Kunststoffgehäuse ermöglicht wird.
  • Diese Haftschicht wird beispielsweise galvanisch auf den inneren Flachleiterabschnitten abgeschieden. Dabei wachsen von der Oberfläche der inneren Flachleiterabschnitte aus Metalloxiddendriten und bilden eine raue Oberfläche als Haftschicht aus, so dass die inneren Flachleiterabschnitte in dem Gehäusekunststoff formschlüssig verankert sind. Somit ist die Gefahr eines Lockerns, eines Wackelns oder eines Verschiebens der äußeren Flachleiterabschnitte aufgrund der intensiven Verankerung der inneren Flachleiterabschnitte vermindert.
  • Das Material der Haftschicht ist in vorteilhafter Weise alkaliresistent, aber säurelöslich, während das Material der inneren Flachleiterabschnitte sowie das Material der Metall-Legierungs-Plattierung auf den Kontaktanschlussflächen säureresistent. Durch diese Abstimmung der Materialeigenschaften von Haftschicht und inneren Flachleiterabschnitten sowie dem Material der Metall-Legierungs-Plattierung wird es ermöglicht, auf relativ einfache Weise die Phasengrenze zwischen Haftschicht und Metall-Legierungs-Plattierung für die Kontaktanschlussflächen beim Strukturieren einer aufgebrachten Haftschicht einzuhalten und nicht zu überschreiten. Die inneren Flachleiterabschnitte des Systemträgers weisen ein Reinstkupfer oder eine Kupferlegierung oder ein kupferka schiertes Kunststoffband auf, wobei das Kunststoffband gegenüber oxidierenden Säuren resistent ist. Die Metall-Legierungs-Plattierung weist in einer Ausführungsform der Erfindung Silber und/oder eine Silberlotlegierung auf. Durch dieses Material wird ein Verbinden der Kontaktanschlussflächen, die diese Metall-Legierungs-Plattierung aufweist, mit einer Verbindungsleitung vereinfacht.
  • Zur Herstellung der elektronischen Bauteile werden Systemträger eingesetzt, die aneinandergereiht ein Systemträgerband bilden. Derartige Systemträgerbänder sind in einer Ausführungsform der Erfindung ein Vorprodukt für die Herstellung von elektronischen Bauteilen und können als Vorprodukt von spezialisierten Herstellern gefertigt und vertrieben werden.
  • Ein derartiges Systemträgerband weist in einer weiteren Ausführungsform der Erfindung einen Rahmen für jeden Systemträger auf. An jedem Rahmen sind Flachleiter angebracht, die sich von dem Rahmen aus in Richtung auf einen den Halbleiterchip tragenden zentralen Bereich des Systemträgers erstrecken. Dabei bilden die Abschnitte der Flachleiter, die unmittelbar an dem Rahmen befestigt sind, die äußeren Flachleiterabschnitte. Die inneren Flachleiterabschnitte sind die Abschnitte, die zum Halbleiterchip hin angeordnet sind.
  • Die inneren Flachleiterabschnitte bilden freitragende Enden aus, auf denen unmittelbar benachbart zum zentralen Bereich für den Halbleiterchip Kontaktanschlussflächen auf den inneren Flachleiterabschnitten angeordnet sind. Die inneren Flachleiterabschnitte weisen zur Verankerung mit dem Gehäuse eine Haftschicht auf, wobei die auf den freitragenden Enden der inneren Flachleiterabschnitte angeordneten Kontaktflächen von der Haftschicht umgeben sind und die Oberflächen der Kontaktanschlussflächen frei von der Haftschicht bleiben.
  • Derartig strukturierte Systemträgerbänder können als Vorprodukt für die Herstellung von elektronischen Bauteilen bereits mit selektiv angeordneten Haftschichten ausgestattet werden. Zur Positionierung der Systemträgerbänder in einer Bestückungsmaschine weisen diese eine Perforation entlang ihrer Rahmen auf. Mit dieser Perforation können sie schrittweise oder kontinuierlich durch den Bestückungsautomaten geführt werden, wobei der Bestückungsautomat zur schrittweisen Herstellung eines elektronischen Bauteils mehrere Positionen aufweist.
  • Durch die Ausstattung der Systemträgerbänder mit einer selektiv angeordneten Haftschicht kann das Systemträgerband sämtliche Schritte bis zur Verkapselung des elektronischen Bauteils in dem Bestückungsautomat durchlaufen, ohne zwischen Bestückungsbereich und Gehäusekapselungsbereich einem Galvanisierungsbad zur Bildung einer Haftverbesserungsschicht nach vollständigem Bestücken eines Systembandes und vor einem Vergießen der Systemträger zugeführt zu werden. Auf einen derartigen galvanischen Haftverbesserungsschritt vor der Kapselung kann bei Einsatz des erfindungsgemäßen Systemträgerbandes mit darauf angeordneter selektiver Haftschicht verzichtet werden. Somit ist die Gefahr der Beschädigung von Halbleiterchip und Bonddrähten durch einen galvanischen Abscheidungsprozess eines haftverbessernden Mittels mit dem erfindungsgemäßen Systemträgerband beseitigt. Bei einem Beschichten eines Halbleiterchips mit einem galvanisch abgeschiedenen Material besteht die Gefahr, dass die auf dem Halbleiterchip befindlichen Passierungsschichten Ionen aus dem galvanischen Bad aufnehmen und somit die Eigenschaften der integrierten Schaltungen be einträchtigen. Diese Beeinträchtigung kann zum völligen Ausfall des elektronischen Bauteils führen. Außerdem können in dem galvanischen Bad durch Abscheiden von Metalloxiden auf den metallischen Verbindungsleitungen zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen des Systemträgers diese Verbindungsleitungen verspröden und beim nachfolgenden Verpacken in einer Kunststoffmasse brechen, so dass ein hoher Ausschuss erzeugt wird. Bei der Herstellung von elektronischen Bauteilen unter Einsatz des erfindungsgemäßen Systemträgerbandes mit selektiv angeordneter Haftschicht kann deshalb mit weniger Ausschuss gerechnet werden und folglich die Produktivität gesteigert werden.
  • Zusammenfassend kann festgestellt werden, dass für die erfindungsgemäße Präparation eines Systemträgers lediglich vier maßgebliche Verfahrensschritte erforderlich sind:
  • Schritt 1:
  • Auftragen einer Polymerbeschichtung auf der zu schützenden Haftschicht.
  • Schritt 2:
  • Selektives Entfernen der Polymerbeschichtungen, dabei kann auch ein Teil der Haftschicht mitabgetragen werden, was jedoch nicht unbedingt erforderlich ist, da im nächsten Schritt 3 die Haftschicht und zusätzlich gebildete Oxide oder Metallabscheidungen, die durch das Laserplasma abgeschieden wurden, chemisch entfernt werden können. Die Oberfläche der Kontaktanschlussflächen kann durch das chemische Ätzen relativ gleichmäßig mit einer verringerten Rauhigkeit vorbereitet werden. Beim Lasern kann auf der Grundfläche jedoch eine Kraterlandschaft entstehen, die für das folgende Bonden ungeeig net erscheint und somit ein Nachätzen der selektiv freigelegten Haftschicht erforderlich macht.
  • Schritt 3:
  • Selektives Ätzen der Haftschicht mit einem sauren Medium, das die Polymerschicht nicht angreift.
  • Schritt 4:
  • Abätzen der Polymerschicht mit einem Medium, das die Haftschicht selber nicht angreift.
    •
  • Die Erfindung wird nun mit Bezug auf die anliegenden Zeichnungen anhand von Ausführungsbeispielen näher erläutert.
  • 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils.
  • 2 zeigt eine schematische Draufsicht auf einen Abschnitt eines Systemträgerbandes.
  • 3 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts im Bereich einer Kontaktanschlussfläche mit aufgebrachter geschlossener Photolithographieschicht.
  • 4 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit einem selektiv von einem Laserstrahl gescannten Bereich der Photolithographieschicht.
  • 5 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit freigelegter Kontaktanschlussfläche nach einem selektiven Entfernen der Haftschicht.
  • 6 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts nach einem Entfernen der verbliebenen Photolithographieschicht.
  • 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 7, das nach dem erfindungsgemäßen Verfahren hergestellt ist. Die Bezugsziffer 1 bezeichnet einen Halbleiterchip, die Bezugsziffer 2 bezeichnet einen Systemträger, die Bezugsziffer 3 bezeichnet Kontaktflächen des Halbleiterchips 1 und die Bezugsziffer 4 bezeichnet Kontaktanschlussflächen des Systemträgers 2. Die Kontaktflächen 3 des Halbleiterchips 1 sind über Verbindungsleitungen 6 elektrisch mit den Kontaktanschlussflächen 4 des Systemträgers 2 verbunden. Der Halbleiterchip 1 ist mit seiner Rückseite über eine elektrisch leitende Klebstoffschicht 23 mit einem zentralen Bereich 22 des Systemträgers 2 verbunden.
  • Die Bezugsziffer 5 bezeichnet innere Flachleiterabschnitte des Systemträgers 2, und die Bezugsziffer 16 bezeichnet äußere Flachleiterabschnitte des Systemträgers 2. Die inneren Flachleiterabschnitte 5 weisen im Bereich der Kontaktanschlussflächen 4 eine Metall-Legierungs-Plattierung 10 auf, die ein Verbinden mit den Verbindungsleitungen 6 sicherstellt. Zum Schutz der Verbindungsleitungen und des Halbleiterchips weist das elektronische Bauteil 7 eine Kunststoffpressmasse 9 auf, die als Gehäuse 8 den Halbleiterchip 1 umgibt und die inneren Flachleiterabschnitte 5 umschließt. Eine selektiv aufgebrachte Haftschicht 11, welche die Oberflächen 12 der Metall-Legierungs-Plattierung 10 frei zugänglich lässt, bedeckt selektiv die verbliebenen Oberflächen der inneren Flachleiterabschnitte und besteht im wesentlichen aus galvanisch aufgebrachten Dendriten aus Metalloxiden. Aufgrund des Dendritenwachstums der galvanisch aufgebrachten Haftschicht 11 weist diese eine raue Oberfläche auf, die sich eng mit der Kunststoffpressmasse 9 des Gehäuses 8 verzahnt, so dass mechanische Belastungen der äußeren Flachleiterabschnit te 16 die Verankerung der Flachleiter 15 in der Kunststoffpressmasse 9 nicht gefährden. Ein derartiges elektronisches Bauteil 1 kann somit erhöhte mechanische Belastungen auf den äußeren Flachleiterabschnitten 16 aufnehmen, weil eine Haftschicht 11 zwischen Gehäusekunststoff und inneren Flachleiterabschnitten 5 positioniert ist. Die Haftschicht 11 ist in dieser Ausführungsform eine Schicht aus Zink-Chrom-Mischoxid mit 50–90 mol% und 10–50 mol% Chrom.
  • 2 zeigt eine schematische Draufsicht auf einen Abschnitt eines Systemträgerbandes 13. Das Systemträgerband 13 weist hintereinander angeordnete Systemträgerstrukturen 24 auf. Die Systemträgerstrukturen 24 werden in dem Systemträgerband 13 durch Rahmen 14 gehalten. In dieser Ausführungsform der Erfindung weist der Rahmen 14 zwei Längsseiten 25 und 26 sowie zwei Querseiten 27 und 28 auf, die einen inneren Rand 29 des Rahmens 14 bilden. Innerhalb des inneren Randes 29 des Rahmens 14 ist die Systemträgerstruktur 24 angeordnet. Diese Systemträgerstruktur 24 weist Flachleiter 15 auf, die aus äußeren Flachleiterabschnitten 16 und inneren Flachleiterabschnitten 5 bestehen. Die äußeren Flachleiterabschnitte 16 sind mit dem Rahmen 16 verbunden und erstrecken sich in Richtung auf einen zentralen Bereich 22 der Systemträgerstruktur 24. Die Endbereiche der äußeren Flachleiterabschnitte 16 werden in dieser Ausführungsform der Erfindung durch einen Stützring 30 gestützt.
  • Innerhalb des Stützrings 30 sind die inneren Flachleiterabschnitte 5 angeordnet, die an ihren freitragenden Enden 31 Kontaktanschlussflächen 4 aufweisen, die mit einer Metall-Legierungs-Plattierung 10 beschichtet sind. Die verbleibenden Oberflächen der inneren Flachleiter 5, die in 2 mit einer Schraffur versehen sind, weisen eine selektiv aufgebrach te Haftschicht 11 auf, welche die Oberflächen der Metall-Legierungs-Plattierung 10 frei zugänglich lässt, so dass ein Verbinden der Kontaktanschlussflächen 4 der inneren Flachleiterabschnitte 5 mit den Kontaktflächen 3 des Halbleiterchips 1, der im zentralen Bereich 22 des Systemträgers 2 angeordnet werden kann, nicht durch die Haftschicht 11 behindert wird. Die freitragenden Enden 31 der inneren Flachleiterabschnitte 5 sind mit ihren Kontaktanschlussflächen 4 benachbart zum zentralen Bereich 22, in dem der Halbleiterchip 1 mit seinen Kontaktflächen 3 angeordnet werden kann, positioniert. Dadurch werden kurze Verbindungsleitungen zwischen den Kontaktflächen 3 des Halbleiterchips 1 und den Kontaktanschlussflächen 4 der inneren Flachleiterabschnitte 5 ermöglicht.
  • Ein derartiges Systemträgerband 13, wie es in 2 gezeigt wird, wird aus einem Rohband hergestellt. Das Rohband wird zunächst durch Stanzen von aufeinanderfolgenden Systemträgerstrukturen 24 strukturiert, wobei gleichzeitig eine Perforation 17 auf den Längsseiten 25 und 26 des Rahmens 14 eingebracht werden kann. Diese Perforation dient dem Transport des Systemträgerbandes durch einen Bestückungs- und Bondautomaten. Nach dem Strukturieren des Systemträgerbandes 13 werden zunächst die Kontaktanschlussflächen 4 der inneren Flachleiterabschnitte 5 mit einer Metall-Legierungsbeschichtung 10 beschichtet, die in einem Ausführungsbeispiel Silber aufweist. Anschließend wird das Systemträgerband 13 für das Aufbringen einer Haftschicht 11 auf den inneren Flachleiterabschnitten 5 der Systemträgerstruktur 24 vorbereitet. Dazu werden mindestens die äußeren Flachleiterabschnitte 5 des Systemträgerbandes 13 abgedeckt, so dass nur die Oberflächen der inneren Flachleiterabschnitte 5 und des zentralen Bereichs 22 mit einer Haftschicht 11 beschichtet werden können.
  • Zum Beschichten mit einer Haftschicht 11 aus Metalloxiden wird das präparierte Systemträgerband 13 in ein Galvanikbad getaucht. Das Galvanikbad besteht in einer Ausführungsform der Erfindung im wesentlichen aus Natronlauge, Natriumdichromat und Zinkoxid, die in Wasser dissoziiert sind. Bei der galvanischen Abscheidung von Chromoxid und Zinkoxid entstehen dendritische Strukturen als Haftschicht 11 auf den Oberflächen der inneren Flachleiterabschnitte 5. Dabei werden auch die Kontaktanschlussflächen mit einer Haftschicht bedeckt. Die galvanisch abgeschiedene Haftschicht aus Metalloxid verbessert die Verankerung der inneren Flachleiterabschnitte in der Kunststoffpressmasse 9 des Gehäuses 8, aber verhindert auch eine elektrische Verbindung von Verbindungsleitungen 6 im Bereich der Kontaktanschlussflächen 4. Deshalb wird anschließend das Systemträgerband 13 mindestens innerhalb des Stützringes 30 zur Abdeckung der inneren Flachleiterabschnitte 5 mit einer geschlossenen Photolithographieschicht 19 überzogen.
  • 3 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts 5 im Bereich einer Kontaktanschlussfläche 4 mit aufgebrachter geschlossener Photolithographieschicht 19. Die Bezugsziffer 11 zeigt die galvanisch aufgewachsene Haftschicht mit einer relativ rauen Oberfläche 32 aufgrund der galvanisch aufwachsenden Dendriten. Die Haftschicht 11 wird selektiv im Bereich der Kontaktanschlussfläche 4 in zwei Schritten freigelegt.
  • 4 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnittes 5 mit einem selektiv von einem Laserstrahl 20 gescannten Bereich der Photolithographieschicht 19. Dazu wird der Laserstrahl 20 eines Lasergenerators 33 mittels eines polygonalen Drehspiegels 34 über die freizulegende Kon taktanschlussfläche 4 gescannt. Dabei verdampft die Photolithographieschicht 19, die im wesentlichen aus einem vernetzten Photolack besteht, und gleichzeitig werden die Dendritenspitzen der Haftschicht 11 angeschmolzen und damit die Haftschicht über der Kontaktanschlussfläche 4 eingeebnet.
  • 5 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit freigelegter Kontaktanschlussfläche nach einem selektiven Entfernen der Haftschicht. Das vollständige Freilegen der Kontaktanschlussfläche 4, die eine Metall-Legierungs-Plattierung 10 aufweist, wird dadurch erreicht, dass die aus Metalloxiden gebildete Haftschicht in einer verdünnten reduzierenden Säure gelöst werden kann, da sie zwar alkaliresistent aber säurelöslich ist. Dieser Lösungsvorgang kommt zum Stehen oder wird stark verlangsamt, sobald die metallische Oberfläche der Kontaktanschlussfläche 4 erreicht ist, da Edelmetalle wie Silber oder Gold relativ säureresistent sind. Für das vollständige Entfernen der Photolithographieschicht zur Freilegung der Haftschicht 11 wird ein alkalisches Lösungsmittel für die Photolithographieschicht 19 eingesetzt, das die Haftschicht 11 nicht angreift, zumal die aus Metalloxiden bestehende Haftschicht 11 relativ alkaliresistent ist.
  • 6 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts 5 nach dem Entfernen der verbliebenen Photolithographieschicht. Mit dem Zustand, der in 6 gezeigt wird, ist die Haftschicht 11 selektiv von der Kontaktanschlussfläche 4 entfernt, so dass diese für ein elektrisches Verbinden mit einer Verbindungsleitung zur Verfügung steht. Andererseits wird sie von einer Haftschicht 11 umgeben, die mit ihrer rauen Oberfläche dafür sorgt, dass sie formschlüssig mit der Kunststoffpressmasse des Gehäuses in Eingriff stehen kann. Ein derart präpariertes Systemträgerband 13 kann als Vorprodukt für die Herstellung elektronischer Bauteile kommerziell verwertet werden. Eine Beschichtung sämtlicher Komponenten vor dem Aufbringen der Kunststoffpressmasse des Gehäuses kann unter Einsatz des erfindungsgemäß präparierten Systemträgerbandes entfallen. Die Gefahr des Versprödens der elektrischen Verbindungsleitung aufgrund von Reaktionen mit einem Haftschichtmaterial und die Gefahr der Verschlechterung der Passivierung durch Abscheiden eines Haftschichtmaterials auf dem Halbleiterchip kann unter Einsatz des erfindungsgemäßen Systemträgerbandes für die Herstellung von elektronischen Bauteilen vollständig beseitigt werden.
    • 1
    Halbleiterchip
    2
    Systemträger
    3
    Kontaktflächen
    4
    Kontaktanschlussflächen
    5
    innere Flachleiterabschnitte
    6
    Verbindungsleitungen
    7
    Elektrisches Bauteil
    8
    Gehäuse
    9
    Kunststoffpressmasse
    10
    Metall-Legierungs-Plattierung
    11
    Haftschicht
    12
    Oberfläche der Metall-Legierungs-Plattierung
    13
    Systemträgerband
    14
    Rahmen
    15
    Flachleiter
    16
    äußere Flachleiterabschnitte
    17
    Perforation
    18
    Metalloberfläche des Systemträgerbandes
    19
    Photolithographieschicht
    20
    gescannter Laserstrahl
    21
    Bonddrähte
    22
    zentraler Bereich
    23
    Klebstoffschicht
    24
    Systemträgerstrukturen
    25 u. 26
    Längsseiten des Rahmens
    27 u. 28
    Querseiten des Rahmens
    29
    innerer Rand des Rahmens
    30
    Stützring
    31
    freitragende Enden der inneren Flachleiter
    abschnitte
    32
    Oberfläche der Haftschicht
    33
    Lasergenerator
    34
    Polygonaler Drehspiegel

Claims (21)

  1. Verfahren zur Herstellung eines Systemträgerbandes (13) für elektronische Bauteile (7), das folgende Verfahrensschritte aufweist, – Strukturieren eines Rohbandes, das mindestens eine Metalloberfläche (18) aufweist, zu einem Systemträgerband (13) mit einer Perforation (17) und aufeinanderfolgender Strukturen von Systemträgern (2), die Flachleiter (15) mit äußeren und inneren Flachleiterabschnitten (5, 16) aufweisen, – Beschichten der inneren Flachleiterabschnitte (5) mit Material für Kontaktanschlussflächen (4) auf ihren freitragenden Endbereichen, – Aufbringen einer Haftschicht (11) auf mindestens die inneren Flachleiterabschnitte (5) der Systemträgerstrukturen, – Abdecken der Haftschicht (11) mit einer geschlossenen Photolithographieschicht (19), – Tempern der Photolithographieschicht (19) zum Vernetzen des Photolacks, – selektives Abtragen der Photolithographieschicht (19) und der Haftschicht (11) auf den inneren Flachleiterabschnitten (5) zum Freilegen der Kontaktanschlussflächen (4), wobei folgende Verfahrensschritte durchgeführt werden: – Verdampfen der Photolithographieschicht (19) mittels eines gescannten Laserstrahls (20) im Bereich der freizulegenden Kontaktanschlussflächen (4), – Anschmelzen der Haftschicht (11) im Bereich der freizulegenden Kontaktanschlussflächen (4) mittels des gescannten Laserstrahls (20), – Abätzen der verbliebenen angeschmolzenen Haftschicht (11).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktanschlussflächen (4) mittels Siebdruckverfahren erfolgt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktanschlussflächen (4) mittels Aufdampftechnik erfolgt.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktanschlussflächen (4) mittels Elektroplattierung erfolgt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Aufbringen einer Haftschicht (19) auf mindestens die inneren Flachleiterabschnitte (5) der Systemträgerstrukturen (2) mittels galvanischer Abscheidung erfolgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abdecken der Haftschicht (11) mit einer geschlossenen Photolithographieschicht (19) mittels Sprühtechnik erfolgt.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Abdecken der Haftschicht (11) mit einer geschlossenen Photolithographieschicht (19) mittels Tauchtechnik erfolgt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zum Tempern der Photolithographieschicht (19) das Systemträgerband (13) mit aufgebrachter Photolithographieschicht (19) auf eine Vernetzungstemperatur des Photolacks erwärmt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht (11) mittels einer Säurelösung erfolgt.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht (11) mittels eines Plasmaätzverfahrens erfolgt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht (19) nach dem Freilegen der Kontaktanschlussflächen (4) mittels einer alkalischen Lösung entfernt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht (19) nach dem Freilegen der Kontaktanschlussflächen (4) mittels Veraschung entfernt wird.
  13. Verfahren zur Herstellung eines elektronischen Bauteils unter Verwendung des Verfahrens nach einem der Ansprüche 1 bis 12, das folgende zusätzliche Verfahrensschritte aufweist – Bereitstellen eines Systemträgerbandes (13) mit selektiv aufgebrachter Haftschicht (11) auf den inneren Flachleiterabschnitten (5) unter Freilassen der Kontaktanschlussflächen (4) auf den freitragenden Enden (31) der inneren Flachleiterabschnitte (5), – Aufbringen eines Halbleiterchips (1) auf den zentralen Bereich (22) eines Systemträgers (2) des Systemträgerbandes (13), – Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit den Kontaktanschlussflächen (4) über eine Verbindungsleitung (6), – Vergießen der inneren Flachleiterabschnitte (5), der Verbindungsleitung (6) und des Halbleiterchips (1) mit einer Kunststoffpressmasse (9) zu einem Gehäuse (8).
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentralen Bereich (22) eines Systemträgers (2) mittels Klebetechnik erfolgt.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentra len Bereich (22) eines Systemträgers (2) mittels Legierungstechnik erfolgt.
  16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentralen Bereich (22) eines Systemträgers (2) mittels Löttechnik erfolgt.
  17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit den Kontaktanschlussflächen (4) mittels Bondtechnik unter Verwendung von Bonddrähten (21) erfolgt.
  18. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Thermokompressionsbondens erfolgt.
  19. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Ultraschallbondens erfolgt.
  20. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Thermoschallbondens erfolgt.
  21. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Löttechnik erfolgt.
DE10124047A 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger Expired - Fee Related DE10124047B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10124047A DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10124047A DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Publications (2)

Publication Number Publication Date
DE10124047A1 DE10124047A1 (de) 2002-11-21
DE10124047B4 true DE10124047B4 (de) 2006-12-14

Family

ID=7685145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10124047A Expired - Fee Related DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Country Status (1)

Country Link
DE (1) DE10124047B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834467B2 (en) 2004-09-30 2010-11-16 Infineon Technologies Ag Layer between interfaces of different components in semiconductor devices
US8410586B2 (en) 2006-05-10 2013-04-02 Infineon Technologies, Ag Semiconductor package and method of assembling a semiconductor package
US9704786B2 (en) 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102005020453B4 (de) * 2005-04-29 2009-07-02 Infineon Technologies Ag Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005028704B4 (de) 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE102005054267B3 (de) * 2005-11-11 2007-05-24 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung sowie Verwendung des Elektrospinningverfahrens
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
US8603864B2 (en) * 2008-09-11 2013-12-10 Infineon Technologies Ag Method of fabricating a semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285455A (ja) * 1986-06-03 1987-12-11 Fuji Kiko Denshi Kk リ−ドフレ−ムへの異種金属部分メツキ方法
JPH01147848A (ja) * 1987-12-04 1989-06-09 Sumitomo Metal Mining Co Ltd Ｉｃ用リードフレームの製造方法
US5022968A (en) * 1990-09-20 1991-06-11 Olin Corporation Method and composition for depositing a chromium-zinc anti-tarnish coating on copper foil
US5356527A (en) * 1990-07-02 1994-10-18 Olin Corporation Method for rinsing copper or copper base alloy foil after an anti-tarnish treatment
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285455A (ja) * 1986-06-03 1987-12-11 Fuji Kiko Denshi Kk リ−ドフレ−ムへの異種金属部分メツキ方法
JPH01147848A (ja) * 1987-12-04 1989-06-09 Sumitomo Metal Mining Co Ltd Ｉｃ用リードフレームの製造方法
US5356527A (en) * 1990-07-02 1994-10-18 Olin Corporation Method for rinsing copper or copper base alloy foil after an anti-tarnish treatment
US5022968A (en) * 1990-09-20 1991-06-11 Olin Corporation Method and composition for depositing a chromium-zinc anti-tarnish coating on copper foil
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
01147848 A
62285455 A
JP Patent Abstracts of Japan: 09148509 A
Patent Abstracts of Japan & JP 01147848 A *
Patent Abstracts of Japan & JP 09148509 A *
Patent Abstracts of Japan & JP 62285455 A *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834467B2 (en) 2004-09-30 2010-11-16 Infineon Technologies Ag Layer between interfaces of different components in semiconductor devices
US8410586B2 (en) 2006-05-10 2013-04-02 Infineon Technologies, Ag Semiconductor package and method of assembling a semiconductor package
US9704786B2 (en) 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating
US10297536B2 (en) 2015-09-25 2019-05-21 Infineon Technologies Ag Direct selective adhesion promotor plating
US11024565B2 (en) 2015-09-25 2021-06-01 Infineon Technologies Ag Direct selective adhesion promotor plating

Also Published As

Publication number Publication date
DE10124047A1 (de) 2002-11-21

Similar Documents

Publication Publication Date Title
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE2839234C2 (de)
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE4113954A1 (de) Matrix-verbindungsglied
DE10124047B4 (de) Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
DE1943519A1 (de) Halbleiterbauelement
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE102009051129A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE19507547C2 (de) Verfahren zur Montage von Chips
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
WO1998041070A1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
WO2008040307A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE19753149C2 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates
DE4026822C2 (de) Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102004012979B4 (de) Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee