DE10111998A1

DE10111998A1 - Schaltungsmodul

Info

Publication number: DE10111998A1
Application number: DE10111998A
Authority: DE
Inventors: Hiroaki Ikeda
Original assignee: NEC Corp
Current assignee: Micron Memory Japan Ltd
Priority date: 2000-03-13
Filing date: 2001-03-13
Publication date: 2001-11-22
Also published as: KR20010091918A; JP2001257018A; TW494570B; KR100375147B1; US20010021105A1; US6487086B2

Abstract

Speichermodul (10) mit einer Modulbusleitung (15), die durch einen Kontaktanschluß (12) mit einer Hauptkarten-Busleitung (22) elektrisch verbunden sein kann. Die Hauptkarten-Busleitung (22) kann bei einem Modulsockel diskontinuierlich sein. Die Modulbusleitung (15) kann auf einer Vorder- und einer Rückseite des Speichermoduls (10) konfiguriert sein und mit der diskontinuierlichen Hauptkarten-Busleitung (22) durch Kontaktanschlüsse (12) elektrisch verbunden sein, die auf beiden Seiten des Speichermoduls (10) konfiguriert sind. Die Modulbusleitungen (15) der Vorder- und der Rückseite können durch eine Modulbus-Durchgangsverdrahtung (19') elektrisch verbunden sein. Eine Anpassung der charakteristischen Impedanz zwischen der Hauptkarte und dem Speichermodul (10) kann verbessert werden.

Description

Die vorliegende Erfindung betrifft allgemein ein Schaltungsmodul, und insbesonde re eine Verdrahtungsstruktur eines Schaltungsmoduls zum Annehmen einer ste reoskopischen Verdrahtungsstruktur auf einer Hauptleiterplatte bzw. -karte.

Datenverarbeitungssysteme, wie beispielsweise Personalcomputer, können variie rende Größen für einen Halbleiterspeicher erfordern. Ein Verfahren zum Zulassen einer Flexibilität in bezug auf die Dichte von Halbleiterspeicher, der in einem Sy stem verwendet wird, besteht im Vorsehen einer Vielzahl von Sockeln oder Schlit zen, in welche Speichermodule eingefügt werden können. Mit dem Ansteigen der Betriebsgeschwindigkeit solcher Systeme müssen Speichermodule mit schnelleren Geschwindigkeiten arbeiten. Datenübertragungsoperationen zu und von Speicher modulen müssen mehr werden, während die Speicherdichte beibehalten oder ver bessert wird.

Nun wird ein Beispiel für ein herkömmliches Speichermodul dargestellt, das für ei nen Personalcomputer verwendet werden kann. In Fig. 14 ist eine Querschnittsan sicht eines herkömmlichen Speichermoduls und eines Sockels gezeigt, wobei das herkömmliche Speichermodul mit dem allgemeinen Bezugszeichen 10C bezeich net ist. Das herkömmliche Speichermodul 10C und die Sockel der Fig. 14 enthalten eine Hauptkarte 20, auf welcher ein Hauptkartenbus 22 und Hauptkarten- Steuersignalleitungen (nicht gezeigt) ausgebildet sind. Die Hauptkarte 20 enthält einen Speichersockel. Der Speichersockel enthält Sockelanschlüsse 21, die mit dem Hauptkartenbus 22 und Hauptkarten-Steuersignalleitungen verbunden sind. Das herkömmliche Speichermodul 10C ist im Sockel auf eine derartige Weise ein gefügt, daß eine T-Typ-Kabelstruktur in bezug auf den Hauptkartenbus 22 und die Hauptkarten-Signalleitungen gebildet wird.

Das herkömmliche Speichermodul 10C hat Kontaktanschlüsse 12 auf jeder Seite einer Verdrahtungskarte 11, die an die Kontaktanschlüsse 12 anschließt, so daß das herkömmliche Speichermodul 10C jeweils Signale von/zu der Hauptkarte 20 empfangen und senden kann. Ein Modulbus 15 ist auf der Verdrahtungskarte 11 ausgebildet und mit Kontaktanschlüssen 12 verbunden. Das herkömmliche Spei chermodul 10C enthält einen dynamischen Direktzugriffsspeicher (DRAM) 13, der Zuleitungsanschlüsse 18 hat, die an den Modulbus 15 anschließen.

Die Hauptkarte 20 wird typischerweise eine Vielzahl von Sockeln enthalten, in wel che Speichermodule eingefügt werden können. Die Vielzahl von Sockeln ist so an geordnet, daß sie auf der Hauptkarte 20 auf parallele Weise elektrisch verbunden sind. Ein Steuertakt (nicht gezeigt) wird typischerweise zum Synchronisieren von Befehlsoperationen und einer Datenübertragung zu und von Speichermodulen verwendet. Wenn die Frequenz des Steuertakts auf bis zu 100 MHz erhöht wird, ist die Anzahl von Speichermodulen 10C, die beim Verwenden der T-Typ- Kabelstruktur parallel geschaltet werden können, auf vier begrenzt. Wenn die Fre quenz des Steuertakts 133 MHz oder darüber ist, ist die Anzahl von Speichermodu len 10C, die beim Verwenden der T-Typ-Kabelstruktur parallel geschaltet werden können, auf zwei begrenzt, und die Rate, mit welcher Daten von den Speichermo dulen gelesen oder zu diesen geschrieben werden können, ist auf etwa 200 Me gabit pro Sekunde pro Anschlußstift (Mbps/Pin) begrenzt. Der Grund für diese Be grenzungen können Begrenzungen in bezug auf Signalübertragungen sein, die durch Reflexionen und Verzerrungen aufgrund von Impedanz-Fehlanpassungen verursacht werden, die durch die T-Typ-Kabelstruktur verursacht werden.

Wenn sich die Betriebsgeschwindigkeiten von Personalcomputern erhöhen und sich die Bitdichte eines Halbleiterspeichers erhöht, erhöhen sich Geschwindigkeits- und Dichteanforderungen für Speichermodule. Zum besseren Erfüllen dieser An forderungen ist eine Speichermodul-Sockelstruktur, bei welcher ein Hauptkarten bus bei einem Kontaktanschluß verzweigt ist, anstelle der T-Typ-Kabelstruktur vor geschlagen worden, und ist in der japanischen offengelegten Patentanmeldung Nr. Hei 11-251539 offenbart.

Nimmt man nun Bezug auf Fig. 15, ist eine Querschnittsansicht eines herkömmli chen Speichermoduls und eines herkömmlichen Sockels gezeigt, wobei das her kömmliche Speichermodul mit dem allgemeinen Bezugszeichen 10D bezeichnet ist. Beim herkömmlichen Speichermodul und Sockel der Fig. 15 ist ein Hauptkar tenbus 22 auf einer Speicherkarte diskontinuierlich und schließt an Sockelan schlüsse 21 an. Die Sockelanschlüsse 21 sind mit Kontaktanschlüssen 12 kontak tiert, die auf jeder Seite einer Verdrahtungskarte 11 positioniert sind. Die Kon taktanschlüsse 12 auf gegenüberliegenden Seiten der Verdrahtungskarte 11 sind durch einen Kontaktanschluß durch eine Verdrahtung 19 verbunden. Ein Kon taktanschluß durch die Verdrahtung 19 wird in einem Durchgangsloch gebildet, das die Verdrahtungs-Leiterplatte 11 durchdringt. Jeder Leitungsanschluß 18 des DRAM 13 ist mit einem jeweiligen Kontaktanschluß durch einen Modulbus 15 ver bunden, der eine Verdrahtungsschicht-Leiterplatte ist, die auf der Verdrahtungskar te 11 ausgebildet ist.

In der offengelegten japanischen Patentanmeldung Nr. Hei 11-251539 ist vorge schlagen, daß bei einem herkömmlichen Speichermodul und einem herkömmli chen Sockel der Fig. 15 Begrenzungen in bezug auf Signalübertragungen, die durch Reflexion und Verzerrungen aufgrund von Impedanz-Fehlanpassungen ver ursacht werden, die durch die vorgestellte Kabelstruktur verursacht werden, redu ziert werden und Betriebsgeschwindigkeiten des Speichermoduls 10D verbessert werden. In einem solchen Fall kann das Speichermodul 10D mit einer Steuertakt frequenz bis zu etwa 200 MHz betrieben werden, und die Rate bzw. Geschwindig keit, mit welcher Daten von den Speichermodulen gelesen oder zu diesen ge schrieben werden können, ist auf etwa 400 Mbps/Pin begrenzt.

Angesichts der obigen Diskussion wäre es wünschenswert, ein Speichermodul mit verbesserten Betriebsgeschwindigkeiten, die über herkömmliche Ansätze hinaus gehen, zu schaffen. Es wäre ebenso wünschenswert, Betriebsgeschwindigkeiten ohne Reduzieren der Anzahl von Modulen, die auf einer Hauptkarte zulässig sind, zu verbessern.

Gemäß der vorliegenden Ausführungsbeispiele enthält ein Modul integrierte Schaltungen (ICs), wie beispielsweise einen Speicher, der auf einer Seite einer Verdrahtungskarte angebracht ist. Das Modul kann Kontaktanschlüsse enthalten, die an gegenüberliegenden Seiten der Verdrahtungskarte angebracht sind, um ei nen elektrischen Kontakt an einem Sockelanschluß auf einer Hauptkarte herzustel len. Verdrahtungen können auf jeder Seite der Verdrahtungskarte ausgebildet wer den, um Signalpfade von den Kontaktanschlüssen zu Anschlußstiften oder exter nen Anschlüssen von ICs auszubilden. Durchgangsverdrahtungen können Signal pfade zwischen zwei Verdrahtungen, die auf gegenüberliegenden Seiten der Ver drahtungskarte ausgebildet sind, zur Verfügung stellen.

Gemäß einem Aspekt der Ausführungsbeispiele kann eine Durchgangsverdrahtung mit einem Abstand gegenüber den Kontaktanschlüssen angeordnet sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann eine Durchgangs verdrahtung nahe einem Anschlußstift oder einem externen Anschluß eines IC an geordnet sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann eine Durchgangs verdrahtung weiter entfernt von den Kontaktanschlüssen als wenigstens ein An schlußstift oder ein externer Anschluß eines IC angeordnet sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann das Modul einen Puffer enthalten, der Signale von Kontaktanschlüssen empfängt und durch wenig stens einen IC auf dem Modul zu empfangende Ausgaben liefert.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele können Verdrahtungen Signalpfade zwischen Kontaktanschlüssen und einem Puffer zur Verfügung stellen, und eine Durchgangsverdrahtung kann Signalpfade zwischen Verdrahtungen auf gegenüberliegenden Seiten einer Verdrahtungskarte zur Verfügung stellen.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann eine Verdrahtung einen Signalpfad von einem Kontaktanschluß auf einer Seite einer Verdrahtungs karte zu einem Anschlußstift oder einem externen Anschluß eines IC zur Vertil gung stellen. Eine weitere Verdrahtung kann einen Signalpfad von einem weiteren Kontaktanschluß auf einer gegenüberliegenden Seite einer Verdrahtungskarte zu einem Anschlußstift oder einem externen Anschluß eines weiteren IC zur Verfü gung stellen. Die zwei Verdrahtungen können Teile haben, die parallel zueinander angeordnet sind. Die zwei Verdrahtungen können eine Durchgangsverdrahtung haben, die einen Signalpfad zwischen ihnen zur Verfügung stellt.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann die Hauptkarte eine Hauptkartenverdrahtung mit einer Diskontinuität bei einem Sockel oder einem Schlitz enthalten.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann eine Vielzahl von Sockeln eine Parallelschaltung zwischen einer Vielzahl von Modulen zur Verfügung stellen.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann wenigstens ein IC ein Direktzugriffsspeicher sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann wenigstens ein IC ein Direktzugriffsspeicher mit doppelter Datenrate sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann wenigstens ein IC ein Direktzugriffsspeicher mit vierfacher Datenrate sein.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele können ausgewählte Verdrahtungen, die Signalpfade von Kontaktanschlüssen zu einem IC zur Verfü gung stellen, elektrisch mit Durchgangsverdrahtungen verbunden sein, während andere Verdrahtungen, die Signalpfade von Kontaktanschlüssen zu einem IC zur Verfügung stellen, nicht elektrisch mit Durchgangsverdrahtungen verbunden sind.

Gemäß einem weiteren Aspekt der Ausführungsbeispiele kann wenigstens ein IC an einer Vorderseite einer Verdrahtungskarte angebracht sein und kann wenig stens ein IC an einer Rückseite der Verdrahtungskarte angebracht sein.

Fig. 1 ist eine Vorderansicht eines Speichermoduls gemäß einem Ausfüh rungsbeispiel.

Fig. 2 ist eine Querschnittsansicht eines Speichermoduls und eines Sockels gemäß einem Ausführungsbeispiel.

Fig. 3 ist eine Querschnittsansicht eines Speichermoduls und eines Sockels gemäß einem Ausführungsbeispiel.

Fig. 4 ist ein Zeitdiagramm, das ein Schreiben von Daten zu einem Spei cher eines Speichermoduls gemäß einem Ausführungsbeispiel dar stellt.

Fig. 5 ist ein Zeitdiagramm, das ein Lesen von Daten aus einem Speicher eines Speichermoduls gemäß einem Ausführungsbeispiel darstellt.

Fig. 6 ist ein Zeitdiagramm, das ein Schreiben von Daten zu einem Spei cher eines Speichermoduls gemäß einem Ausführungsbeispiel dar stellt.

Fig. 7 ist ein Zeitdiagramm, das ein Lesen von Daten aus einem Speicher eines Speichermoduls gemäß einem Ausführungsbeispiel darstellt.

Fig. 8a ist ein Schaltungsdiagramm, das die charakteristische Impedanz ei nes Hauptkartenbusses darstellt.

Fig. 8b ist ein Schaltungsdiagramm, das die charakteristische Impedanz ei nes Hauptkartenbusses und eines herkömmlichen Speichermoduls darstellt.

Fig. 8c ist ein Schaltungsdiagramm, das die charakteristische Impedanz ei nes Hauptkartenbusses und eines herkömmlichen Speichermoduls darstellt.

Fig. 8d ist ein Schaltungsdiagramm, das die charakteristische Impedanz ei nes Hauptkartenbusses und eines Speichermoduls gemäß einem Ausführungsbeispiel darstellt.

Fig. 9 ist eine Vorderansicht eines Speichermoduls gemäß einem Ausfüh rungsbeispiel.

Fig. 10 ist eine Querschnittsansicht eines Speichermoduls und eines Sockels gemäß einem Ausführungsbeispiel.

Fig. 11 ist eine Querschnittsansicht eines Speichermoduls und eines Sockels gemäß einem Ausführungsbeispiel.

Fig. 12 ist eine Vorderansicht eines Speichermoduls gemäß einem Ausfüh rungsbeispiel.

Fig. 13 ist eine Querschnittsansicht eines Speichermoduls und eines Sockels gemäß einem Ausführungsbeispiel.

Fig. 14 ist eine Querschnittsansicht eines herkömmlichen Speichermoduls und eines Sockels.

Fig. 15 ist eine Querschnittsansicht eines herkömmlichen Speichermoduls und eines Sockels.

Nun werden verschiedene Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf eine Anzahl von Zeichnungen detailliert beschrieben.

Nimmt man nun Bezug auf Fig. 1, ist eine Vorderansicht eines Speichermoduls gemäß einem Ausführungsbeispiel vorgestellt, dem das allgemeine Bezugszeichen 10 zugeteilt ist. Das Speichermodul 10 kann eine Verdrahtungs-Leiterplatte 11, vier Speicher 13 und einen Puffer 14 enthalten.

Das Speichermodul 10 kann mehrere Kontaktanschlüsse 12 haben, die an einem unteren Rand der Vorderseite und der Rückseite der Verdrahtungs-Leiterplatte 11 angeordnet sind. Modulbusleitungen 15 können eine elektrische Verbindung zwi schen ausgewählten Kontaktanschlüssen 12 und Speichern 13 zur Verfügung stellen. Die Modulbusleitungen 15 können eine 64-Bit-Busbreite an einer Vordersei te der Verdrahtungs-Leiterplatte 11 zur Verfügung stellen. Das Speichermodul 10 kann Steuersignal-Busleitungen 16 enthalten, die eine elektrische Verbindung zwi schen ausgewählten Kontaktanschlüssen und Eingängen zum Puffer 14 zur Verfü gung stellen können. Die Steuersignal-Busleitungen 16 können eine Taktleitung, eine Adressenleitung und eine Befehlsleitung enthalten. Ausgänge des Puffers 14 können mit jedem DRAM 13 durch Steuersignal-Busleitungen 17 elektrisch ver bunden sein. Jeder Speicher 13 kann, nur als Beispiel, ein dynamischer Direktzu griffsspeicher sein.

Jede bestimmte Modulbusleitung 15 kann zum Übertragen eines Signals zu einem Speicher 13 verwendet werden und kann zum elektrischen Verbinden eines Spei chers 13 mit einem weiteren Speicher (nicht gezeigt) auf einem anderen Spei chermodul (nicht gezeigt) verwendet werden, das über einen Schlitz parallel zum Speichermodul 10 geschaltet ist. Jede Steuersignal-Busleitung 17 kann mit vier Speichern 13 verbunden sein, die auf jedem Speichermodul 10 angeordnet sind. Die Steuersignal-Busleitungen 16 können mit Steuersignal-Busleitungen auf einem anderen Speichermodul (nicht gezeigt) elektrisch verbunden sein, das über einen Schlitz parallel zum Speichermodul 10 geschaltet ist.

Nimmt man nun Bezug auf Fig. 2, ist eine Querschnittsansicht eines Speichermo duls 10 der Fig. 1, gesehen entlang der Linie II-II, und eines Sockels gemäß einem Ausführungsbeispiel gezeigt. Beim Speichermodul und Sockel der Fig. 2 kann ein Hauptkartenbus 22 auf einer Hauptkarte 20 diskontinuierlich sein und kann an Sockelanschlüsse 21 anschließen. Die Sockelanschlüsse können mit Kontaktan schlüssen 12 kontaktiert werden, die auf jeder Seite der Verdrahtungskarte 11 po sitioniert sein können.

Die Kontaktanschlüsse 12 an der Vorderseite der Verdrahtungskarte 11 können mit einem Anschlußstift 18 des Speichers 13 durch eine Modulbusleitung 15 elektrisch verbunden sein, die auch auf der Vorderseite der Verdrahtungskarte 11 ausgebil det sein kann. Jeder Kontaktanschluß 12 an der Rückseite des Speichermoduls 10 kann mit einer Modulbusleitung 15 elektrisch verbunden sein, die auch an der Rückseite der Verdrahtungskarte 11 ausgebildet sein kann. Die Modulbusleitung 15 an der Rückseite des Speichermoduls 10 kann mit der Modulbusleitung 15 an der Vorderseite des Speichermoduls 10 durch eine Modulbusleitungs- Durchgangsverdrahtung 19' elektrisch verbunden sein. Die Modulbusleitungs- Durchgangsverdrahtung 19' kann in einem Durchgangsloch ausgebildet sein, das die Verdrahtungs-Leiterplatte 11 durchdringt. Auf diese Weise kann jeder Kon taktanschluß 12 an der Vorderseite des Speichermoduls 10 mit einem Kontaktan schluß 12 an der Rückseite des Speichermoduls 10 elektrisch verbunden sein.

Nimmt man nun Bezug auf Fig. 3, ist eine Querschnittsansicht eines Speichermo duls 10 der Fig. 1, gesehen entlang der Linie III-III, und eines Sockel gemäß einem Ausführungsbeispiel gezeigt. Beim Speichermodul und Sockel der Fig. 3 kann eine Hauptkarten-Steuersignal-Busleitung 23 auf der Hauptkarte 20 diskontinuiertich sein und kann an Sockelanschlüsse 21 anschließen. Die Sockelanschlüsse können in Kontakt mit den Kontaktanschlüssen 12 sein, die an jeder Seite der Verdrah tungskarte 11 positioniert sein können.

Die Kontaktanschlüsse 12 an der Vorderseite der Verdrahtungskarte 11 können mit einem Anschlußstift 24 des Puffers 14 durch eine Modul-Steuersignal-Busleitung 16 elektrisch verbunden sein, die auch an der Vorderseite der Verdrahtungskarte 11 ausgebildet sein kann. Jeder Kontaktanschluß 12 an der Rückseite des Spei chermoduls 10 kann mit einer Modul-Steuersignal-Busleitung 16 elektrisch verbun den sein, die auch an der Rückseite der Verdrahtungskarte 11 ausgebildet sein kann. Die Modul-Steuersignal-Busleitung 16 an der Rückseite des Speichermoduls 10 kann mit einer Modul-Steuersignal-Busleitung 16 an der Vorderseite des Spei chermoduls 10 durch eine Modulbusleitungs-Durchgangsverdrahtung 25 elektrisch verbunden sein. Die Modulbusleitungs-Durchgangsverdrahtung 25 kann in einem Durchgangsloch ausgebildet sein, das die Verdrahtungs-Leiterplatte 11 durch dringt. Auf diese Weise kann jeder Kontaktanschluß 12 an der Vorderseite des Speichermoduls 10 mit einem Kontaktanschluß 12 an der Rückseite des Spei chermoduls 10 elektrisch verbunden sein.

Nimmt man nun Bezug auf Fig. 4, ist ein Zeitdiagramm gezeigt, das ein Schreiben von Daten zu einem Speicher 13 des Speichermoduls 10 darstellt. Das Zeitdia gramm der Fig. 4 kann einen Takt CLK, eine Taktfreigabe CKE, eine Chipauswahl /CS, einen Zeilenadressenhinweis /RAS, einen Spaltenadressenhinweis /CAS, eine Schreibfreigabe /WE, eine Bankadresse BAn, eine Adresse ADD und Daten DQ enthalten. BAn, ADD und DQ können jeweils ein Bus sein, der aus mehreren Si gnalleitungen zusammengesetzt ist. Bei diesem Beispiel kann der Speicher 13 ein synchroner dynamischer Direktzugriffsspeicher mit doppelter Datenrate (DDR- SDRAM) sein. Der Speicher 13 kann eine Burst-Länge von 8 und eine Spalten adressenhinweis-(CAS-)Latenz von 2 haben. Der Speicher 13 kann Daten haben, die bei sowohl einer ansteigenden Flanke als auch einer abfallenden Flanke von CLK geschrieben oder gelesen werden, was entgegengesetzt zu einem herkömm lichen Einzeldatenraten-(SDR)-SDRAM ist.

Die Frequenz von CLK kann 133 MHz sein, weshalb Daten bei einer Frequenz von 266 MHz übertragen werden können. Wenn CKE auf einem hohen logischen Pegel ist, kann der Speicher 13 Befehle empfangen und Daten lesen oder schreiben. /CS kann als Auswahlsignal zum Auswählen eines Speichers 13 arbeiten, um eine Be fehlsinstruktion zu empfangen. /CS kann auch verdrahtet sein und arbeiten, um eine Gruppe von Speichern 13 auf einem Speichermodul 10 auszuwählen, um ei nen Befehl zu empfangen und auf parallele Art zu arbeiten.

Wenn ein Speicherzellenzugriff auf einen Speicher 13 auftreten soll, kann eine Bank von Speicherzellen auf dem Speicher mit einem Befehl BANK AKTIVIEREN aktiviert werden. Ein Befehl BANK AKTIVIEREN kann CKE hoch, /CS niedrig, /RAS niedrig, /CAS hoch und /WE hoch bei der Anstiegsflanke von CLK enthalten. Gleichzeitig kann der Speicher 13 eine Bankadresse BA und eine Zeilenadresse ROW jeweils bei BAn und ADD empfangen. Somit kann eine Bank ausgewählt werden und kann ein Wort (eine Zeile) in der ausgewählten Bank im Speicher 13 aktiviert werden. Dann kann ein Befehl SCHREIBEN ausgeführt werden. Ein Befehl SCHREIBEN kann CKE hoch, /CS niedrig, /RAS hoch, /CAS niedrig und /WE nied rig bei der Anstiegsflanke von CLK enthalten. Gleichzeitig kann der Speicher 13 eine Bankadresse BA und eine Spaltenadresse COL jeweils bei BAn und ADD empfangen. Somit können dann, wenn Daten empfangen werden, sie zu vorbe stimmten Spalten entlang der aktivierten Wortleitung in der ausgewählten Bank geschrieben werden. Nach der vorbestimmten CAS-Latenz können Daten durch den Speicher 13 auf dem Datenbus DQ empfangen werden. Daten können auf dem Datenbus DQ bei einer Rate bzw. mit einer Geschwindigkeit von 266 MHz übertragen werden. Der Datenbus DQ kann beim Doppelten der Frequenz von CLK arbeiten. Jedoch deshalb, weil die Burst-Länge 8 Bits ist, können die Signale /CS, /CAS, /WE, BAn und ADD bei einem Viertel bis zu einer Hälfte der Frequenz von CLK übertragen werden. Somit kann die Frequenz jeder Steuersignalleitung 133/2 MHz oder darunter sein, und Steuersignalleitungen mit niedrigerer Ge schwindigkeit können auf dem Speichermodul 10 verwendet werden, ohne daß dies verglichen mit Datenbussignalleitungen einen nachteiligen Einfluß zeigt.

Nimmt man nun Bezug auf Fig. 5, ist ein Zeitdiagramm gezeigt, das ein Lesen von Daten aus einem Speicher 13 des Speichermoduls 10 darstellt. Das Zeitdiagramm der Fig. 5 kann einen Takt CLK, eine Taktfreigabe CKE, eine Chipauswahl /CS, einen Zeilenadressenhinweis /RAS, einen Spaltenadressenhinweis /CAS, eine Schreibfreigabe /WE, eine Bankadresse BAn, eine Adresse ADD und Daten DQ enthalten. BAn, ADD und DQ können jeweils ein Bus sein, der aus mehreren Si gnalleitungen zusammengesetzt ist. Der Speicher 13 kann ein synchroner dynami scher Direktzugriffsspeicher mit doppelter Datenrate (DDR-SDRAM) sein. Der Speicher 13 kann eine Burst-Länge von 8 und eine Spaltenadressenhinweis- (CAS)-Latenz von 2 haben. Der Speicher 13 kann Daten haben, die bei sowohl einer ansteigenden Flanke als auch einer abfallenden Flanke von CLK geschrieben oder gelesen werden, was entgegengesetzt zu einem herkömmlichen Einzeldaten raten-(SDR)-SDRAM ist.

Wenn ein Speicherzellenzugriff zu einem Speicher 13 auftreten soll, kann eine Bank von Speicherzellen am Speicher mit einem Befehl BANK AKTIVIEREN akti viert werden. Ein Befehl BANK AKTIVIEREN kann CKE hoch, /CS niedrig, /RAS niedrig, /CAS hoch und /WE hoch bei der ansteigenden Flanke von CLK enthalten. Gleichzeitig kann der Speicher 13 eine Bankadresse BA und eine Zeilenadresse ROW jeweils bei BAn und ADD empfangen. Somit kann eine Bank ausgewählt werden, und eine Wort-(Zeilen-)Leitung kann in der ausgewählten Bank im Spei cher 13 aktiviert werden. Dann kann ein Befehl LESEN ausgeführt werden. Ein Befehl LESEN kann CKE hoch, /CS niedrig, /RAS hoch, /CAS niedrig und /WE hoch bei der Anstiegsflanke von CLK enthalten. Gleichzeitig kann der Speicher 13 eine Bankadresse BA und eine Spaltenadresse COL jeweils bei BAn und ADD empfangen. Somit können Daten aus vorbestimmten Spalten entlang der aktivier ten Wortleitung in der ausgewählten Bank gelesen werden. Nach der vorbestimm ten CAS-Latenz können Daten durch den Speicher 13 auf den Datenbus DQ aus gegeben werden. Daten können auf dem Datenbus DQ bei einer Rate von 266 MHz übertragen werden. Der Datenbus DQ kann mit dem Doppelten der Frequenz von CLK arbeiten. Jedoch deshalb, weil die Burst-Länge 8 Bits ist, können Signale /CS, /CAS, /WE, BAn und ADD bei einem Viertel oder einer Hälfte der Frequenz von CLK übertragen werden. Somit kann die Frequenz jeder Steuersignalleitung 133/2 MHz oder darunter sein, und Steuersignalleitungen mit niedrigerer Ge schwindigkeit können auf dem Speichermodul 10 verwendet werden, ohne daß es verglichen mit Datenbussignalleitungen nachteilige Effekte gibt.

Nimmt man nun Bezug auf die Fig. 6 und 7, sind Zeitdiagramme gezeigt, die je weils ein Schreiben und ein Lesen von Daten zu/von einem Speicher 13 des Spei chermoduls 10 darstellen. Das Zeitdiagramm der Fig. 6 kann einen Takt CLK, eine Taktfreigabe CKE, eine Chipauswahl /CS, einen Zeilenadressenhinweis /RAS, ei nen Spaltenadressenhinweis /CAS, eine Schreibfreigabe /WE, eine Bankadresse BAn, eine Adresse ADD und Daten DQ enthalten. BAn, ADD und DQ können je weils ein Bus sein, der aus mehreren Signalleitungen zusammengesetzt ist. Bei diesem Beispiel kann der Speicher 13 ein synchroner dynamischer Direktzugriffs speicher mit vierfacher Datenrate (QDR-SDRAM) sein. Der Speicher 13 kann eine Burst-Länge von 8 und eine Spaltenadressenhinweis-(CAS)-Latenz von 2 haben. In diesem Fall kann ein zweiter CLK (nicht gezeigt) gegenüber CLK um ein Viertel eines Zyklus versetzt oder phasenverschoben sein. Der Speicher 13 kann dann Daten haben, die bei sowohl einer Anstiegsflanke als auch einer Abfallflanke von sowohl einem ersten CLK als auch einem zweiten CLK geschrieben oder gelesen werden. Auf diese Weise können Daten dann, wenn CLK eine Frequenz von 133 MHz hat, auf dem Datenbus DQ bei einer Rate von 532 MHz übertragen werden.

Gemäß den Fig. 8a bis 8d sind Schaltungsdiagramme gezeigt, die die charakteri stischen Impedanzen verschiedener Konfigurationen der Hauptkarte, des Sockels und des Speichermoduls darstellen. In den Fig. 8a bis 8d kann ein Anschluß 26 10 cm vom Sockel oder Schlitz entfernt positioniert sein. R kann ein Signalleitungs- Abschlußwiderstand sein. Fig. 8a stellt die charakteristische Impedanz des Haupt kartenbusses 22 dar. Fig. 8b stellt die charakteristische Impedanz des Hauptkar tenbusses 22 und des Speichermoduls 10C bei der herkömmlichen T-Typ- Kabelstruktur der Fig. 14 dar. Fig. 8c stellt die charakteristische Impedanz des Hauptkartenbusses 22 und des Speichermoduls 10D bei der herkömmlichen Struktur der Kontaktanschluß-Durchgangsverdrahtung 19 der Fig. 15 dar. Fig. 8d stellt die charakteristische Impedanz der Hauptkarten-Busleitung 22 und des Spei chermoduls 10 beim offenbarten Ausführungsbeispiel unter Verwendung der Mo dulbusleitungs-Durchgangsverdrahtung 19' dar.

Die charakteristische Impedanz Z0 der Hauptkarten-Busleitung 22 gemäß der Schaltung der Fig. 8a kann so entworfen sein, daß sie etwa 75 Ω sein kann. Die charakteristische Impedanz Z0 kann mathematisch ausgedrückt werden als: Z0 = {(L * d)/(C * d)}^1/2. C und L können jeweils eine Kapazität pro Einheitslänge und eine Induktanz pro Einheitslänge der Busleitungsverdrahtung bezeichnen und d kann eine Länge der Busleitungsverdrahtung darstellen.

Die charakteristische Impedanz Z1 des Hauptkartenbusses 22 und des Speicher moduls 10C bei der herkömmlichen T-Typ-Kabelstruktur, wie sie in der Schaltung der Fig. 8b dargestellt ist, kann mathematisch ausgedrückt werden als: Z1 = {(L * d)/(C * d + C_C + C_LF + C_IN)}^1/2. C_C kann die Kapazität des Modulsockels bezeichnen, C_LF kann die Eingangskapazität der Signalverdrahtung bezeichnen und C_IN kann die Eingangskapazität beim Anschlußstift des Speicherchips oder der integrierten Schaltung bezeichnen. Die charakteristische Impedanz Z1 kann etwa 36 Ω sein.

Die charakteristische Impedanz Z2 des Hauptkartenbusses 22 und des Speicher moduls 10D bei der herkömmlichen Struktur der Kontaktanschluß- Durchgangsverdrahtung 19, wie sie in der Schaltung der Fig. 8c dargestellt ist, kann mathematisch ausgedrückt werden als: Z2 = {(L * d)/(C * d + C_TH + C_LF1 + C_in)}^1/2. C_TH kann die Kapazität des Modulsockels im Fall eines Durchgangslochs bezeichnen. Die charakteristische Impedanz Z2 kann etwa 42,8 Ω sein.

Die charakteristische Impedanz Z3 des Hauptkartenbusses 22 und des Speicher moduls 10 bei der Struktur der Modulbusleitungs-Durchgangsverdrahtung 19', wie sie in der Schaltung der Fig. 8d dargestellt ist, kann mathematisch ausgedrückt werden als: Z3 = {(L * d)/(C * d + C_TH + C_LF2 + C_IN)}^1/2. Die charakteristische Impe danz Z3 kann etwa 51,1 Ω sein.

Es ist zu beachten, daß bei den obigen Berechnungen durch Verwenden der Mo dulbusleitungs-Durchgangsverdrahtung 19' die charakteristische Impedanz Z3 eine verglichen mit herkömmlichen Ansätzen bei Z1 und Z2 kleinere Differenz haben kann als die ideale charakteristische Impedanz Z0 von nur der Hauptkarten- Busleitung 22. Dies kann Reflexionen und Verzerrungen reduzieren, die durch Im pedanz-Fehlanpassungen verursacht werden. Daher können Betriebsfrequenzen erhöht werden.

Wenn die Kapazität und die Induktanz der Modulverdrahtung und des Sockels so ausgewählt werden, daß sie gleich der Kapazität und der Induktanz der Verdrah tung auf der Verdrahtungskarte sind, können die charakteristischen Impedanzen gleichermaßen derart bestimmt werden, daß sie etwa wie folgt sind: Z0 = 75 Ω, Z1 = 35 Ω, Z2 = 41,2 Ω und Z3 = 46,1 Ω.

Nimmt man nun Bezug auf Fig. 9, ist eine Vorderansicht eines Speichermoduls gemäß einem Ausführungsbeispiel vorgestellt, dem das allgemeine Bezugszeichen 10A zugeteilt ist. Das Speichermodul 10A kann eine Verdrahtungs-Leiterplatte 11 und vier Speicher 13 enthalten. Beim Speicher 10A können Steuersignal- Busleitungen 16 zum elektrischen Verbinden von Kontaktanschlüssen 12 mit An schlußstiften der Speicher 13 vorgesehen sein.

Nimmt man nun Bezug auf Fig. 10, ist eine Querschnittsansicht eines Speichermo duls 10A der Fig. 9, gesehen entlang der Linie X-X, und eines Sockels gemäß ei nem Ausführungsbeispiel gezeigt. Beim Speichermodul und Sockel der Fig. 10 kann ein Hauptkartenbus 10 auf der Hauptkarte 20 diskontinuierlich sein und kann an Sockelanschlüsse 21 anschließen. Sockelanschlüsse können mit Kontaktan schlüssen 12 kontaktiert sein, die an jeder Seite der Verdrahtungskarte 11 positio niert sein können.

Die Kontaktanschlüsse 12 an der Vorderseite der Verdrahtungskarte 11 können mit einem Anschlußstift 18 des Speichers 13 durch eine Modulbusleitung 15 elektrisch verbunden sein, die auch an der Vorderseite der Verdrahtungskarte 11 ausgebildet sein kann. Jeder Kontaktanschluß 12 an der Rückseite des Speichermoduls 10 kann an eine Modulbusleitung 15 elektrisch anschließen, die auch an der Rücksei te der Verdrahtungskarte 11 ausgebildet sein kann. Die Modulbusleitung 15 an der Rückseite des Speichermoduls 10 kann an die Modulbusleitung 15 an der Vorder seite des Speichermoduls 10 durch eine Modulbusleitungs-Durchgangsverdrahtung 19a elektrisch verbunden sein. Die Modulbusleitungs-Durchgangsverdrahtung 19a kann in einem Durchgangsloch ausgebildet sein, das die Verdrahtungs-Leiterplatte 11 durchdringt. Auf diese Weise kann jeder Kontaktanschluß 12 an der Vorderseite des Speichermoduls 10A an einen Kontaktanschluß 12 an der Rückseite des Spei chermoduls 10A elektrisch angeschlossen sein.

Es kann angemerkt werden, daß bei dem Ausführungsbeispiel der Fig. 2 die Mo dulbusleitungs-Durchgangsverdrahtung 19' nahe der Stelle angeordnet sein kann, wo ein Anschlußstift des Speichers 13 und die Modulbusleitung 15 verbunden sind. Jedoch kann bei dem Ausführungsbeispiel der Fig. 10 die Modulbusleitungs- Durchgangsverdrahtung 19A bei einer Position angeordnet sein, die weiter entfernt vom Kontaktanschluß 12 als dort sein kann, wo ein Anschlußstift des Speichers 13 und die Modulbusleitung 15 verbunden sind. Dies kann zulassen, daß die charak teristische Impedanz der Verdrahtung auf der Hauptkarte 20 besser an die charak teristische Impedanz der Verdrahtung am Speichermodul 10A angepaßt ist. Eben so kann der Freiheitsgrad beim Layout der Modulbusleitungs-Durchgangsver drahtung 19A verbessert werden. Bei dem Ausführungsbeispiel der Fig. 10 kann die charakteristische Impedanz Z3 etwa 53,7 Ω sein.

Nimmt man nun Bezug auf Fig. 11, ist eine Querschnittsansicht eines Speichermo duls 10A der Fig. 9, gesehen entlang der Linie XI-XI, und eines Sockels gemäß einem Ausführungsbeispiel gezeigt. Beim Speichermodul und Sockel der Fig. 11 kann eine Hauptkarten-Steuersignal-Busleitung 23 auf der Hauptkarte 20 diskonti nuierlich sein und kann an Sockelanschlüsse 21 anschließen. Die Sockelanschlüs se können mit Kontaktanschlüssen 12 kontaktiert sein, die an jeder Seite der Ver drahtungskarte 11 positioniert sein können.

Jeder Kontaktanschluß 12 an der Rückseite des Speichermoduls 10A kann mit einer Modul-Steuersignal-Busleitung 16 elektrisch verbunden sein, die auch an der Rückseite der Verdrahtungskarte 11 ausgebildet sein kann. Die Modul- Steuersignal-Busleitung 16 an der Rückseite des Speichermoduls 10A kann mit der Modul-Steuersignal-Busleitung 16 an der Vorderseite des Speichermoduls 10A durch eine Modulbusleitungs-Durchgangsverdrahtung 25A elektrisch verbunden sein. Die Modulbusleitungs-Durchgangsverdrahtung 25A kann in einem Durch gangsloch ausgebildet sein, das dis Verdrahtungs-Leiterplatte 11 durchdringt. Auf diese Weise kann jeder Kontaktanschluß 12 an der Vorderseite des Speichermo duls 10 mit einem Kontaktanschluß 12 an der Rückseite des Speichermoduls 10 elektrisch verbunden sein.

Es kann angemerkt werden, daß beim Ausführungsbeispiel der Fig. 3 die Modul busleitungs-Durchgangsverdrahtung 25 nahe der Stelle angeordnet sein kann, wo ein Anschlußstift des Puffers 13 und die Steuersignal-Busleitung 16 verbunden sind. Jedoch ist beim Ausführungsbeispiel der Fig. 10 zu beachten, daß der Puffer 13 eliminiert worden ist, und die Modulbusleitungs-Durchgangsverdrahtung 25A kann bei einer Position angeordnet sein, die weiter entfernt vom Kontaktanschluß 12 sein kann. Dies kann zulassen, daß die charakteristische Impedanz der Ver drahtung auf der Hauptkarte 20 besser an die charakteristische Impedanz der Ver drahtung am Speichermodul 10A angepaßt ist. Ebenso kann der Freiheitsgrad in bezug auf das Layout der Modulbusleitungs-Durchgangsverdrahtung 25A verbes sert werden.

Nimmt man nun Bezug auf Fig. 12, ist eine Vorderansicht eines Speichermoduls gemäß einem Ausführungsbeispiel gezeigt, dem das allgemeine Bezugszeichen 10B zugeteilt ist. Das Speichermodul 10B kann eine Verdrahtungs-Leiterplatte 11 und vier Speicher 13 enthalten. Beim Speichermodul 10B können die Steuersignal- Busleitungen 16 zum elektrischen Verbinden von Kontaktanschlüssen 12 mit An schlußstiften der Speicher 13 vorgesehen sein. Beim Ausführungsbeispiel der Fig. 12 können die Steuersignal-Busleitungen 16 an der Vorder- und der Rückseite der Verdrahtungskarte 11 des Speichermoduls 10B geführt sein. Dies kann eine elek tromagnetische Interferenz (EMI) reduzieren, die durch Steuersignal-Busleitungen verursacht wird.

Nimmt man nun Bezug auf Fig. 13, ist eine Querschnittsansicht eines Speichermo duls 10B der Fig. 12, gesehen entlang der Linie XIII-XIII, und eines Sockels gemäß einem Ausführungsbeispiel gezeigt. Beim Speichermodul und Sockel der Fig. 13 kann ein Hauptkartenbus 22 auf der Hauptkarte 20 diskontinuierlich sein und kann an Sockelanschlüsse 21 anschließen. Die Sockelanschlüsse können mit Kon taktanschlüssen 12 kontaktiert sein, die an jeder Seite der Verdrahtungskarte 11 positioniert sein können.

Die Modul-Steuersignal-Busleitung 16 an der Rückseite des Speichermoduls 10B kann mit der Modul-Steuersignal-Busleitung 16 an der Vorderseite des Speicher moduls 10B durch eine Modulbusleitungs-Durchgangsverdrahtung 25B elektrisch verbunden sein. Die Modulbusleitungs-Durchgangsverdrahtung 25B kann in einem Durchgangsloch ausgebildet sein, das die Verdrahtungs-Leiterplatte 11 durch dringt. Weil keine Kabelverzweigungsstruktur verwendet ist, können die charakte ristischen Impedanzen besser angepaßt werden.

Bei den Ausführungsbeispielen der Fig. 12 und 13 können die Speicher 13 an bei den der Vorder- und der Rückseite des Speichermoduls 10B symmetrisch ange ordnet sein. Dies kann zulassen, daß die EMI in einer Datenbusleitung reduziert wird.

Bei den offenbarten Ausführungsbeispielen kann eine Anpassung der charakteri stischen Impedanz gegenüber herkömmlichen Ansätzen, wie beispielsweise einer T-Typ-Kabelstruktur oder einer Kontaktanschluß-Durchgangsverdrahtungsstruktur verbessert werden. Dies kann aufgrund einer stereoskopischen Verdrahtungsstruk tur erfolgen, wenn eine Hauptkarten-Busleitung an einer Seite eines Speichermo dulsockels mit einer Modulbusleitung an einer Seite eines Speichermoduls elek trisch verbunden werden kann. Die Modulbusleitung kann bis zum Speichermodul geführt werden und mit einer Modulbusleitung auf der anderen Seite des Spei chermoduls durch eine Modulbus-Durchgangsverdrahtung elektrisch verbunden werden. Die Modulbusleitung auf der anderen Seite des Speichermoduls kann zur Hauptkarten-Busleitung auf der anderen Seite eines Speichermodulsockels geführt und mit dieser elektrisch verbunden werden. Dies kann die Herstellung von Spei chermodulen ermöglichen, die bei Speicheranwendungen hoher Geschwindigkeit eingesetzt werden können, wie beispielsweise einem Hochgeschwindigkeits- SDRAM.

Wenn ein bei den Ausführungsbeispielen offenbartes Speichermodul in einem Sy stem verwendet wird, kann es sein, daß nicht alle Sockel oder Schlitze ein Spei chermodul enthalten. In diesem Fall kann ein Blind-Modul in den Sockel eingefügt werden, so daß ein Hauptkartenbus an beiden Seiten des Sockels elektrisch ver bunden sein kann. Ein Blindmodul bzw. Dummymodul kann als elektrischer Jumper bzw. als elektrischer flexibler Leiterplattenverbinder bzw. als elektrische Drahtbrüc ke dienen. Ein Blindmodul kann auch Abschlußwiderstände enthalten, die Haupt karten-Busleitungen geeigneten abschließen können.

Bei den Ausführungsbeispielen kann deshalb, weil Modulbusleitungen und Steuer signalleitungen oberhalb und unterhalb eines Speichers auf einer Verdrahtungskar te separat angeordnet sein können, eine gegenseitige Signalinterferenz reduziert werden.

Gemäß den Ausführungsbeispielen kann ein Schaltungsmodul eine verbesserte Anpassung der charakteristischen Impedanz bei einer Signalverdrahtung auf eine Hauptkarte haben. Dies kann Reflexionen und/oder Verzerrungen von übertrage nen Signalen reduzieren, was Hochgeschwindigkeits-Schaltungsmodule ohne Re duzieren der Anzahl von Schaltungsmodulen zuläßt, die auf einer Hauptkarte paral lel angeordnet sein können.

Es ist zu verstehen, daß die oben beschriebenen Ausführungsbeispiele beispielhaft sind und die vorliegende Erfindung nicht auf diese Ausführungsbeispiele be schränkt sein sollte. Beispielsweise sind die Ausführungsbeispiele beschrieben worden, bei welchen SDRAM auf einem Speichermodul konfiguriert worden sind. Speichermodule können mit vielen anderen Hochgeschwindigkeits- Halbleiterspeichern konfiguriert werden. Weiterhin kann die Erfindung auf andere Hochgeschwindigkeits-Module angewendet werden, die integrierte Schaltungen enthalten, die Signale hoher Geschwindigkeit von Hauptkarten-Busleitungen emp fangen.

Somit könnte, während die verschiedenen besonderen Ausführungsbeispiele, die hierin gezeigt sind, detailliert beschrieben worden sind, die vorliegende Erfindung verschiedenen Änderungen, Austauschungen und Abänderungen unterzogen wer den, ohne vom Schutzumfang der Erfindung abzuweichen, wie er durch die beige fügten Ansprüche definiert ist.

Claims

1. Modul, das mit einer Verdrahtungskarte versehen ist, die wenigstens eine er ste integrierte Schaltung (einen ersten IC) auf einer Seite und Kontaktan schlüsse auf der einen Seite und einer gegenüberliegenden Seite der Ver drahtungskarte trägt, welches Modul folgendes aufweist:
eine erste Signalverdrahtung, die auf der einen Seite ausgebildet ist, wo bei die erste Signalverdrahtung einen ersten der Kontaktanschlüsse auf der einen Seite und einen Anschlußstift des ersten IC elektrisch verbindet;
eine erste Durchgangsverdrahtung, die ein erstes Ende hat, das mit der ersten Signalverdrahtung verbunden ist, wobei die Durchgangsverdrahtung die Verdrahtungskarte nahe dem ersten IC durchdringt; und
eine zweite Signalverdrahtung, die auf der gegenüberliegenden Seite der Verdrahtungskarte ausgebildet ist, wobei die zweite Signalverdrahtung ein zweites Ende der Durchgangsverdrahtung mit einem ersten der Kontaktan schlüsse auf der gegenüberliegenden Seite der Verdrahtungskarte elektrisch verbindet.

2. Modul nach Anspruch 1, wobei die Durchgangsverdrahtung bei einer Position angeordnet ist, die weiter weg von dem ersten der Kontaktanschlüsse auf der einen Seite der Verdrahtungskarte als wenigstens ein Anschlußstift des er sten IC ist.

3. Modul nach Anspruch 1, wobei jeder Anschlußstift des ersten IC mit einem entsprechenden Kontaktanschluß auf der einen Seite der Verdrahtungskarte und einem entsprechenden Kontaktanschluß auf der gegenüberliegenden Seite der Verdrahtungskarte elektrisch verbunden ist.

4. Modul nach Anspruch 3, wobei die Verdrahtungskarte wenigstens den ersten und einen zweiten IC auf der einen Seite trägt, wobei das Modul weiterhin fol gendes enthält:
eine dritte Signalverdrahtung, die einen Kontaktanschluß auf der einen Seite der Verdrahtungskarte mit einem Anschlußstift des ersten IC koppelt;
eine vierte Signalverdrahtung, die einen Kontaktanschluß auf der gegen überliegenden Seite der Verdrahtungskarte mit einem Anschlußstift des zweiten IC koppelt.

5. Modul nach Anspruch 4, wobei:
ein Teil der dritten und der vierten Signalverdrahtung parallel angeordnet sind.

6. Modul nach Anspruch 5, wobei:
die dritte und die vierte Signalverdrahtung durch eine zweite Durchgangs verdrahtung elektrisch verbunden sind.

7. Modul nach Anspruch 1, wobei:
der erste IC ein dynamischer Direktzugriffsspeicher ist.

8. Modul nach Anspruch 1, wobei die Verdrahtungskarte wenigstens den ersten IC auf der einen Seite und einen zweiten IC auf der gegenüberliegenden Seite trägt, wobei das Modul weiterhin folgendes enthält:
eine dritte Signalverdrahtung, die auf der gegenüberliegenden Seite aus gebildet ist, wobei die dritte Signalverdrahtung einen zweiten der Kontaktan schlüsse auf der gegenüberliegenden Seite und einen Anschlußstift des zweiten IC elektrisch verbindet;
eine zweite Durchgangsverdrahtung mit einem ersten Ende, das mit der dritten Signalverdrahtung verbunden ist, wobei die Durchgangsverdrahtung die Verdrahtungskarte nahe dem zweiten IC durchdringt; und
eine vierte Signalverdrahtung, die auf der einen Seite der Verdrahtungs karte ausgebildet ist, wobei die vierte Signalverdrahtung ein zweites Ende der zweiten Durchgangsverdrahtung mit einem zweiten Ende der Kontaktan schlüsse auf der einen Seite der Verdrahtungskarte elektrisch verbindet.

9. Speichermodul, das mit einer Verdrahtungskarte versehen ist, die Kontaktan schlüsse auf einer Vorderseite und einer Rückseite aufweist, wobei das Spei chermodul folgendes aufweist:
einen ersten Speicher, der an der Vorderseite der Verdrahtungskarte an gebracht ist, wobei der erste Speicher einen ersten externen Anschluß hat;
eine erste Signalverdrahtung, die auf der Vorderseite der Verdrahtungs karte ausgebildet ist, wobei die erste Signalverdrahtung einen ersten Kon taktanschluß auf der Vorderseite der Verdrahtungskarte mit dem ersten ex ternen Anschluß elektrisch verbindet;
eine erste Durchgangsverdrahtung, die die Verdrahtungskarte unter der ersten Signalverdrahtung durchdringt, wobei die erste Durchgangsverdrah tung ein erstes Ende hat, das an die erste Signalverdrahtung angeschlossen ist;
eine zweite Signalverdrahtung, die auf der Rückseite der Verdrahtungs karte ausgebildet ist, wobei die zweite Signalverdrahtung ein zweites Ende der ersten Durchgangsverdrahtung mit einem zweiten Kontaktanschluß auf der Rückseite der Verdrahtungskarte elektrisch verbindet.

10. Speichermodul nach Anspruch 9, wobei die erste Durchgangsverdrahtung nahe dem ersten externen Anschluß des Speichers angeordnet ist.

11. Speichermodul nach Anspruch 9, wobei der Abstand zwischen der ersten Durchgangsverdrahtung und dem ersten Kontaktanschluß auf der Vorderseite größer als der Abstand zwischen dem externen Anschluß des Speichers und dem ersten Kontaktanschluß auf der Vorderseite ist.

12. Speichermodul nach Anspruch 9, wobei der Speicher ein Direktzugriffsspei cher ist.

13. Speichermodul nach Anspruch 12, das weiterhin folgendes enthält:
einen Puffer, der an der Vorderseite der Verdrahtungskarte angebracht ist, wobei der Puffer einen zweiten externen Anschluß hat;
eine dritte Signalverdrahtung, die auf der Vorderseite der Verdrahtungs karte ausgebildet ist, wobei die dritte Signalverdrahtung einen dritten Kon taktanschluß auf der Vorderseite der Verdrahtungskarte mit dem zweiten ex ternen Anschluß elektrisch verbindet;
eine zweite Durchgangsverdrahtung, die die Verdrahtungskarte unter der dritten Signalverdrahtung durchdringt, wobei die zweite Durchgangsverdrah tung mit einem ersten Ende verbindet, das an die dritte Signalverdrahtung angeschlossen ist; und
eine vierte Signalverdrahtung, die ein zweites Ende der zweiten Durch gangsverdrahtung mit einem vierten Kontaktanschluß auf der Rückseite der Verdrahtungskarte elektrisch verbindet.

14. Speichermodul nach Anspruch 9, wobei der Speicher ein synchroner Direkt zugriffsspeicher mit doppelter Datenrate ist.

15. Speichermodul nach Anspruch 9, wobei der Speicher ein synchroner Direkt zugriffsspeicher mit vierfacher Datenrate ist.

16. Modul, das mit einer Verdrahtungskarte versehen ist, die Kontaktanschlüsse der Vorderseite hat, die auf einer Vorderseite der Verdrahtungskarte ausge bildet sind, und Kontaktanschlüsse der Rückseite, die auf einer Rückseite der Verdrahtungskarte ausgebildet sind, wobei das Modul folgendes aufweist:
eine erste integrierte Schaltung (einen ersten IC), die (der) an der Vorder seite der Verdrahtungskarte angebracht ist, wobei der erste IC einen ersten Anschlußstift hat;
eine erste Verdrahtung, die auf der Vorderseite der Verdrahtungskarte ausgebildet ist, wobei die erste Verdrahtung einen Signalpfad in einer ersten Richtung zwischen einem ersten Kontaktanschluß der Vorderseite und dem ersten Anschlußstift des ersten IC zur Verfügung stellt;
eine zweite Verdrahtung, die auf der Rückseite der Verdrahtungskarte ausgebildet ist, wobei die zweite Signalverdrahtung einen Signalpfad in der ersten Richtung von einem ersten Kontaktanschluß der Rückseite zur Verfü gung stellt; und
eine erste Durchgangsverdrahtung, die entfernt von und in der ersten Richtung in bezug auf die Kontaktanschlüsse angeordnet ist, wobei die erste Durchgangsverdrahtung einen Signalpfad zwischen der ersten und der zwei ten Verdrahtung zur Verfügung stellt.

17. Modul nach Anspruch 16, wobei der erste Anschlußstift des ersten IC an ei nem ersten Rand des ersten IC angebracht ist, wobei der erste IC weiterhin einen zweiten Anschlußstift enthält, der an einem zweiten Rand des ersten IC angebracht ist, und wobei der Abstand zwischen dem zweiten Anschlußstift und den Kontaktanschlüssen auf der Vorderseite des Moduls größer als der Abstand zwischen dem ersten Anschlußstift und den Kontaktanschlüssen auf der Vorderseite des Moduls ist, und wobei ein Puffer zwischen wenigstens ei nem Kontaktanschluß und dem zweiten Anschlußstift gekoppelt ist.

18. Modul nach Anspruch 16, wobei der erste Anschlußstift des ersten IC an ei nem ersten Rand des ersten IC angebracht ist, wobei der erste IC weiterhin einen zweiten Anschlußstift enthält, der an einem zweiten Rand des ersten ICs angebracht ist, und wobei der Abstand zwischen dem zweiten Anschluß stift und den Kontaktanschlüssen auf der Vorderseite des Moduls größer als der Abstand zwischen dem ersten Anschlußstift und den Kontaktanschlüssen auf der Vorderseite des Moduls ist, wobei das Modul weiterhin folgendes ent hält:
einen zweiten IC, der an der Vorderseite der Verdrahtungskarte ange bracht ist, wobei der zweite IC einen dritten Anschlußstift und einen vierten Anschlußstift enthält, wobei der dritte Anschlußstift an einem ersten Rand des zweiten IC angebracht ist und wobei der vierte Anschlußstift an einem zweiten Rand des zweiten IC angebracht ist, und wobei der Abstand zwischen dem vierten Anschlußstift und den Kontaktanschlüssen auf der Vorderseite des Moduls größer als der Abstand zwischen dem dritten Anschlußstift und den Kontaktanschlüssen auf der Vorderseite des Moduls ist;
eine dritte Verdrahtung, die auf der Vorderseite der Verdrahtungskarte ausgebildet ist, wobei die dritte Verdrahtung einen Signalpfad zwischen einem zweiten Kontakt der Vorderseite und dem zweiten Anschlußstift des ersten IC zur Verfügung stellt; und
eine vierte Verdrahtung, die auf der Rückseite der Verdrahtungskarte ausgebildet ist, wobei die vierte Verdrahtung einen Signalpfad zwischen ei nem zweiten Kontakt der Rückseite und dem vierten Anschlußstift des zwei ten IC zur Verfügung stellt.

19. Modul nach Anspruch 18, wobei ein Teil der dritten Verdrahtung und ein Teil der vierten Verdrahtung parallel angeordnet sind.

20. Modul nach Anspruch 19, das weiterhin folgendes enthält:
eine zweite Durchgangsverdrahtung, die einen Signalpfad zwischen der dritten Verdrahtung und der vierten Verdrahtung zur Verfügung stellt.