DE10102872C2 - Computer mit Hochgeschwindigkeitsbus - Google Patents
Computer mit HochgeschwindigkeitsbusInfo
- Publication number
- DE10102872C2 DE10102872C2 DE2001102872 DE10102872A DE10102872C2 DE 10102872 C2 DE10102872 C2 DE 10102872C2 DE 2001102872 DE2001102872 DE 2001102872 DE 10102872 A DE10102872 A DE 10102872A DE 10102872 C2 DE10102872 C2 DE 10102872C2
- Authority
- DE
- Germany
- Prior art keywords
- optical
- semiconductor
- bus
- memory
- computer according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Optical Communication System (AREA)
- Multi Processors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft einen Computer mit einem Prozessor und
einem Arbeitsspeicher, die jeweils mindestens ein Halbleiter
bauelement umfassen und über einen Bus miteinander verbunden
sind.
Die herkömmliche Architektur eines Computers, insbesondere
eines Arbeitsplatzrechners oder Personal Computers, umfaßt
einen Prozessor, der die Berechnungsoperationen und die über
geordnete Steuerung ausführt, einen Arbeitsspeicher, in dem
die momentan verarbeiteten Daten temporär gespeichert werden,
sowie weitere periphere Einrichtungen, beispielsweise ein Da
tensichtgerät oder einen Bildschirm, welcher durch eine dedi
zierte Platine angesteuert wird, oder ein Festplattenlaufwerk
zur nichtflüchtigen Speicherung von Daten. Sämtliche an den
Prozessor angeschlossenen Funktionseinheiten werden über ei
nen Bus angesteuert. Heutige Busse umfassen 16, 32 oder 64
Bit Datenbreite sowie entsprechende Steuersignale, um den Da
tenverkehr gemäß einem vorgegebenen Protokoll abzuarbeiten.
Herkömmliche Busse in Computern, insbesondere in Personal
Computern, sind aus metallischen Leitungen gebildet, die auf
der Platine verlaufen oder zumindest teilweise als metalli
sche Kabel geführt werden. Problematisch ist, daß die Daten
übertragungsrate über einen aus metallischen Leiterbahnen ge
bildeten Bus begrenzt ist. Zur Erhöhung der Datenrate werden
daher die Signale parallel übertragen, beispielsweise mit ei
ner Breite von 64 Bit. An den Schnittstellen des Busses mit
den Halbleiterbauelementen des Prozessors oder des Arbeits
speichers werden die vom Bus kommenden elektrischen Signale
direkt in den Halbleiterchip eingespeist. So ist eine Leiter
bahn auf der Platine mit einem Anschlußstift oder Pin des die
integrierte Halbleiterschaltung enthaltenden Gehäuses verbun
den. Der Pin wird vom Äußeren ins Innere des Gehäuses geführt
und dort über Bonddrähte mit den Anschlußflächen des Halblei
terchips, den sogenannten Anschlußpads, verbunden. Ein Ein
gangspuffer ist direkt von den über den Bus übertragenen und
über Anschlußpin und Bonddraht an das Anschlußpad geführten
elektrischen Signalen ansteuerbar. Auch wenn die Schaltungen
im integrierten Schaltkreis bei Taktfrequenzen von mehreren
hundert Megahertz arbeiten können, ist die Datenübertragungs
rate auf dem elektrische Signale führenden Bus technologisch
begrenzt. Es ist daher absehbar, daß herkömmliche Bussysteme
auf Basis der Übertragung von elektrischen Signalen zukünfti
ge Anforderungen an die Datenübertragungsrate nicht mehr er
füllen können.
Der Artikel "Rechnerinternes optisches Bussystem mit Licht
leiterplatte" von K.-R. Hase aus Elektronik 26 vom 23.12.86,
Seiten 81 bis 84 und 86 bis 88 beschreibt die Datenübertra
gung über einen optischen Bus. Dabei werden Daten vom Sender
per Leuchtdiode in eine optische Platte eingespeist und per
Photodiode vom Empfänger gelesen.
Die Druckschrift DE 38 34 335 A1 beschreibt Lichtwellenlei
ter, die in einem Substrat integriert sind, um elektronische
Bauteile auf optischem Weg zu verbinden.
Die Druckschrift DE 40 06 510 A1 beschreibt einen optischen
Plattenstapel zur Signalübertragung zwischen Komponenten ei
nes Rechnersystems, bei dem die Busbreite derjenigen der
elektronischen Komponenten entspricht. Es handelt sich um ei
nen parallelen Bus.
Die Druckschrift DE 36 89 583 T2 beschreibt ein optisches
Wellenlängenmultiplexvermittlungssystem. Dieses ermöglicht
die Übertragung mehrerer optischer Signale über eine optische
Ader.
Eine Aufgabe der Erfindung besteht darin, einen Computer an
zugeben, der eine höhere Arbeitsgeschwindigkeit und Flexibi
lität bei der Datenübertragung aufweist. Insbesondere soll
bei der Verwendung von Halbleiterbauelementen für Prozessor
und Arbeitsspeicher der diese Einrichtungen verbindende Bus
eine höhere Datenübertragungsrate bereitstellen können.
Gemäß der Erfindung wird diese Aufgabe durch einen Computer
gelöst, der umfaßt: einen Prozessor, der mindestens ein Halb
leiterbauelement umfaßt, einen Arbeitsspeicher, der minde
stens ein Halbleiterbauelement umfaßt, eine Peripherieein
heit, einen Bus, über den der Prozessor mit dem Arbeitsspei
cher und der Peripherieeinheit verbunden ist, eine Steue
rungseinrichtung, die mindestens ein Halbleiterbauelement um
faßt und über die der Prozessor mit dem Arbeitsspeicher und
der Peripherieeinheit verbunden ist, jeweilige optische Adern
zur Verbindung der Steuerungseinrichtung mit dem Arbeitsspei
cher, dem Prozessor und der Peripherieeinheit, jeweilige
elektro-optische Wandler zur Wandlung zwischen optischen Si
gnalen und elektrischen Signalen, deren optische Schnittstel
len mit den optischen Adern und deren elektrische Schnitt
stellen mit den jeweiligen Halbleiterbauelementen verbunden
sind.
Beim Computersystem gemäß der Erfindung wird eine optische
Ader verwendet, also eine Glasfaser, um Signale über den Bus
zu übertragen. Die Datenübertragung längs des Busses erfolgt
daher nicht etwa durch elektrische Signale, sondern durch op
tische Signale. Die über eine Glasfaser erreichbare Daten
übertragungsrate ist aus derzeitiger Sicht nahezu unbegrenzt.
Probleme wie bei elektrischen Signalen mittels herkömmlicher
Kupfertechnik, wie Anpassung, Impedanz, Reflexion, sind bei
Verwendung der Glasfaser als Übertragungsmedium keine die
Übertragungsrate beeinflussenden Größen. Hohe Taktraten sind
bei der Verwendung von optischen Adern für Bussysteme nicht
mit den aus der Technik von Kupferleitungen bekannten Proble
men verbunden.
Um optische Signale auf den nur elektrische Signale verarbei
tenden integrierten Halbleiterschaltungen des Arbeitsspei
chers und des Prozessors zu bringen, sind Wandler erforder
lich, die optische Signale in elektrische Signale und umge
kehrt je nach Übertragungsrichtung wandeln. Am Ende des Bus
ses sowohl auf Seite des Prozessors als auch auf Seite des
Arbeitsspeichers sind solche Wandler vorgesehen, um die opti
schen Signale des Busses in elektrische Signale zu wandeln,
die der jeweiligen integrierten Schaltung zuführbar sind. Die
Wandler können im gleichen Gehäuse wie die integrierte Halb
leiterschaltung angeordnet werden. Die Wandler sind mit dem
Halbleiterchip verbunden, beispielsweise auf diesem angeord
net. Mit fortschreitender Integrationstechnik können diese
elektro-optischen Wandler auch mit der Halbleiterschaltung
monolithisch integriert werden.
Entsprechend heutigen Systemen kann der Arbeitsspeicher meh
rere, mindestens zwei Halbleiterspeicherbauelemente umfassen.
Die Glasfaser des optischen Busses wird dann bis in die Nähe
der Halbleiterspeicher als einzige Ader geführt. Unmittelbar
vor den Halbleiterbauelementen wird der Signalweg aufge
trennt. Je eine optische Ader wird an die den Halbleiterspei
ehern zugeordneten jeweiligen elektro-optischen Wandlern ge
führt. Die Aufspaltung der einen Glasfaser auf die mehreren
den Halbleiterspeichern zugeordneten Glasfasern erfolgt über
einen Demultiplexer bzw. im Fall der umgekehrten Übertra
gungsrichtung von den Halbleiterspeichern in Richtung des
Prozessors über einen Multiplexer.
Wie in heutigen Architekturen für Personal Computer üblich,
ist ein sogenannter Chipsatz vorhanden, der die Bussteuerung
übernimmt. Die Bauelemente des Chipsatzes sind über einen
Frontside-Bus mit dem Prozessor verbunden. Der Chipsatz über
nimmt dann sämtliche Steuerungsfunktionen aus Sicht des Pro
zessors hin zum Arbeitsspeicher bzw. den peripheren Funkti
onseinheiten. Vom Chipsatz zweigt der Bus zum Arbeitsspeicher
hin ab. Außerdem zweigen vom Chipsatz die jeweiligen Busse
zum Festplattenlaufwerk oder zur Bildschirmplatine ab. An die
Busse können auch andere Platinen, welche spezielle Funktio
nen übernehmen, angeschlossen werden.
Auch die an den Chipsatz angeschlossenen Busse verwenden op
tische Adern als Übertragungsmedium. Daher sind für jeden an
geschlossenen Bus elektro-optische Wandler erforderlich, die
die optischen Signale des jeweiligen Busses in elektrische
Signale wandeln, die vom Halbleiterchipsatz verarbeitet wer
den können.
Die Halbleiterspeicher können wie herkömmlich synchron zu ei
nem Taktsignal arbeitende Halbleiterspeicher mit nichtflüch
tigen Speicherzellen sein, sogenannte SDRAMs (Synchronous Dy
namic Random Access Memories). Prinzipiell kann jede Art von
Halbleiterspeichern für den Arbeitsspeicher verwendet werden.
Nachfolgend wird die Erfindung anhand des in der Zeichnung
dargestellten Ausführungsbeispiels näher erläutert.
Die Figur zeigt die Architektur eines Rechners, dessen Bussy
stem Glasfaserübertragungsstrecken aufweist. Ein Prozessor
oder CPU 10 besteht aus einem Halbleiterbauelement, bei
spielsweise einem Siliziumchip, der Transistoren und andere
integrierbare Bauelemente aufweist, um Schaltungen zu erzeu
gen, die die Funktionalität einer CPU bewirken. Ein Arbeits
speicher 40 umfaßt im dargestellten Beispiel sechs Halblei
terspeicher 41, 42, 43, 44, 45, 46. Jeder der Halbleiterspei
cher ist identisch aufgebaut. So weist der Halbleiterspeicher
41 einen Siliziumchip 48 auf, in dem ein Speicherzellenfeld
und entsprechende Ansteuerungslogik angeordnet sind. Der
Halbleiterspeicher ist beispielsweise, aber nicht notwendi
gerweise, vom Typ SDRAM. Im Falle eines SDRAM erfolgen sämt
liche Datenein-/Datenausgaben synchron zu einem Taktsignal.
Die Datenübertragung zwischen der CPU 10 und den Halbleiter
speichern 41, . . ., 46 des Arbeitsspeichers 40 wird über ein
Bussystem 30 abgewickelt. Das Bussystem 30 verwendet als
Übertragungsmedium optische Adern, hier Glasfasern.
An die CPU 10 ist der Frontside-Bus 36 angeschlossen. Er ver
bindet die CPU 10 mit einer Bussteuerungseinrichtung 20. Die
Bussteuerungseinrichtung 20, ein sogenannter Chipsatz, umfaßt
ein oder mehrere Halbleiterchips, die die Buszugriffe der CPU
10 abarbeiten. Im Ausführungsbeispiel sind drei unterschied
liche Bussysteme 31, 32, 33 vorgesehen, die über den Chipsatz
20 vermittels des Frontside-Busses 36 an die CPU 10 ange
schlossen sind. Ein erster Bus 33 dient zum Anschluß des Ar
beitsspeichers 40. Ein zweiter Bus 32 dient zum Anschluß von
Graphikeinrichtungen, beispielsweise eines Graphikbildschirms
samt entsprechender Ansteuerungslogik. Ein dritter Bus 31,
beispielsweise gemäß PCI- oder ISA-Standard, schließt eine
Festplatte an das System an.
Jeder der Busse 36, 33, 32, 31 umfaßt eine Glasfaser. Auf der
Glasfaser werden die vom Bus zu übertragenden Signale als op
tische Signale mit aus Anwendungssicht nahezu unbegrenzter
Datenübertragungskapazität übertragen. Es reicht daher eine
einzige optische Ader, um sämtliche Signale seriell auf dem
jeweiligen Bus übertragen zu können.
Die Halbleiterbauelemente der CPU 10, des Chipsatzes 20 sowie
der Halbleiterspeicherbausteine des Arbeitsspeichers 40 ver
arbeiten elektrische Signale. Zur Umsetzung der optischen Si
gnale des Bussystems auf elektrische Signale, die von den
Halbleiterschaltungen zu verarbeiten sind, weist der Computer
elektro-optische Wandler auf. Die elektro-optischen Wandler
sind technisch ausgereift und bekannt. Sie setzen bei der
Übertragung von Signalen vom Bus zum Halbleiterchip optische
Signale in elektrische Signale um und bei der umgekehrten
Übertragung vom Halbleiterchip zum Bussystem elektrische Si
gnale in optische Signale. Ein elektro-optischer Wandler 11
befindet sich am auf der Seite der CPU gelegenen Ende des
Frontside-Busses 36, ein entsprechender Wandler 21 am
chipsatzseitigen Ende des Frontside-Busses 36. Der Graphikbus
32 ist über den Wandler 24 an den Chipsatz angeschlossen, der
PCI- oder ISA-Bus ist über den Wandler 22 an den Chipsatz an
geschlossen. Die Glasfaser 33 des zum Arbeitsspeicher 40 füh
renden Busses ist über den Wandler 23 an den Chipsatz ange
schlossen. Sämtliche Halbleiterspeicherbausteine weisen einen
elektro-optischen Wandler auf, beispielsweise der Speicher 41
den Wandler 47. Der Wandler ist zweckmäßigerweise im Gehäuse
des jeweiligen Halbleiterspeicherbausteins angeordnet. Bei
spielsweise ist die elektrische Schnittstelle des Wandlers
auf dem Halbleiterchip angeordnet und mit den Anschlußpads
des Halbleiterchips verbunden. Idealerweise ist der elektro
optische Wandler monolithisch auf dem jeweiligen Chip inte
griert. Die Glasfaser kann dann direkt an die optische
Schnittstelle des elektro-optischen Wandlers angeschlossen
werden.
Über den optischen Übertragungskanal können Daten mit hoher
Datenrate übertragen werden. Probleme der Anpassung, Impedanz
und Reflexionen sind prinzipiell auch für höchste Datenraten
gelöst. Der Übertragungsweg ist vollständig galvanisch ge
trennt. Eine Erhöhung der Datenrate erfordert daher keine ge
sonderte Dimensionierung etwaiger Anpassungsschaltungen, wie
dies bei Kupferleitungsbussen der Fallist. Die Datenübertra
gung über eine optische Ader erfolgt beispielsweise seriell.
Ein geeignetes Übertragungsprotokoll, welches konform mit dem
ISO/OSI-Schichtenmodell ist, ermöglicht die serielle Übertra
gung von hohen Datenraten.
Der Arbeitsspeicher 40 umfaßt mehrere einzelne Halbleiter
speicher, auf die beispielsweise parallel zuzugreifen ist. Im
dargestellten Ausführungsbeispiel sind sechs Halbleiterspei
cher 41, 42, 43, 44, 45, 46 vorgesehen, eine höhere oder
niedrigere Anzahl ist ebenso möglich. Die Signalstrecke, wel
che über die Glasfaser 33 vom Chipsatz 20 an die Speicherbau
steine des Arbeitsspeichers 40 herangeführt wird, wird durch
einen Demultiplexer 34 in je eine nachgeschaltete Glasfaser
strecke aufgespaltet, die an die jeweiligen elektro-optischen
Wandler der Halbleiterspeicher anschließt. Beispielsweise
wird der Halbleiterspeicherbaustein 41 von der Glasfaser 35
versorgt, die am Demultiplexer 34 ansetzt, der Halbleitersei
cherbaustein 42 von der Glasfaser 37 etc. Entsprechendes gilt
für die weiteren Halbleiterspeicherbausteine. Für den Signal
weg von den Halbleiterspeicherbausteinen zum Chipsatz 20
weist die Einrichtung 34 die Funktionalität eines Multiple
xers auf, der sämtliche von den Halbleiterspeicherbausteinen
über die jeweiligen einzelnen optischen Adern herangeführten
Signale gemultiplext auf die einzige Glasfaser 33 zusammen
faßt und an den Chipsatz 20 überträgt. Die Ausführung eines
Multiplexers/Demultiplexers 34 an sich ist bekannt.
Die Erfindung ermöglicht einen Hochgeschwindigkeitsbus in
Computersystemen unter Verwendung von Glasfasern, ohne daß
mit zunehmender Datenübertragungsrate Probleme bei Anpassung
oder Reflexionen auftreten würden.
10
CPU
20
Chipsatz
40
Arbeitsspeicher
48
,
49
Halbleiterspeicher
31
,
32
,
33
,
35
,
36
,
37
Glasfasern
11
,
21
,
22
,
23
,
24
,
47
elektro-optische Wandler
Claims (8)
1. Computer, umfassend:
einen Prozessor (10), der mindestens ein Halbleiterbauele ment umfaßt;
einen Arbeitsspeicher (40), der mindestens ein Halbleiter bauelement (41) umfaßt;
eine Peripherieeinheit;
einen Bus (36, 33), über den der Prozessor (10) mit dem Arbeitsspeicher und der Peripherieeinheit verbunden ist;
eine Steuerungseinrichtung (20), die mindestens ein Halb leiterbauelement (20) umfaßt und über die der Prozessor (10) mit dem Arbeitsspeicher (40) und der Peripherieein heit verbunden ist;
jeweilige optische Adern (36, 33, 31, 32) zur Verbindung der Steuerungseinrichtung (20) mit dem Arbeitsspeicher (40), dem Prozessor (10) und der Peripherieeinheit;
jeweilige elektro-optische Wandler (11, 20, 21, 23, 47) zur Wandlung zwischen optischen Signalen und elektrischen Signalen, deren optische Schnittstellen mit den optischen Adern und deren elektrische Schnittstellen mit den jewei ligen Halbleiterbauelementen (10, 20, 41) verbunden sind.
einen Prozessor (10), der mindestens ein Halbleiterbauele ment umfaßt;
einen Arbeitsspeicher (40), der mindestens ein Halbleiter bauelement (41) umfaßt;
eine Peripherieeinheit;
einen Bus (36, 33), über den der Prozessor (10) mit dem Arbeitsspeicher und der Peripherieeinheit verbunden ist;
eine Steuerungseinrichtung (20), die mindestens ein Halb leiterbauelement (20) umfaßt und über die der Prozessor (10) mit dem Arbeitsspeicher (40) und der Peripherieein heit verbunden ist;
jeweilige optische Adern (36, 33, 31, 32) zur Verbindung der Steuerungseinrichtung (20) mit dem Arbeitsspeicher (40), dem Prozessor (10) und der Peripherieeinheit;
jeweilige elektro-optische Wandler (11, 20, 21, 23, 47) zur Wandlung zwischen optischen Signalen und elektrischen Signalen, deren optische Schnittstellen mit den optischen Adern und deren elektrische Schnittstellen mit den jewei ligen Halbleiterbauelementen (10, 20, 41) verbunden sind.
2. Computer nach Anspruch 1,
dadurch gekennzeichnet, daß
der Arbeitsspeicher (40) mindestens zwei Halbleiterbauelemen
te (41, 42, 43, 44, 45, 46) umfaßt, daß ein Demultiplexer
(34) zur Verteilung von optischen Signalen von einer ersten
optischen Ader (33) auf jeweilige den Halbleiterbauelementen
(41, 42) des Arbeitsspeichers (40) zugeordneten zweiten opti
schen Adern (35, 37) vorgesehen ist, daß ein Multiplexer (34)
zur Kopplung von optischen Signalen von den zweiten optischen
Adern (35, 37) zu der ersten optischen Ader (33) vorgesehen
ist und daß die erste optische Ader (33) mit der Steuerungs
einheit (10) gekoppelt ist.
3. Computer nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die Peripherieeinheit eine Graphikeinheit zur Ansteuerung ei
ner Anzeigeeinrichtung ist.
4. Computer nach Anspruch 1, 2 oder 3,
dadurch gekennzeichnet, daß
die Peripherieeinheit ein Festplattenlaufwerk ist.
5. Computer nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
das Halbleiterbauelement (41) des Arbeitsspeichers ein Halb
leiterspeicher ist, insbesondere ein Halbleiterspeicher mit
dynamischen Speicherzellen, dessen Datenein- und Datenausgabe
taktsynchron durchführbar sind.
6. Computer nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
die elektro-optischen Wandler (11, 21, 22, 23, 24, 47) im Ge
häuse des jeweiligen Halbleiterbauelements (10, 20, 41) ange
ordnet sind.
7. Computer nach Anspruch 6,
dadurch gekennzeichnet, daß
die elektro-optischen Wandler (11, 21, 22, 23, 24, 47) auf
dem Halbleiterplättchen des jeweiligen Halbleiterbauelements
(10, 20, 41) angeordnet sind.
8. Computer nach Anspruch 7,
dadurch gekennzeichnet, daß
die elektro-optischen Wandler (11, 21, 22, 23, 24, 47) auf
dem Halbleiterplättchen des jeweiligen Halbleiterbauelements
(10, 20, 41) monolithisch integriert sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001102872 DE10102872C2 (de) | 2001-01-23 | 2001-01-23 | Computer mit Hochgeschwindigkeitsbus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001102872 DE10102872C2 (de) | 2001-01-23 | 2001-01-23 | Computer mit Hochgeschwindigkeitsbus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10102872A1 DE10102872A1 (de) | 2002-08-29 |
DE10102872C2 true DE10102872C2 (de) | 2003-07-17 |
Family
ID=7671443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001102872 Expired - Fee Related DE10102872C2 (de) | 2001-01-23 | 2001-01-23 | Computer mit Hochgeschwindigkeitsbus |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10102872C2 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3834335A1 (de) * | 1988-10-08 | 1990-04-12 | Telefunken Systemtechnik | Halbleiterschaltung |
DE4006510A1 (de) * | 1990-03-02 | 1991-09-05 | Jiang Jie | Optisches bussystem mit optisch parallelem plattenstapel (opps) bzw. optisch paralleler streifenleiterplatte (opsp) |
DE3689583T2 (de) * | 1985-11-22 | 1994-08-25 | Nippon Electric Co | Optisches Wellenlängenmultiplexvermittlungssystem mit Wellenlängenschaltlichtmodulatoren. |
-
2001
- 2001-01-23 DE DE2001102872 patent/DE10102872C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3689583T2 (de) * | 1985-11-22 | 1994-08-25 | Nippon Electric Co | Optisches Wellenlängenmultiplexvermittlungssystem mit Wellenlängenschaltlichtmodulatoren. |
DE3834335A1 (de) * | 1988-10-08 | 1990-04-12 | Telefunken Systemtechnik | Halbleiterschaltung |
DE4006510A1 (de) * | 1990-03-02 | 1991-09-05 | Jiang Jie | Optisches bussystem mit optisch parallelem plattenstapel (opps) bzw. optisch paralleler streifenleiterplatte (opsp) |
Non-Patent Citations (1)
Title |
---|
HASE, K.-R.: Rechnerinternes optisches Bussystem mit Lichtleiterplatte, Elektronik 26/23.12.1986, S. 81-84, 86-88 * |
Also Published As
Publication number | Publication date |
---|---|
DE10102872A1 (de) | 2002-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69129258T2 (de) | Vermittlungssystem von optischen Übertragungsleitungen zum Störungsschutz | |
US7539376B2 (en) | Optically connectable circuit board with optical component(s) mounted thereon | |
DE112019000130T5 (de) | Knoten mit kombinierter optischer und elektrischer schaltung | |
DE69836058T2 (de) | Mehrkanaliges optisches Empfänger-/Sendersystem | |
DE102007039763A1 (de) | Integrierte Schaltung, Chipstapel und Datenverarbeitungssystem | |
DE69230775T2 (de) | Optisches Übertragungssystem mit Umschaltungseinrichtung für die Übertragungsleitungen | |
DE10297754T5 (de) | Speichermodul mit einem Übertragungspfad für Highspeed-Daten und einem Übertragungspfad für Lowspeed-Daten sowie Speichersystem, daß das Speichermodul aufweist | |
DE102022105360A1 (de) | Integrierte siliciumphotonik-sendeempfänger, die ultrahochgeschwindigkeits-eingabe/ausgabe und zwischenverbindungen mit hoher dichte für optische terabyte-pro-sekunde-zwischenverbindungen ermöglichen | |
US8724939B2 (en) | Enhanced low inductance interconnections between electronic and opto-electronic integrated circuits | |
EP0394725B1 (de) | Taktverteilereinrichtung | |
DE10102872C2 (de) | Computer mit Hochgeschwindigkeitsbus | |
DE10137344A1 (de) | Speicherschaltung mit einem optischen Ein-/Ausgang | |
DE102009047602A1 (de) | Verfahren und Vorrichtung zum Bereitstellen eines Hochgeschwindigkeitskommunikationslinks zwischen einer tragbaren Vorrichtung und einer Dockingstation | |
EP0616442B1 (de) | Sende-/Empfangsschaltung in einem passiven optischen Telekommunikationssystem | |
DE3739629C2 (de) | ||
DE102019117629A1 (de) | Photonikpackageintegration | |
DE102021109208A1 (de) | Multi-Mode-Wellenleitersystem und Verbinder für integriert-optische Schaltungen | |
DE2715846A1 (de) | Lichtkoppelndes bauteil fuer gedruckte schaltungen | |
DE102008006725A1 (de) | Optische Mehrmodenübertragung zwischen einem Prozessor und einem Satz aus Speichereinrichtungen | |
CN206807482U (zh) | 基于dsp与fpga架构下的多通道高带宽信号处理*** | |
DE10355591A1 (de) | Bereitstellen von überarbeiteten Signalen an einer Mehrzahl von Toren | |
DE3900348C2 (de) | ||
DE10234703A1 (de) | Optisches Liefern von Daten an eine integrierte Schaltung | |
DE4006510A1 (de) | Optisches bussystem mit optisch parallelem plattenstapel (opps) bzw. optisch paralleler streifenleiterplatte (opsp) | |
DE19930418A1 (de) | Lichtwellenleiter-Bussystem, insbesondere für Backplaneanwendungen, mit durch Sternkoppler verbundenen m-Teilnehmern mit jeweils n-Kanälen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |