DE10056281B4 - Electronic component with a semiconductor chip - Google Patents

Electronic component with a semiconductor chip Download PDF

Info

Publication number
DE10056281B4
DE10056281B4 DE10056281A DE10056281A DE10056281B4 DE 10056281 B4 DE10056281 B4 DE 10056281B4 DE 10056281 A DE10056281 A DE 10056281A DE 10056281 A DE10056281 A DE 10056281A DE 10056281 B4 DE10056281 B4 DE 10056281B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
electronic component
connection lines
line block
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056281A
Other languages
German (de)
Other versions
DE10056281A1 (en
Inventor
Jürgen Högerl
Volker Strutz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10056281A priority Critical patent/DE10056281B4/en
Publication of DE10056281A1 publication Critical patent/DE10056281A1/en
Application granted granted Critical
Publication of DE10056281B4 publication Critical patent/DE10056281B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Elektronisches Bauteil mit mindestens einem Halbleiterchip (2), der eine aktive Oberseite (3) mit integrierten Schaltungen (4) und eine passive Rückseite (5) ohne integrierte Schaltungen aufweist, wobei der Halbleiterchip (2) mindestens eine makroskopische Durchgangsöffnung (6) aufweist, in der eine Mehrzahl voneinander beabstandeter Durchgangsverbindungsleitungen (7) angeordnet sind, die sich von der Oberseite (3) zu der Rückseite (5) erstrecken, wobei die Durchgangsverbindungsleitungen (7) in einem elektrisch isolierenden Leitungsblock (9) angeordnet sind, der eine Oberseite (10) und eine Rückseite (11) aufweist, wobei sich die Durchgangsverbindungsleitungen (7) von der Oberseite (10) des Leitungsblockes (9) zu der Rückseite (11) des Leitungsblockes (9) erstrecken.electronic Component with at least one semiconductor chip (2) having an active Top (3) with integrated circuits (4) and a passive one back (5) without integrated circuits, wherein the semiconductor chip (2) has at least one macroscopic passage opening (6) in which a plurality of spaced passage connection lines (7) are arranged extending from the top (3) to the back (5), wherein the passage connection lines (7) in an electrically insulating line block (9) are arranged, which has an upper side (10) and a rear side (11), wherein the through connection lines (7) from the top (10) of the line block (9) to the back (11) of the line block (9).

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein elektronisches Bauteil mit mindestens einem Halbleiterchip und ein Verfahren zu seiner Herstellung entsprechend den unabhängigen Ansprüchen.The The invention relates to an electronic component having at least one Semiconductor chip and a method for its production accordingly the independent one Claims.

Die Packungsdichte elektronischer Bauteile mit Halbleiterchips wird ständig erhöht. Dabei nimmt der Platzbedarf für Verbindungsleitungen und Kontaktflächen ständig zu, zumal die Verbindungsleitungen peripher um die Halbleiterchips herum angeordnet werden und somit der Flächenbedarf der Trägersysteme ständig zunimmt.The Packing density of electronic components with semiconductor chips is constantly elevated. It takes up the space required for Connecting lines and contact surfaces constantly, especially the connecting lines are arranged peripherally around the semiconductor chips and thus the space requirement the carrier systems constantly increases.

Aus der WO 99-08318 A1 ist ein elektronisches Bauteil mit einem Halbleiterchip bekannt, bei dem Verbindungsleitungen durch eine Durchgangsöffnung von der Ober- auf die Unterseite des Bauteils geführt werden. Dazu wird in einem ersten Schritt durch Ätzen eine makroskopische Durchgangsöffnung in dem Bauteil erzeugt, die Wände dieser Öffnung in einem zweiten Schritt mit einem organischen Isolator ausgekleidet und in einem dritten Schritt mit einem elektrisch leitenden Material überzogen. Dabei können der zweite und der dritte Schritt bei Bedarf mehrfach wiederholt werden, um mehrere voneinander getrennte Verbindungsleitungen durch die Durchgangsöffnung zu führen.Out WO 99-08318 A1 is an electronic component with a semiconductor chip known, in the connecting lines through a passage opening of the top to the bottom of the component are performed. This is done in one first step by etching a macroscopic passage opening generated in the component, the walls this opening in a second step lined with an organic insulator and coated in a third step with an electrically conductive material. It can the second and third steps are repeated several times if necessary be through several separate connection lines through the passage opening respectively.

Aus Proceedings IEEE Micro Electro Mechan. Syst. in Investigation of Micro Structures, IEEE 1994, 0-7803-1833-1/94, pp. 349-54 ist ebenfalls ein elektronisches Bauteil mit einer Durchgangsöffnung und einer oder mehrerer durch die Durchgangsöffnung geführter Verbindungsleitungen bekannt.Out Proceedings IEEE Micro Electro Mechan. Syst. in Investigation of Micro Structures, IEEE 1994, 0-7803-1833-1 / 94, pp. 349-54 is also an electronic one Component with a through hole and one or more through the passage opening guided connection lines known.

Dabei wird die Durchgangsöffnung ebenfalls durch Ätzen erzeugt und ihre Wände anschließend mit einem Isolator versehen. Anschließend kann entweder die gesamte Wandfläche mit einem leitenden Material ausgekleidet werden oder nur Teile der Wandfläche, beispielsweise um mehrere voneinander getrennte Verbindungsleitungen zu erzeugen.there becomes the passage opening also by etching generated and their walls subsequently with an insulator provided. Subsequently, either the entire wall surface be lined with a conductive material or just parts the wall surface, for example, several separate interconnections to create.

Auf diese Weise ist es zwar möglich, lange Verbindungsleitungen um die Ränder eines Halbleiterchips herum zu vermeiden und sogar mehrere Verbindungsleitungen durch eine Durchgangsöffnung hindurch zu führen. Jedoch nehmen die einzelnen Verbindungsleitungen im Verhältnis zum in der Durchgangsöffnung zur Verfügung stehenden Raum ein großes Volumen in Anspruch.On this way it is possible long connecting lines around the edges of a semiconductor chip to avoid around and even several interconnections through a passage opening therethrough respectively. However, the individual connecting lines take in relation to in the passage opening to disposal standing room a big one Volume required.

Aufgabe der Erfindung ist es daher, den Flächenbedarf von elektronischen Bauteilen mit ihren Zu- und Ausgangsleitungen zu vermindern und insbesondere eine optimale Ausnutzung des in Durchgangslöchern zur Verfügung stehenden Raumes zu erreichen.task The invention therefore, the space requirement of electronic To reduce components with their supply and output lines and In particular, an optimal utilization of the in-through holes for disposal to reach a standing room.

Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.These The object is solved by the subject matter of the independent claims. further developments The invention will become apparent from the dependent claims.

Erfindungsgemäß weist ein elektronisches Bauteil mit mindestens einem Halbleiterchip eine aktive Oberseite mit integrierten Schaltungen und eine passive Rückseite ohne integrierte Schaltungen auf. Der Halbleiterchip des erfindungsgemäßen elektronischen Bauteils weist mindestens eine makroskopische Durchgangsöffnung auf, das heißt, die Durchgangsöffnung hat makroskopische, mit bloßem Auge erkennbare und meß bare Abmessungen im Gegensatz zu mikroskopischen Durchgangsöffnungen, die nur noch unter einem Lichtmikroskop meßbar werden. In dieser makroskopischen Durchgangsöffnung eines Halbleiterchips sind eine Mehrzahl voneinander beabstandeter Durchgangsverbindungsleitungen angeordnet, die sich von der Oberseite zu der Unterseite des Halbleiterchips erstrecken.According to the invention an electronic component having at least one semiconductor chip active top with integrated circuits and a passive back without integrated circuits. The semiconductor chip of the inventive electronic Component has at least one macroscopic passage opening, this means, the passage opening has macroscopic, with mere Eye recognizable and measurable bare Dimensions as opposed to microscopic through-holes, which can only be measured under a light microscope. In this macroscopic Through opening of a semiconductor chip are arranged a plurality of spaced passage connection lines, extending from the top to the bottom of the semiconductor chip extend.

Ein derartiges elektronisches Bauteil hat den Vorteil, daß sich auf engstem Raum Durchgangsverbindungsleitungen von der Oberseite eines Halbleiterchips zu der Rückseite eines Halbleiterchips konzentrieren. Die Rückseite des Halbleiterchips steht für Anordnungen weiterer Halbleiterchips oder für das Anordnen passiver Bauelemente auf der Rückseite des Halbleiterchips zur Verfügung. Darüber hinaus wird die Querschnittsfläche von Einkoppelschleifen durch Verbindungsleitungen von der Oberseite eines Halbleiterchips zu der Rückseite eines Halbleiterchips vermindert, da eine Mehrzahl von Durchgangsverbindungsleitungen eng nebeneinander in der makroskopischen Durchgangsöffnung angeordnet werden können.One Such electronic component has the advantage that is on Narrowest space Passage lines from the top of a Semiconductor chips to the back concentrate a semiconductor chip. The back of the semiconductor chip stands for Arrangements of further semiconductor chips or for the arrangement of passive components on the back side of the semiconductor chip available. About that In addition, the cross-sectional area becomes of coupling loops through connecting lines from the top of a Semiconductor chips to the back of a semiconductor chip, since a plurality of through-connection lines arranged close to each other in the macroscopic passage opening can be.

In einer nicht die Erfindung zeigenden Ausführung weisen die Durchgangsverbindungsleitungen Bonddrähte auf. Dabei können die Bonddrähte unmittelbar auf der Oberseite des Halbleiterchips mit entsprechenden Kontaktflächen des Halbleiterchips verbunden sein und sich durch die makroskopische Durchgangsöffnung zu der Rückseite des Halbleiterchips erstrecken. Es können auch die Kontaktflächen des Halbleiterchips über eine Umverdrahtungsfolie zu der makroskopischen Durchgangsöffnung geführt werden. Von dort aus sind Bonddrähte mit der Rückseite des elektronischen Bauteils verbunden. Diese Bonddrähte können aus den Materialien Gold, Kupfer, Aluminium und Legierung derselben zusammengesetzt sein.In an embodiment not showing the invention have the through-connection lines Bond wires on. It can the bonding wires immediately on top of the semiconductor chip with corresponding contact surfaces of the Be connected to semiconductor chips and through the macroscopic through hole to the back of the semiconductor chip. It can also be the contact surfaces of the Semiconductor chips over a redistribution film are guided to the macroscopic through hole. From there are bonding wires with the back connected to the electronic component. These bonding wires can be off the materials gold, copper, aluminum and alloy thereof be composed.

Die Bonddrähte aus Gold haben den Vorteil, daß sie mit Aluminiumoberflächen, beispielsweise einer Umverdrahtungsfolie, eine eutektische Schmelze bilden, so daß die Bonddrähte mit einfachem Ultraschallbonden oder mit Thermokompressionsbonden oder mit Thermosonicbonden im Bereich der makroskopischen Durchgangsöffnung mit den Leiterbahnen bzw. Kontaktanschlußflächen einer Umverdrahtungsfolie, die auf der Oberseite des Halbleiterchips angeordnet ist, verbunden werden können. Von dort aus kann auf kürzestem Wege, nämlich durch die makroskopische Durchgangsöffnung, über Bonddrähte eine Verbindung zu der Rückseite des Halbleiterchips hergestellt werden. Die passive Rückseite des Halbleiterchips kann nun vorteilhaft genutzt werden, indem auf ihr zunächst ein Leiterbahnmuster aufgebracht ist. Mit dem Leiterbahnmuster werden weitere Bauelemente und Halbleiterchips in Kontakt gebracht. Somit läßt sich mit Hilfe der in der makroskopischen Durchgangsöffnung konzentrierten Durchgangsverbindungsleitungen eine kurze platzsparende und effektive Verbindungsleitungsführung realisieren. Die Rückseite kann neben einem zu Leiterbahnen strukturierten metallischen Muster auch eine Umverdrahtungsfolie aufweisen, die ihrerseits in Verbindung mit weiteren Bauteilen oder Chips stehen kann.The bonding wires made of gold have the advantage that they form an eutectic melt with aluminum surfaces, for example a rewiring foil, so that the bonding wires are arranged with simple ultrasound bonding or with thermosonic bonding or with thermosonic bonds in the region of the macroscopic through-hole with the conductor tracks or contact pads of a rewiring foil which is arranged on the top side of the semiconductor chip, can be connected. From there, a connection to the rear side of the semiconductor chip can be established via the shortest path, namely through the macroscopic passage opening, via bonding wires. The passive back side of the semiconductor chip can now be advantageously used by first a conductor track pattern is applied to it. With the conductor pattern, further components and semiconductor chips are brought into contact. Thus, a short space-saving and effective connection line guidance can be realized with the aid of the through connection lines which are concentrated in the macroscopic passage opening. In addition to a metallic pattern structured to strip conductors, the rear side can also have a rewiring film, which in turn can be connected to further components or chips.

Eine Ausführungsform der Erfindung sieht vor, daß die Durchgangsverbindungsleitung in einem die Durchgangsverbindungsleitung elektrisch isolierenden Leitungsblock angeordnet sind. Dieser Leitungsblock weist eine Oberseite und eine Rückseite auf, wobei sich die Durchgangsverbindungsleitungen von der Oberseite des Leitungsblockes zu der Rückseite des Leitungsblockes erstrecken. Mit einem derartigen Leitungsblock kann ein hohes Maß an Durchgangsverbindungsleitungen in einer makroskopischen Durchgangsleitung untergebracht werden.A embodiment the invention provides that the Through connection line in a the through connection line electrically insulating line block are arranged. This line block has a top and a back, wherein the passage connection lines from the top of the lead block to the back of the line block extend. With such a line block can be a high level Through connection lines in a macroscopic passage line be housed.

Dazu werden in einer weiteren Ausführungform der Erfindung Querschnittsdichten von Durchgangsverbindungsleitungen in dem Leitungsblock von 15 Durchgangsverbindungsleitungen pro mm2 bis zu 150 Durchgangsverbindungsleitungen pro mm2 realisiert. Dabei weisen die Durchgangsverbindungsleitungen in einer weiteren Ausführungsform der Erfindung Durchmesser zwischen 20 und 50 μm auf.For this purpose, in a further embodiment of the invention, cross-sectional densities of through-connection lines in the line block are realized from 15 via connection lines per mm 2 up to 150 through connection lines per mm 2 . In this case, in a further embodiment of the invention, the through-connection lines have diameters between 20 and 50 μm.

Um die Enden der Durchgangsverbindungsleitungen mit einer Leiterplatine oder mit einer Umverdrahtungsfolie zu verbinden, weisen diese Enden auf mindestens einer Seite Lötbälle oder Löthöcker auf. Auf der gegenüberliegenden anderen Seite können in einer weiteren Ausführungsform der Erfindung Bonddrahtverbindungen zu jeweils den Enden der Durchgangsverbindungsleitungen angeordnet sein. Diese Ausführungsform hat den Vorteil, daß eine breite Variation der Verbindungsmöglichkeiten und der Kombination von Durchgangsverbindungsleitungen in einem Leitungsblock und zwischen der Ober- und Rückseite eines Halbleiterchips durchgeführt werden können.Around the ends of the feedthrough links to a printed circuit board or to connect to a rewiring foil, have these ends at least one side soldering balls or Lötsöcker on. On the opposite other side can in a further embodiment the invention bonding wire connections to each of the ends of the through-connection lines be arranged. This embodiment has the advantage that a wide Variation of connection options and the combination of through-connection lines in one Line block and between the top and back of a semiconductor chip be performed can.

In einer weiteren Ausführungsform der Erfindung weisen beide Enden jeder Durchgangsverbindungsleitung Kontakthöcker oder Lötbälle auf. Diese Kontakthöcker oder Lötbälle sind entsprechend den Durchgangsverbindungsleitungen des Leitungsblockes in einer dichten Matrix angeordnet. Mit Hilfe von Umverdrahtungsfolien können diese dichtgepackten Anschlüsse an den Enden der Durchgangsverbindungsleitungen auf die Gesamtfläche eines Halbleiterchips verteilt werden, so daß auf den Halbleiterchips entsprechend dimensionierte Kontakthöcker als Außenkontakte angeordnet werden können.In a further embodiment of the invention have both ends of each feedthrough connection line bumps or solder balls on. These bumps or solder balls are corresponding to the passage connection lines of the line block arranged in a dense matrix. With the help of rewiring foils can these tightly packed ports at the ends of the through-connection lines on the total area of a Semiconductor chips are distributed so that on the semiconductor chips accordingly dimensioned contact bumps as external contacts can be arranged.

In einer weiteren Ausführungsform der Erfindung ist eine Umverdrahtungsfolie auf der Oberseite des Halbleiterchips angeordnet. Diese Umverdrahtungsfolie weist elektrische Leiterbahnen zwischen Kontaktflächen auf der Oberseite des Halblei terchips und Kontaktanschlußflächen auf der Umverdrahtungsfolie auf, welche mit den Kontakthöckern verbunden sind. Derartige Umverdrahtungsfolien haben den Vorteil, daß sie äußerst dünn mit Hilfe einer kupferkaschierten oder aluminiumbeschichteten Polyimidfolie hergestellt werden können und das elektronische Bauteil nicht wesentlich in seiner Dicke vergrößern.In a further embodiment The invention is a rewiring film on top of the Semiconductor chips arranged. This rewiring foil has electrical Tracks between contact surfaces on the top of the semicon terchips and contact pads on the rewiring foil, which is connected to the bumps are. Such rewiring foils have the advantage of being extremely thin with the aid of a copper-clad or aluminum-coated polyimide film can be produced and does not significantly increase the thickness of the electronic component.

Bei einem äußerst dicht bepackten Leitungsblock mit Durchgangsverbindungsleitungen kann es Probleme bei Anwendung von nur einlagigen Umverdrahtungsfolien geben, da flächig innerhalb der Umverdrahtungsfolie jede Durchgangsverbindungsleitung mit einer Leiterbahn in der Umverdrahtungsfolie verbunden werden muß. In einem derartigen Fall äußerst dicht gepackter Durchgangsverbindungsleitungen können Umverdrahtungsfolien mit mehreren Umverdrahtungsebenen eingesetzt werden. Somit kann in genügendem Isolationsabstand jede der Durchgangsverbindungsleitungen mit einer Leitung in der Umverdrahtungsfolie verbunden werden. Derartige Umverdrahtungsfolien mit übereinander angeordneten Umverdrahtungsebenen weisen Durchkontakte auf, die in ihren Positionen und Anordnungen der Durchkontaktverbindungsleitung des Leitungsblockes entsprechen. Somit ist im Bereich der Lötbälle oder Löthöcker des Leitungsblockes genau gegenüberliegend ein entsprechender Durchkontakt einer Umverdrahtungsleitung angeordnet, so daß die Lötbälle oder Löthöcker des Leitungsblockes lediglich in einem Reflow-Prozeß mit den Durchkontakten der mehrlagigen Umverdrahtungsfolie verbunden werden können.at a very tight packed line block with through connection lines can Problems with using only single-layer rewiring foils give, there flat within the redistribution foil, each through-connection line be connected to a conductor track in the redistribution film got to. In very dense in such a case Packed feedthrough interconnect lines may include rewiring foils several rewiring levels are used. Thus, in sufficient isolation distance each of the through connection lines is connected to a line in the Rewiring foil to be connected. Such rewiring foils with one above the other arranged rewiring levels have vias, the in their positions and arrangements of the via connection line correspond to the line block. Thus, in the field of solder balls or Soldering bells of Line block exactly opposite a corresponding through contact of a rewiring line is arranged, So that the Solder balls or Soldering bells of Line block only in a reflow process with the vias of the multilayer Rewiring foil can be connected.

In einer weiteren Ausführungsform der Erfindung ist auf der Rückseite des Halbleiterchips mit makroskopischer Durchgangsöffnung, Leitungsblock und Umverdrahtungsfolie ein wei terer Halbleiterchip gestapelt. Bei diesem weiteren Halbleiterchips kann auf eine makroskopische Durchgangsöffnung verzichtet werden. Ferner hat dieser weitere Halbleiterchip nur auf seiner aktiven Oberseite eine Umverdrahtungsfolie angeordnet, die die Kontaktflächen des Halbleiterchips über Leiterbahnen der Umverdrahtungsfolie mit Löthöckern als Außenkontakte verbindet. Mit diesen Außenkontakten ist der weitere Halbleiterchip auf einer Umverdrahtungsfolie angeordnet, die auf der Rückseite des Halbleiterchips mit Leitungsblock und makroskopischer Öffnung angeordnet ist. Ein derartiger gestapelter Chipaufbau ist äußerst kompakt und zeigt kürzeste Verbindungen zwischen den Außenkontakten eines oberen Chips und den Kontaktflächen der aktiven Oberseite eines darunter angeordneten Chips.In a further embodiment of the invention, on the rear side of the semiconductor chip with a macroscopic passage opening, line block and rewiring foil another white semiconductor chip stacked. In this further semiconductor chip can be dispensed with a macroscopic passage opening. Furthermore, this further semiconductor chip has arranged a rewiring foil only on its active upper side, which connects the contact surfaces of the semiconductor chip via conductor tracks of the rewiring foil with solder bumps as external contacts. With these external contacts, the further semiconductor chip is arranged on a rewiring foil, which is arranged on the rear side of the semiconductor chip with conduction block and macroscopic opening. Such a stacked chip structure is extremely compact and shows shortest connections between the outer contacts of an upper chip and the contact surfaces of the active upper side of a chip arranged underneath.

Eine weitere Ausführungsform der Erfindung sieht vor, daß das elektronische Bauteil mehrere aufeinandergestapelte Halbleiterchips aufweist. Diese mehreren gestapelten Halbleiterchips sind elektrisch über Leitungsblöcke verbunden, die eine entsprechende Anzahl von Durchgangsverbindungsleitungen in einer makroskopischen Durchgangsöffnung der Halbleiterchips aufweisen. Dazu können die Leitungsblöcke in der makroskopischen Durchgangsöffnung angeordnet sein. Die Enden der Durchgangsverbindungsleitungen auf der Ober- und Rückseite der Leitungsblöcke können entweder über Bonddrähte oder über Löthöcker mit entsprechenden Umverdrahtungsfolien verbunden sein.A another embodiment the invention provides that the electronic component a plurality of stacked semiconductor chips having. These multiple stacked semiconductor chips are electrically connected via lead blocks, the corresponding number of via connection lines in a macroscopic through hole of the semiconductor chips exhibit. Can do this the pipe blocks be arranged in the macroscopic passage opening. The Ends of the through connection lines on the top and back of the line blocks can either over Bond wires or over Lötsöcker with corresponding redistribution be connected.

Die Umverdrahtungsfolie auf einer aktiven Oberseite hat die Aufgabe, die Signale der integrierten Schaltungen über Kontaktflächen des Halbleiterchips und Leiterbahnen der Umverdrahtungsfolie zu den Anschlußpunkten oder Löthöckern des Leitungsblocks zu führen. Von dort wandern die Signale innerhalb des Leitungsblockes über die Durchgangsverbindungsleitungen zu der Rückseite des Halbleiterchips und werden auf der Rückseite des Halbleiterchips auf die Außenkontakthöcker des darüberliegenden Chips verteilt. Die Außenkontakthöcker des darüberliegenden Chips sind wiederum über entsprechende Leiterbahnen mit den Kontakthöckern des Leitungsblocks des darüberliegenden Chips verbunden. Die Signale können über die Durchkontaktverbindungsleitungen und mit Hilfe einer weiteren Umverdrahtungsfolie auf der Rückseite des nächsten Halbleiterchips in den nächst höhergelegenen Halbleiterchip gelangen. Somit wird mit der erfindungsgemäßen Anordnung erreicht, daß Signale vom untersten bis zum obersten Chip durchgegeben werden können und in jeder der Stufe Signale von diesem durchgängigen Leitungsbaum aus Leitungsblöcken abgezweigt werden können.The Redistribution foil on an active upper side has the task the signals of the integrated circuits via contact surfaces of the Semiconductor chips and conductor tracks of the rewiring foil to the connection points or solder bumps of the Leading line block. From there, the signals travel within the line block on the Through connection lines to the back of the semiconductor chip and be on the back of the semiconductor chip on the outer bumps of the overlying Distributed chips. The outer bumps of the overlying Chips are in turn over corresponding tracks with the bumps of the line block of the overlying Connected chips. The signals can over the Through-connection cables and with the help of another rewiring foil on the back side of the next semiconductor chip in the next higher Get semiconductor chip. Thus, with the inventive arrangement achieved that signals from the lowest to the highest chip and can be passed in each of the stages, signals are diverted from this continuous tree of line blocks can be.

Eine weitere Ausführungsform der Erfindung sieht vor, daß ein oberster Halbleiterchip des elektronischen Bauteils aus mehreren gestapelten Halbleiterchips mit makroskopischen Durchgangsöffnungen keine Durchgangsöffnung aufweist. Eine Durchgangsöffnung für den obersten Halbleiterchip ist schon deshalb nicht erforderlich, weil keine Signale auf die Rückseite dieses obersten Halbleiterchips zu transportieren sind. Dieses oberste Halbleiterchip kann mit seiner Rückseite bereits eine äußere Fläche des Gehäuses des elektronischen Bauteils darstellen. Dieses oberste Chip wirkt deshalb wie ein schützendes und versiegelndes Dach auf den mit makroskopischen Durchgangsöffnungen versehenen übrigen gestapelten Halbleiterchips.A another embodiment the invention provides that a top semiconductor chip of the electronic component of several Stacked semiconductor chips with macroscopic through holes None Through opening having. A passage opening for the top semiconductor chip is not necessary because already no signals on the back to transport this top semiconductor chip. This top one Semiconductor chip can with its backside already an outer surface of the housing represent the electronic component. This top chip works therefore like a protective one and sealing roof on the macroscopic through holes provided rest stacked semiconductor chips.

In einer weiteren Ausführungsform der Erfindung ist der Halbleiterchip ein Siliciumchip mit einer Kristallorientierung <100>. Diese Kristallorientierung hat den Vorteil, daß bei einem naßchemischen Ätzen makroskopische Durchgangsöffnungen erzeugt werden können, die sich von der Seite des Ätzangriffs aus zu der gegenüberliegenden Seite verjüngen und dabei einen Neigungswinkel von 54,7 Grad aufweisen. Der Vorteil dieser mit Hilfe der Kristallorientierung <100> erreichbaren makroskopischen Öffnungen ist, daß aufgrund des Neigungswinkels die Öffnung auf der Rückseite wesentlich größer ist als die Öffnung auf der integrierte Schaltungen aufweisenden Oberseite des Halbleiterchips. Somit wird, wenn von der Rückseite des Halbleiterchips aus geätzt wird, eine verminderte Oberfläche der aktiven Oberseite des Halbleiterchips für die makroskopische Durchgangsöffnung verbraucht. Da jedoch eine hohe Dichte an Durchgangsverbindungsleitungen in einem Leitungsblock erreichbar ist, gleicht sich der minimale Flächenverlust auf der aktiven Oberseite des Halbleiterchips vollständig aus. Müssen hingegen die oberen Chips über Signal- und Versorgungsleitungen entlang oder im Abstand von den Außenkanten der unterschiedlichen Halbleiterchips versorgt werden, so ergibt sich dabei ein wesentlich höherer Flächenbedarf als bei der erfindungsgemäßen Lösung mit einer makroskopischen Öffnung für die einzelnen Halbleiterchips.In a further embodiment According to the invention, the semiconductor chip is a silicon chip with a crystal orientation <100>. This crystal orientation has the advantage that at a wet chemical etching macroscopic Through openings can be generated extending from the side of the etching attack to the opposite Rejuvenate page and have an inclination angle of 54.7 degrees. The advantage this can be achieved with the aid of the crystal orientation <100> macroscopic openings is that because of the angle of inclination the opening on the back side is much larger as the opening on the integrated circuits having top of the semiconductor chip. Thus, if from the back the semiconductor chip is etched out, a reduced surface consumes the active top of the semiconductor chip for the macroscopic through hole. However, since a high density of through-connection lines in reachable to a line block, the minimum area loss is similar on the active top of the semiconductor chip completely off. Have to however, the upper chips over Signal and supply lines along or in the distance from the outer edges the different semiconductor chips are supplied, so gives this is a much higher space requirements as in the inventive solution with a macroscopic opening for the individual semiconductor chips.

In einer weiteren Ausführungsform der Erfindung weist der Leitungsblock als elektrisch isolierendes Material zwischen den Durchgangsverbindungsleitungen einen Kunststoff auf. Dieser Kunststoff kann vorzugsweise Polyimid sein. Jedoch sind auch andere Polymere und Copolymere sowie Ester einsetzbar, soweit sie eine hohe Isolations- und Spannungsfestigkeit für die Durchgangsverbindungsleitungen liefern. Reichen bei Hochfrequenzanwendungen die Isolationseigenschaften von Kunststoffen nicht aus, so kann für den Leitungsblock auch auf Keramik übergegangen werden, das als elektrisch isolierendes Material in dem Leitungsblock einsetzbar ist.In a further embodiment the invention, the line block as electrically insulating Material between the through-connection lines a plastic on. This plastic may preferably be polyimide. However, they are Other polymers and copolymers and esters can be used, as far as They provide high insulation and withstand voltage for the through-connection cables deliver. In high-frequency applications, the isolation properties are sufficient not made of plastics, so may be on the line block Ceramic passed over be that as an electrically insulating material in the line block can be used.

Ein Verfahren zur Herstellung eines elektronischen Bauteils mit mindestens einem Halbleiterchip, der eine makroskopische Durchgangsöffnung für eine Mehrzahl von Durchgangsverbindungsleitungen aufweist, wird durch folgende Verfahrensschritte hergestellt: zunächst wird ein Halbleiterwafer bereitgestellt, der auf einer aktiven Oberseite integrierte Schaltungen aufweist. Jedoch sind auf diesem Halbleiterwafer Oberseitenbereiche von Schaltungselementen freigehalten, in denen eine makroskopische Durchgangsöffnung für jeweils mehrere Durchgangsverbindungsleitungen vorgesehen ist. Die derart strukturierte Oberseite des Halbleiterwafers wird dann mit einer Schutzschicht gegen ein Ätzmittel abgedeckt. Dieses Ätzmittel soll von der Rückseite aus Ätzgruben in den Halbleiterwafer einfügen. Dazu wird vor dem Ätzen selektiv die Rückseite des Halbleiterwafers unter Freilassung von Bereichen, in denen die Durchgangsöffnungen für jeweils mehrere Durchgangsverbindungsleitungen vorgesehen sind, abgedeckt.A method for producing an electro The niche device having at least one semiconductor chip having a macroscopic through-hole for a plurality of through-connection lines is manufactured by the following method steps. First, a semiconductor wafer having integrated circuits on an active upper side is provided. However, top portions of circuit elements in which a macroscopic through-hole is provided for each of a plurality of through-connection lines are kept free on this semiconductor wafer. The top surface of the semiconductor wafer structured in this way is then covered with a protective layer against an etchant. This etchant should be inserted into the semiconductor wafer from the backside of etch pits. For this purpose, the back side of the semiconductor wafer is selectively covered before etching, leaving areas in which the through openings are provided for a plurality of through-connection lines.

Nach dem selektiven Abdecken der Rückseite kann dann der Halbleiterwafer in ein chemisches Ätzbad gelegt werden, und naßchemisch von der Rückseite aus werden die Durchgangsöffnungen gleichzeitig für alle Halbleiterchips auf dem Halbleiterwafer eingebracht. Nach dem Einbringen der Durchgangsöffnungen wird der Wafer von den Schutzschichten befreit und gereinigt, und anschließend wird der Halbleiterwafer in einzelne Halbleiterchips getrennt.To the selective covering of the back Then, the semiconductor wafer can be placed in a chemical etching bath, and wet chemical from the back the passages become out at the same time for all Semiconductor chips introduced on the semiconductor wafer. After the introduction the passage openings the wafer is freed from the protective layers and cleaned, and subsequently the semiconductor wafer is separated into individual semiconductor chips.

Jeder Halbleiterchip weist mindestens eine makroskopische Durchgangsöffnung auf, welche sich von der Rückseite des Chips zu der Oberseite des Halbleiterchips erstreckt.Everyone Semiconductor chip has at least one macroscopic passage opening, which is from the back of the chip extends to the top of the semiconductor chip.

Dieses Verfahren hat den Vorteil, daß in rationeller Weise preiswert die erforderlichen makroskopischen Durchgangsöffnungen gleichzeitig für alle Chips auf einem Wafer hergestellt werden können. Ferner lassen sich mit diesem Verfahren quadratische Durchgangsöffnungen herstellen, die auf der passiven Rückseite des Chips größer sind als auf der aktiven Oberseite des Chips. Das selektive Abdecken der Rückseite des Halbleiterwafers unter Freilassen der Bereiche für die Durchgangsöffnungen kann mit Hilfe der Photolithographietechnik vorbereitet werden. Dazu wird eine entsprechende Photolackmaske als Abdeckschicht auf die Rückseite des Halbleiter-Wafers aufgebracht wird. Die Ätzlösung für die naßchemische Ätzung umfaßt im wesentlichen eine Mischung aus Salpetersäure und Flußsäure, wobei die Salpetersäure das Silicium oxidiert und die Flußsäure dafür sorgt, daß das Siliciumoxid seinerseits aufgelöst wird. Diese Lösung kann durch Zugaben von Ammoniak gepuffert werden.This Method has the advantage that in rationally inexpensive the required macroscopic passages at the same time for all chips can be made on a wafer. Furthermore, can be with this method produce square through holes on the passive back of the chip are larger than on the active top of the chip. The selective covering the back of the semiconductor wafer, leaving the areas for the through holes free be prepared using the photolithography technique. To is a corresponding photoresist mask as a cover layer on the back of the semiconductor wafer is applied. The etching solution for the wet-chemical etching essentially comprises a mixture from nitric acid and hydrofluoric acid, wherein the nitric acid the silicon is oxidized and the hydrofluoric acid ensures that the silica in turn disbanded becomes. This solution can be buffered by adding ammonia.

Das Trennen des Halbleiterwafers in einzelne Halbleiterchips mit makroskopischer Durchgangsöffnung kann durch eine Sägetechnik erreicht werden, bei der dünne diamantbestückte Sägeblattfolien durch eine hohe Drehgeschwindigkeit, die durch Luftlagerung des Sägemotors erreicht wird, aufgrund der dabei auftretenden Fliehkräfte zu einem formstabilen Sägeblatt mit nur wenigen 10 μm Breite führen. Mit derart stabilisierten Sägefolien können von der Oberseite des Halbleiterwafers aus sehr präzise die Halbleiterwafer in einzelne Halbleiterchips getrennt werden.The Separating the semiconductor wafer into individual semiconductor chips with macroscopic Through opening can by a sawing technique be achieved, at the thin diamond-tipped Saw blades through a high rotational speed, due to air bearing of the saw motor is reached, due to the centrifugal forces occurring at a dimensionally stable saw blade with only a few 10 μm Width lead. With such stabilized sawing foils can From the top of the semiconductor wafer from very precise the Semiconductor wafer are separated into individual semiconductor chips.

Nach dem Vorliegen einzelner Halbleiterchips mit makroskopischer Durchgangsöffnung werden zunächst auf der aktiven Oberseite des Halbleiterchips die dort befindlichen Kontaktflächen mit Leiterbahnen einer Umverdrahtungsfolie verbunden. Danach wird ein Leitungsblock mit Durchgangsverbindungsleitungen und Löthöckern auf den Enden der Durchgangsverbindungsleitungen in der makroskopischen Durchgangsöffnung des Halbleiterchips angeordnet. Anschließend wird ein Verbinden der Löthöcker des Leitungsblockes mit Kontaktanschlußflächen der Umverdrahtungsfolie in Form eines Reflow-Prozesses durchgeführt.To the presence of individual semiconductor chips with macroscopic passage opening first on the active top of the semiconductor chip located there contact surfaces connected to tracks of a rewiring foil. After that will a line block with through connection lines and solder bumps on the ends of the passage connection lines in the macroscopic Through opening arranged the semiconductor chip. Subsequently, a joining of the solder bumps of the Line block with contact pads of the rewiring foil in the form of a reflow process.

Nachdem die Umverdrahtungsfolie fixiert und positioniert und auch der Leitungsblock elektrisch mit der Umverdrahtungsfolie verbunden ist, kann nun auf der Rückseite des Halbleiterchips eine weitere Umverdrahtungsfolie angeordnet werden. Diese wird mit den auf der Rückseite herausragenden Enden der Durchgangsverbindungsleitungen des Leitungsblockes über entsprechende Löthöcker verbunden. Sowohl die Umverdrahtungsfolie für die Oberseite des Halbleiterchips als auch die Umverdrahtungsfolie auf der Rückseite des Halbleiterchips kann mehrere Umverdrahtungslagen aufweisen, um bei hoher Dichte der Durchgangsverbindungsleitungen in dem Leitungsblock diese auf die Fläche der Halbleiterchips zu verteilen.After this fixed and positioned the rewiring foil and also the lead block electrically connected to the rewiring foil, can now open the back arranged a further Umverdrahtungsfolie the semiconductor chip become. This one comes with the ends protruding on the back the through connection lines of the line block via corresponding Soldering bells connected. Both the rewiring foil for the top of the semiconductor chip as well as the rewiring foil on the back side the semiconductor chip may have a plurality of rewiring layers, at high density of the through connection lines in the line block these on the surface to distribute the semiconductor chips.

Nach dem Verbinden der Löthöcker auf der Rückseite des Leitungsblockes mit Kontaktanschlußflächen der rückseitigen Umverdrahtungsfolie und nach Befestigen der rückseitigen Umverdrahtungsfolie auf der Rückseite des Halbleiterchips ist ein stapelbarer Chip entstanden, auf den gleichartig Chips in fast beliebiger Anzahl gestapelt werden können, die über die jeweiligen Leitungsblöcke miteinander gekoppelt sind.To connecting the solder bumps on the back of the line block with contact pads of the backside rewiring foil and after fixing the back Rewiring foil on the back of the semiconductor chip has emerged a stackable chip on the similar chips can be stacked in almost any number that over the respective pipe blocks coupled together.

Aufgrund der Verjüngung der makroskopischen Durchgangsöffnung zur Oberseite hin entstehen in diesem Bereich relativ scharfe Kanten. Diese scharfen Kanten können durch eine Phase ge schützt werden. Dazu wird gleichzeitig mit dem Einbringen von Markierungen für die Trennfugen auf der Halbleiteroberseite der Halbleiterwafer senkrecht zu der Oberseite angeätzt. Wenn dann von der Rückseite aus der Abtrag des Halbleitermaterials erfolgt, ergibt sich automatisch durch die von der Oberseite eingebrachte Einätzung eine Phase, die dem Kantenschutz der makroskopischen Öffnung auf der Oberseite des Halbleiterchips dient.Due to the taper of the macroscopic passage opening to the top, relatively sharp edges are created in this area. These sharp edges can be protected by a phase ge. For this purpose, simultaneously with the introduction of markings for the parting lines on the semiconductor top side, the semiconductor wafer is etched perpendicular to the top side. If then takes place from the back of the removal of the semiconductor material results automatically by the introduced from the top etching a phase that serves the edge protection of the macroscopic opening on top of the semiconductor chip.

Bei einer weiteren Durchführung des Verfahrens wird die makroskopische Durchgangsöffnung in einem Rand- oder Eckbereich des Halbleiterchips angeordnet. Diese Anordnung hat den Vorteil, daß das Einbringen des Leitungsblockes nicht unmittelbar nach Anbringen der ersten Umverdrahtungsfolie erfolgen muß. Es kann vielmehr auch noch nach Aufbringen der auf der Rückseite des Halbleiterchips anzuordnenden Umverdrahtungsfolie der Leitungsblock angeordnet, justiert und durch einen Reflow-Prozeß mit den beiden Umverdrahtungsfolien gleichzeitig verbunden werden.at another implementation of the method, the macroscopic passage opening in a Edge or corner region of the semiconductor chip arranged. This arrangement has the advantage that the Insertion of the line block not immediately after mounting the first rewiring foil must be made. It also can after applying the on the back the rewiring foil to be arranged in the semiconductor chip, the line block is arranged, adjusted and by a reflow process with the two rewiring foils be connected at the same time.

Bei einem weiteren Durchführungsbeispiel des Verfahrens wird die makroskopische Durchgangsöffnung in einem zentralen Bereich des Halbleiterchips angeordnet. Mit dieser Anordnung ist der Vorteil verbunden, daß zu den Rändern des Halbleiterchips völlig gleichmäßige Abstände entstehen und somit eine hohe Symmetrie erreichbar wird.at a further embodiment of the The method becomes the macroscopic through hole in a central area arranged the semiconductor chip. With this arrangement, the advantage connected to that the edges the semiconductor chip completely even distances arise and thus a high symmetry is achievable.

Für elektronische Bauteile mit gestapelten Halbleiterchips, den sogenannten "stacked chip scale packages" ist Platzeinsparung ein wesentliches Ziel. Werden zwei CSP-Bausteine (chip size packages) übereinandergesetzt, so sind dafür Verbindungen von unten nach oben, d.h. von der Chipoberseite zur Chiprückseite erforderlich. Diese sollten den geringstmöglichen Platz beanspruchen. Dabei bedingen Verdrahtungen um einen Chip herum lange Leiterbahnen und entsprechend einen großen Platzbedarf. Wird jedoch in die Chipfläche ein erfindungsgemäßes makroskopisches Durchgangsloch eingebracht, durch welches sämtliche Verbindungen von der Oberseite zur Rückseite des Chips geführt werden können, so wird vorteilhaft der Platzbedarf minimiert und die Leiterbahnlänge beträchtlich vermindert.For electronic Components with stacked semiconductor chips, the so-called "stacked chip scale packages "is space saving an essential goal. If two CSP chips (chip size packages) are stacked, so are for it Connections from bottom to top, i. from the chip top to Chip backside required. These should take up the least possible space. Wirings around a chip cause long traces and accordingly a big one Space requirements. However, in the chip area, a macroscopic according to the invention Through hole introduced through which all compounds of the Top to the back of the chip can be so the space requirement is advantageously minimized and the track length considerably reduced.

Dazu kann der erfindungsgemäße Leitungsblock bzw. "connector insert" mit einem äußerst geringen "pitch"-Abstand, das heißt, einer geringen Schrittweite von Durchgangsverbindungsleitung zu Durchgangsverbindungsleitung und kleinen Außenkontakten ausgestattet sein. So können in einer bevorzugten Ausführungsform der Erfindung auf einem Quadratmillimeter bei einem "pitch"-Abstand von 125 μm und Kontaktdurchmessern von 50 μm 64 Durchgangsverbindungsleitungen untergebracht werden.To can the line block according to the invention or "connector insert "with a very small" pitch "distance, that is, one small pitch from pass-through to pass-through and small external contacts be equipped. So can in a preferred embodiment of the invention on a square millimeter at a "pitch" distance of 125 microns and contact diameters of 50 μm 64 through connection lines are housed.

Wenn mit Hilfe der erfindungsgemäßen Lösung die Verdrahtung der unterschiedlichen Ebenen von gestapelten Halbleiterchips über makroskopische Durchgangsöffnungen durch die unteren Chips hindurch erfolgt, so kann dies in komprimierter und damit platzsparender Form erfolgen. Der Platzbedarf der Durchgangsöffnung ist wesentlich geringer als bei einer Leiterbahnführung um jeden Chip herum. Darüber hinaus wird die Verdrahtung bei der erfindungsgemäßen Lösung durch das angrenzende Chipvolumen geschützt.If with the aid of the solution according to the invention Wiring the different levels of stacked semiconductor chips over macroscopic Through openings is done through the lower chips, so this can be in compressed and thus space-saving form done. The space requirement of the passage opening is much lower than with a track guide around each chip. Furthermore the wiring in the solution according to the invention by the adjacent chip volume protected.

Bei Silicium als Halbleitermaterial mit einer <100>-Orientierung läßt sich durch einen naßchemischen Ätzvorgang ein quadratischer Durchbruch mit einem Flankenwinkel von 54,7 Grad darstellen. Zur Vermeidung einer undefinierten, scharfen Kante an der Oberseite des Halbleiterchips im Bereich der Durchgangsöffnung kann eine mehrere μm hohe Phase auf der Oberseite bzw. Vorderseite des Chips dargestellt werden. Eine derartige Phase läßt sich zum Beispiel während des "trench"-Ätzvorgangs "in situ" von der Oberseite her ausführen. In eine derart gestaltete makroskopische Durchgangsöffnung werden beim Montageprozeß in der Durchgangsöffnung Durchgangsverbindungsleitungen angeordnet, die als "connector insert" eingebracht sein können und über die Kontaktierungen auf der Oberseite und der Rückseite dieses Leitungsblockes entweder zu der nächsthöhren Ebene oder zu dem darüberliegenden Chip geführt werden können.at Silicon as a semiconductor material with a <100> orientation let yourself by a wet chemical etching process a square breakthrough with a flank angle of 54.7 degrees represent. To avoid an undefined, sharp edge on the Top of the semiconductor chip in the region of the passage opening can a several microns high phase on the top or front of the chip shown become. Such a phase can be for Example during of the "trench" etching process "in situ" from the top carry out. In such a designed macroscopic passage opening during the assembly process in the through-hole passage connection lines arranged as a "connector insert " could be and over the contacts on the top and the back of this line block either to the next higher level or to the overlying chip guided can be.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die anliegenden Zeichnungen näher erläutert.The The invention will now be described by way of embodiments with reference to FIG the attached drawings closer explained.

1 ist ein schematischer Querschnitt durch eine nicht die Erfindung zeigende Ausführung 1 is a schematic cross-section through an embodiment not showing the invention

2 ist eine perspektivische Ansicht einer ersten Ausführungsform der Erfindung. 2 is a perspective view of a first embodiment of the invention.

3 ist ein schematischer Querschnitt durch eine zweite Ausführungsform der Erfindung. 3 is a schematic cross section through a second embodiment of the invention.

4 ist ein schematischer Querschnitt durch eine dritte Ausführungsform der Erfindung. 4 is a schematic cross section through a third embodiment of the invention.

5 ist ein schematischer Querschnitt durch eine vierte Ausführungsform der Erfindung. 5 is a schematic cross section through a fourth embodiment of the invention.

6 ist ein schematischer Querschnitt eines elektronischen Bauteils mit zwei gestapelten Halbleiterchips unter Anwendung der vierten Ausführungsform der Erfindung. 6 FIG. 12 is a schematic cross-sectional view of an electronic component with two stacked semiconductor chips using the fourth embodiment of the invention. FIG.

7 ist ein schematischer Querschnitt eines elektronischen Bauteils mit mehreren gestapelten Halbleiterchips unter Anwendung der vierten Ausführungsform der Erfindung. 7 FIG. 12 is a schematic cross-sectional view of an electronic component having a plurality of stacked semiconductor chips using the fourth embodiment of the invention. FIG.

1 ist ein schematischer Querschnitt durch eine nicht die Erfindung zeigende Ausführung. In 2 bezeichnet die Bezugsnummer 1 ein elektronisches Bauteil, die Bezugsnummer 2 einen Halbleiterchip, die Bezugsnummer 3 eine aktive Oberseite des Halbleiterchips, die Bezugsnummer 4 den Bereich integrierter Schaltungen im Halbleiterchip, die Bezugsnummer 5 eine passive Rückseite des Halbleiterchips, die Bezugsnummer 6 eine makroskopische Durchgangsöffnung durch den Halbleiterchip von der Oberseite zur Rückseite des Halbleiterchips, die Bezugsnummer 7 Durchgangsverbindungsleitungen, die Bezugsnummer 8 Bonddrähte, die Bezugsnummer 20 Kontaktflächen des Halbleiterchips und die Bezugsnummer 23 eine Verjüngung der makroskopischen Durchgangsöffnung 6 von der Rückseite 5 zur Oberseite 3 des Halbleiterchips 2 unter einem Neigungswinkel α. 1 is a schematic cross-section through an embodiment not showing the invention. In 2 denotes the reference number 1 an electronic component, the reference number 2 a semiconductor chip, the reference number 3 an active top of the semiconductor chip, the reference number 4 the range of integrated circuits in the semiconductor chip, the reference number 5 a passive back side of the semiconductor chip, the reference number 6 a macroscopic through hole through the semiconductor chip from the top to the back of the semiconductor chip, the reference number 7 Through connection lines, the reference number 8th Bonding wires, the reference number 20 Contact surfaces of the semiconductor chip and the reference number 23 a taper of the macroscopic through hole 6 from the back 5 to the top 3 of the semiconductor chip 2 at an inclination angle α.

In der Ausführung nach 1 weist das elektronische Bauteil 1 mindestens einen Halbleiterchip 2 auf. Die aktive Oberseite 3 mit integrierten Schaltungen 4 weist Kontaktflächen 20 auf, die über Verbindungselemente 25 mit einer Leiterbahnstruktur 26 einer Leiterplatte 27 verbunden sind. Anstelle einer Leiterplatte 27 kann das Bauelement auch einen Systemträger 28 oder ein mehrlagiges Keramiksubstrat 29 aufweisen. Die Rückseite des Halbleiterchips trägt entweder unmittelbar, wie es auf der rechten Seite der 1 zu sehen ist, eine mit Leiterbahnen strukturierte Metallschicht 29, so daß auf der Rückseite des Halbleiterchips 2 weitere aktive und passive Bauelemente angeordnet werden können. Diese strukturierte Metallschicht ist in dieser Ausführungsform über einen Bonddraht 8, der von der Rückseite als Durchgangsverbindungsleitung 7 durch die makroskopische Durchgangsöffnung 6 hindurchragt, mit der Leiterbahnstruktur 26 der Leiterplatte verbunden. Somit ist die aktive Oberseite 3 des Halbleiterchips 2 mit der passiven Rückseite 5 gekoppelt und kann mit entsprechend angeordneten aktiven und passiven Bauelementen auf der Rückseite des Halbleiterchips 2 korrespondieren.In the execution after 1 has the electronic component 1 at least one semiconductor chip 2 on. The active top 3 with integrated circuits 4 has contact surfaces 20 on that over fasteners 25 with a conductor track structure 26 a circuit board 27 are connected. Instead of a circuit board 27 The device can also be a system carrier 28 or a multilayer ceramic substrate 29 exhibit. The backside of the semiconductor chip either bears directly, as it does on the right side of the 1 can be seen, a metal layer structured with tracks 29 so that on the back of the semiconductor chip 2 further active and passive components can be arranged. This structured metal layer is in this embodiment via a bonding wire 8th from the back as a passage connection line 7 through the macroscopic passage opening 6 protrudes, with the conductor track structure 26 connected to the circuit board. Thus, the active top is 3 of the semiconductor chip 2 with the passive back 5 coupled and can with appropriately arranged active and passive components on the back of the semiconductor chip 2 correspond.

Auf der linken Hälfte der 1 wird ein Bonddraht 8 von der Leiterbahnstruktur 26 zur Rückseite des Halbleiterchips 2 geführt, wobei die Rückseite nicht unmittelbar eine strukturierte Metallschicht trägt, sondern eine Umverdrahtungsfolie 18, die einerseits isolierend wirkt und andererseits auf ihrer Oberseite 30 eine strukturierte Metallschicht trägt, über die entweder Außenkontaktanschlüsse oder weitere passive oder aktive Bauteile angeschlossen sein können.On the left half of the 1 becomes a bonding wire 8th from the track structure 26 to the back of the semiconductor chip 2 guided, wherein the back does not directly carry a structured metal layer, but a rewiring film 18 , which on the one hand has an insulating effect and on the other hand on its upper side 30 carries a structured metal layer over which either external contact terminals or other passive or active components can be connected.

Diese Ausführung kann beispielsweise gewählt werden, wenn der Halbleiterchip 2 ein Speicherbaustein ist und auf der Rückseite dieses Speicherbausteins weitere Chips mit logischen integrierten Schaltungen angeordnet werden. In der 1 ist das Gehäuse, das im wesentlichen aus einer Kunststoff-Füllmasse bestehen kann, zur Vereinfachung der Darstellung weggelassen worden.This embodiment can be selected, for example, when the semiconductor chip 2 is a memory chip and on the back of this memory chip further chips are arranged with logic integrated circuits. In the 1 is the housing, which may consist essentially of a plastic filling material, has been omitted for simplicity of illustration.

2 ist eine perspektivische Ansicht einer ersten Ausführungsform der Erfindung. In 2 sind zur Vereinfachung der Darstellung das Gehäuse, Außenkontaktflächen und Verbindungsleitungen weggelassen worden. In 2 sind Komponenten, welche die gleiche Funktion wie in 1 erfüllen, mit gleichen Bezugsnummern gekennzeichnet, und ihre Funktion wird nicht erneut erläutert. Von dem Halbleiterchip 2 ist in 2 lediglich ein Abschnitt perspektivisch dargestellt, der die makroskopische Durchgangsöffnung 4 zeigt, in der in der Ausführungsform der 2 ein Leitungsblock 9 angeordnet ist. 2 is a perspective view of a first embodiment of the invention. In 2 For simplicity of illustration, the housing, external contact pads and connecting leads have been omitted. In 2 are components that perform the same function as in 1 fulfill the same reference numbers and their function will not be explained again. From the semiconductor chip 2 is in 2 only a portion shown in perspective, the macroscopic through hole 4 shows, in the embodiment of the 2 a line block 9 is arranged.

Der Leitungsblock 9 besteht im wesentlichen aus einem isolierenden Material und Durchgangsverbindungsleitungen 7, die von der Oberseite 10 des Leitungsblockes 9 zur Rückseite 11 des Leitungsblockes reichen. In dieser Ausführungsform sind in dem Leitungsblock 64 Durchgangsverbindungsleitungen angeordnet, die einen Durchmesser von 20 bis 50 μm aufweisen. Der Leitungsblock hat eine Querschnittsfläche von 1 mm2. Auf den Enden 14 und 15 der Durchgangsverbindungsleitungen 7 des Leitungsblocks 9 können Löthöcker oder Lötbälle angeordnet sein. Um die 64 Anschlüsse auf einem mm2 zu der Oberseite 3 des Halbleiterchips 2 und zur Rückseite 5 des Halbleiterchips 2 zu übertragen bzw. auf diesen Flächen des Halbleiterchips zu verteilen, werden mehrlagige Umverdrahtungsfolien eingesetzt, die für jedes Ende einer Durchgangsverbindungsleitung einen Durchkontakt aufweisen, der eine der 128 Enden der Durchgangsverbindungsleitungen 7 kontaktiert und ein Signal auf der Durchgangsverbindungsleitung 7 in eine Leiterbahnebene der Umverdrahtungsfolie lenkt.The line block 9 consists essentially of an insulating material and through-connection lines 7 that from the top 10 of the line block 9 to the back 11 of the line block. In this embodiment, in the line block 64 Passage connecting lines arranged, which have a diameter of 20 to 50 microns. The line block has a cross-sectional area of 1 mm 2 . On the ends 14 and 15 the transit connection lines 7 of the line block 9 solder bumps or solder balls can be arranged. To connect the 64 ports on a mm 2 to the top 3 of the semiconductor chip 2 and to the back 5 of the semiconductor chip 2 multilayer redistribution foils are used, which have a through-contact for each end of a through-connection line, which is one of the 128 ends of the through-connection lines to transmit or distribute on these surfaces of the semiconductor chip 7 contacted and a signal on the transit connection line 7 deflects into a conductor track plane of the rewiring foil.

Somit laufen die Strom-, Leitungs- und/oder Signalpfade von den Halbleiterelektroden der Bauelemente der integrierten Schaltung auf dem Halbleiterchip über Leitungen, die unmittelbar auf dem Halbleiterchip angeordnet sind, zu Kontaktflächen des Halbleiterchips 2. Von dort aus werden sie über Durchkontakte einer Umverdrahtungsfolie in eine Ebene der Umverdrahtungsfolie eingekoppelt und über entsprechende Durchkontakte zu der Vorderseite 10 des Leitungsblocks 9 geführt, und mit einer der Durchgangsverbindungsleitungen 7 verbunden. Von der Rückseite 11 des Leitungsblockes gehen die Signale über in Durchkontakte einer mehrlagigen Umverdrahtungfolie auf der Rückseite des Halbleiterchips 2 und werden in einer der Leiterbahnlagen der mehrlagigen Umverdrahtungsfolie auf der Rückseite des Halbleiters 2 zu entsprechenden Durchkontakten geführt, die entweder mit der nächsten Chipebene korrespondieren oder über die Umverdrahtungsfolie zum nächsthöheren Leitungsblock geführt werden. Somit kann das Prinzip der in 2 gezeigten Ausführungsform mehrfach übereinandergelagert wiederholt werden, und ein elektronisches Bauteil mit gestapelten Halbleiterchips realisiert werden.Thus, the current, conduction and / or signal paths from the semiconductor electrodes of the components of the integrated circuit on the semiconductor chip via lines, which are arranged directly on the semiconductor chip, to contact surfaces of the semiconductor chip 2 , From there, they are coupled via through contacts of a rewiring foil into a plane of the rewiring foil and via corresponding through contacts to the front side 10 of the line block 9 guided, and with one of the passage connection lines 7 connected. From the back 11 of the line block, the signals pass into through contacts of a multilayer rewiring foil on the back side of the semiconductor chip 2 and become in one of the wiring layers of the multilayer rewiring film on the back side of the semiconductor 2 led to corresponding vias, which either correspond to the next chip level or are guided over the rewiring foil to the next higher line block. Thus, the principle of in 2 shown embodiment several times superimposed as derholt, and an electronic component can be realized with stacked semiconductor chips.

3 zeigt einen schematischen Querschnitt durch eine zweite Ausführungsform der Erfindung. In 3 werden Komponenten, die gleiche Funktionen erfüllen wie in den 1 und 2 mit gleichen Bezugszeichen gekennzeichnet. Eine Erläuterung dieser Komponenten wird weggelassen. Der in 3 gezeigte Leitungsblock 9 unterscheidet sich von dem in 2 gezeigten Leitungsblock durch einen Ansatz 33, welcher den Leitungsblock 9 in der makroskopischen Durchgangsöffnung 6 hält. Der Halbleiterchip 2 ist mit seiner aktiven Oberseite 3 auf einem Träger 31 montiert, wobei teilweise die Kontaktflächen 20 des Halbleiterchips über Bonddrähte mit den Enden 14 der Durchgangsverbindungsleitungen 7 verbunden sind und teilweise über Verbindungselemente 25 unmittelbar mit Leiterbahnen auf dem Träger 31 gekoppelt sind. Die Rückseite 11 des Leitungsblockes weist miniaturisierte Lötbälle mit einem Durchmesser zwischen 20 und 50 μm auf, die mit Kontaktanschlußflächen elektrischer Leiterbahnen 19 auf der Umverdrahtungsfolie 18 korrespondieren. Die Umverdrahtungsfolie 18 deckt die makroskopische Durchgangsöffnung 6 auf der Unterseite vollständig ab. 3 shows a schematic cross section through a second embodiment of the invention. In 3 are components that perform the same functions as in the 1 and 2 marked with the same reference numerals. An explanation of these components will be omitted. The in 3 shown line block 9 is different from the one in 2 shown line block through an approach 33 which is the lead block 9 in the macroscopic passage opening 6 holds. The semiconductor chip 2 is with its active top 3 on a carrier 31 mounted, with some of the contact surfaces 20 of the semiconductor chip via bonding wires with the ends 14 the transit connection lines 7 are connected and partially via fasteners 25 directly with tracks on the carrier 31 are coupled. The backside 11 of the line block has miniaturized solder balls with a diameter between 20 and 50 microns, with the contact pads of electrical conductors 19 on the rewiring foil 18 correspond. The rewiring foil 18 covers the macroscopic passage opening 6 completely off at the bottom.

Die makroskopische Durchgangsöffnung 6 ist in dieser Ausführungsform naßchemisch in ein Siliciumsubstrat von der Rückseite 5 aus hineingeätzt, so daß ein Neigungswinkel α von 54,7 Grad entsteht, da als Halbleitersubstanz eine Siliciumscheibe mit einer Kristallorientierung <100> gewählt wurde. Die Verbindungselemente 25 an der Oberseite 3 des Halbleiterchips 2 sorgen gleichzeitig für einen ausreichenden Abstand von dem Träger 31, so daß die Bondverbindungen 16 zu dem Leitungsblock 9 in dem Zwischenraum zwischen Halbleiterchip 2 und Träger 31 angeordnet werden können. Die Verbindungselemente 25 können einerseits eine mechanische Verbindungsfunktion und andererseits auch eine elektrische Verbindungsfunktion wahrnehmen.The macroscopic passage opening 6 In this embodiment, it is wet-chemically embedded in a silicon substrate from the backside 5 from etched in, so that an inclination angle α of 54.7 degrees, since a silicon wafer with a crystal orientation <100> was selected as the semiconductor substance. The connecting elements 25 at the top 3 of the semiconductor chip 2 at the same time ensure a sufficient distance from the carrier 31 so that the bonds 16 to the line block 9 in the gap between the semiconductor chip 2 and carriers 31 can be arranged. The connecting elements 25 On the one hand, they can perform a mechanical connection function and, on the other hand, an electrical connection function.

4 ist ein schematischer Querschnitt durch eine dritte Ausführungsform der Erfindung. In 4 sind Komponenten, welche die gleiche Funktion erfüllen wie in den 1 bis 3 mit gleichen Bezugszeichen gekennzeichnet. Der Leitungsblock der 4 unterscheidet sich von dem Leitungsblock 9 der 3 dadurch, daß an seiner Oberseite miniaturisierte Lötbälle 12 oder Löthöcker 13 angeordnet sind und an seiner Rückseite 11 Kontaktanschlußflächen 34 geformt sind, die über Bondverbindungen 16 mit einer Leiterbahnstruktur 26 unmittelbar auf dem Halbleiterchip 2 oder mit Leiterbahnen 19 einer Umverdrahtungsfolie 18 auf der Rückseite 5 des Halbleiterchips 2 verbunden sind. In dieser Ausführungsform haben die Verbindungselemente 25 auf der Oberseite 3 des Halbleiterchips auch eine elektrische Koppelfunktion zwischen den Kontaktflächen 20 des Halbleiterchips 2 und einer Leiterbahnstruktur 26 auf einem Träger 31. 4 is a schematic cross section through a third embodiment of the invention. In 4 are components that perform the same function as in the 1 to 3 marked with the same reference numerals. The line block of 4 is different from the line block 9 of the 3 in that on its upper side miniaturized solder balls 12 or solder bumps 13 are arranged and on its back 11 Contact pads 34 are formed, over the bonding connections 16 with a conductor track structure 26 directly on the semiconductor chip 2 or with tracks 19 a rewiring foil 18 on the back side 5 of the semiconductor chip 2 are connected. In this embodiment, the connecting elements 25 on the top 3 the semiconductor chip also has an electrical coupling function between the contact surfaces 20 of the semiconductor chip 2 and a wiring pattern 26 on a carrier 31 ,

5 ist ein schematischer Querschnitt durch eine vierte Ausführungsform der Erfindung. In 5 sind Komponenten mit gleicher Funktion wie in den 1 bis 4 mit gleichen Bezugszeichen gekennzeichnet. Eine Erläuterung der Bezugszeichen wird deshalb weggelassen. 5 is a schematic cross section through a fourth embodiment of the invention. In 5 are components with the same function as in the 1 to 4 marked with the same reference numerals. An explanation of the reference numerals will therefore be omitted.

Der Leitungsblock 9 der 5 weist zum Unterschied zu den Leitungsblöcken der 3 und 4 sowohl auf seiner Oberseite 10 als auch auf seiner Rückseite 11 miniaturisierte Lötbälle 12 oder Löthöcker auf. Die Lötbälle 12 oder Löthöcker 13 sind elektrisch mit den Enden der Durchgangsverbindungsleitungen 7 des Leiterblocks 9 verbunden. Ferner sind die Lötbälle 12 oder Löthöcker 13 mit einer Leiterbahnstruktur 26 eines Trägers 31 auf der Oberseite des Halbleiterchips 2 verbunden. Die Lötbälle 12 oder Löthöcker 13 auf der Rückseite 11 des Leiterblocks 9 sind mit den elektrischen Leiterbahnen 19 einer Umverdrahtungsfolie 18 verbunden, die auf der Rückseite 5 des Halbleiterchips 2 angeordnet ist.The line block 9 of the 5 has the difference to the pipe blocks of the 3 and 4 both on its top 10 as well as on his back 11 miniaturized solder balls 12 or solder bumps on. The solder balls 12 or solder bumps 13 are electrically connected to the ends of the through connection lines 7 of the conductor block 9 connected. Furthermore, the solder balls 12 or solder bumps 13 with a conductor track structure 26 a carrier 31 on top of the semiconductor chip 2 connected. The solder balls 12 or solder bumps 13 on the back side 11 of the conductor block 9 are with the electrical traces 19 a rewiring foil 18 connected to the back 5 of the semiconductor chip 2 is arranged.

Die Kontaktflächen 20 des Halbleiterchips 2 sind auf der Oberseite 3 angeordnet und sind über Verbindungselemente 25 mit der Leiterbahnstruktur 26 des Trägers verbunden. Der Träger 31 kann eine Leiterplatte, ein Systemträger, ein mehrlagiges Keramiksubstrat oder eine mehrlagige Umverdrahtungsfolie sein. In Abhängigkeit von der Dichte der Durchgangsverbindungsleitungen 7 in dem Leitungsblock 9 kann die Umverdrahtungsfolie 18 einlagig oder mehrlagig ausgebildet sein. Mit dieser Ausführungsform der 5 werden Signale des Halbleiterchips 2 über die Kontaktflächen des Halbleiterchips 2, die Verbindungselemente 25 und die Leiterbahnstruktur 26 des Trägers 31 zu dem Leitungsblock 9 geführt und in dem Leitungsblock 9 über die Durchgangsverbindungsleitung 7 auf die rückseitige Umverdrahtungsfolie 18 übertragen.The contact surfaces 20 of the semiconductor chip 2 are on the top 3 arranged and are about fasteners 25 with the conductor track structure 26 connected to the carrier. The carrier 31 may be a printed circuit board, a leadframe, a multilayer ceramic substrate, or a multi-layered redistribution foil. Depending on the density of the through-connection lines 7 in the line block 9 can the rewiring foil 18 be formed single-layered or multi-layered. With this embodiment of the 5 become signals of the semiconductor chip 2 over the contact surfaces of the semiconductor chip 2 , the fasteners 25 and the track structure 26 of the carrier 31 to the line block 9 guided and in the line block 9 over the transit connection line 7 on the backside rewiring foil 18 transfer.

Die rückseitige Umverdrahtungsfolie 18 kann ihrerseits ein weiteres Halbleiterchip oder mehrere Einzelchips aufnehmen und mit der aktiven Seite 3 des Halbleiterchips 2 über den Leitungsblock verbunden sein. Der Leitungsblock 9 wird vor dem Aufbringen der Umverdrahtungsfolie 18 auf der Rückseite 5 des Halbleiterchips 2 in die makroskopische Durchgangsöffnung 6 eingebracht. Eine Lötverbindung der miniaturisierten Lötbälle mit der Umverdrahtungsfolie 18 kann gleichzeitig in einem Reflow-Prozeß mit der Verbindung zu der Leiterbahnstruktur des Trägers 31 erfolgen.The backside rewiring foil 18 can in turn record another semiconductor chip or multiple dies and the active side 3 of the semiconductor chip 2 be connected via the line block. The line block 9 before applying the rewiring foil 18 on the back side 5 of the semiconductor chip 2 in the macroscopic passage opening 6 brought in. A solder joint of the miniaturized solder balls with the rewiring foil 18 can simultaneously in a reflow process with the connection to the conductor track structure of the carrier 31 respectively.

6 ist ein schematischer Querschnitt eines elektronischen Bauteils mit zwei gestapelten Halbleiterchips 2 und 22 unter Anwendung der vierten Ausführungsform der Erfindung. 6 is a schematic cross section of an electronic component with two stacked semiconductor chips 2 and 22 using the four th embodiment of the invention.

Komponenten in 6, die gleiche Funktionen wie in den 1 bis 5 erfüllen, werden mit gleichen Bezugszeichen gekennzeichnet und nicht näher erläutert. Der Stapel aus zwei Halbleiterchips 2 und 22 wird von einem Träger 31 getragen, wobei der untere Halbleiterchip 2 eine Ausführungsform aufweist, wie sie bereits mit der 5 näher erläutert wurde. Der obere Halbleiterchip 22 weist keine makroskopische Durchgangsöffnung auf, wie der untere Halbleiterchip, da in dieser Stapelfolge von lediglich zwei aufeinander angeordneten Halbleiterchips 2 und 22 keine weiteren Halbleiterchips in dem Stapel vorgesehen sind.Components in 6 , the same functions as in the 1 to 5 meet are identified by the same reference numerals and not explained in detail. The stack of two semiconductor chips 2 and 22 is from a carrier 31 supported, wherein the lower semiconductor chip 2 an embodiment, as already with the 5 was explained in more detail. The upper semiconductor chip 22 has no macroscopic through-opening, as the lower semiconductor chip, since in this stacking sequence of only two semiconductor chips arranged on top of each other 2 and 22 no further semiconductor chips are provided in the stack.

Die miniaturisierten Lötbälle 12 oder Löthöcker 13, wie sie in 5 gezeigt werden, sind derart klein, daß sie in dieser Darstellungsform nicht einzeln gezeigt werden können. Sie sind jedoch auf der Vorderseite 10 und der Rückseite 11 des Leitungsblockes 9 angeordnet. Die Umverdrahtungsfolien 18 auf der Oberseite der Halbleiterchips 2 und 22 sind ähnlich strukturiert wie die Leiterbahnstrukturen 26 auf der Rückseite des Halbleiterchips bzw. auf dem Träger 31. In dieser Ausführungsform der Erfindung können mehrere Speicherbausteine mit gleicher Struktur übereinander angeordnet werden.The miniaturized solder balls 12 or solder bumps 13 as they are in 5 are so small that they can not be shown individually in this form of presentation. They are, however, on the front 10 and the back 11 of the line block 9 arranged. The rewiring foils 18 on top of the semiconductor chips 2 and 22 are structured similarly to the conductor track structures 26 on the back of the semiconductor chip or on the carrier 31 , In this embodiment of the invention, a plurality of memory modules having the same structure can be arranged one above the other.

7 ist ein schematischer Querschnitt eines elektrischen Bauteils mit mehreren gestapelten Halbleiterchips 2, 32 unter Anwendung der vierten Ausführungsform der Erfindung. Jeder der unteren Halbleiterchips weist in dieser Ausführungsform Leitungsblöcke 9 auf, welche die Unterseite 3 eines Halbleiterchips mit einer Leiterbahnstruktur 26 auf der Rückseite 5 des Halbleiterchips 2 verbinden. Nur der oberste Halbleiterchip 32 weist keinen Leitungsblock mehr auf, was den Vorteil hat, daß die Rückseite 5 des obersten Halbleiterchips 32 als Gehäuseaußenseite eingesetzt werden kann. Die Außenumrisse des Gehäuses sind in 7 weggelassen, um die Klarheit der Darstellung zu verbessern. 7 is a schematic cross section of an electrical component with a plurality of stacked semiconductor chips 2 . 32 using the fourth embodiment of the invention. Each of the lower semiconductor chips has lead blocks in this embodiment 9 on which the bottom 3 a semiconductor chip with a conductor track structure 26 on the back side 5 of the semiconductor chip 2 connect. Only the topmost semiconductor chip 32 no longer has a lead block, which has the advantage that the back 5 of the topmost semiconductor chip 32 can be used as housing outside. The outer contours of the housing are in 7 omitted to improve the clarity of the presentation.

11
elektronisches Bauteilelectronic component
22
HalbleiterchipSemiconductor chip
33
aktive Oberseite des Halbleiterchipsactive Top of the semiconductor chip
4four
integrierte Schaltung des Halbleiterchipsintegrated Circuit of the semiconductor chip
55
passive Rückseite des Halbleiterchipspassive back of the semiconductor chip
66
makroskopische Durchgangsöffnung des Halbleitermacroscopic Through opening of the semiconductor
chipscrisps
77
DurchgangsverbindungsleitungenThrough connection lines
88th
BonddrähteBond wires
99
Leitungsblockconduction block
1010
Oberseite des Leitungsblockestop of the line block
1111
Rückseite des Leitungsblockesback of the line block
1212
Lötbällesolder balls
1313
Löthöckerbumps
14, 1514 15
Enden der Durchgangsverbindungsleitungenend up the transit connection lines
1616
Bonddrahtverbindungen am LeitungsblockBonding wire connections at the line block
1717
KontaktanschlußflächenContact pads
1818
UmverdrahtungsfolieUmverdrahtungsfolie
1919
elektrische Leiterbahnelectrical conductor path
2020
Kontaktflächen des HalbleiterchipsContact surfaces of the Semiconductor chips
2121
LeiterbahnmusterConductor pattern
2222
weiterer HalbleiterchipAnother Semiconductor chip
2323
Verjüngungrejuvenation
2424
OberseitenbereicheTop Areas
2525
Verbindungselementconnecting element
2626
LeiterbahnstrukturConductor structure
2727
Leiterplattecircuit board
2828
Systemträgersystem support
2929
strukturierte Metallschichtstructured metal layer
3030
Oberseite der Umverdrahtungsfolietop the rewiring foil
3131
Trägercarrier
3232
Oberster HalbleiterchipSupreme Semiconductor chip
αα
Neigungswinkeltilt angle
3333
Ansatzapproach
3434
KontaktanschlußflächenContact pads

Claims (29)

Elektronisches Bauteil mit mindestens einem Halbleiterchip (2), der eine aktive Oberseite (3) mit integrierten Schaltungen (4) und eine passive Rückseite (5) ohne integrierte Schaltungen aufweist, wobei der Halbleiterchip (2) mindestens eine makroskopische Durchgangsöffnung (6) aufweist, in der eine Mehrzahl voneinander beabstandeter Durchgangsverbindungsleitungen (7) angeordnet sind, die sich von der Oberseite (3) zu der Rückseite (5) erstrecken, wobei die Durchgangsverbindungsleitungen (7) in einem elektrisch isolierenden Leitungsblock (9) angeordnet sind, der eine Oberseite (10) und eine Rückseite (11) aufweist, wobei sich die Durchgangsverbindungsleitungen (7) von der Oberseite (10) des Leitungsblockes (9) zu der Rückseite (11) des Leitungsblockes (9) erstrecken.Electronic component with at least one semiconductor chip ( 2 ), which has an active top ( 3 ) with integrated circuits ( 4 ) and a passive back ( 5 ) without integrated circuits, wherein the semiconductor chip ( 2 ) at least one macroscopic passage opening ( 6 ), in which a plurality of spaced-apart through-connection lines ( 7 ) are arranged, extending from the top ( 3 ) to the back ( 5 ), the through-connection lines ( 7 ) in an electrically insulating line block ( 9 ) are arranged, which has an upper side ( 10 ) and a back ( 11 ), wherein the through-connection lines ( 7 ) from the top ( 10 ) of the line block ( 9 ) to the back ( 11 ) of the line block ( 9 ). Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass auf mindestens einer Seite (10, 11) des Leitungsblockes (9) Lötbälle (12) oder Löthöcker (12) an mindestens jeweils einem Ende (14, 15) der Durchgangsverbindungsleitungen (7) angeordnet sind.Electronic component according to claim 1, characterized in that on at least one side ( 10 . 11 ) of the line block ( 9 ) Solder balls ( 12 ) or solder bumps ( 12 ) at least one end ( 14 . 15 ) of the transit connection lines ( 7 ) are arranged. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass auf mindestens einer der Seiten (10, 11) des Leitungsblockes (9) Bonddrahtverbindungen (16) an mindestens jeweils einem Ende (14, 15) der Durchgangsverbindungsleitungen (7) angeordnet sind.Electronic component according to claim 1 or claim 2, characterized in that on at least one of the sides ( 10 . 11 ) of the line block ( 9 ) Bond wire connections ( 16 ) at least one end ( 14 . 15 ) of the transit connection lines ( 7 ) are arranged. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangsverbindungsleitungen (7) an ihren Enden (14, 15) mit Kontaktanschlußflächen (17) von Umverdrahtungsfolien (18) über Kontakthöcker (13) oder Bonddrähte (8) verbunden sind.Electronic component according to one of the preceding claims, characterized in that the through-connection lines ( 7 ) to ih ren ends ( 14 . 15 ) with contact pads ( 17 ) of rewiring foils ( 18 ) via contact bumps ( 13 ) or bonding wires ( 8th ) are connected. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Umverdrahtungsfolie (18) auf der Rückseite (5) des Halbleiterchips (2) angeordnet ist, wobei die Umverdrahtungsfolie (18) elektrische Leiterbahnen (19) zwischen Kontaktflächen (20) auf der Oberseite (3) des Halbleiterchips (2) und Kontaktanschlußflächen (17) auf der Umverdrahtungsfolie (18), die mit Kontakthöckern (13) verbunden sind, aufweist.Electronic component according to one of the preceding claims, characterized in that a rewiring foil ( 18 ) on the back side ( 5 ) of the semiconductor chip ( 2 ), wherein the rewiring foil ( 18 ) electrical conductors ( 19 ) between contact surfaces ( 20 ) on the top ( 3 ) of the semiconductor chip ( 2 ) and contact pads ( 17 ) on the rewiring foil ( 18 ) with contact bumps ( 13 ) are connected. Elektronisches Bauteil nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass die Umverdrahtungsfolie (18) mehrere übereinander angeordnete Umverdrahtungsebenen und zwischen den Umverdrahtungsebenen Durchkontakte aufweist.Electronic component according to claim 4 or claim 5, characterized in that the rewiring foil ( 18 ) has a plurality of superposed wiring levels and between the rewiring levels through contacts. Elektronisches Bauteil nach Anspruch 6, dadurch gekennzeichnet, dass die Position und Anordnung der Durchkontakte den Positionen und den Anordnungen der Durchgangsverbindungsleitungen (7) des Leitungsblockes (9) entsprechen.Electronic component according to claim 6, characterized in that the position and arrangement of the vias correspond to the positions and the arrangements of the through-connection lines ( 7 ) of the line block ( 9 ) correspond. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet dass, die passive Rückseite (5) des Halbleiterchips (2) ein Leiterbahnmuster (21) aufweist.Electronic component according to one of the preceding claims, characterized in that the passive rear side ( 5 ) of the semiconductor chip ( 2 ) a conductor pattern ( 21 ) having. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der passiven Rückseite (5) des Halbleiterchips (2) und auf der Oberseite (3) des Halbleiterchips (2) jeweils eine Umverdrahtungsfolie (18, 31) angeordnet ist, wobei die Leiterbahnen (19) der Umverdrahtungsfolien (18, 31) über die Durchgangsverbindungsleitungen (7) des Leitungsblockes (9) miteinander verbunden sind.Electronic component according to one of the preceding claims, characterized in that on the passive back ( 5 ) of the semiconductor chip ( 2 ) and on the top ( 3 ) of the semiconductor chip ( 2 ) in each case a rewiring foil ( 18 . 31 ) is arranged, wherein the conductor tracks ( 19 ) of the rewiring foils ( 18 . 31 ) via the transit connection lines ( 7 ) of the line block ( 9 ) are interconnected. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Rückseite des Halbleiterchips (2) mit makroskopischer Durchgangsöffnung (6), Leitungsblock (9) und Umverdrahtungsfolie (18) ein weiterer Halbleiterchip (22) gestapelt ist, wobei mindestens einer der beiden Halbleiterchips (2, 22) einen Leitungsblock (9) aufweist.Electronic component according to one of the preceding claims, characterized in that on the back side of the semiconductor chip ( 2 ) with macroscopic passage opening ( 6 ), Line block ( 9 ) and rewiring foil ( 18 ) another semiconductor chip ( 22 ) is stacked, wherein at least one of the two semiconductor chips ( 2 . 22 ) a line block ( 9 ) having. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (1) mehrere aufeinander gestapelte Halbleiterchips (2) aufweist, die elektrisch über Leitungsblöcke (9) mit Durchgangsverbindungsleitungen (7) untereinander gekoppelt sind, wobei die Halbleiterchips (2) makroskopische Durchgangsöffnungen (6) aufweisen, in denen die Leitungsblöcke (9) angeordnet sind.Electronic component according to one of the preceding claims, characterized in that the electronic component ( 1 ) a plurality of semiconductor chips stacked on one another ( 2 ) electrically connected via line blocks ( 9 ) with through connection lines ( 7 ) are coupled together, wherein the semiconductor chips ( 2 ) macroscopic passages ( 6 ), in which the line blocks ( 9 ) are arranged. Elektronisches Bauteil nach Anspruch 10 oder Anspruch 11, dadurch gekennzeichnet, dass ein oberster Halbleiterchip (32) des elektronischen Bauteils (1) aus gestapelten Halbleiterchips (2) mit makroskopischen Durchgangsöffnungen (6) keine Durchgangsöffnung aufweistElectronic component according to claim 10 or claim 11, characterized in that an uppermost semiconductor chip ( 32 ) of the electronic component ( 1 ) of stacked semiconductor chips ( 2 ) with macroscopic passage openings ( 6 ) has no passage opening Elektronisches Bauteil nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Halbleiterchips (2) eines Stapels jeweils auf ihrer Oberseite (3) und auf ihrer Rückseite (5) Umverdrahtungsfolien (18) aufweisen.Electronic component according to one of Claims 10 to 12, characterized in that the semiconductor chips ( 2 ) of a stack each on its upper side ( 3 ) and on its back ( 5 ) Rewiring foils ( 18 ) exhibit. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) ein Silicium-Chip mit einer Kristallorientierung <100> ist.Electronic component according to one of the preceding claims, characterized in that the semiconductor chip ( 2 ) is a silicon chip with a crystal orientation <100>. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die makroskopische Durchgangsöffnung (6) eine Verjüngung (23) von der Rückseite (5) zur Oberseite (3) des Halbleiterchips (2) hin aufweist.Electronic component according to one of the preceding claims, characterized in that the macroscopic passage opening ( 6 ) a rejuvenation ( 23 ) from the back ( 5 ) to the top ( 3 ) of the semiconductor chip ( 2 ). Elektronisches Bauteil nach Anspruch 15, dadurch gekennzeichnet, dass die Verjüngung (23) einen Neigungswinkel α von 54,7 Grad aufweist.Electronic component according to claim 15, characterized in that the rejuvenation ( 23 ) has an inclination angle α of 54.7 degrees. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangsverbindungsleitungen (7) eines der Metalle, Gold, Kupfer, Aluminium oder Legierung derselben aufweisen.Electronic component according to one of the preceding claims, characterized in that the through-connection lines ( 7 ) of one of the metals, gold, copper, aluminum or alloy thereof. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dichte der Durchgangsverbindungsleitungen (7) im Querschnitt des Leitungsblockes (9) zwischen 15 und 150 Durchgangsverbindungsleitungen (7) pro mm2 ist.Electronic component according to one of the preceding claims, characterized in that the density of the through-connection lines ( 7 ) in the cross section of the line block ( 9 ) between 15 and 150 transit lines ( 7 ) per mm 2 . Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Durchmesser einer Durchgangsverbindungsleitung (7) im Bereich zwischen 20 und 50 Mikrometer liegt.Electronic component according to one of the preceding claims, characterized in that the diameter of a through-connection line ( 7 ) is in the range between 20 and 50 microns. Elektronisches Bauteil nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass der Leitungsblock (9) als elektrisch isolierendes Material zwischen den Durchgangsverbindungsleitungen (7) einen Kunststoff, vorzugsweise Polyimid aufweist.Electronic component according to one of claims 1 to 19, characterized in that the line block ( 9 ) as electrically insulating material between the through-connection lines ( 7 ) comprises a plastic, preferably polyimide. Elektronisches Bauteil nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass der Leitungsblock (9) als elektrisch isolierendes Material Keramik aufweist.Electronic component according to one of claims 1 to 19, characterized in that the line block ( 9 ) comprises as electrically insulating material ceramic. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit mindestens einem Halbleiterchip (2), der eine makroskopische Durchgangsöffnung (6) für eine Mehrzahl von Durchgangsverbindungsleitungen (7) aufweist, wobei das Verfahren durch folgende Verfahrensschritte gekennzeichnet ist: – Bereitstellen eines Halbleiterchips (2), der auf einer aktiven Oberseite (3) integrierte Schaltungen (4) aufweist, wobei ein Oberseitenbereich (24) von Schaltungselementen freigehalten ist, in welchem eine makroskopische Durchgangsöffnung (6) für mehrere Durchgangsverbindungsleitungen (7) angeordnet ist, und – Anordnen eines Leitungsblocks (9) mit Durchgangsverbindungsleitungen (7) in der makroskopischen Durchgangsöffnung (6) des Halbleiterchips (2), so dass sich die Durchgangsverbindungsleitungen (7) von der Oberseite (3) zu der Rückseite (5) erstrecken.Method for producing an electronic component ( 1 ) with at least one semiconductor chip ( 2 ), which has a macroscopic through-hole ( 6 ) for a plurality of through-connection lines ( 7 ), wherein the method is characterized by the following method steps: providing a semiconductor chip ( 2 ) placed on an active top ( 3 ) integrated circuits ( 4 ), wherein a top area ( 24 ) is kept free of circuit elements in which a macroscopic passage opening ( 6 ) for a plurality of transit connection lines ( 7 ), and - arranging a line block ( 9 ) with through connection lines ( 7 ) in the macroscopic passage ( 6 ) of the semiconductor chip ( 2 ), so that the transit connection lines ( 7 ) from the top ( 3 ) to the back ( 5 ). Verfahren zur Herstellung eines elektronischen Bauteils (1) nach Anspruch 22, dadurch gekennzeichnet, dass der Halbleiterchip mit einer makroskopischen Durchgangsöffnung für mehrere Durchgangsverbindungsleitungen durch ein Verfahren hergestellt wird, die die folgenden Schritte aufweist: – Bereitstellen eines Halbleiterwafers, der auf einer aktiven Oberseite (3) integrierte Schaltungen (4) aufweist, wobei Oberseitenbereiche (24) von Schaltungselementen freigehalten werden, in denen makroskopische Durchgangsöffnungen (6) für jeweils mehrere Durchgangsverbindungsleitungen (7) vorgesehen sind, – Abdecken der Oberseite (3) des Halbleiter-Wafers mit einer Schutzschicht gegen ein Ätzmittel, – Selektives Abdecken der Rückseite des Halbleiter-Wafers unter Freilassung von Bereichen, in denen Durchgangsöffnungen (6) für jeweils mehrere Durchgangsverbindungsleitungen (7) vorgesehen sind, – Naßchemisches Ätzen des Halbleiter-Wafers von seiner Rückseite (5) aus, – Trennen des Halbleiter-Wafers in einzelne Halbleiterchips (2), die mindestens eine makroskopische Durchgangsöffnung (6) aufweisen, von der Oberseite (3) des Halbleiterchips (2) aus.Method for producing an electronic component ( 1 ) according to claim 22, characterized in that the semiconductor chip having a macroscopic through-hole for a plurality of through-connection lines is produced by a method comprising the following steps: - providing a semiconductor wafer which is disposed on an active upper side ( 3 ) integrated circuits ( 4 ), wherein top side areas ( 24 ) are kept free of circuit elements in which macroscopic through holes ( 6 ) for a plurality of transit connection lines ( 7 ), - covering the upper side ( 3 ) of the semiconductor wafer with a protective layer against an etchant, - selectively covering the rear side of the semiconductor wafer, leaving free areas in which through openings ( 6 ) for a plurality of transit connection lines ( 7 ), - wet-chemical etching of the semiconductor wafer from its rear side ( 5 ), - separating the semiconductor wafer into individual semiconductor chips ( 2 ), which has at least one macroscopic passage opening ( 6 ), from the top ( 3 ) of the semiconductor chip ( 2 ) out. Verfahren nach Anspruch 22 oder Anspruch 23, dadurch gekennzeichnet, dass der Halbleiterchip (2) mit einer Umverdrahtungsfolie (18) auf seiner Oberseite (3) und einer weiteren Umverdrahtungsfolie (18) auf seiner Rückseite (5) versehen wird.Method according to claim 22 or claim 23, characterized in that the semiconductor chip ( 2 ) with a rewiring foil ( 18 ) on its top ( 3 ) and another rewiring foil ( 18 ) on its back ( 5 ). Verfahren nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, dass mehrere Halbleiterchips (2), die auf ihren Ober- und Rückseiten Umverdrahtungsfolien (18) aufweisen, aufeinander gestapelt werden.Method according to one of claims 22 to 24, characterized in that a plurality of semiconductor chips ( 2 ), which on their top and backside rewiring foils ( 18 ) are stacked on top of each other. Verfahren nach einem der Ansprüche 22 bis 25, das weiterhin folgende Verfahrensschritte aufweist: – Verbinden von Kontaktflächen auf der Oberseite (3) des Halbleiterchips (2) mit Leiterbahnen (19) einer Umverdrahtungsfolie (18), – Anordnen von Löthöckern auf die Enden (14, 15) der Durchgangsverbindungsleitungen (7) des Leitungsblocks (9) – Verbinden der Löthöcker (13) des Leitungsblocks (9) mit Kontaktanschlußflächen (17) der Umverdrahtungsfolie (18), – Anordnen einer weiteren Umverdrahtungsfolie (18) auf der Rückseite (5) des Halbleiterchips (2) und auf der Rückseite (11) des Leitungsblocks (9), – Verbinden der Löthöcker (13) auf der Rückseite des Leitungsblockes (9) mit Kontaktanschlußflächen (17) der weiteren Umverdrahtungsfolie (18), und – Befestigen der weiteren Umverdrahtungsfolie auf der Rückseite (5) des Halbleiterchips (2).Method according to one of claims 22 to 25, further comprising the following method steps: - connecting contact surfaces on the upper side ( 3 ) of the semiconductor chip ( 2 ) with conductor tracks ( 19 ) of a rewiring foil ( 18 ), - placing solder bumps on the ends ( 14 . 15 ) of the transit connection lines ( 7 ) of the line block ( 9 ) - connecting the solder bumps ( 13 ) of the line block ( 9 ) with contact pads ( 17 ) of the rewiring foil ( 18 ), - arranging another rewiring foil ( 18 ) on the back side ( 5 ) of the semiconductor chip ( 2 ) and on the back ( 11 ) of the line block ( 9 ), - connecting the solder bumps ( 13 ) on the back of the line block ( 9 ) with contact pads ( 17 ) of the further redistribution film ( 18 ), and - attaching the further rewiring film on the back ( 5 ) of the semiconductor chip ( 2 ). Verfahren nach einem der Ansprüche 22 bis 26, dadurch gekennzeichnet, dass bei einem Einbringen von Vertiefungen in die Oberseite (3) des Halbleiter-Wafers zur Makierung von Trennfugen für die Halbleiterchips (2) des Halbleiter-Wafers gleichzeitig eine senkrecht zu der Oberseite (3) des Halbleiter-Wafers angeordnete Phase zum Schutz von Kanten der makroskopischen Durchgangsöffnungen (6) der Halbleiterchips (2) in die Oberseite (3) des Halbleiter-Wafers eingebracht wird.Method according to one of claims 22 to 26, characterized in that when introducing recesses in the top ( 3 ) of the semiconductor wafer for marking parting lines for the semiconductor chips ( 2 ) of the semiconductor wafer simultaneously one perpendicular to the top ( 3 ) phase of the semiconductor wafer for protecting edges of the macroscopic through-holes ( 6 ) of the semiconductor chips ( 2 ) in the top ( 3 ) of the semiconductor wafer is introduced. Verfahren nach einem der Ansprüche 22 bis 27, dadurch gekennzeichnet, dass die makroskopische Durchgangsöffnung (7) in einem Rand- oder Eckbereich des Halbleiterchips (2) angeordnet wird.Method according to one of claims 22 to 27, characterized in that the macroscopic passage opening ( 7 ) in an edge or corner region of the semiconductor chip ( 2 ) is arranged. Verfahren nach einem der Ansprüche 22 bis 27, dadurch gekennzeichnet, dass die makroskopische Durchgangsöffnung (7) in einem zentralen Bereich des Halbleiterchips (2) angeordnet wird.Method according to one of claims 22 to 27, characterized in that the macroscopic passage opening ( 7 ) in a central region of the semiconductor chip ( 2 ) is arranged.
DE10056281A 2000-11-14 2000-11-14 Electronic component with a semiconductor chip Expired - Fee Related DE10056281B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10056281A DE10056281B4 (en) 2000-11-14 2000-11-14 Electronic component with a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056281A DE10056281B4 (en) 2000-11-14 2000-11-14 Electronic component with a semiconductor chip

Publications (2)

Publication Number Publication Date
DE10056281A1 DE10056281A1 (en) 2002-05-23
DE10056281B4 true DE10056281B4 (en) 2006-04-20

Family

ID=7663177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056281A Expired - Fee Related DE10056281B4 (en) 2000-11-14 2000-11-14 Electronic component with a semiconductor chip

Country Status (1)

Country Link
DE (1) DE10056281B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893546B2 (en) 2000-12-22 2011-02-22 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
DE10319538B4 (en) 2003-04-30 2008-01-17 Qimonda Ag Semiconductor device and method for producing a semiconductor device
JP4528100B2 (en) * 2004-11-25 2010-08-18 新光電気工業株式会社 Semiconductor device and manufacturing method thereof
DE102005035393B4 (en) * 2005-07-28 2007-05-24 Infineon Technologies Ag A method of manufacturing a multi-chip device and such a device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4436298C1 (en) * 1993-08-12 1996-01-18 Fraunhofer Ges Forschung Pressure sensor chip structure
DE4433689C2 (en) * 1994-09-21 1996-07-11 Siemens Ag Chip configuration and use of a corresponding chip
WO1999008318A1 (en) * 1997-08-06 1999-02-18 Commissariat A L'energie Atomique Method for producing an interconnection path through a semiconductor material
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4436298C1 (en) * 1993-08-12 1996-01-18 Fraunhofer Ges Forschung Pressure sensor chip structure
DE4433689C2 (en) * 1994-09-21 1996-07-11 Siemens Ag Chip configuration and use of a corresponding chip
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
WO1999008318A1 (en) * 1997-08-06 1999-02-18 Commissariat A L'energie Atomique Method for producing an interconnection path through a semiconductor material

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LINDER, S. et.al.: Fabrication Technology for Wafer Through-Hole Interconnection and Three- Dimensional Shectes of Chips an Wafer. In: Proceedings IEEE Micro Electro Mechanical Systems. An Investigation of Micro Structures, Sensors, Actuators, Machines and Robotic Systems, IEEE 1994, pp. 349-54 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893546B2 (en) 2000-12-22 2011-02-22 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US8310067B2 (en) 2000-12-22 2012-11-13 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector

Also Published As

Publication number Publication date
DE10056281A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
DE102008028072B4 (en) Method of manufacturing semiconductor devices
DE60300619T2 (en) METHOD FOR EMBEDDING A COMPONENT INTO A BASIS AND FOR FORMING A CONTACT
DE3735455C2 (en)
EP1412978B1 (en) Electronic component with a plastic housing and method for production thereof
DE10157280B4 (en) Method for connecting circuit units
DE2554965C2 (en)
DE10033977B4 (en) Interconnect structure for using semiconductor chips on substrates
DE102005043557B4 (en) Method for producing a semiconductor device with through contacts between top side and rear side
DE19930308A1 (en) Multichip module for complex electronic systems comprises a silicon support substrate with a multi-layered wiring on its components side
WO2003075347A2 (en) Electronic module, panel with individual electronic modules and method for the production thereof
EP2287916A2 (en) Method of contacting and housing integrated circuits
DE3538933A1 (en) PERFORMANCE SEMICONDUCTOR MODULE
DE102008047416A1 (en) Semiconductor arrangement and method for the production of semiconductor devices
DE102009044712A1 (en) Semiconductor device
DE10120408A1 (en) Electronic component with semiconductor chips and electronic assembly made of stacked semiconductor chips
DE10110203B4 (en) Electronic component with stacked semiconductor chips and method for its production
DE102004001829A1 (en) Semiconductor device
DE19801312A1 (en) Semiconductor element with semiconductor chip for multi-chip module
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE69630169T2 (en) A manufacturing method of a wiring substrate for connecting a chip to a carrier
DE69723801T2 (en) Manufacturing process of a contact grid semiconductor package
DE19517367A1 (en) Method for connecting the output areas of an integrated circuit chip and multi-chip module obtained in this way
DE10056281B4 (en) Electronic component with a semiconductor chip
WO2011003647A1 (en) Printed circuit board
DE102004010614B4 (en) A base semiconductor device for a semiconductor component stack and method of making the same

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee