DE10051909B4 - Edge termination for high-voltage semiconductor component and method for producing an isolation trench in a semiconductor body for such edge termination - Google Patents
Edge termination for high-voltage semiconductor component and method for producing an isolation trench in a semiconductor body for such edge termination Download PDFInfo
- Publication number
- DE10051909B4 DE10051909B4 DE2000151909 DE10051909A DE10051909B4 DE 10051909 B4 DE10051909 B4 DE 10051909B4 DE 2000151909 DE2000151909 DE 2000151909 DE 10051909 A DE10051909 A DE 10051909A DE 10051909 B4 DE10051909 B4 DE 10051909B4
- Authority
- DE
- Germany
- Prior art keywords
- region
- semiconductor
- trenches
- edge
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000002955 isolation Methods 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000012212 insulator Substances 0.000 claims abstract description 80
- 230000006835 compression Effects 0.000 claims abstract description 6
- 238000007906 compression Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 31
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims 2
- 239000000945 filler Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 36
- 239000010703 silicon Substances 0.000 description 36
- 239000010410 layer Substances 0.000 description 31
- 230000003647 oxidation Effects 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 21
- 230000005684 electric field Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 238000011049 filling Methods 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002028 premature Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 spin-on-glass Chemical compound 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
Randabschluss
für Hochvolt-Halbleiterbauelement
mit
– einem
Halbleiterkörper
(1) des einen Leitungstyps, in dessen an eine erste Hauptoberfläche angrenzenden Rand-Oberflächenbereich
wenigstens ein Halbleitergebiet (2, 3) des anderen, zum einen Leitungstyp
entgegengesetzten Leitungstyps und/oder wenigstens ein höher als
der Halbleiterkörper
(1) dotiertes Halbleitergebiet des einen Leitungstyps eingebettet
sind, und mit
– wenigstens
einer auf dem Rand-Oberflächenbereich
und der ersten Hauptoberfläche
vorgesehenen Feldplatte (4),
– wobei der Ort der Krümmung und
Verdichtung von Äquipotentiallinien
(9) bei an dem Hochvolt-Halbleiterbauelement anliegender Spannung
in ein Isolatorgebiet (6, 6') verlegt ist,
dadurch gekennzeichnet,
dass
das Isolatorgebiet (6, 6') durch zwei oder mehrere Isolationstrenches
(10, 10') gebildet ist, zwischen denen sich wenigstens ein ladungskompensierter
Bereich befindet.Edge termination for high-voltage semiconductor device with
- A semiconductor body (1) of the one conductivity type, in whose adjacent to a first main surface edge surface region at least one semiconductor region (2, 3) of the other, a conductivity type opposite conductivity type and / or at least one higher than the semiconductor body (1) doped semiconductor region of one conductivity type are embedded, and with
At least one field plate (4) provided on the edge surface area and the first main surface,
In which the location of the curvature and compression of equipotential lines (9) is laid in an insulator region (6, 6 ') when the voltage applied to the high-voltage semiconductor component is present,
characterized,
in that the insulator region (6, 6 ') is formed by two or more isolation strands (10, 10'), between which there is at least one charge-compensated region.
Description
Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss.edge termination for high-voltage semiconductor device and methods of making an isolation trench in a semiconductor body for such edge termination.
Die vorliegende Erfindung betrifft einen Randabschluss für ein Hochvolt-Halbleiterbauelement nach dem Oberbegriff des Patentanspruches 1. Außerdem bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen eines Isolationstrenches, wie dieser bei einem solchen Randabschluss verwendet wird.The The present invention relates to an edge termination for a high-voltage semiconductor device according to the preamble of claim 1. In addition, the present invention relates Invention relates to a method for producing an insulation trench, how it is used in such an edge termination.
Hochvolt-Halbleiterbauelemente erfordern aufwendige Randkonstruktionen, wenn sie eine Spannungsfestigkeit von einigen hundert Volt (z.B. 600 bis 900 V) erreichen sollen. Beispiele für solche Hochvolt-Halbleiterbauelemente sind SIPMOS- und IGBT-Leistungstransistoren (SIPMOS = Silizium-Power-MOS; IGBT = Bipolartransistor mit isoliertem Gate) sowie Hochvolt-Dioden.High voltage semiconductor devices require elaborate edge designs, if they have a dielectric strength of a few hundred volts (e.g., 600 to 900 V). examples for such high-voltage semiconductor devices are SIPMOS and IGBT power transistors (SIPMOS = silicon power MOS; IGBT = insulated gate bipolar transistor) as well as high-voltage diodes.
Bei Hochvolt-Halbleiterbauelementen ist es die Hauptaufgabe des Randabschlusses, also eines Hochvolt-Chiprandes, die elektrische Feldstärke im Bereich zwischen dem aktiven Gebiet bzw. Zellenfeld des Halbleiterbauelementes und dessen Sägekante so zu steuern, dass ein verfrühter Durchbruch im Sperrfall des Halbleiterbauelementes sicher vermieden wird. Hierzu darf im Chiprand die elektrische Feldstärke jedenfalls nicht die maximalen Werte übersteigen, welche im aktiven Gebiet des Halbleiterbauelementes auftreten können. Um dies zu erreichen, müssen im Sperrfall die Äquipotentiallinien im Bereich des Chiprandes definiert aus dem Innern des Bauelementes an dessen Oberfläche geführt werden. Diese Führung der Äquipotentiallinien und damit des Verlaufes des elektrischen Feldes wird auch als Äquipotentiallinien- bzw. -Feldlinien-Management bezeichnet.at High-voltage semiconductor devices, it is the main task of the edge termination, So a high-voltage chip edge, the electric field strength in the area between the active region or cell field of the semiconductor component and its saw edge like that to control that, a premature one Breakthrough in the blocking case of the semiconductor device safely avoided becomes. For this purpose, the electric field strength in the chip edge anyway do not exceed the maximum values, which can occur in the active region of the semiconductor device. Around to achieve this in the case of blocking, the equipotential lines defined in the area of the chip edge from the interior of the component on its surface guided become. This guide the equipotential lines and thus the course of the electric field is also called equipotential line or field management.
Dieses Äquipotentiallinien- bzw. -Feldlinien-Management muss so ausgeführt werden, dass Krümmung und Dichte der Äquipotentiallinien keine Überhöhungen des elektrischen Feldes verursachen, welche das Bauelement in einen vorzeitigen Spannungsdurchbruch bringen, also in einen Avalanche-Durchbruch im Halbleitermaterial, vorzugsweise Silizium, und in einen dielektrischen Durchbruch in Isolier- und Passivierungsschichten, wie insbesondere in Siliziumdioxidschichten.This equipotential line or field management must be performed so that curvature and Density of equipotential lines no elevations of the cause the electric field, which is the component in a bring premature voltage breakdown, ie in an avalanche breakthrough in the semiconductor material, preferably silicon, and in a dielectric Breakthrough in insulating and passivation layers, in particular in silicon dioxide layers.
Eine weitere Aufgabe des Randabschlusses liegt in der Abschirmung des äußeren Chipbereiches des Halbleiterbauelementes gegen elektrische Ladungen und chemische Einflüsse, welche lokale Feldstärkeerhöhungen und damit eine Erniedrigung der maximalen Sperrspannung bewirken können.A Another task of the edge termination lies in the shielding of the outer chip area of the Semiconductor device against electrical charges and chemical influences, which local field strength increases and thus can cause a lowering of the maximum reverse voltage.
Seit geraumer Zeit werden intensiv Kompensationsbauelemente der sogenannten CoolMOS-Reihe entwickelt, bei denen es sich um vertikale Leistungstransistoren handeln kann, für welche das Produkt aus deren Einschaltwiderstand Ron und aktiver Chipfläche A mittels des Kompensationsprinzips optimiert ist. Bei diesen Leistungstransistoren liegen im ausgeschalteten Zustand die zu sperrenden Spannungen in der Größenordnung von 600 bis 800 V.For some time intensive compensation components of the so-called CoolMOS series have been developed, which may be vertical power transistors for which the product of its on-resistance R on and active chip area A is optimized by means of the compensation principle. In the case of these power transistors, the voltages to be blocked are in the order of 600 to 800 V in the off state.
Bei Kompensationsbauelementen kompensieren sich beispielsweise in einer epitaktischen Schicht elektrische Bereiche entgegengesetzter Dotierung gegenseitig, so dass eine quasi-intrinsische Schicht auf einem hochdotierten Substrat entsteht. Beispielsweise p-dotierte Kompensationssäulen werden so auf dem Substrat mittels der sogenannten Aufbautechnik über mehrere Epitaxie- und Implantationszyklen in einem sonst n- leitenden Gebiet erzeugt, wobei die Ladungsbilanz lokal über die Fläche der Implantationsöffnungen gesteuert wird.at Compensating components compensate, for example, in one epitaxial layer electrical regions of opposite doping each other, leaving a quasi-intrinsic layer on a heavily doped Substrate is formed. For example, be p-doped compensation columns so on the substrate by means of the so-called construction technique over several Epitaxy and implantation cycles in an otherwise n-type region generates, with the charge balance locally over the area of the implantation openings is controlled.
Bei den Kompensationsbauelementen kann aufgrund der Optimierung des Produktes Ron × A ein bestimmter Einschaltwiderstand mit einer kleineren aktiven Fläche A realisiert werden, als dies bei herkömmlichen Leistungs-MOSFETs der Fall ist. Dies bedeutet aber, dass bei den Kompensationsbauelementen der anteilsmäßige Flächenverbrauch für den Randabschluss deutlich stärker ins Gewicht fällt. So gibt es nämlich Kompensationsbauelemente, bei denen bis zu 50% der Gesamtfläche des jeweiligen Bauelementes für den Randabschluss benötigt werden.In the case of the compensation components, due to the optimization of the product R on × A, a specific on-resistance with a smaller active area A can be realized than is the case with conventional power MOSFETs. However, this means that in the case of the compensation components, the proportional area consumption for the edge termination is significantly more important. Thus, there are compensation components in which up to 50% of the total surface area of the respective component is required for the edge termination.
Bisher
werden für
den Randabschluss von Hochvolt-Halbleiterbauelementen schon seit
langem verschiedene Maßnahmen
vorgeschlagen, wie Feldplatten, Guard- bzw. Schutzringe, Junction
Termination Extension (JTE), semiisolierendes polykristallines Silizium
(SIPOS), reduziertes Oberflächenfeld
(RESURF) und Dioden-Sequenz (vgl. beispielsweise
Der große Flächen- bzw. Platzbedarf der für Randabschlüsse bisher eingesetzten Maßnahmen kommt letztlich dadurch zustande, dass die Äquipotentiallinien allgemein ihre Krümmung zum größten Teil im Halbleiterkörper, also vorzugsweise in Silizium, erfahren, um aus dem Bauelement heraus an die Oberfläche des Halbleiterkörpers geführt zu werden. Eine Krümmung der Äquipotentiallinien im Halbleiterkörper ist aber mit einer Erhöhung des elektrischen Feldes verbunden. Übersteigt diese den kritischen Wert im jeweiligen Halbleitermaterial, also insbesondere im Silizium, so kommt es zu dem bereits erwähnten Avalanche-Durchbruch. Um nun den Krümmungsradius niedrig zu halten, ist bei den bisherigen Randabschlüssen in lateraler Richtung eine erhebliche Ausdehnung notwendig.Of the size area- or space required for marginalization so far measures taken ultimately, because the equipotential lines are general her curvature mostly in the semiconductor body, so preferably in silicon, experienced to get out of the device to the surface of the semiconductor body guided to become. A curvature the equipotential lines in the semiconductor body but with an increase connected to the electric field. If this exceeds the critical value in the respective semiconductor material, ie in particular in silicon, that's how it comes to the already mentioned Avalanche breakdown. In order to keep the radius of curvature low, is in the previous edge statements in the lateral direction a significant expansion necessary.
Ein bestehender Randabschluss kann beispielsweise ausgehend von einer Gate-Kontaktierung drei Feldplatten in der Nähe der Oberfläche eines Siliziumkörpers haben, wobei die Dicke des zwischen diesen Feldplatten und der Oberfläche des Siliziumkörpers liegenden Siliziumdioxids von innen nach außen zum Rand hin stufenweise zunimmt. Mit einer solchen Randkonstruktion kann erreicht werden, dass die Äquipotentiallinien im Silizium in einem sanften Bogen zur Oberfläche des Siliziumkörpers geführt sind. In der horizontal verlaufenden Siliziumdioxidschicht verdichten sich dann die Äquipotentiallinien. Maximal auftretende Feldstärken bei einem solchen Randabschluss, der eine Breite von etwa 150 μm hat, betragen etwa 250 kV/cm in Silizium und etwa 700 kV/cm in Siliziumdioxid und liegen damit ausreichend unterhalb der kritischen Werte von 300 kV/cm für Silizium und 4500 kV/cm für Siliziumdioxid.One Existing edge termination, for example, starting from a Gate contacting three field plates near the surface of a silicon body have the thickness of between these field plates and the surface of the silicon body lying silicon dioxide from the inside out towards the edge gradually increases. With such a border construction can be achieved that the equipotential lines in the silicon in a gentle arc to the surface of the silicon body are guided. Compact in the horizontally extending silicon dioxide layer then the equipotential lines. Maximum field strengths in such an edge termination, which has a width of about 150 microns amount about 250 kV / cm in silicon and about 700 kV / cm in silicon dioxide and thus are well below the critical values of 300 kV / cm for Silicon and 4500 kV / cm for Silica.
Weiterhin ist noch in der WO 00/38242 A1 ein Leistungshalbleiterbauelement beschrieben, das in einer Randabschlussstruktur einen Graben hat, der mit einem Dielektrikum gefüllt ist. Das dieelektrische Material in diesem Graben lenkt dabei Äquipotentialflächen aus der Horizontalen in einem Halbleiterkörper auf sehr engem Raum in die vertikale Richtung um. Dadurch kann das elektrische Feld innerhalb eines kleinen Bereiches der Chipoberfläche aus dem Leistungshalbleiterbauelement austreten. Damit soll ein Randabschluss eines pn-Überganges mit möglichst geringem Chipflächenbedarf geschaffen werden.Farther is still in WO 00/38242 A1 a power semiconductor device described having a trench in an edge termination structure, the filled with a dielectric is. The dielectric material in this trench deflects equipotential surfaces the horizontal in a semiconductor body in a very small space in the vertical direction around. This allows the electric field within a small area of the chip surface from the power semiconductor device escape. This is intended to be an edge termination of a pn junction with as possible low chip area requirement be created.
Schließlich beschreibt
die
Es ist Aufgabe der vorliegenden Erfindung, einen Randabschluss für Hochvolt-Halbleiterbauelemente zu schaffen, der sich durch einen geringen Flächenbedarf auszeichnet und einfach herstellbar ist; außerdem soll ein Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper angegeben werden, das in einem solchen Randabschluss verwendet werden kann.It Object of the present invention, an edge termination for high-voltage semiconductor devices to create, which is characterized by a small space requirement and is easy to produce; Furthermore is a method for producing a Isolationstrenches in one Semiconductor body which are used in such an edge termination can.
Diese Aufgabe wird erfindungsgemäß durch einen Randabschluss mit den Merkmalen des Patentanspruches 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 11 gelöst.These The object is achieved by a Edge termination with the features of claim 1 or by a method with the features of claim 11 solved.
Bei dem erfindungsgemäßen Randabschluss ist der Ort der Krümmung und der Verdichtung der Äquipotentiallinien primär in ein vorzugsweise vertikal verlaufendes Isolatorgebiet aus beispielsweise Siliziumdioxid verlegt. Damit wird in vorteilhafter Weise ausgenutzt, dass die Durchbruchsfeldstärke des das Isolatorgebiet bildenden Isolators einen deutlich höheren Wert besitzt als das den Halbleiterkörper bildende Halbleitermaterial, wie insbesondere Silizium. Diese höhere Durchbruchsfeldstärke erlaubt stärkere Krümmungen und Verdichtungen der Äquipotentiallinien, wodurch sich eine beträchtliche Verringerung des Flächenbedarfs erreichen läßt.at the edge termination according to the invention is the place of curvature and the densification of equipotential lines primary in a preferably vertically extending insulator area, for example Laid silica. This is exploited in an advantageous manner, that the breakthrough field strength of the insulator forming the insulator a significantly higher value has as the semiconductor body forming semiconductor material, in particular silicon. This higher breakdown field strength allows more curvatures and densifications of equipotential lines, which results in a considerable Reduction of space requirements reach.
Der
erfindungsgemäße Randabschluss zeichnet
sich gegenüber
dem Stand der Technik speziell durch die folgenden Vorteile aus:
Zunächst kann
der erfindungsgemäße Randabschluss
infolge des vertikal verlaufenden Isolatorgebietes, das zusätzlich noch
mit einer vertikalen Feldplatte versehen sein kann, äußerst schmal gestaltet
werden, so dass im Vergleich mit herkömmlichen Randabschlüssen deutlich
weniger Fläche
auf einem Halbleiterchip verbraucht wird. So hat bei einem Bauelement
mit einer Spannungsbelastbarkeit bis etwa 600 V das Isolatorgebiet
des Randabschlusses mit einer der Feldplatte in lateraler Richtung
lediglich eine Breite von etwa 15 bis 20 μm, so dass sich Randbreiten
von insgesamt weniger als 50 μm realisieren
lassen, was die Chipkosten für
Halbleiterbauelemente deutlich verringert.The edge seal according to the invention is distinguished from the prior art specifically by the following advantages:
First, the edge termination according to the invention can be made extremely narrow due to the vertically extending insulator region, which can additionally be provided with a vertical field plate, so that in comparison with conventional edge terminations significantly less area is consumed on a semiconductor chip. So has in a device with a voltage rating to about 600 V, the insulator region of the edge termination with one of the field plate in the lateral direction only a width of about 15 to 20 microns, so that edge widths of less than 50 microns can be realized, which significantly reduces the chip costs for semiconductor devices.
Die Geometrie eines vertikal verlaufenden Isolatorgebietes, das gegebenenfalls mit einer vertikalen Feldplatte versehen ist, eröffnet neue Möglichkeiten für die Gestaltung von aktiven Bereichen eines Halbleiterbauelementes. So kann der erfindungsgemäße Randabschluss ohne weiteres bei Streifenzellen eingesetzt werden, die quer über das gesamte Bauelement verlaufen und durch das vertikale Isolatorgebiet begrenzt sind. Derzeit bei Bauelementen der CoolMOS-Baureihen verwendete Randabschlüsse erlauben keine solchen Streifenzellen. Dies folgt allein aus der Tatsache, dass bei der derzeitigen CoolMOS-Technologie für die Kompensationssäulen im Randbereich das halbe Zellraster verwendet werden muss, um die geforderte Spannungsfestigkeit des Randabschlusses zu erreichen.The Geometry of a vertically extending insulator area, if necessary provided with a vertical field plate opens up new possibilities for the Design of active areas of a semiconductor device. So can the edge termination according to the invention readily be used with strip cells that are across the entire component run and through the vertical insulator area are limited. Currently used on CoolMOS series components edgings do not allow such stripe cells. This follows solely from the Fact that in the current CoolMOS technology for the compensation columns in the Edge area half the cell grid must be used to the required To achieve dielectric strength of the edge termination.
Der erfindungsgemäße Randabschluss ist unempfindlich gegenüber Ionen aus Verunreinigungen. Bei intakter Metallisierung können an sich unerwünschte Ladungen nur an Stellen eindringen, an denen die Metallisierung strukturiert ist und insbesondere unterbrochene Bereiche hat. Bei dem erfindungsgemäßen Randabschluss ist die Metallisierung nur direkt über dem vertikal verlaufenden Isolatorgebiet unterbrochen. In diesem Gebiet eindringende Ionen erfahren im Sperrfall durch ein horizontal verlaufendes elektrisches Feld im Isolatorgebiet eine Kraft in Richtung auf die Metallisierung. Ladungen, die im eingeschalteten Zustand des Bauelementes von den Kanten der Metallisierung weg diffundieren, üben ihren Einfluss hauptsächlich auf den Feldverlauf im Isolatorgebiet und nicht im Halbleitermaterial, insbesondere Silizium, des Halbleiterkörpers aus. Im Isolatormaterial ist diese Störung aber von untergeordneter Bedeutung und wirkt sich nicht negativ auf die Zuverlässigkeit der Durchbruchsfestigkeit aus.Of the edge termination according to the invention is insensitive to Ions from impurities. With intact metallization can on unwanted Charges only penetrate into places where the metallization is structured and has broken areas in particular. at the edge termination according to the invention the metallization is only directly above the vertical one Insulator area interrupted. In this area penetrating ions experienced in the blocking case by a horizontally running electrical Field in the insulator area a force towards the metallization. Charges in the switched-on state of the device from the edges Diffusing away the metallization mainly exert their influence the field profile in the insulator region and not in the semiconductor material, in particular silicon, of the semiconductor body. In the insulator material is this disorder but of minor importance and does not affect negatively on the reliability the breakdown strength.
Bei dem erfindungsgemäßen Randabschluss ist also durch die Verwendung des vertikal verlaufenden Isolatorgebietes mit einer vertikal angeordneten Feldplatte der Flächenbedarf deutlich reduziert. Der Randabschluss ist weiterhin mit Streifentransistorzellen kompatibel. Nachteilhafte Auswirkungen von Verunreinigungen und anderen freien Ladungen auf die Spannungsfestigkeit bzw. das Durchbruchsverhalten des Halbleiterbauelementes sind praktisch ausgeschlossen. Ein Durchbruch des Halbleiterbauelementes im Randbereich kann zuverlässig verhindert werden.at the edge termination according to the invention is thus by the use of the vertically extending insulator area with a vertically arranged field plate the area requirement significantly reduced. The edge termination is still with strip transistor cells compatible. Adverse effects of contaminants and other free charges on the dielectric strength or the breakdown behavior of the semiconductor device are practically excluded. A breakthrough of Semiconductor component in the edge region can be reliably prevented become.
Der erfindungsgemäße Randabschluss erlaubt so mit Hilfe des vertikal verlaufenden Isolatorgebietes, gegebenenfalls ergänzt durch eine Feldplatte, einen Abbau der elektrischen Spannung zwischen Source (oder Drain) und Sägekante auf engstem Raum, wobei die Durchbruchsfestigkeit des Randbereiches gewährleistet bleibt. Eine Kombination einer vertikalen Feldplatte mit einer horizontalen Feldplatte kann in vorteilhafter Weise dazu beitragen, die Äquipotentiallinien auf ihrem Weg zum Chiprand möglichst lange ohne Krümmung bzw. Verdichtung verlaufen zu lassen.Of the edge termination according to the invention thus allows with the help of the vertical insulator area, if necessary supplemented through a field plate, a reduction in the voltage between Source (or drain) and saw edge in a confined space, with the breakdown strength of the edge area guaranteed remains. A combination of a vertical field plate with a horizontal field plate can advantageously contribute to the equipotential lines on their Way to the chip edge as possible long without curvature or compression to run.
Mit dem erfindungsgemäßen Verfahren zum Herstellen eines Isolatorgebietes lassen sich solche Isolatorgebiete mit großer lateraler sowie noch größerer vertikaler Ausdehnung erzeugen. So kann die Breite bzw. laterale Ausdehnung dieser Isolatorgebiete einige 10 μm betragen, während ihre vertikale Abmessung einige 10 μm bis einige 100 μm aufweisen kann.With the method according to the invention For producing an insulator region, such insulator regions can be used with big ones lateral and even larger vertical Create expansion. So can the width or lateral extent this insulator areas some 10 microns amount while their vertical dimension of some 10 microns to several 100 microns have can.
Die Isolatorgebiete sind in aktive Bereiche des Halbleitermaterials eingebettet und wirken als Isolation zwischen kristallinen Bereichen. Die Isolatorgebiete können mit ihren großen vertikalen und lateralen Abmessungen auch in anderen Halbleiterbauelementen als Hochvolt-Halbleiterbauelementen bzw. deren Randabschluss eingesetzt werden. Beispiele für noch andere Verwendungsmöglichkeiten sind Produkte aus dem Bereich der Mikromechanik.The Insulator regions are in active regions of the semiconductor material embedded and act as isolation between crystalline areas. The insulator areas can with their big ones vertical and lateral dimensions also in other semiconductor devices used as high-voltage semiconductor devices or their edge termination become. examples for other uses are Products in the field of micromechanics.
Abweichend von den bisher üblichen Lösungsansätzen bei der Bildung von Isolatorgebieten, nämlich der thermischen Oxida tion von offenliegenden Halbleiterflächen einerseits und der Graben- bzw. Trenchätzung und thermischen Oxidation bzw. Abscheidung von Isolatormaterialien im Trench andererseits werden bei dem erfindungsgemäßen Verfahren Trenches bzw. Gräben, die durch schmale Stege voneinander getrennt sind, in einen Halbleiterkörper eingebracht. Diese Trenches und Stege werden unter Vorgabe geeigneter Oxidationsparameter, wie Temperatur, Gasatmosphäre und Zeit, so dimensioniert, dass die Stege vollständig durch das entstehende Isolatorgebiet konsumiert werden und die Trenche durch die auf den Trenchseitenwänden entstehenden Isolatorschichten gerade vollständig gefüllt sind. Mit anderen Worten, bei dem erfindungsgemäßen Verfahren werden zahlreiche, relativ dünne Isolatorschichten in lateraler Richtung miteinander "aufaddiert".deviant from the usual ones Solution approaches the formation of insulator regions, namely the thermal Oxida tion of exposed semiconductor surfaces on the one hand and the trench or trench etching and thermal oxidation or deposition of insulator materials in the trench on the other hand be in the inventive method Trenches or trenches, which are separated by narrow webs, introduced into a semiconductor body. These trenches and webs are under specification of suitable oxidation parameters, such as Temperature, gas atmosphere and time, so dimensioned that the webs completely through the resulting insulator area is consumed and the trenches through the on the trench side walls resulting insulator layers are just completely filled. In other words, in the method according to the invention become numerous, relatively thin isolator layers "added up" in the lateral direction.
Das erfindungsgemäße Verfahren erlaubt die Herstellung von Isolatorgebieten mit großen lateralen und vertikalen Abmessungen und kommt ohne aufwendige konforme Abscheideprozesse aus, da die thermische Oxidation der Stege ausreichend ist. Bei entsprechender Dimensionierung der Trenches und der Stege können mechanische Verspannungen und Rissbildungen praktisch ausgeschlossen werden.The inventive method allows the production of insulator areas with large lateral and vertical dimensions and comes without complicated compliant deposition processes because the thermal oxidation of the webs is sufficient. at appropriate dimensioning of the trenches and the webs can mechanical Tension and cracking are practically excluded.
Bei dem erfindungsgemäßen Verfahren können ohne weiteres Gräben und Stege im Halbleiterkörper so definiert, geätzt und in lateraler Richtung dimensioniert werden, dass bei vorgegebenen Oxidationsparametern die Halbleiterstege vollständig konsumiert werden und die Gräben bzw. Trenches ganz oder teilweise zuwachsen. Dabei können die Trenches bzw. Gräben auch relativ breit ausgeführt werden. In diesem Fall kann ein Abscheideverfahren zusätzlich angewandt werden, um im Trench verbleibende Restöffnungen zu verschließen. Durch Kombination mit einem LOCOS-Verfahren (LOCOS = lokale Oxidation von Silizium) kann verhindert werden, dass die gesamte Oberfläche des Halbleiterkörpers einer Oxidation unterworfen ist.at the method according to the invention can without further digging and webs in the semiconductor body so defined, etched and dimensioned in the lateral direction that at given Oxidation parameters, the semiconductor bars are completely consumed and the trenches or trenches grow in whole or in part. The can Trenches or trenches also executed relatively wide become. In this case, a deposition method may additionally be used be used to close remaining openings in the trench. By Combination with a LOCOS process (LOCOS = local oxidation of silicon) can be prevented that the entire surface of the Semiconductor body is subjected to oxidation.
Hinsichtlich Anzahl, Anordnung und Ausführung der Stege und Trenches bestehen keine Einschränkungen: diese können vielmehr beliebig gestaltet werden, solange eine vollständige Konsumierung der Stege und ein mehr oder weniger komplettes Zuwachsen der Trenches bzw. Gräben gewährleistet sind. Es ist sogar möglich, eine gesamte Hauptoberfläche eines Halbleiterkörpers bzw. -chips mit Stegen und Trenches zu überziehen, um so ein durchgehendes Isolatorgebiet auf dieser Hauptoberfläche des Halbleiterkörpers entstehen zu lassen. Bezüglich der Tiefe der Gräben bzw. Trenches, also der vertikalen Abmessung des Isolatorgebietes, bestehen keine Einschränkungen. Im Extremfall ist es sogar möglich, den Halbleiterkörper insgesamt mit den Gräben oder Trenches durchzuätzen.Regarding Number, arrangement and execution There are no restrictions on the walkways and trenches: they can rather be designed as long as a complete consumption of the webs and a more or less complete growth of the trenches or trenches guaranteed are. It is even possible an entire main surface a semiconductor body or chips with bars and trenches to coat, so a continuous Insulator area arise on this main surface of the semiconductor body allow. In terms of the depth of the trenches or trenches, ie the vertical dimension of the insulator area, There are no restrictions. In extreme cases, it is even possible the semiconductor body in total with the trenches or trenches.
Das erfindungsgemäße Verfahren ist nicht auf Silizium als Halbleitermaterial begrenzt. Es kann vielmehr auch bei allen anderen Materialien erfolgreich eingesetzt werden, bei denen durch thermische Behandlung, also durch Reaktionen mit der Gasphase, Oberflächenschichten entstehen, die vorzugsweise für eine elektrische Isolation geeignet sind. Bei der Bildung dieser Oberflächenschichten muss allerdings Halbleitermaterial konsumiert werden.The inventive method is not limited to silicon as a semiconductor material. It can rather be successfully used with all other materials, in which by thermal treatment, ie by reactions with the gas phase, surface layers arise, preferably for an electrical insulation are suitable. In the formation of this surface layers However, semiconductor material must be consumed.
Besonders vorteilhaft wird das erfindungsgemäße Verfahren zur Herstellung eines Randabschlusses mit einem vertikal verlaufenden Isolatorgebiet angewandt.Especially advantageous is the process of the invention for the preparation an edge termination with a vertically extending insulator area applied.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:following The invention will be explained in more detail with reference to the drawings. Show it:
Die
aktiven Bereiche des Halbleiterbauelementes liegen in der
Im
Sperrfall des Halbleiterbauelementes breitet sich im aktiven Bereich
und auch ausgehend vom p+n–-Übergang
zwischen den Gebieten
Die
vertikal in das Bauelement eingebettete Feldplatte
Die
Dicke d des vertikalen Isolatorgebietes
Die
Tiefe D des Isolatorgebietes
Bei
Anwendung des Randabschlusses auf ein CoolMOS-Bauelement für 600 V
kann das vertikale Isolatorgebiet
Der
Bereich des Randabschlusses zwischen der letzten aktiven Transistorzelle
(in
Aufgrund
der vergleichsweise hohen Leitfähigkeit
in diesem Randabschluß breitet
sich die Raumladungszone nur wenig aus, so dass der entsprechende
Bereich die benötigten
Feldplatteneigenschaften aufweist und die Äquipotentiallinien
Jedenfalls
kann mit dem Randabschluss der Feldverlauf im Randbereich und damit
der Flächenbedarf
für den
Randabschluss optimiert werden. Die horizontale Feldplatte
Bei
dem Randabschluss wird die elektrische Spannung zwischen einem Source-Gebiet
(allenfalls Gebiet
Anschließend wird
der Trench
Im
Unterschied zum Ausführungsbeispiel von
Werden
nichtkonforme Verfüllungsmethoden zum
Füllen
des Trenches
Als
vertikale Feldplatte dient beim Ausführungsbeispiel der
Bei
den Ausführungsbeispielen
der
Der
Randabschluss von
Als
Elektrodenmaterial für
die Feldplatte
Nach
Auskleidung des Trenches
Bei
dem Ausführungsbeispiel
von
Als
vertikale Feldplatte dient beim Ausführungsbeispiel von
Die
Trenches
Auch
das Ausführungsbeispiel
von
Der
erfindungsgemäße Randabschluss
beschreitet einen gegenüber
dem Stand der Technik vollkommen neuen Weg: die Grundidee, den Spannungsabbau
zwischen der letzten aktiven Zelle und der Sägekante
Die
vertikale Feldplatte
Nachfolgend
wird ein Verfahren zum Herstellen eines Isolatorgebietes anhand
der
In
einen Halbleiterkörper
Anschließend wird
das Silizium des Halbleiterkörpers
Grundsätzlich sind
für die
Bemessung der Trenchbreite d und der Stegbreite s die folgenden
Varianten möglich:
In
einer ersten Variante werden die Trenchbreite b und die Stegbreite
s derart gewählt,
dass bei einer vollständigen
Oxidation der Stege
In a first variant, the trench width b and the web width s are selected such that in the case of complete oxidation of the webs
In
einer zweiten Variante wird die Trenchbreite b deutlich größer dimensioniert
als die Stegbreite s. Dies führt
dazu, dass nach einer vollständigen
Oxidation der Stege
Bei
dieser zweiten Variante können
für die Größen b und
s beispielsweise die folgenden Werte gewählt werden: b = 3 μm, s = 1 μm. Nach der
thermischen Oxidation ergibt sich hieraus eine verbleibende Trenchbreite
von b' = 2 μm (vgl.
Zum Verfüllen der verbleibenden Trenches der Breite b' können verschiedene Oxide, Spin-on-Glass, Flow-Fill-Material oder ein beliebiges anderes isolierendes Füllmaterial eingesetzt werden.To the filling the remaining trenches of width b 'can different oxides, spin on glass, flow fill material or any other insulating filling material be used.
Außerdem kann
die verbleibende Trenchöffnung
an der Oberseite mit einem Pfropf
In
einer weiteren Ausführungsform
ist es möglich,
den Trench
Voraussetzung
für die
Anwendung der Ausführungsform
von
Sollen
aber derartige Einschränkungen
für die
nachfolgende Prozessführung
vermieden werden, besteht die Möglichkeit,
die Trenchoberseite bei der Variante von
Die
Wenn
angenommen wird, dass die Dicke dOX einer aufwachsenden Siliziumoxidschicht
Auf
jeden Fall wird auf diese Weise ein Isolatorgebiet
Auch
hinsichtlich der Tiefe der Gräben
oder Trenches
Die
Die
Herstellung der Anordnung der
Anschließend wird
die Trenchätzung
durch den gesamten Wafer
Dann
wird ein Oxidationsschritt vorgenommen, wobei gegebenenfalls noch
die Isolatorschicht
Die
Die
Trenches
Weiterhin können verschiedene Vorprozesse, wie beispielsweise Phototechnik und Ätzverfahren, zu Schwankungen in der Trenchbreite b und der Stegbreite s führen. Auch können Temperaturschwankungen bei der Oxidation zu Abweichungen in der Enddicke der jeweils gebildeten Oxidschichten bewirken. Bei nur teilweiser Füllung der Trenches durch thermische Oxidation werden hiermit verbundene Probleme vermieden, da keine zu dicken Oxidschichten bei zu schmalen Gräben auftreten. Auch lässt sich eine nachträgliche Verfüllung der verbleibenden Spalten durch Abscheidung leichter kontrollieren.Farther can various pre-processes, such as phototechnology and etching, lead to fluctuations in the trench width b and the web width s. Also can Temperature variations in the oxidation to deviations in the End thickness of each formed oxide layers cause. At only partial filling the trenches by thermal oxidation are associated with it Problems avoided because too narrow oxide layers too narrow trenches occur. Also lets a subsequent one backfilling control the remaining columns more easily by deposition.
Das erfindungsgemäße Verfahren ist nicht auf Silizium als Halbleitermaterial begrenzt, sondern kann bei allen Materialien angewandt werden, bei denen durch thermische Behandlung, also durch Reaktionen mit der Gasphase, Oberflächenschichten entstehen, die für beispielsweise elektrische Isolation geeignet sind. Außerdem muss bei der Entstehung dieser Oberflächenschichten Grundmaterial aus den Stegen konsumiert werden.The inventive method is not limited to silicon as a semiconductor material, but can be applied to all materials in which by thermal Treatment, ie by reactions with the gas phase, surface layers arise for For example, electrical insulation are suitable. In addition, must in the formation of these surface layers Base material can be consumed from the bars.
Besonders vorteilhaft ist aber die Anwendung des erfindungsgemäßen Verfahrens zur Herstellung eines Randabschlusses, wie dieser eingangs ausführlich beschrieben wurde.Especially but advantageous is the application of the method according to the invention for producing an edge termination, as described in detail above has been.
Andere
Anwendungen des erfindungsgemäßen Verfahrens
können
die Herstellung von Kondensatoren betreffen, bei denen die nach
der Oxidation verbleibenden Spalten in Trenches mit leitenden Materialien,
wie beispielsweise polykristallinem Silizium, verfüllt werden
(vgl. das Ausführungsbeispiel
von
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000151909 DE10051909B4 (en) | 2000-10-19 | 2000-10-19 | Edge termination for high-voltage semiconductor component and method for producing an isolation trench in a semiconductor body for such edge termination |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000151909 DE10051909B4 (en) | 2000-10-19 | 2000-10-19 | Edge termination for high-voltage semiconductor component and method for producing an isolation trench in a semiconductor body for such edge termination |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10051909A1 DE10051909A1 (en) | 2002-05-16 |
| DE10051909B4 true DE10051909B4 (en) | 2007-03-22 |
Family
ID=7660368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000151909 Expired - Fee Related DE10051909B4 (en) | 2000-10-19 | 2000-10-19 | Edge termination for high-voltage semiconductor component and method for producing an isolation trench in a semiconductor body for such edge termination |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10051909B4 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004012884B4 (en) | 2004-03-16 | 2011-07-21 | IXYS Semiconductor GmbH, 68623 | Power semiconductor device in planar technology |
| DE102004041892B4 (en) | 2004-08-30 | 2018-08-16 | Infineon Technologies Ag | trench transistor |
| FR2879024A1 (en) | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | VERTICAL UNIPOLAR COMPONENT PERIPHERY |
| DE102005008354B4 (en) | 2005-02-23 | 2007-12-27 | Infineon Technologies Austria Ag | Semiconductor component and method for its production |
| DE102005047102B3 (en) * | 2005-09-30 | 2007-05-31 | Infineon Technologies Ag | Semiconductor device with pn junction |
| DE102006047489B9 (en) | 2006-10-05 | 2013-01-17 | Infineon Technologies Austria Ag | Semiconductor device |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3825547A1 (en) * | 1987-09-08 | 1989-03-16 | Mitsubishi Electric Corp | CONNECTING LAYER ON BURNED DIELECTRIC AND METHOD FOR PRODUCING SUCH A |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| US5113237A (en) * | 1988-09-20 | 1992-05-12 | Siemens Aktiengesellschaft | Planar pn-junction of high electric strength |
| US5266831A (en) * | 1991-11-12 | 1993-11-30 | Motorola, Inc. | Edge termination structure |
| EP0436171B1 (en) * | 1990-01-02 | 1994-01-05 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant |
| US5486718A (en) * | 1994-07-05 | 1996-01-23 | Motorola, Inc. | High voltage planar edge termination structure and method of making same |
| DE19531369A1 (en) * | 1995-08-25 | 1997-02-27 | Siemens Ag | Silicon-based semiconductor device with high-blocking edge termination |
| WO2000038242A1 (en) * | 1998-12-18 | 2000-06-29 | Infineon Technologies Ag | Power semiconductor element |
-
2000
- 2000-10-19 DE DE2000151909 patent/DE10051909B4/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3825547A1 (en) * | 1987-09-08 | 1989-03-16 | Mitsubishi Electric Corp | CONNECTING LAYER ON BURNED DIELECTRIC AND METHOD FOR PRODUCING SUCH A |
| US5113237A (en) * | 1988-09-20 | 1992-05-12 | Siemens Aktiengesellschaft | Planar pn-junction of high electric strength |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| EP0436171B1 (en) * | 1990-01-02 | 1994-01-05 | Motorola, Inc. | High voltage planar edge termination using a punch-through retarding implant |
| DE69005805T2 (en) * | 1990-01-02 | 1994-05-19 | Motorola Inc | Planar edge termination for high stresses using a penetration-inhibiting implant. |
| US5266831A (en) * | 1991-11-12 | 1993-11-30 | Motorola, Inc. | Edge termination structure |
| US5486718A (en) * | 1994-07-05 | 1996-01-23 | Motorola, Inc. | High voltage planar edge termination structure and method of making same |
| US5714396A (en) * | 1994-07-05 | 1998-02-03 | Motorola, Inc. | Method of making a high voltage planar edge termination structure |
| DE19531369A1 (en) * | 1995-08-25 | 1997-02-27 | Siemens Ag | Silicon-based semiconductor device with high-blocking edge termination |
| WO2000038242A1 (en) * | 1998-12-18 | 2000-06-29 | Infineon Technologies Ag | Power semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10051909A1 (en) | 2002-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69936050T2 (en) | GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF | |
| DE69735349T2 (en) | TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR | |
| DE112014000679B4 (en) | Insulating layer silicon carbide semiconductor device and process for its production | |
| DE10205345B4 (en) | Semiconductor device | |
| DE10220810B4 (en) | Semiconductor device | |
| DE102008039845B4 (en) | IGBT with a semiconductor body | |
| DE19839970C2 (en) | Edge structure and drift area for a semiconductor component and method for their production | |
| EP1408554B1 (en) | Field effect controlled semiconductor component | |
| DE60035144T2 (en) | High-density MOS-gate power device and its manufacturing method | |
| DE10106006B4 (en) | SJ semiconductor device and method of making the same | |
| DE60127166T2 (en) | DIGITAL GATE FIELD EFFECT TRANSISTORS AND ITS MANUFACTURE | |
| DE102009038731B4 (en) | Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component | |
| DE102005018378B4 (en) | Semiconductor device of dielectric isolation type | |
| EP1145324A2 (en) | Mos-transistor structure with a trench-gate electrode and a reduced specific closing resistor and methods for producing an mos transistor structure | |
| DE19818300C1 (en) | Lateral high voltage sidewall transistor | |
| DE10041344A1 (en) | Super junction semiconducting device has surface with active region with 2 main electrodes, second surface with third electrode, alternating conductivity layer providing current path in on state | |
| DE112005001434B4 (en) | MOS gate-connected power semiconductor device with source field electrode | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE112006003714T5 (en) | The charge balance insulated gate bipolar transistor | |
| DE102005041793A1 (en) | Top Drain MOSgated device and manufacturing process for it | |
| DE112016006380B4 (en) | semiconductor device | |
| EP1181712B1 (en) | Low-resistance vdmos semiconductor component | |
| DE112009005299T5 (en) | Semiconductor device | |
| DE102004041198A1 (en) | Lateral semiconductor component to act as a field-effect transistor has a semiconductor body with first and second sides forming front and rear sides respectively | |
| DE102005048447B4 (en) | Semiconductor power device with charge compensation structure and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |