DE10051719C2 - Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen - Google Patents

Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen

Info

Publication number
DE10051719C2
DE10051719C2 DE10051719A DE10051719A DE10051719C2 DE 10051719 C2 DE10051719 C2 DE 10051719C2 DE 10051719 A DE10051719 A DE 10051719A DE 10051719 A DE10051719 A DE 10051719A DE 10051719 C2 DE10051719 C2 DE 10051719C2
Authority
DE
Germany
Prior art keywords
circuit structures
structures
dummy
dummy circuit
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10051719A
Other languages
English (en)
Other versions
DE10051719A1 (de
Inventor
Sabine Kling
Dominique Savignac
Hans-Peter Moll
Henning Haffner
Elke Hietschold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10051719A priority Critical patent/DE10051719C2/de
Priority to US09/981,856 priority patent/US6586308B2/en
Publication of DE10051719A1 publication Critical patent/DE10051719A1/de
Application granted granted Critical
Publication of DE10051719C2 publication Critical patent/DE10051719C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/947—Subphotolithographic processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses nach dem Oberbegriff des An­ spruchs 1. Die Erfindung betrifft ferner ein Halbleiter­ substrat mit funktionalen Schaltkreisstrukturen und Dummy- Schaltkreisstrukturen nach dem Oberbegriff des Anspruch 4.
Zur Herstellung von Schaltkreisstrukturen auf einem Halblei­ tersubstrat wird üblicherweise ein Lithographieprozess ver­ wendet. Der Lithographieprozess umfasst im wesentlichen die Strukturierung einer Maskierungsschicht, häufig SiO2, durch einen strukturierten Fotolack. Zur Herstellung des struktu­ rierten Fotolackes wird der Fotolack auf die Maskierungs­ schicht aufgetragen, anschließend durch eine Belichtungsmaske belichtet und entwickelt, so dass Fotolackstrukturen auf der Maskierungsschicht verbleiben. Die Fotolackstrukturen decken bestimmte Bereiche der Maskierungsschicht ab und legen Berei­ che frei, an denen die Maskierungsschicht für einen nachfol­ genden Ätzschritt zugänglich ist, durch den die Maskierungs­ schicht strukturiert wird.
Die Belichtung des Fotolackes bei dem Lithographieprozess wird üblicherweise optisch durchgeführt. Mit der zunehmenden Verkleinerung der kleinsten Strukturen auf einem strukturier­ ten Halbleitersubstrat bestehen in einem immer größer werden­ den Maße Schwierigkeiten, die auf einer Belichtungsmaske be­ findlichen Strukturen getreu auf eine Fotolackschicht abzu­ bilden. Da die Strukturen auf der Belichtungsmaske Größenord­ nungen im Bereich der Wellenlänge der Belichtungsstrahlung aufweisen, mit der der Fotolack belichtet wird, treten an den Strukturrändern verstärkt Beugungseffekte auf. Insbesondere bei Anordnung der Strukturen in regelmäßigen Mustern spielen die Beugungseffekte bei der optischen Abbildung durch ein von den Strukturen gebildetes Beugungsgitter auf der Belichtungs­ maske eine bedeutsame Rolle.
Um daraus resultierende Abweichungen bei der Strukturbildung kontrolliert zu steuern, sind üblicherweise Dummy-Strukturen vorgesehen, die im wesentlichen elektrisch funktionslos sind, sich jedoch beim Herstellungsprozess der Schaltkreise auf die Eigenschaften benachbarter funktionaler Schaltkreisstrukturen auswirken. Die Dummy-Strukturen werden vorwiegend am Randbe­ reich von Feldanordnungen von Schaltkreisstrukturen vorgese­ hen, damit die am Rand liegenden funktionalen Schaltkreis­ strukturen während ihrer Herstellung ähnliche Umgebungsver­ hältnisse vorfinden, wie sie im Innern des Feldes bestehen.
Die US 5,885,856 offenbart dass Dummy-Strukturen in integrierten Schaltungen vorgesehen sein können. Die Dummy-Strukturen dienen dazu, die Polierrate über der Oberfläche des gesamten Halbleitersubstrats auszugleichen.
In der JP 04-307969 A (Patent Abstracts of Japan) ist offenbart, Verbindungen zwischen ersten Dummy-Schaltkreisstrukturen und einer zweiten Dummy-Schaltkreisstruktur vorzusehen. Dies dient dazu, die Degradation elektrischer Eigenschaften von Transistoren, die am Rande eines Speicherzellenfeldes angeordnet sind, zu verhindern.
Auch in der US 5,862,072 sind Verbindungen zwischen ersten vorgegebenen Dummy-Schaltkreisstrukturen und zweiten Dummy-Schaltkreisstrukturen vorgesehen. Die dort vorgesehenen Dummy-Schaltkreisstrukturen dienen jedoch im wesentlichen dazu, elektrische Funktionen zu erfüllen.
Aus der EP 0940817 A2 ist bekannt, dass Dummy- Schaltkreisstrukturen neben ihrer elektrischen Funktion gleichzeitig auch für photolithographische Zwecke genutzt werden können.
Die JP 04-307969 A (Patent Abstracts of Japan), die US 5,862,072 und die EP 0940817 A2 beinhalten jeweils die im Oberbegriff des Patentanspruchs 1 aufgeführten Merkmale.
Es ist Aufgabe dieser Erfindung, ein verbessertes Verfahren zur Herstellung von Dummy-Schaltkreisstrukturen auf einem Halbleitersubstrat vorzusehen. Weiterhin ist es Aufgabe der Erfindung, ein Halbleitersubstrat mit verbesserten Dummy- Schaltkreisstrukturen zur Verfügung zu stellen.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 und die Anordnung von Dummy-Schaltkreisstrukturen nach Anspruch 4 gelöst. Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Dummy-Schaltkreisstrukturen können bei bestimmten Schalt­ kreisstrukturen sehr klein werden, weil es häufig zur Vermei­ dung randbedingter Abweichungen ausreicht, nur Teile von Schaltkreisstrukturen an den Rand einer Feldanordnung zu platzieren. Dies führt jedoch dazu, dass einige der Dummy- Strukturen kleiner als die für die Schaltkreisstruktur vorge­ sehenen Strukturen werden, so dass sich die Größe der Dummy- Strukturen in Dimensionen im Bereich der minimalen Struktur­ größe bewegt. Bei der Strukturierung solcher kleinen Struktu­ ren mit Hilfe des Lithographieprozesses treten Schwierigkeiten mit den Fotolackmasken auf. Die Fotolackmasken müssen nämlich bei kleinen Dummy-Schaltkreisstrukturen ebenfalls sehr klein sein, da die Dummy-Schaltkreisstrukturen für ihre Herstellung mit Hilfe eines Lithographieprozesses durch ent­ sprechend kleine Fotolackstrukturen maskiert werden müssen.
Der Fotolack besitzt auf der Maskierungsschicht nur eine be­ grenzte Haftfähigkeit, so dass es während des Herstellungs­ prozesses bei sehr kleinen Fotolackstrukturen zu einem Ablö­ sen von der Maskierungsschicht kommen kann. Dadurch werden die Fotolackstrukturen entfernt und/oder an eine andere Stelle der Fotolackmaske versetzt und dadurch ein Bereich der Maskierungsschicht bezüglich eines nachfolgenden Verfahrens­ schritts abgedeckt, der eigentlich dafür freigelegt sein müsste. Dies hat mit hoher Wahrscheinlichkeit eine erhebliche Beeinträchtigung der Funktionsfähigkeit des Schaltkreises zur Folge, weil es einerseits beim Fehlen einer Dummy-Schalt­ kreisstruktur zu einer Beeinträchtigung der Funktion der jeweiligen am Rande liegenden Schaltkreisstruktur kommen kann oder weil andererseits Kurzschlüsse oder ähnliches auftreten können, wenn die Fotolackstruktur an eine andere Stelle an der Fotolackmaske versetzt wird. Die Gefahr einer Ablösung der Fotolackstruktur besteht insbesondere dann, wenn sich die Haftfläche der Fotolackstruktur unterhalb einer Mindeststruk­ turgröße befindet. Die Mindeststrukturgröße ist durch die Verbindungsfläche zwischen Maskierungsschicht und Fotolack­ schicht definiert, bei der die Fotolackschicht zuverlässig auf der Maskierungsschicht haftet.
Es ist daher erfindungsgemäß vorgesehen, dass eine Dummy- Schaltkreisstruktur, die unterhalb der Mindeststrukturgröße liegt, mit einer zusätzlichen Dummy-Schaltkreisstruktur ver­ bunden wird, so dass die Mindeststrukturgröße überschritten wird. Dadurch wird erreicht, dass auf dem Halbleitersubstrat während der Herstellung keine Fotolackstrukturen gebildet werden, die kleiner als eine Mindeststrukturgröße sind. Somit wird vermieden, dass sich die Fotolackstruktur ablöst und sich an anderen Bereichen des Halbleitersubstrats absetzen kann, wodurch möglicherweise die funktionalen Schaltkreis­ strukturen in ihrer elektrischen Funktion beeinträchtigt wer­ den.
Es ist erfindungsgemäß weiterhin vorge­ sehen, dass die funktionalen Schaltkreisstrukturen in einem Feld angeordnet sind und dass die Dummy-Schaltkreisstruktur an einem Rand des Feldes angeordnet ist. Dies hat den Vor­ teil, dass die Abweichung der Funktionalität von am Rand lie­ genden funktionalen Schaltkreisstrukturen aufgrund der unter­ schiedlichen Nachbarstrukturen verringert werden kann.
Es kann gemäß einer bevorzugten Ausführungsform vorgesehen sein, dass die verbundene Dummy-Schaltkreisstruktur aus zwei Dummy-Schaltkreisstrukturen besteht, die jeweils kleiner als die vorgegebene Mindestgröße sind. Dies hat den Vorteil, dass die verbundene Dummy-Schaltkreisstruktur möglichst klein gehalten werden kann, da häufig die notwendige Mindeststruk­ turgröße schon durch das Zusammenfassen von kleinen Dummy- Schaltkreisstrukturen erreicht bzw. überschritten wird. Eine möglichst kleine verbundene Dummy-Schaltkreisstruktur ist vorteilhaft, da auch sie einen Einfluss auf die Herstellung benachbarter Strukturen ausübt, der nachteilig sein kann und deswegen gering zu halten ist.
Gemäß einer weiteren vorteilhaften Ausführungsform ist vorge­ sehen, dass die funktionalen Schaltkreisstrukturen Speicher­ zellen darstellen. Insbesondere bei Speicherzellen besteht die Notwendigkeit, dass die Speicherzellen eine gleiche Funk­ tionalität unabhängig von ihrer Position im Zellenfeld auf­ weisen. Darüber hinaus sind die Speicherzellen in modernen Halbleiterspeichern sehr hoch integriert, so dass sich die Strukturgröße im Bereich der kleinstmöglich strukturierbaren Strukturgrößen, d. h. nahe der durch den Fotolack bestimmten Mindestfläche befindet. Um Abweichungen der am Rand liegenden Speicherzellen zu vermeiden, ist es erforderlich, am Rande eines aus den Speicherzellen gebildeten Speicherzellenfeldes Dummy-Schaltkreisstrukturen vorzusehen, deren Fläche kleiner ist als die Mindestfläche, weil am Rand eines Feldes befind­ liche Dummy-Schaltkreisstrukturen häufig Teilstrukturen der funktionalen Schaltkreisstrukturen darstellen.
Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigt:
Fig. 1 Dummy-Strukturen am Rande eines Zellenfeldes eines Speichers; und
Fig. 2 ein Ausführungsbeispiel der Erfindung.
Fig. 1 zeigt den Randbereich eines Speicherzellenfeldes 1, in dem sich Dummy-Speicherstrukturen 2 befinden. Die Dummy- Schaltkreisstrukturen 2 setzen dabei das Zellenfeld so fort, dass die funktionalen Speicherzellen jeweils die gleichen oder ähnlich benachbarte Strukturen vorfinden. Auf diese Weise wird gewährleistet, dass bei der Herstellung funktiona­ ler Speicherzellen mit einem Lithographieprozess ähnliche Be­ dingungen bezüglich benachbarter Strukturen bestehen.
Aus Gründen einer vereinfachten Darstellung werden in den Fig. 1 und 2 nur die aktiven Halbleiterregionen sowie die Wannenkontaktierungen des Speicherzellenfeldes 1 gezeigt. Es ist jedoch selbstverständlich, dass die Dummy-Schaltkreis­ strukturen alle mit Hilfe des Lithographieprozesses herge­ stellten Strukturen betreffen können, also z. B. auch Oxid­ schichten, Wort- und Bitleitungsmetallisierungen, Diffusions­ gebiete usw.
Um den Flächenbedarf für die Dummy-Schaltkreisstrukturen 2 möglichst gering zu halten, sind verschiedene Dummy-Struk­ turen, große Dummy-Strukturen 3 und kleine Dummy-Strukturen 4, abwechselnd so angeordnet, dass sie einen in etwa gradli­ nigen Abschluss ergeben. Daran schließt sich ein Bereich mit einer (nicht gezeigten) Isolationsdiffusion an, der eine p- Si-Wannenstruktur 5, in dem sich das Zellenfeld befindet, elektrisch von benachbarten Bereichen isoliert. Innerhalb der p-Si-Wannenstruktur 5 sind zur Kontaktierung Kontaktbereiche angeordnet, mit denen das Potential der p-Si-Wannenstruktur 5 festgelegt werden kann.
Das gezeigte Speicherzellenfeld 1 und die Dummy-Schaltkreis­ strukturen 2 werden im allgemeinen mit Hilfe eines Lithogra­ phieprozesses hergestellt. Dabei wird eine Maskierungsschicht strukturiert, in dem zunächst eine Fotolackschicht aufgetra­ gen wird, die über eine Belichtungsmaske selektiv belichtet wird. Die belichteten bzw. unbelichteten Bereiche werden herausgelöst, so dass die Maskierungsmaske an gewünschten Be­ reichen freigelegt ist und auf anderen Bereiche der Mas­ kierungsmaske Fotolackreste verbleiben. Die so strukturierte Fotolackschicht dient nun als Maske für die nachfolgend zu strukturierende Maskierungsschicht.
Die durch die Lithographietechnik herstellbaren Mindeststruk­ turgrößen sind im wesentlichen durch die Wellenlänge der ver­ wendeten Belichtungsstrahlung bestimmt. Insbesondere bei re­ gelmäßigen Strukturen im Bereich der Wellenlänge der Belich­ tungsstrahlung kommt es zu Beugungseffekten, wobei auftre­ tende Nebenmaxima der Belichtungsstrahlung die Herstellung benachbarter Strukturen beeinflussen. Innerhalb des regelmä­ ßigen Speicherzellenfeldes 1 sind diese Effekte relativ gut beherrschbar, da für jede Zelle die gleichen Umgebungs­ bedingungen herrschen. Lediglich am Rand des Speicherzellen­ feldes 1 kommt es zu Abweichungen, die eine Änderung der Funktionsfähigkeit der Speicherzellen haben kann. Um auch am Rand eines Zellenfeldes zuverlässig Speicherzellen vorsehen zu können, sind die Dummy-Speicherstrukturen 2 vorgesehen, die für die am Rand liegenden funktionalen Speicherzellen gleiche Umgebungsbedingungen schaffen, wie sie im Innern des Speicherzellenfeldes 1 vorliegen.
Die großen Dummy-Strukturen 3 und kleinen Dummy-Strukturen 4 werden vorzugsweise gemeinsam mit dem funktionalen Zellenfeld mit den gleichen Prozessschritten hergestellt. Bei der Her­ stellung der kleinen Dummy-Strukturen 4 tritt jedoch das Problem auf, dass während des Lithographieprozess zur Defini­ tion der jeweiligen Bereiche sehr kleine Fotolackinseln ent­ stehen, die den jeweiligen Bereich definieren. Diese Foto­ lackinseln weisen eine sehr geringe Kontaktfläche mit dem darunter liegenden Substrat auf, so dass ein sicherer Halt des Fotolacks auf dem Substrats nicht zuverlässig gewähr­ leistet werden kann. So kann es bei der Herstellung der klei­ nen Dummy-Strukturen 4 während des Lithographieprozesses dazu kommen, dass sich eine Fotolackinsel ablöst, umkippt und/oder in einen anderen Bereich verschoben wird. Dadurch kann die Funktionalität des Schaltkreises wesentlich beeinträchtigt bzw. der Schaltkreis zerstört werden.
Wie in Fig. 2 zu sehen ist, werden, um diesen Nachteil zu vermeiden, weitere Dummy-Strukturen 6 vorgesehen, mit denen die kleinen Dummy-Strukturen 4 verbunden werden. Dadurch wird vermieden, dass sich bei der Herstellung von Dummy-Schalt­ kreisstrukturen Fotolackinseln ablösen können. Indem erfin­ dungsgemäß vorgesehen ist, Fotolackinseln mit zu kleiner Haftfläche mit einer weiteren Dummy-Struktur zu verbinden, wird erreicht, dass eine vergrößerte gemeinsame Haftfläche der Fotolackinseln auf dem Halbleitersubstrat entsteht.
Sinnvollerweise ist die zusätzliche Dummy-Struktur so vorge­ sehen, dass sie den Randbereich der funktionalen Speicherzel­ len nicht wesentlich funktional beeinflusst und auch bei de­ ren Lithographieprozess nur geringen Einfluss auf die Struk­ tur der Speicherzellen ausübt. Dies ist in Fig. 2 so ausge­ führt, dass die kleine Dummy-Schaltkreisstruktur ein Stück in Richtung der Isolationswanne verlängert wird, bevor eine verbindende Brücke vorgesehen ist. Durch den erhöhten Abstand der weiteren Dummy-Struktur 6 verringert sich deren Einfluss auf die funktionalen Schaltkreisstrukturen. Es kann vorzugsweise auch vorgesehen sein, dass die zusätzlichen Dummy- Strukturen mit den Kontaktbereichen 5 in Verbindung stehen, um die Dummy-Strukturen auf ein festgelegtes Potential zu le­ gen.
Bezugszeichenliste
1
Speicherzellenfeld
2
Dummy-Speicherstruktur
3
große Dummy-Struktur
4
kleine Dummy-Struktur
5
Substrat
6
zusätzliche Dummy-Strukturen

Claims (4)

1. Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat (5) mit Hilfe eines Lithographiepro­ zesses, wobei Fotolack-Strukturen nach vorgegebenen Dummy- Schaltkreisstrukturen (3, 4, 6) auf einem Halbleitersubstrat (5) ausgebildet werden, um die herzustellenden Dummy-Schaltkreisstrukturen (3, 4, 6) zu erzeugen, und wobei Dummy- Schaltkreisstrukturen (3, 4) als Randabschluss einer aus re­ gelmäßigen Mustern von funktionalen Schaltkreisstrukturen (1) bestehenden Feldanordnung vorgegeben werden, dadurch gekennzeichnet, dass,
bei ersten vorgegebenen Dummy-Schaltkreisstrukturen (4), die einzeln als verringerte Teilstruktur der funktionalen Schalt­ kreisstruktur kleiner sind als eine vorgegebene Mindestgröße, die durch eine kleinste notwendige Haftfläche des Fotolacks auf dem Halbleitersubstrat (5) bestimmt wird, Verbindungen zwischen den ersten vorgegebenen Dummy-Schaltkreisstrukturen (4) und zweiten Dummy-Schaltkreisstrukturen (6) zur Bildung vorgegebener zusammengesetzter Dummy-Schaltkreisstrukturen (4, 6) so vorgegeben werden, dass die Mindestgröße überschritten wird, wenn die nach den vorgegebenen ersten und zweiten Dummy-Schaltkreis­ strukturen (4, 6) ausgebildeten ersten und zweiten Fotolack- Strukturen verbunden sind,
ohne dass die einzelnen Verbindungen zwischen den vorgegebe­ nen ersten und den vorgegebenen zweiten Dummy-Schaltkreis­ strukturen (4, 6) die funktionale Schaltkreisstruktur voll­ ständig oder als eine Teilstruktur beinhalten, die gegenüber den ersten vorgegebenen Dummy-Schaltkreisstrukturen (4) so vergrößert ist, dass sie die vorgegebene Mindestgröße über­ schreitet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungen zwischen den vorgegebenen ersten und den vorgegebenen zweiten Dummy-Schaltkreisstrukturen (4, 6) eine Brückenstruktur aufweisen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die funktionalen Schaltkreisstrukturen (1) Speicherzel­ len darstellen.
4. Anordnung von Dummy-Schaltkreisstrukturen (4, 6) und funk­ tionalen Schaltkreisstrukturen (1) auf einem Halbleitersub­ strat (5), die durch ein Verfahren nach einem der Ansprüche 1 bis 3 hergestellt wurde.
DE10051719A 2000-10-18 2000-10-18 Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen Expired - Fee Related DE10051719C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10051719A DE10051719C2 (de) 2000-10-18 2000-10-18 Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
US09/981,856 US6586308B2 (en) 2000-10-18 2001-10-18 Method for producing circuit structures on a semiconductor substrate and semiconductor configuration with functional circuit structures and dummy circuit structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10051719A DE10051719C2 (de) 2000-10-18 2000-10-18 Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen

Publications (2)

Publication Number Publication Date
DE10051719A1 DE10051719A1 (de) 2002-05-08
DE10051719C2 true DE10051719C2 (de) 2003-10-02

Family

ID=7660248

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10051719A Expired - Fee Related DE10051719C2 (de) 2000-10-18 2000-10-18 Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen

Country Status (2)

Country Link
US (1) US6586308B2 (de)
DE (1) DE10051719C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198502B2 (ja) * 2003-03-28 2008-12-17 富士通マイクロエレクトロニクス株式会社 パターン発生方法
US6867080B1 (en) * 2003-06-13 2005-03-15 Advanced Micro Devices, Inc. Polysilicon tilting to prevent geometry effects during laser thermal annealing
KR100597634B1 (ko) * 2004-04-13 2006-07-05 삼성전자주식회사 커패시터를 가지는 반도체 메모리 소자 및 그의 형성방법
US20050236716A1 (en) * 2004-04-22 2005-10-27 Hsuch-Chung Chen Heat dissipation structure and method thereof
US20080001233A1 (en) * 2006-05-11 2008-01-03 Ashok Kumar Kapoor Semiconductor device with circuits formed with essentially uniform pattern density
KR20100063497A (ko) * 2008-12-03 2010-06-11 삼성전자주식회사 더미 파워 라인을 구비하는 반도체 장치
US20100200996A1 (en) * 2009-02-12 2010-08-12 Arm Limited Structural feature formation within an integrated circuit
US9543192B2 (en) * 2015-05-18 2017-01-10 Globalfoundries Singapore Pte. Ltd. Stitched devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0369427A2 (de) * 1988-11-15 1990-05-23 Kabushiki Kaisha Toshiba Halbleitervorrichtung
JPH04307969A (ja) * 1991-04-05 1992-10-30 Hitachi Ltd 半導体集積回路装置
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
US5793087A (en) * 1996-02-23 1998-08-11 Micron Quantum Devices, Inc. Segmented non-volatile memory array having multiple sources
US5862072A (en) * 1997-08-22 1999-01-19 Micron Technology, Inc. Memory array architecture and method for dynamic cell plate sensing
US5885856A (en) * 1996-08-21 1999-03-23 Motorola, Inc. Integrated circuit having a dummy structure and method of making
EP0903635A2 (de) * 1997-09-17 1999-03-24 Nec Corporation Photomaske mit Hilfsstrukturen und Verfahren zu ihrer Herstellung
US5946230A (en) * 1997-09-19 1999-08-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having the reliability of gate insulating film of memory cells enhanced and method for manufacturing the same
EP0940817A2 (de) * 1998-03-04 1999-09-08 Siemens Aktiengesellschaft Verbesserte Verzögerungsschaltungen für Speicher mit dynamischem Zugriff und Verfahren dafür

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064788A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP3274664B2 (ja) * 1999-08-30 2002-04-15 エヌイーシーマイクロシステム株式会社 半導体装置
JP2001068647A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001326429A (ja) * 2000-05-17 2001-11-22 Sony Corp プリント配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0369427A2 (de) * 1988-11-15 1990-05-23 Kabushiki Kaisha Toshiba Halbleitervorrichtung
JPH04307969A (ja) * 1991-04-05 1992-10-30 Hitachi Ltd 半導体集積回路装置
US5278105A (en) * 1992-08-19 1994-01-11 Intel Corporation Semiconductor device with dummy features in active layers
US5793087A (en) * 1996-02-23 1998-08-11 Micron Quantum Devices, Inc. Segmented non-volatile memory array having multiple sources
US5885856A (en) * 1996-08-21 1999-03-23 Motorola, Inc. Integrated circuit having a dummy structure and method of making
US5862072A (en) * 1997-08-22 1999-01-19 Micron Technology, Inc. Memory array architecture and method for dynamic cell plate sensing
EP0903635A2 (de) * 1997-09-17 1999-03-24 Nec Corporation Photomaske mit Hilfsstrukturen und Verfahren zu ihrer Herstellung
US5946230A (en) * 1997-09-19 1999-08-31 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having the reliability of gate insulating film of memory cells enhanced and method for manufacturing the same
EP0940817A2 (de) * 1998-03-04 1999-09-08 Siemens Aktiengesellschaft Verbesserte Verzögerungsschaltungen für Speicher mit dynamischem Zugriff und Verfahren dafür

Also Published As

Publication number Publication date
DE10051719A1 (de) 2002-05-08
US20020061614A1 (en) 2002-05-23
US6586308B2 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
DE3787421T2 (de) Verfahren zum Herstellen von Strukturen, einschliesslich nichtflüchtiger Speicherzellen vom EEPROM-Typ, mit selbstausrichtenden Siliziumschichten und dazugehörige Transistoren.
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE112005001926T5 (de) Verfahren zur Herstellung von Kontaktöffnungen mit geringem Abstand in einem Flash-Speicher
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE10051719C2 (de) Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE2923969C2 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen
DE3337300A1 (de) Verfahren zum herstellen integrierter halbleiterschaltkreise
DE102006001601A1 (de) Halbleiterwafer mit Rückseitenidentifizierung und Verfahren zur Herstellung desselben
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE19756409A1 (de) Verfahren zum Herstellen einer Halbleiterkomponente
DE19983274B4 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauteils
DE112004002491B4 (de) Verfahren zur Herstellung einer kontaktlosen Speicheranordnung
EP0843888B1 (de) Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs
DE19745582C2 (de) Halbleitereinrichtung mit Isolierbereich und leitender Schicht darauf und zugehöriges Herstellungsverfahren
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4140173A1 (de) Dram und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee