DE10036897C1 - Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors - Google Patents

Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors

Info

Publication number
DE10036897C1
DE10036897C1 DE10036897A DE10036897A DE10036897C1 DE 10036897 C1 DE10036897 C1 DE 10036897C1 DE 10036897 A DE10036897 A DE 10036897A DE 10036897 A DE10036897 A DE 10036897A DE 10036897 C1 DE10036897 C1 DE 10036897C1
Authority
DE
Germany
Prior art keywords
region
field effect
effect transistor
nano
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10036897A
Other languages
English (en)
Inventor
Johannes Kretz
Johannes R Luyken
Wolfgang Roesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10036897A priority Critical patent/DE10036897C1/de
Priority to EP01960126A priority patent/EP1305834A1/de
Priority to PCT/DE2001/002708 priority patent/WO2002011216A1/de
Application granted granted Critical
Publication of DE10036897C1 publication Critical patent/DE10036897C1/de
Priority to US10/352,830 priority patent/US6740910B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

Der Gate-Bereich eines Feldeffekttransistors weist mindestens ein Durchgangsloch auf, in dem ein Nanoelement vorgesehen ist, das mit Source und Drain elektrisch gekoppelt ist. Das Nanoelement ist über das Gate in seiner Leitfähigkeit steuerbar, so dass das Nanoelement einen Kanal-Bereich des Feldeffekttransistors bildet.

Description

Die Erfindung betrifft einen Feldeffekttransistor, eine Schal­ tungsanordnung sowie ein Verfahren zum Herstellen eines Fel­ deffekttransistors.
Ein solcher Feldeffekttransistor, eine solche Schaltungsanord­ nung und ein Verfahren zum Herstellen eines Feldeffekttransi­ stors sind aus [1] bekannt.
Ein üblicher Feldeffekttransistor weist einen Source-Bereich, einen Drain-Bereich sowie einen zwischen dem Source-Bereich und dem Drain-Bereich sich befindenden Kanal-Bereich auf.
Weiterhin weist ein üblicher Feldeffekttransistor einen Gate- Bereich auf, bei dem durch Anlegen einer Spannung, das heißt eines elektrischen Potentials an den Gate-Bereich, die elek­ trische Leitfähigkeit des Kanal-Bereichs gesteuert wird der­ art, dass der Feldeffekttransistor entweder elektrisch sper­ rend oder elektrisch leitend betreibbar ist.
Ein üblicher Feldeffekttransistor basiert auf reiner Halblei­ ter-Mikroelektronik, die beispielsweise Silizium-Technologie einsetzt. Die herkömmliche Silizium-Mikroelektronik hat jedoch physikalische Grenzen insbesondere bei fortschreitender Ver­ kleinerung der elektronischen Bauelemente, beispielsweise bei Verkleinerung der Dimension eines Feldeffekttransistors.
Weiterhin ist die bekannte Halbleiter-Technologie, bei der Halbleiterschichten übereinander abgeschieden werden und die einzelnen Bereiche des Feldeffekttransistors in den einzelnen Schichten durch Dotierung der jeweiligen Bereiche mit Dotie­ rungsatomen gebildet werden, nicht für eine wirkliche dreidimensionale Integration in einer elektrischen Schaltungsanord­ nung geeignet.
Weiterhin sind aus [2] Grundlagen über sogenannte Carbon- Nanoröhren, die im weiteren als Kohlenstoff-Nanoröhren be­ zeichnet werden, bekannt. Ein Verfahren zum Herstellen von Kohlenstoff-Nanoröhren durch Aufwachsen der Kohlenstoff- Nanoröhren auf einem Substrat ist aus [3] und [4] bekannt.
Weiterhin ist aus [5] ein Verfahren zum Herstellen eines Sili­ zium-Nanodrahtes bekannt.
Ferner ist es aus [6] bekannt, eine Kohlenstoff-Nanoröhre mit Bor-Atomen und Stickstoff-Atomen zu dotierten, so dass aus ei­ ner halbleitenden Kohlenstoff-Nanoröhre oder einer metallisch leitenden Kohlenstoff-Nanoröhre eine elektrisch isolierende Bor-Nitrid-Nanoröhre entsteht.
Der Erfindung liegt das Problem zugrunde, einen Feldeffekt­ transistor, eine Schaltungsanordnung, sowie ein Verfahren zum Herstellen eines Feldeffekttransistors anzugeben, das für eine dreidimensionale Integration besser geeignet ist als Feldef­ fekttransistoren, die ausschließlich auf der in [1] beschriebe­ nen Technologie-Prinzipien beruhen.
Das Problem wird durch den Feldeffekttransistor, durch die Schaltungsanordnung, sowie durch das Verfahren zum Herstellen eines Feldeffekttransistors mit den Merkmalen gemäß den unab­ hängigen Patentansprüchen gelöst.
Ein Feldeffekttransistor weist einen Source-Bereich, einen Drain-Bereich und einen Gate-Bereich auf. Der Gate-Bereich ist zwischen dem Source-Bereich und dem Drain-Bereich angeordnet. Der Gate-Bereich, der aus leitfähigem Material gebildet ist, beispielsweise aus einer leitfähigen Schicht mit Aluminium, Titan, Wolfram, Gold, Silber oder einer Legierung aus zumin­ dest einem der zuvor genannten Materialien, weist mindestens ein Durchgangsloch, welches auch als Pore bezeichnet wird, auf. Grundsätzlich ist eine beliebige Anzahl von Durchgangslö­ chern in dem Gate-Bereich vorgesehen.
In dem Durchgangsloch oder in der Vielzahl von Durchgangslö­ chern ist mindestens ein Nanoelement vorgesehen, welches mit dem Source-Bereich und dem Drain-Bereich des Feldeffekttransi­ stors elektrisch gekoppelt ist.
Unter einem Nanoelement ist in Rahmen der Erfindung beispiels­ weise eine Nanoröhre und/oder ein Nanodraht, beispielsweise eine halbleitende Kohlenstoff-Nanoröhre oder ein halbleitender Silizium-Nanodraht zu verstehen.
Das Nanoelement kann jedoch auch eine Heterostruktur aufweisen mit mehreren Bereichen, vorzugsweise einem ersten metallisch leitenden Bereich, einem zweiten elektrisch leitenden Bereich und einem elektrisch isolierenden Bereich, der zwischen dem ersten metallisch leitenden und dem zweiten metallisch leiten­ den Bereich angeordnet ist.
Die Bereiche können sowohl in einer einstückigen Struktur, beispielsweise einer Kohlenstoff-Nanoröhre durch Ausbilden un­ terschiedlicher elektrischer Eigenschaften in unterschiedli­ chen Bereichen der jeweiligen Nanoröhre oder in einem Silizi­ um-Nanodraht gebildet werden.
Die Heterostruktur kann jedoch auch durch entsprechendes, mit ausreichender Genauigkeit durchgeführtes Zusammenfügen der einzelnen Bereiche als Teilelemente gebildet werden, die ins­ gesamt die oben beschriebene Heterostruktur ergeben.
Durch die Erfindung wird es erstmals möglich, einen Feldef­ fekttransistor einzusetzen, der für eine wirkliche dreidimen­ sionale Integration innerhalb einer integrierten Schaltung im Rahmen der Mikroelektronik eingesetzt werden kann.
Ferner ist die Dimension, das heißt der Platzbedarf auf einer Chipfläche eines solchen Feldeffekttransistors gegenüber einem bekannten Feldeffekttransistor erheblich geringer, da der den Kanal-Bereich bildende Nanodraht beziehungsweise die Nanoröhre sehr klein ausgestaltet ist, das heißt einen Durchmesser auf­ weist von bis zu lediglich 1 nm.
Gemäß einer Ausgestaltung der Erfindung ist vorgesehen, dass der erste metallisch leitende Bereich der Nanoröhre eine me­ tallisch leitende Kohlenstoff-Nanoröhre ist oder ein Teil ei­ ner Kohlenstoff-Nanoröhre, die in dem ersten metallisch lei­ tenden Bereich metallisch leitend ist. Der zweite metallisch leitende Bereich kann ebenfalls eine metallisch leitende Koh­ lenstoff-Nanoröhre sein oder ein Teilbereich der Kohlenstoff- Nanoröhre, welche auch den ersten metallisch leitenden Bereich aufweist, wobei der zweite metallisch leitende Bereich eben­ falls metallisch leitend ist.
Zwischen den beiden metallisch leitenden Bereichen ist ein elektrisch isolierender Bereich der Nanoröhre als Bor-Nitrid- Nanoröhre ausgebildet.
Für den Fall, dass eine Kohlenstoff-Nanoröhre mit zwei metal­ lisch leitenden Bereichen und einem zwischen den metallisch leitenden Bereichen sich befindenden elektrisch isolierenden Bereich vorgesehen ist, wird der jeweilige elektrisch isolie­ rende Bereich gebildet durch entsprechende Dotierung des je­ weiligen Bereichs mit Bor-Atomen und Stickstoff-Atomen, wie in [6] beschrieben.
Der Source-Bereich kann gemäß einer Ausgestaltung der Erfin­ dung ein für das Bilden, das heißt das Aufwachsen oder das Ab­ scheiden aus der Gasphase katalytisch wirkendes Material ent­ halten, wie in [3] und [4] beschrieben.
Das für das Bilden der Nanoröhren katalytisch wirkende Materi­ al kann Nickel, Kobalt, Eisen oder eine Legierung aus zumin­ dest einem der zuvor genannten Materialien enthalten.
Aufgrund dieser Ausgestaltung der Erfindung wird das Bilden einer Nanoröhre erheblich beschleunigt, wodurch das Herstellen des Feldeffekttransistors noch kostengünstiger gestaltet wird.
Das Nanoelement ist derart in dem Durchgangsloch angeordnet und ausgestaltet, dass es über den Gate-Bereich in seiner Leitfähigkeit steuerbar ist. Auf diese Weise bildet das Nano­ element anschaulich den Kanal-Bereich des Feldeffekttransi­ stors.
Wird eine Kohlenstoff-Nanoröhre als Nanoelement eingesetzt, so weist die sich ergebende Struktur, das heißt der damit sich ergebende Feldeffekttransistor insbesondere den Vorteil auf, dass eine Kohlenstoff-Nanoröhre sehr einfach handhabbar und stabil ist, so dass die Fehleranfälligkeit eines solchen Fel­ deffekttransistors weiter verringert wird.
Durch Einsatz einer Heterostruktur wird anschaulich ein Fel­ deffekttransistor gebildet, der auf der Basis eines Tun­ nelprinzips elektrischer Ladungsträger beruht, wobei das Tun­ neln steuerbar ist aufgrund des elektrischen Potentials, wel­ ches an den Gate-Bereich angelegt wird.
Gemäß einer weiteren Ausgestaltung der Erfindung ist es vorge­ sehen, dass der Drain-Bereich Nickel, Kobalt oder eine Legie­ rung aus Nickel und/oder Kobalt enthält.
Eine Schaltungsanordnung weist mindestens einen Feldeffekt­ transistor der oben dargestellten Art auf.
Eine solche Schaltungsanordnung hat insbesondere den Vorteil der erhöhten, auch dreidimensional nun mehr vollständig mögli­ chen Integration und mit dem damit verbundenen verringerten Platzbedarf, das heißt einer erheblich erhöhten Integrations­ dichte der Bauelemente auf einem Chip.
Bei einem Verfahren zum Herstellen des oben beschriebenen Fel­ deffekttransistors wird auf einem Substrat eine Source-Schicht aufgetragen, wobei als Substrat undotiertes oder dotiertes Si­ lizium, Glas, Quarz oder auch Saphir eingesetzt werden kann.
Auf der Source-Schicht wird eine elektrisch leitende Gate- Schicht aufgetragen. In einem weiteren Schritt wird in der Ga­ te-Schicht mindestens ein Durchgangsloch gebildet, vorzugswei­ se mittels Trockenätzens, da bei Einsatz eines Trockenätzver­ fahrens zum Bilden der Durchgangslöcher in dem Gate-Bereich insbesondere vertikale Strukturen sehr exakt ätzbar sind.
In das Durchgangsloch wird mindestens ein Nanoelement einge­ bracht, welches mit der Source-Schicht elektrisch gekoppelt ist.
Das Nanoelement ist dabei derart angeordnet und ausgestaltet, dass es über den Gate-Bereich in seiner Leitfähigkeit steuer­ bar ist, so dass das Nanoelement den Kanal-Bereich des Feldef­ fekttransistors bildet.
Das Nanoelement wird für den Fall, dass es eine Kohlenstoff- Nanoröhre ist, beispielsweise auf einem sich auf dem Boden des Durchgangslochs befindenden Katalysator-Materials aufgewachsen oder auch abgeschieden.
Alternativ ist es vorgesehen, eine Kohlenstoff-Nanoröhre au­ ßerhalb des Durchgangslochs zu bilden und anschließend mecha­ nisch in dem Durchgangsloch zu platzieren beispielsweise unter Verwendung eines Rasterkraftmikroskops derart, dass die in das Durchgangsloch eingebrachte Kohlenstoff-Nanoröhre in elektri­ schen Kontakt mit dem Boden, das heißt mit der oberen Oberflä­ che der Source-Schicht kommt.
Auf der Gate-Schicht wird eine Drain-Schicht aufgebracht der­ art, dass die Drain-Schicht ebenfalls mit dem Nanoelement elektrisch gekoppelt ist.
Dies kann beispielsweise dadurch erreicht werden, dass das Nanoelement eine Länge aufweist, die größer ist als die Länge des Durchgangslochs, so dass sich das Nanoelement noch über die Oberfläche des Durchgangslochs hinaus erstreckt und sich somit bei Aufwachsen oder Abscheiden der Drain-Schicht auf der Gate-Schicht automatisch eine elektrische Kontaktierung der Drain-Schicht mit dem Nanoelement ausbildet.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren dar­ gestellt und wird im weiteren näher erläutert.
Es zeigen
Fig. 1a bis 1c einen Feldeffekttransistor gemäß einem Aus­ führungsbeispiel der Erfindung zu unterschiedlichen Zeitpunkten während seines Herstellungsprozesses.
Fig. 1a zeigt ein Substrat, gemäß diesem Ausführungsbeispiel aus Siliziumdioxid 101.
In alternativen Ausführungsformen kann anstelle des Silizium­ dioxids auch Quarz oder Saphir als Substrat 101 verwendet wer­ den.
Auf dem Substrat 101 wird mittels eines geeigneten CVD- Verfahrens, das heißt einem Abscheideverfahrens aus der Gas­ phase oder eines Aufwachsverfahrens oder mittels Aufdampfens oder Sputterns eine Source-Schicht 102 aus Nickel aufgebracht und mittels Photolithographie strukturiert. Die Source-Schicht 102 bildet in strukturierter Form den Source-Bereich des zu bildenden Feldeffekttransistors.
Anstelle des Nickels kann für die Source-Schicht 102 als al­ ternatives Material grundsätzlich jedes geeignete Metall, ins­ besondere Kobalt oder Eisen verwendet werden.
Auf der die Source-Elektrode bildenden strukturierten Source- Schicht 102 sowie auf dem Substrat 101 wird in einem weiteren Schritt eine Dialuminiumtrioxid-Schicht (Al2O3) 103 abge­ schieden.
Diese verglichen mit der Source-Schicht 102 relativ dünne Dia­ luminiumtrioxid-Schicht 103 dient als Dielektrikum, mit dem die Gate-Elektrode, die durch eine im weiteren beschriebene Gate-Schicht gebildet wird, von der Source-Schicht 102 elek­ trisch isoliert wird.
Gemäß diesem Ausführungsbeispiel ist die Source-Schicht 102 ungefähr 100 nm dick und die Dialuminiumtrioxid-Schicht 103 weist eine Schichtdicke von ungefähr 20 nm auf.
Wie in Fig. 1a weiterhin dargestellt ist, wird in einem weite­ ren Schritt auf der Dialuminiumtrioxid-Schicht 103 eine Alumi­ nium-Schicht abgeschieden und strukturiert, so dass die struk­ turierte Aluminiumschicht, die im weiteren als Gate-Schicht 104 bezeichnet wird, das Gate des zu bildenden Feldeffekttran­ sistors 100 darstellt.
Die Gate-Schicht 104 weist ebenfalls eine Dicke von etwa 100 nm auf und wird mittels eines geeigneten CVD-Verfahrens oder eines Sputter-Verfahrens, eines Aufdampf-Verfahrens oder eines Epitaxie-Verfahrens aufgebracht.
Anstelle des Aluminiums kann gemäß einer alternativen Ausfüh­ rungsform für die Gate-Schicht 104 Titan, Wolfram, Silber oder Gold verwendet werden.
In einem weiteren Schritt (vergleiche Fig. 1b) wird eine wei­ tere Schicht 105 aus Dialuminiumtrioxid abgeschieden mittels eines geeigneten CVD-Verfahrens oder eines Sputter-Verfahrens oder eines Abdampf-Verfahrens und die gebildete, grundsätzlich beliebig dicke weitere Schicht 105 wird mittels eines chemisch mechanischen Polierverfahrens (CMP-Verfahren) auf eine Dicke reduziert derart, dass die obere Oberfläche der weiteren Schicht 105 auf gleicher Höhe ist mit der oberen Oberfläche der Gate-Schicht 104.
In einem weiteren Schritt wird in der Gate-Schicht 104 mittels beispielsweise Photolithographie und selbstjustierten bekann­ ten Verengungsmethoden Photolack auf der Gate-Schicht und der weiteren Schicht 105 aufgebracht und es erfolgt eine Struktu­ rierung derart, dass in einem weiteren Schritt mittels Troc­ kenätzens Löcher 106 in die Gate-Schicht 105 geätzt werden.
Die auf diese Weise gebildeten Durchgangslöcher 106 weisen ei­ nen Durchmesser von ungefähr 1 nm bis 10 nm auf.
Das Trockenätzverfahren wird solange durchgeführt, bis sowohl in den gebildeten Löchern 106 das Material der Gate-Schicht 104 als auch das sich jeweils darunter liegende Material der Dialuminiumtrioxid-Schicht 103 entfernt wird.
Falls die verwendete Source-Schicht 102 nicht selbst die nöti­ gen katalytischen Eigenschaften aufweist, wird in die Durch­ gangslöcher 106 in einem weiteren Schritt Material 107 aufge­ bracht, welches hinsichtlich eines weiteren beschriebenen Auf­ wachsens beziehungsweise Abscheidens von Kohlenstoff- Nanoröhren oder Silizium-Nanodrähten in dem Durchgangsloch 106 katalytisch wirkt.
Als Material 107 wird gemäß diesem Ausführungsbeispiel Nickel, Kobalt oder Eisen verwendet.
In einem weiteren Schritt wird, wie in Fig. 1c dargestellt ist, mittels des in [3] beschriebenen Verfahrens in jedem Durch­ gangsloch mindestens eine einwandige oder mehrwandige Kohlenstoff-Nanoröhre abgeschieden unter Einsatz des katalytisch wirkenden Metalls 107. Selbstverständlich kann auch das in [4] beschriebene Verfahren in diesem Zusammenhang eingesetzt wer­ den.
Das Abscheiden erfolgt derart, dass die jeweilige Kohlenstoff- Nanoröhre über die katalytisch wirkenden Metalle 107 mit der Source-Schicht 102 elektrisch gekoppelt sind.
Gemäß diesem Ausführungsbeispiel sind die aufgewachsenen Koh­ lenstoff-Nanoröhren halbleitende Kohlenstoff-Nanoröhren.
Die Kohlenstoff-Nanoröhren können mittels des bekannten Fel­ deffekts durch Anlegen einer elektrischen Spannung an den Ga­ te-Bereich, das heißt an die Gate-Schicht 104 in ihrer Leitfä­ higkeit gesteuert werden, so dass die Kohlenstoff-Nanoröhren 108 anschaulich die Funktionalität des Kanalbereichs eines Feldeffekttransistors aufweisen.
Alternativ zu den Kohlenstoff-Nanoröhren können in die Durch­ gangslöcher 106, wie oben beschrieben, gemäß dem aus [5] be­ kannten Verfahren Silizium-Nanodrähte mittels selektiver Sili­ zium-Epitaxie aufgewachsen werden.
Auch Silizium-Nanodrähte können im Rahmen dieser Erfindung mittels eines sich ausbildenden Feldeffekts als Kanal-Bereich eines Feldeffekttransistors verwendet werden.
In einem weiteren Schritt wird ein Teil des Metalls der Gate- Schicht 104, insbesondere beispielsweise das Aluminium der Ga­ te-Schicht 104 oxidiert, so dass sich eine dünne oxidierte Ga­ te-Schicht, beispielsweise aus Dialuminiumtrioxid 109 zwischen der weiterhin aus Metall, beispielsweise aus Aluminium beste­ henden Gate-Schicht und den Nanoelementen, beispielsweise den Kohlenstoff-Nanoröhren oder den Silizium-Nanodrähten ausbil­ det.
In einem letzten Schritt wird auf der oxidierten Schicht 109 und der weiteren Schicht 105 eine weitere Metallschicht 110 als eine das Drain des Feldeffekttransistors bildende Drain- Schicht abgeschieden und mittels lithographischer Verfahren strukturiert.
Die Drain-Schicht 110 kann Nickel, alternativ auch Kobalt auf­ weisen.
Die Kohlenstoff-Nanoröhren 108 beziehungsweise die Silizium- Nanodrähte weisen eine Länge auf derart, dass sie nach deren Abscheidung beziehungsweise deren Aufwachsens über die obere Oberfläche der oxidierten Schicht 109 hinausragen.
Auf diese Weise wird durch Abscheiden beziehungsweise Aufbrin­ gen der Drain-Schicht 110 automatisch ein elektrischer Kontakt zu dem Nanoelement geschaffen, das heißt beispielsweise zu der Kohlenstoff-Nanoröhre 108 oder zu dem Silizium-Nanodraht.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] R. Müller, Bauelemente der Halbleiter-Elektronik, Sprin­ gerverlag, ISBN 3-540-06224-6, Seite 130-157, 1973.
[2] C. Dekker, Carbon-Nanotubes as Molecular Quantum Wires, Physics Today, S. 22-28, Mai 1999,
[3] Jung Sang Suh und Jin Seung Lee, Highly-Ordered Two- Dimensional Carbon-Nanotube Arrays, Applied Physics Let­ ters, Volume 75, Nr. 14, S. 2047-2049, Oktober 1999.
[4] Z. F. Ren et al. Synthesis of Large Arrays of Well- Aligned Carbon Nanotubes on Glass, SCIENCE, Volume 282. S. 1105-1107, November 1998.
[5] N. Wang et al. Si nanowires grown from silicon oxide, Chemical Physics Letters, Vol. 299, S. 237-242, 1999
[6] D. Goldberg et al. Fine structure of boron nitride nano­ tubes produced from carbon nanotubes by a substitution reaction, Journal of Applied Physics, Vol. 86, S. 2364- 2366, 1999.
Bezugszeichenliste
100
Feldeffekttransistor
101
Substrat
102
Source-Schicht
103
Dialuminiumtrioxid-Schicht
104
Gate-Schicht
105
Weitere Schicht
106
Durchgangsloch
107
Katalytisches Material
108
Kohlenstoff-Nanoröhre
109
Oxidierte Gate-Schicht
110
Drain-Schicht

Claims (16)

1. Feldeffekttransistor
mit einem Source-Bereich,
mit einem Drain-Bereich,
mit einem Gate-Bereich zwischen dem Source-Bereich und dem Drain-Bereich,
bei dem der Gate-Bereich leitfähiges Material enthält, in dem mindestens ein Durchgangsloch vorgesehen ist,
bei dem in dem Durchgangsloch mindestens ein Nanoelement vorgesehen ist, das mit dem Source-Bereich und dem Drain-Bereich elektrisch gekoppelt ist, und
bei dem das Nanoelement derart angeordnet und ausgestal­ tet ist, dass es über den Gate-Bereich in seiner Leitfä­ higkeit steuerbar ist, so dass das Nanoelement einen Ka­ nal-Bereich bildet.
2. Feldeffekttransistor nach Anspruch 1, bei dem das Nanoelement eine Nanoröhre und/oder einen Nano­ draht aufweist.
3. Feldeffekttransistor nach Anspruch 1 oder 2, bei dem der Gate-Bereich eine leitfähige Schicht ist.
4. Feldeffekttransistor nach einem der Ansprüche 1 bis 3, bei dem das Nanoelement einen halbleitenden Nanodraht auf­ weist.
5. Feldeffekttransistor nach Anspruch 4, bei dem der Nanodraht einen Silizium-Nanodraht aufweist.
6. Feldeffekttransistor nach einem der Ansprüche 1 bis 5, bei dem das Nanoelement eine halbleitende Nanoröhre aufweist.
7. Feldeffekttransistor nach Anspruch 6, bei dem die Nanoröhre eine Kohlenstoff-Nanoröhre aufweist.
8. Feldeffekttransistor nach einem der Ansprüche 1 bis 7, bei dem das Nanoelement eine Heterostruktur aufweist, mit
einem ersten metallisch leitenden Bereich,
einem zweiten metallisch leitenden Bereich, und
einem elektrisch isolierenden Bereich, der zwischen dem ersten metallisch leitenden Bereich und dem zweiten me­ tallisch leitenden Bereich angeordnet ist.
9. Feldeffekttransistor nach Anspruch 8,
bei dem der erste metallisch leitende Bereich der Nano­ röhre eine metallisch leitende Kohlenstoff-Nanoröhre ist,
bei dem der zweite metallisch leitende Bereich der Nano­ röhre eine metallisch leitende Kohlenstoff-Nanoröhre ist, und
bei dem der elektrisch isolierende Bereich der Nanoröhre eine Bor-Nitrid-Nanoröhre ist.
10. Feldeffekttransistor nach einem der Ansprüche 1 bis 9, bei dem der Source-Bereich ein für das Bilden einer Nanoröhre katalytisch wirkendes Material enthält.
11. Feldeffekttransistor nach Anspruch 10, bei dem das für das Bilden der Nanoröhre katalytisch wirkende Material mindestens eines der folgenden Materialien enthält:
Nickel, und/oder
Kobalt, und/oder
Eisen, und/oder
eine Legierung aus zumindest einem der zuvor genannten Materialien.
12. Feldeffekttransistor nach einem der Ansprüche 1 bis 11, bei dem der Gate-Bereich zumindest eines der folgenden Mate­ rialien enthält:
Aluminium, und/oder
Titan, und/oder
Wolfram, und/oder
Gold, und/oder
Silber, und/oder
eine Legierung aus zumindest einem der zuvor genannten Materialien.
13. Feldeffekttransistor nach einem der Ansprüche 1 bis 12, bei dem der Drain-Bereich zumindest eines der folgenden Mate­ rialien enthält:
Nickel, und/oder
Kobalt, und/oder
eine Legierung aus zumindest einem der zuvor genannten Materialien.
14. Schaltungsanordnung mit mindestens einem Feldeffekttran­ sistor nach einem der Ansprüche 1 bis 13.
15. Verfahren zum Herstellen eines Feldeffekttransistors,
bei dem auf einem Substrat eine Source-Schicht aufgetra­ gen wird,
bei dem auf der Source-Schicht eine elektrisch leitfähi­ ge Gate-Schicht aufgetragen wird,
bei dem in der Gate-Schicht mindestens ein Durchgangs­ loch gebildet wird,
bei dem in das Durchgangsloch mindestens ein Nanoelement eingebracht wird, das mit der Source-Schicht elektrisch gekoppelt ist, wobei das Nanoelement derart angeordnet und ausgestaltet ist, dass es über den Gate-Bereich in seiner Leitfähigkeit steuerbar ist, so dass das Nanoele­ ment einen Kanal-Bereich bildet,
bei dem auf der Gate-Schicht eine Drain-Schicht aufge­ bracht wird derart, dass die Drain-Schicht mit dem Nano­ element elektrisch gekoppelt ist.
16. Verfahren nach Anspruch 15, bei dem das Durchgangsloch mittels Trockenätzens gebildet wird.
DE10036897A 2000-07-28 2000-07-28 Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors Expired - Fee Related DE10036897C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10036897A DE10036897C1 (de) 2000-07-28 2000-07-28 Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
EP01960126A EP1305834A1 (de) 2000-07-28 2001-07-19 Feldeffekttransistor, schaltungsanordnung und verfahren zum herstellen eines feldeffekttransistors
PCT/DE2001/002708 WO2002011216A1 (de) 2000-07-28 2001-07-19 Feldeffekttransistor, schaltungsanordnung und verfahren zum herstellen eines feldeffekttransistors
US10/352,830 US6740910B2 (en) 2000-07-28 2003-01-28 Field-effect transistor, circuit configuration and method of fabricating a field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10036897A DE10036897C1 (de) 2000-07-28 2000-07-28 Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors

Publications (1)

Publication Number Publication Date
DE10036897C1 true DE10036897C1 (de) 2002-01-03

Family

ID=7650588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10036897A Expired - Fee Related DE10036897C1 (de) 2000-07-28 2000-07-28 Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors

Country Status (4)

Country Link
US (1) US6740910B2 (de)
EP (1) EP1305834A1 (de)
DE (1) DE10036897C1 (de)
WO (1) WO2002011216A1 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040668A2 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Feldeffekttransistor-anordnung und schaltkreis-array
WO2004040667A1 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
DE10250868A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Vertikal integriertes Bauelement, Bauelement-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Bauelements
EP1435660A2 (de) * 2002-12-30 2004-07-07 Samsung Electronics Co., Ltd. Vertikale Nanoröhrchen verwendendes Speicherbauelement
WO2004040616A3 (de) * 2002-10-29 2004-07-22 Hahn Meitner Inst Berlin Gmbh Feldeffekttransistor sowie verfahren zu seiner herstellung
DE10354389B3 (de) * 2003-11-20 2005-08-11 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines nanoskaligen Feldeffekttransistors
EP1563545A2 (de) * 2002-11-19 2005-08-17 William Marsh Rice University Verfahren zur erzeugung einer funktionalen schnittstelle zwischen einem nanopartikel, einer nanoröhre oder einem nanodraht und einem biologischen molekül oder system
DE102004003374A1 (de) * 2004-01-22 2005-08-25 Infineon Technologies Ag Halbleiter-Leistungsschalter sowie dafür geeignetes Herstellungsverfahren
FR2868201A1 (fr) * 2004-03-23 2005-09-30 Ecole Polytechnique Dgar Procede de fabrication de composants electroniques et composants electroniques obtenus par ce procede
JP2006508523A (ja) * 2002-03-20 2006-03-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法
DE102008015118A1 (de) 2008-03-10 2009-09-24 Ohnesorge, Frank, Dr. Raumtemperatur-Quantendraht-(array)-Feldeffekt-(Leistungs-) Transistor "QFET", insbesondere magnetisch "MQFET", aber auch elektrisch oder optisch gesteuert
WO2011033438A2 (en) 2009-09-17 2011-03-24 Dr Ohnesorge Frank Room temperature quantum field effect transistor comprising a 2-dimensional quantum wire array based on ideally conducting molecules
US8361349B2 (en) 2002-11-19 2013-01-29 William Marsh Rice University Fabrication of light emitting film coated fullerenes and their application for in-vivo light emission

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142913B4 (de) * 2001-08-27 2004-03-18 Hahn-Meitner-Institut Berlin Gmbh Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung
EP2261173A1 (de) * 2001-11-20 2010-12-15 Wm. Marsh Rice University Gerät beschichteter zusammengebundenen Fullerene
US7049625B2 (en) * 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
KR101043578B1 (ko) * 2002-09-30 2011-06-23 나노시스, 인크. 나노와이어 트랜지스터를 사용하는 집적 디스플레이
US7507987B2 (en) * 2002-10-11 2009-03-24 Massachusetts Institute Of Technology Method of making packets of nanostructures
JP4428921B2 (ja) * 2002-12-13 2010-03-10 キヤノン株式会社 ナノ構造体、電子デバイス、及びその製造方法
US6936496B2 (en) * 2002-12-20 2005-08-30 Hewlett-Packard Development Company, L.P. Nanowire filament
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
TWI222742B (en) * 2003-05-05 2004-10-21 Ind Tech Res Inst Fabrication and structure of carbon nanotube-gate transistor
WO2004105140A1 (ja) * 2003-05-22 2004-12-02 Fujitsu Limited 電界効果トランジスタ及びその製造方法
DE10324081B4 (de) * 2003-05-27 2005-11-17 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
US7132298B2 (en) * 2003-10-07 2006-11-07 Hewlett-Packard Development Company, L.P. Fabrication of nano-object array
US7223611B2 (en) * 2003-10-07 2007-05-29 Hewlett-Packard Development Company, L.P. Fabrication of nanowires
JP5250615B2 (ja) * 2003-10-28 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
US7374793B2 (en) * 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
AU2003301031A1 (en) * 2003-12-18 2005-08-03 International Business Machines Corporation Carbon nanotube conductor for trench capacitors
CN1898784A (zh) * 2003-12-23 2007-01-17 皇家飞利浦电子股份有限公司 包括异质结的半导体器件
WO2005064687A1 (en) * 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a pn-heterojunction
US20050145838A1 (en) * 2004-01-07 2005-07-07 International Business Machines Corporation Vertical Carbon Nanotube Field Effect Transistor
US20050167655A1 (en) * 2004-01-29 2005-08-04 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7211844B2 (en) * 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7829883B2 (en) * 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
KR101050468B1 (ko) * 2004-02-14 2011-07-19 삼성에스디아이 주식회사 바이오 칩 및 이를 이용한 바이오 분자 검출 시스템
US7407738B2 (en) * 2004-04-02 2008-08-05 Pavel Kornilovich Fabrication and use of superlattice
US20050241959A1 (en) * 2004-04-30 2005-11-03 Kenneth Ward Chemical-sensing devices
US7683435B2 (en) * 2004-04-30 2010-03-23 Hewlett-Packard Development Company, L.P. Misalignment-tolerant multiplexing/demultiplexing architectures
US7247531B2 (en) 2004-04-30 2007-07-24 Hewlett-Packard Development Company, L.P. Field-effect-transistor multiplexing/demultiplexing architectures and methods of forming the same
US7727820B2 (en) * 2004-04-30 2010-06-01 Hewlett-Packard Development Company, L.P. Misalignment-tolerant methods for fabricating multiplexing/demultiplexing architectures
US7776758B2 (en) 2004-06-08 2010-08-17 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
US8563133B2 (en) * 2004-06-08 2013-10-22 Sandisk Corporation Compositions and methods for modulation of nanostructure energy levels
AU2005253604B2 (en) * 2004-06-08 2011-09-08 Scandisk Corporation Methods and devices for forming nanostructure monolayers and devices including such monolayers
US7968273B2 (en) 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
GB0413310D0 (en) 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US20060024814A1 (en) * 2004-07-29 2006-02-02 Peters Kevin F Aptamer-functionalized electrochemical sensors and methods of fabricating and using the same
US7776307B2 (en) * 2004-09-16 2010-08-17 Etamota Corporation Concentric gate nanotube transistor devices
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US7943418B2 (en) * 2004-09-16 2011-05-17 Etamota Corporation Removing undesirable nanotubes during nanotube device fabrication
US7462890B1 (en) 2004-09-16 2008-12-09 Atomate Corporation Nanotube transistor integrated circuit layout
US7233071B2 (en) * 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
CN100490180C (zh) * 2004-10-04 2009-05-20 松下电器产业株式会社 纵向场效应晶体管及其制造方法
DE102004049453A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Elektrischer Schaltkreis mit einer Nanostruktur und Verfahren zum Herstellen einer Kontaktierung einer Nanostruktur
KR100584719B1 (ko) * 2004-11-18 2006-05-30 한국전자통신연구원 쓰리-게이트 전계효과 분자트랜지스터 및 그 제조방법
US8362525B2 (en) * 2005-01-14 2013-01-29 Nantero Inc. Field effect device having a channel of nanofabric and methods of making same
US7598544B2 (en) * 2005-01-14 2009-10-06 Nanotero, Inc. Hybrid carbon nanotude FET(CNFET)-FET static RAM (SRAM) and method of making same
US7535016B2 (en) * 2005-01-31 2009-05-19 International Business Machines Corporation Vertical carbon nanotube transistor integration
US20100065820A1 (en) * 2005-02-14 2010-03-18 Atomate Corporation Nanotube Device Having Nanotubes with Multiple Characteristics
US7375012B2 (en) * 2005-02-28 2008-05-20 Pavel Kornilovich Method of forming multilayer film
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US7541227B2 (en) * 2005-06-02 2009-06-02 Hewlett-Packard Development Company, L.P. Thin film devices and methods for forming the same
KR100618900B1 (ko) * 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
CN101273459B (zh) * 2005-06-16 2013-01-02 昆南诺股份有限公司 半导体纳米线晶体管
WO2007022359A2 (en) * 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
DE102005046427B4 (de) * 2005-09-28 2010-09-23 Infineon Technologies Ag Leistungstransistor mit parallelgeschalteten Nanodrähten
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
EP1804286A1 (de) 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Halbleitervorrichtung mit einer verlängerten Nanostruktur
US7714386B2 (en) 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US8643087B2 (en) * 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
US8168495B1 (en) 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology
US20080272361A1 (en) * 2007-05-02 2008-11-06 Atomate Corporation High Density Nanotube Devices
US7736979B2 (en) * 2007-06-20 2010-06-15 New Jersey Institute Of Technology Method of forming nanotube vertical field effect transistor
US8546027B2 (en) * 2007-06-20 2013-10-01 New Jersey Institute Of Technology System and method for directed self-assembly technique for the creation of carbon nanotube sensors and bio-fuel cells on single plane
US7964143B2 (en) 2007-06-20 2011-06-21 New Jersey Institute Of Technology Nanotube device and method of fabrication
US9047963B2 (en) * 2007-08-31 2015-06-02 Iii Holdings 1, Llc High density magnetic memory based on nanotubes
KR20100110853A (ko) * 2007-12-31 2010-10-13 아토메이트 코포레이션 에지-접촉된 수직형 탄소 나노튜브 트랜지스터
WO2010005707A1 (en) * 2008-06-16 2010-01-14 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
US9494615B2 (en) 2008-11-24 2016-11-15 Massachusetts Institute Of Technology Method of making and assembling capsulated nanostructures
KR101539669B1 (ko) * 2008-12-16 2015-07-27 삼성전자주식회사 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
US8796668B2 (en) * 2009-11-09 2014-08-05 International Business Machines Corporation Metal-free integrated circuits comprising graphene and carbon nanotubes
US8455297B1 (en) 2010-07-07 2013-06-04 International Business Machines Corporation Method to fabricate high performance carbon nanotube transistor integrated circuits by three-dimensional integration technology
WO2013095342A1 (en) 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
US9406888B2 (en) * 2013-08-07 2016-08-02 GlobalFoundries, Inc. Carbon nanotube device
EP2947045B1 (de) 2014-05-19 2019-08-28 IMEC vzw Vertikale Nanodraht-Halbleiterstrukturen mit niedriger Defektdichte, sowie Herstellungsverfahren dafür
CN104241138A (zh) * 2014-07-31 2014-12-24 上海华力微电子有限公司 纳米线晶体管
CN105826200B (zh) * 2015-01-09 2018-11-16 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9564493B2 (en) 2015-03-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices having a semiconductor material that is semimetal in bulk and methods of forming the same
US9515179B2 (en) 2015-04-20 2016-12-06 Semiconductor Components Industries, Llc Electronic devices including a III-V transistor having a homostructure and a process of forming the same
KR102343223B1 (ko) 2015-07-16 2021-12-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN106486369B (zh) * 2015-08-27 2020-04-07 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4235152C2 (de) * 1992-10-19 1994-12-08 Inst Halbleiterphysik Gmbh Verfahren zur Herstellung einer Halbleiterfeinstruktur und damit hergestellte Halbleiterbauelemente, beispielsweise Vertikaltransistoren
US6197641B1 (en) * 1998-08-28 2001-03-06 Lucent Technologies Inc. Process for fabricating vertical transistors
DE60044238D1 (de) * 1999-02-22 2010-06-02 Clawson Joseph E Elektronisches bauteil auf basis von nanostrukturen
US6361861B2 (en) * 1999-06-14 2002-03-26 Battelle Memorial Institute Carbon nanotubes on a substrate
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
C. Dekker, Carbon-Nanotubes as Molecular Quantum Wires, Physics Today, S. 22-28, Mai 1999 *
D. Goldberg et al, Fine Structure of boron nitride nanotubes produced from carbon nanotubes by a substitution reaction, Journal of Applied Physics, Vol. 86, S. 2364-2366, 1999 *
Jung Sang Suh und Jin Seung Lee, Highly-Ordered Two-Dimensional Carbon-Nanotube Arrays, Applied Physics Letters, Volume 75, Nr. 14, S. 2047-2049, Oktober 1999 *
N.Wang et al, Si nanowires grown from silicon oxide, Chemical Physics Letters, Vol. 299, S. 237-242, 1999 *
R. Müller, Bauelemente der Halbleiter-Elektronik, Springerverlag, ISBN 3-540-06224-6, S. 130-157, 1973 *
Z.F. Ren et al, Synthesis of Large Arrays of Well-Aligned Carbon Nanotubes on Glass, SCIENCE, Volume 282, S. 1105-1107, November 1998 *

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637374B2 (en) 2002-03-20 2014-01-28 International Business Machines Corporation Method of fabricating self-aligned nanotube field effect transistor
US7635856B2 (en) * 2002-03-20 2009-12-22 International Business Machines Corporation Vertical nanotube field effect transistor
JP2006508523A (ja) * 2002-03-20 2006-03-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法
WO2004040616A3 (de) * 2002-10-29 2004-07-22 Hahn Meitner Inst Berlin Gmbh Feldeffekttransistor sowie verfahren zu seiner herstellung
US7659165B2 (en) 2002-10-29 2010-02-09 Helmholtz-Zentrum Berlin Fuer Materialien Und Energie Gmbh Method of fabricating a field effect transistor
US7709827B2 (en) 2002-10-31 2010-05-04 Qimonda, AG Vertically integrated field-effect transistor having a nanostructure therein
WO2004040668A2 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Feldeffekttransistor-anordnung und schaltkreis-array
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
WO2004040667A1 (de) * 2002-10-31 2004-05-13 Infineon Technologies Ag Nichtflüchtige speicherzelle, speicherzellen-anordnung und verfahren zum herstellen einer nichtflüchtigen speicherzelle
WO2004040668A3 (de) * 2002-10-31 2004-07-08 Infineon Technologies Ag Feldeffekttransistor-anordnung und schaltkreis-array
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
DE10250830A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Feldeffekttransistor-Anordnung und Schaltkreis-Array
DE10250868B8 (de) * 2002-10-31 2008-06-26 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE10250868A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Vertikal integriertes Bauelement, Bauelement-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Bauelements
DE10250868B4 (de) * 2002-10-31 2008-03-06 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE10250829B4 (de) * 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
US7265376B2 (en) 2002-10-31 2007-09-04 Infineon Technologies, Inc. Non-volatile memory cell, memory cell arrangement and method for production of a non-volatile memory cell
EP1563545A4 (de) * 2002-11-19 2009-04-29 Univ Rice William M Verfahren zur erzeugung einer funktionalen schnittstelle zwischen einem nanopartikel, einer nanoröhre oder einem nanodraht und einem biologischen molekül oder system
US7692218B2 (en) 2002-11-19 2010-04-06 William Marsh Rice University Method for creating a functional interface between a nanoparticle, nanotube or nanowire, and a biological molecule or system
EP1563545A2 (de) * 2002-11-19 2005-08-17 William Marsh Rice University Verfahren zur erzeugung einer funktionalen schnittstelle zwischen einem nanopartikel, einer nanoröhre oder einem nanodraht und einem biologischen molekül oder system
US8361349B2 (en) 2002-11-19 2013-01-29 William Marsh Rice University Fabrication of light emitting film coated fullerenes and their application for in-vivo light emission
EP1435660A2 (de) * 2002-12-30 2004-07-07 Samsung Electronics Co., Ltd. Vertikale Nanoröhrchen verwendendes Speicherbauelement
EP1435660A3 (de) * 2002-12-30 2006-10-25 Samsung Electronics Co., Ltd. Vertikale Nanoröhrchen verwendendes Speicherbauelement
DE10354389B3 (de) * 2003-11-20 2005-08-11 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines nanoskaligen Feldeffekttransistors
US8319259B2 (en) 2004-01-22 2012-11-27 Infineon Technologies Ag Semiconductor power switch having nanowires
DE102004003374A1 (de) * 2004-01-22 2005-08-25 Infineon Technologies Ag Halbleiter-Leistungsschalter sowie dafür geeignetes Herstellungsverfahren
FR2868201A1 (fr) * 2004-03-23 2005-09-30 Ecole Polytechnique Dgar Procede de fabrication de composants electroniques et composants electroniques obtenus par ce procede
US7765690B2 (en) 2004-03-23 2010-08-03 Ecole Polytechnique Dgar Process for fabricating electronic components and electronic components obtained by this process
WO2005098989A1 (fr) * 2004-03-23 2005-10-20 Ecole Polytechnique Procede de fabrication de composants electroniques et composants electroniques obtenus par ce procede
DE102008015118A8 (de) * 2008-03-10 2012-10-25 Frank Michael Ohnesorge Raumtemperatur-Quantendraht-(array)-Feldeffekt-(Leistungs-) Transistor "QFET", insbesondere magnetisch "MQFET", aber auch elektrisch oder optisch gesteuert
DE102008015118A1 (de) 2008-03-10 2009-09-24 Ohnesorge, Frank, Dr. Raumtemperatur-Quantendraht-(array)-Feldeffekt-(Leistungs-) Transistor "QFET", insbesondere magnetisch "MQFET", aber auch elektrisch oder optisch gesteuert
DE102009041642A1 (de) 2009-09-17 2011-03-31 Ohnesorge, Frank, Dr. Quantendrahtarray-Feldeffekt-(Leistungs-)-Transistor QFET (insbesondere magnetisch - MQFET, aber auch elektrisch oder optisch angesteuert) bei Raumtemperatur, basierend auf Polyacetylen-artige Moleküle
WO2011033438A2 (en) 2009-09-17 2011-03-24 Dr Ohnesorge Frank Room temperature quantum field effect transistor comprising a 2-dimensional quantum wire array based on ideally conducting molecules

Also Published As

Publication number Publication date
WO2002011216A1 (de) 2002-02-07
US20030132461A1 (en) 2003-07-17
EP1305834A1 (de) 2003-05-02
US6740910B2 (en) 2004-05-25

Similar Documents

Publication Publication Date Title
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE10250829B4 (de) Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
EP1299914B1 (de) Feldeffekttransistor
DE10134866B4 (de) Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
EP1390295B1 (de) Nanoröhren-anordnung und verfahren zum herstellen einer nanoröhren-anordnung
DE602005005302T2 (de) Vertikal-feldeffekttransistoren mit in einem abstandsschichtdefinierten durchgang aufgewachsenen halbleitenden nanoröhren
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
WO2005067075A1 (de) Verfahren zum herstellen eines nanoelement-feldeffekttransistors, nanoelement-feldeffekttransistor mit surrounded gate struktur
DE10250830B4 (de) Verfahren zum Herstellung eines Schaltkreis-Arrays
DE102012217482B4 (de) Strukturieren von Kontakten in Kohlenstoff-Nanoröhren-Einheiten
DE112004002299T5 (de) Verlängerte Nanostruktur und zugehörige Vorrichtung
DE102016204201A1 (de) Silicidierte Nanodrähte für Nanobrücken-Weak-Links
EP1170799A2 (de) Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
DE10306076A1 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
DE10250834A1 (de) Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
DE10324081B4 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
DE102006009721B4 (de) Nanodraht (Nanowire)-Speicherzelle und Verfahren zu deren Herstellung
DE10307815B3 (de) Integriertes elektronisches Bauelement mit gezielt erzeugten Nanoröhren in vertikalen Strukturen und dessen Herstellungsverfahren
DE10032414C1 (de) Feldeffekttransistor
DE10032370C1 (de) Feldeffekttransistor
DE102005001718B4 (de) Integrierte Schaltkreisanordnung und Verfahren zum Herstellen einer elektrisch leitfähigen Verbindung in einer Verdrahtungsebene in einer integrierten Schaltkreisanordnung
KR100374042B1 (ko) 탄소나노튜브의 선택적 제거를 통한 반도체 소자 제조방법
WO2005008770A1 (de) Dram-halbleiterspeicherzelle sowie verfahren zu deren herstellung
DE102004022618B4 (de) Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee