DE10022267B4 - Semiconductor component with spatially separated semiconductor bodies - Google Patents

Semiconductor component with spatially separated semiconductor bodies Download PDF

Info

Publication number
DE10022267B4
DE10022267B4 DE2000122267 DE10022267A DE10022267B4 DE 10022267 B4 DE10022267 B4 DE 10022267B4 DE 2000122267 DE2000122267 DE 2000122267 DE 10022267 A DE10022267 A DE 10022267A DE 10022267 B4 DE10022267 B4 DE 10022267B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
component according
increase
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000122267
Other languages
German (de)
Other versions
DE10022267A1 (en
Inventor
Heinz Mitlehner
Martin MÄRZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000122267 priority Critical patent/DE10022267B4/en
Publication of DE10022267A1 publication Critical patent/DE10022267A1/en
Application granted granted Critical
Publication of DE10022267B4 publication Critical patent/DE10022267B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement mit
zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11);
einer Bodenplatte (1), an der ein erster (3) der Halbleiterkörper (3, 11) befestigt ist; und
einer auf der Bodenplatte (1) neben dem ersten Halbleiterkörper (3) angeordneten Erhöhung (2), an der ein zweiter (11) der Halbleiterkörper (3, 11) befestigt ist.Semiconductor device with
two spatially separated, electrically interconnected semiconductor bodies (3, 11);
a base plate (1) to which a first (3) of the semiconductor body (3, 11) is attached; and
an elevation (2) arranged on the base plate (1) next to the first semiconductor body (3), to which a second one (11) of the semiconductor bodies (3, 11) is attached.

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern.The The invention relates to a semiconductor component with two spatially apart separate, electrically interconnected semiconductor bodies.

Beispielsweise bei Schaltnetzteilen und insbesondere bei Power-Factor-Controllern, bei asymmetrischen Halbbrücken, bei Antriebsumrichtern für Switched-Reluctance-Motoren wird ein Halbleiterleistungsschalter wie bespielsweise ein MOS-Feldeffekttransistor, ein IGBT oder ein Bipolar-Transistor mit beispielsweise einer PN-Diode oder einer Schottky-Diode seriell verschaltet derart, dass der Drain-Kontakt des Schalters auf gleichem Potential wie der Anodenkontakt der Diode liegt. Hierfür benötigte Halbleiterbauelemente sollen kostengünstig und kompakt sein sowie niedrige parasitäre Induktivitäten aufweisen.For example for switching power supplies and especially for power factor controllers, with asymmetrical half bridges, for drive inverters for switched reluctance motors a semiconductor power switch, such as a MOS field effect transistor, an IGBT or a bipolar transistor with, for example, a PN diode or a Schottky diode connected in series such that the drain contact of the switch at the same potential as the anode contact of the diode lies. Therefor needed Semiconductor components should be inexpensive and compact as well low parasitic Have inductors.

Üblich ist es dabei, die Schaltung mit diskreten Bauelementen oder in SMD-Technik (Surface Mounted Device) auf einer Platine aufzubauen oder ein DCB-Substrat mit lötfähigen Halbleiterchips zu bestücken. Ein isolierendes Substrat wird auch in Bauteilen mit umpresstem Gehäuse (zum Beispiel TO-220, TO-247 oder ähnliche) eingesetzt. Daneben werden auch geteilte Bodenplatten (Leadframes) mit voneinander isolierten Metallinseln verwendet. All diese Techniken verursachen jedoch erheblichen Aufwand.Is common the circuit with discrete components or in SMD technology (Surface Mounted Device) to build on a board or a DCB substrate with solderable semiconductor chips to equip. An insulating substrate is also used in components with molded casing (for example TO-220, TO-247 or similar) used. Be next to it also split base plates (leadframes) with isolated ones Metal islands used. However, all of these techniques involve considerable effort.

Aus der DE 196 35 582 C1 ist eine Schaltungsanordnung mit zwei Halbbrücken bekannt, wobei die beiden Transistoren jeder Halbbrücke in übereinander angeordneten Halbleiterkörpern auf einer Grundplatte angeordnet sind, wobei zwischen den beiden Halbleiterkörpern eine elektrisch leitende Kontaktierungsschicht angeordnet ist.From the DE 196 35 582 C1 A circuit arrangement with two half bridges is known, the two transistors of each half bridge being arranged in semiconductor bodies arranged one above the other on a base plate, an electrically conductive contacting layer being arranged between the two semiconductor bodies.

Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern anzugeben, das mit geringem Aufwand und in kompakter Weise realisierbar ist.task the invention is a semiconductor device with two spatially apart specify separate, electrically interconnected semiconductor bodies, that can be implemented with little effort and in a compact manner.

Die Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 gelöst.The The object is achieved by a semiconductor component according to claim 1.

Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.refinements and further developments of the inventive concept are the subject of Dependent claims.

Vorteilhafterweise können erfindungsgemäße Halbleiterbauelemente wesentlich kompakter und kostengünstiger hergestellt werden, da es einen sogenannten Upside-Down-Aufbau eines Halbleiterkörpers (zum Beispiel Diode) und damit den Aufbau beider Halbleiterkörper auf einer einzigen, leitfähigen Bodenplatte wie beispielsweise der Bodenplatte eines Gehäuses TO-220 erlaubt.advantageously, can semiconductor components according to the invention much more compact and cheaper be manufactured because there is a so-called upside-down structure of a Semiconductor body (for example diode) and thus the structure of both semiconductor bodies a single, conductive base plate such as the bottom plate of a TO-220 case.

An sich verhindert der planar auf oder nahe an der Oberseite liegende, für die zu blockierende Sperrspannung optimierte Randabschluss einen Upside-Down-Aufbau, da sowohl mit als auch ohne eine dielektrische Passivierungsschicht auf der Oberseite des Bauelementes die Äquipotentialfläche der leitenden Bodenplatte die Feldverteilung im oder über dem Randabschluss negativ beeinflusst. Durch den erfindungsgemäßen Höhenversatz der beiden Halbleiterkörper tritt dieser Effekt jedoch nicht auf.On the planar on or near the top prevents for the Blocking voltage to be blocked optimized edge termination an upside-down structure, because both with and without a dielectric passivation layer on the top of the component, the equipotential surface of the conductive base plate the field distribution in or above the edge negatively influenced. The height offset of the two semiconductor bodies according to the invention occurs this effect does not, however.

Im Einzelnen weist also ein erfindungsgemäßes Halbleiterbauelement neben zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern eine Bodenplatte, an der der erste Halbleiterkörper befestigt ist, und eine auf der Bodenplatte angeordnete Erhöhung, an der der zweite Halbleiterkörper befestigt ist, auf.in the A semiconductor component according to the invention thus has individual elements two spatially one from the other, electrically interconnected semiconductor bodies Base plate to which the first semiconductor body is attached, and a Elevation arranged on the base plate, to which the second semiconductor body is attached is on.

Eine noch höhere Kompaktheit kann darüber hinaus dadurch erzielt werden, dass die Erhöhung eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers. Somit kann beispielsweise der erste Halbleiterkörper zumindest teilweise unter dem zweiten Halbleiterkörper angeordnet werden.A even higher Compactness can go beyond that can be achieved in that the elevation has a base area, which is smaller than the footprint of the second semiconductor body attached to it. Thus, for example the first semiconductor body at least partially arranged under the second semiconductor body become.

Zum Zwecke einer leichteren Kontaktierung weist die Erhöhung im Bereich des zweiten Halbleiterkörpers eine elektrisch leitende Kontaktierungsfläche auf. Entsprechend weist der zweite Halbleiterkörper im Bereich der Erhöhung eine elektrisch leitende Kontaktierungsfläche auf. Zur Montage und Kontaktierung des zweiten Halbleiterkörpers werden dann die Kontaktierungsflächen von Erhöhung und zweitem Halbleiterkörper miteinander verlötet oder mit elektrisch leitfähigem Kleber verklebt.To the For the purpose of easier contacting, the increase in Area of the second semiconductor body an electrically conductive contact surface. Correspondingly points the second semiconductor body in the area of increase an electrically conductive contact surface. For assembly and contacting of the second semiconductor body then the contact surfaces of increase and second semiconductor body soldered together or with electrically conductive Glue glued.

Eine weitere Kontaktierung erfolgt bevorzugt auf einer weiteren Kontaktierungsfläche, die an einer der Erhöhung abgewandten Seite des zweiten Halbleiterkörpers angeordnet ist. Zur weiteren Kontaktierung ist vorteilhafterweise eine Bond-Verbindung vorgesehen.A Further contacting is preferably carried out on a further contacting surface at one of the elevation facing away from the second semiconductor body is arranged. For further Contacting is advantageously provided a bond connection.

Der zweite Halbleiterkörper kann auf der der Erhöhung zugewandten Seite eine Passivierungsschicht aufweisen. Die Passivierungsschicht kann bei der Freilegung des Kontaktfensters, also der Öffnung für die Kontaktierungsfläche so gestaltet werden, dass der zweite Halbleiterkörper vor der Lötung der Kontaktierungsfläche zuverlässig auf der Erhöhung justiert wird.The second semiconductor body can on the increase facing side have a passivation layer. The passivation layer can be designed when exposing the contact window, i.e. the opening for the contacting surface that the second semiconductor body before soldering the contacting surface reliable on the raise is adjusted.

Bevorzugt werden sowohl Bodenplatte als auch Erhöhung aus Metall gefertigt, um auf einfache Weise eine leitende Verbindung zwischen den beiden Halbleiterkörpern herstellen zu können. Bei einer aus Metall gefertigten Bodenplatte kann die Erhöhung dadurch realisiert werden, dass während des Stanzens der Bodenplatte die Erhöhung durch Prägen ausgebildet wird. Damit kann in einem Arbeitsgang sowohl die Bodenplatte als auch die Erhöhung erzeugt werden.Prefers Both the base plate and the riser are made of metal, to easily establish a conductive connection between the two semiconductor bodies to be able to. In the case of a base plate made of metal, the increase can result be realized that during the stamping of the base plate, the increase is formed by embossing becomes. So that both the base plate and also the increase be generated.

Die Erhöhung weist bevorzugt eine Höhe gegenüber der Bodenplatte auf, die ein mehrfaches der Breite des Randabschlusses des zweiten Halbleiterkörpers beträgt. Damit wird eine zuverlässige Isolation beider Halbleiterkörper erreicht. Für ein für 600 V ausgelegtes Halbleiterbauelement ist die Höhe beispielsweise größer als 1 mm.The increase preferably has a height across from the bottom plate, which is a multiple of the width of the edge of the second semiconductor body is. It will be a reliable one Isolation of both semiconductor bodies reached. For one for 600 V designed semiconductor component, the height is greater than, for example 1 mm.

Als zweiter Halbleiterkörper eignen sich vor allem Diodenelemente wie beispielsweise Gleichrichterdioden oder gesteuerte Dioden (Thyristoren).As second semiconductor body Diode elements such as rectifier diodes are particularly suitable or controlled diodes (thyristors).

Derartige Diodenelemente haben bevorzugt eine lötfähige oder leitkleberfähige Anodenkontakt-Metallisierung und eine bondfähige Kathodenmetallisierung, also genau vertauscht gegenüber den heute üblichen Metallisierungen. Ein besonderer Vorteil bei einer derartigen Anordnung besteht darin, dass der Wärmewiderstand durch den Upside-Down-Aufbau wesentlich verbessert wird, da der Ort der maximal auftretenden Verlustleistung der PN- bzw. Metall-Halbleiter-Übergang ist und dieser beim erfindungsgemäßen Aufbau näher zur Verlustleistungssenke am beispielsweise gelöteten Übergang von zweitem Halbleiterkörper und Bodenplatte liegt.such Diode elements preferably have a solderable or conductive adhesive anode contact metallization and a bondable Cathode metallization, which is exactly the opposite of what is common today Metallization. A particular advantage with such an arrangement is that the thermal resistance through the upside-down construction is significantly improved because of the location the maximum power loss of the PN or metal-semiconductor transition and is closer to the structure according to the invention Power loss sink at the soldered transition of the second semiconductor body and Base plate lies.

Erfindungsgemäße Halbleiterbauelemente eignen sich insbesondere zur Realisierung von Leistungsschaltern, wobei als erster Halbleiterkörper ein Halbleiterschalter, wie beispielsweise ein Leistungstransistor oder ein IGBT und als zweiter Halbleiterkörper eine Diode vorgesehen sind. Zweiter Halbleiterkörper und Diode sind dabei in geeigneter Weise miteinander verschaltet, wie beispielsweise derart, dass die Diode parallel oder in Reihe zur gesteuerten Strecke des Leistungstransistors oder des IGBT geschaltet ist.Semiconductor components according to the invention are suitable particularly for the realization of circuit breakers, whereby as the first semiconductor body a semiconductor switch, such as a power transistor or an IGBT and a diode is provided as the second semiconductor body are. Second semiconductor body and diode are interconnected in a suitable manner, such as such that the diode is in parallel or in series switched to the controlled path of the power transistor or the IGBT is.

Des Weiteren kann bei einem erfindungsgemäßen Halbleiterbauelement auch ein dritter Halbleiterkörper vorgesehen werden, der an der Bodenplatte oder in Chip-on-Chip-Montage auf dem ersten oder zweiten Halbleiterkörper befestigt ist. Dadurch lassen sich beispielsweise Hochsetzstellerfunktionen realisieren, wobei als zweiter Halbleiterkörper eine Diode, als erster Halbleiterkörper ein Halbleiterschalter und als dritter Halbleiterkörper eine integrierte Schaltung vorgesehen sind. Damit lassen sich die meisten für einen Hochsetzsteller oder einen Tiefsetzsteller benötigten Elemente in einem einzigen Gehäuse unterbringen.Of Furthermore, in the case of a semiconductor component according to the invention, too a third semiconductor body be provided on the base plate or in chip-on-chip mounting is attached to the first or second semiconductor body. Let it through implement, for example, step-up converter functions, wherein as a second semiconductor body a diode, a semiconductor switch as the first semiconductor body and as a third semiconductor body an integrated circuit is provided. Most can for one Boost converter or a buck converter accommodate required elements in a single housing.

Als Diodenelemente oder Dioden werden bevorzugt Silizium-Carbid-Schottky-Dioden verwendet werden.As Diode elements or diodes are preferred silicon carbide Schottky diodes be used.

Die Erfindung eignet sich insbesondere auch für solche Dioden, deren Kathode an ein aktives Potential und deren Anode an ein ruhendes Potential angeschlossen sind, wobei die Bodenplatte vorteilhafterweise mit den jeweiligen Anoden verbunden ist. Derartige Dioden sind hinsichtlich ihrer elektromagnetischen Verträglichkeit optimiert. Darüber hinaus kann bei derartigen Dioden durch eine Kühlfahne auf Anodenpotential speziell bei Tiefsetzstellern eine erhebliche Reduzierung der Störströme erreicht werden.The The invention is also particularly suitable for diodes whose cathode connected to an active potential and their anode to a static potential are, the bottom plate advantageously with the respective Anodes is connected. Such diodes are electromagnetic compatibility optimized. About that In addition, such diodes can have an anode potential with a cooling vane A significant reduction in interference currents has been achieved, particularly with step-down converters become.

Als erster Halbleiterkörper kommen schließlich bevorzugt Kompensations-MOS-Feldeffekttransistoren wie beispielsweise CoolMOS-Transistoren für höhere Spannungen und/oder höhere Leistungen infrage. Diese können ebenso wie andere integrierte Schaltungen mit den bekannten Löt- oder Klebeprozessen auf der Bodenplatte montiert werden.As first semiconductor body finally come preferably compensation MOS field effect transistors such as CoolMOS transistors for higher Voltages and / or higher Services in question. these can as well as other integrated circuits with the known soldering or Gluing processes can be mounted on the base plate.

Bei sämtlichen Anwendungen erfindungsgemäßer Halbleiterbauelemente ist ein Einbau einer zusätzlichen Isolierschicht nicht erforderlich und für den Anwender treten auch keine Isolationsprobleme bei der direkten Montage des Bauteils auf einem Kühlkörper auf, wie dies bei Verwendung beispielsweise einer geteilten Bodenplatte (Leadframe) der Fall ist.at all Applications of semiconductor components according to the invention is an additional installation Insulating layer is not necessary and also occur for the user no insulation problems with the direct assembly of the component a heat sink, like this when using for example a split bottom plate (Leadframe) is the case.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt:The Invention is described below with reference to the figures of the drawing illustrated embodiments explained in more detail. It shows:

1 den Aufbau einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement, 1 the construction of a base plate in a semiconductor component according to the invention,

2 die Montage eines Halbleiterkörpers auf einer Erhöhung einer Bodenplatte bei einem erfindungsgemäßen Halbleiterbauelement, 2 the assembly of a semiconductor body on an elevation of a base plate in a semiconductor component according to the invention,

3 eine Anwendung eines erfindungsgemäßen Halbleiterbauelements bei einem Leistungsschalter und 3 an application of a semiconductor device according to the invention in a circuit breaker and

4 die Anwendung eines erfindungsgemäßen Halbleiterbauelements bei einer Anordnung zur aktiven Leistungsfaktorkorrektur. 4 the use of a semiconductor component according to the invention in an arrangement for active power factor correction.

1 zeigt ein erfindungsgemäßes Halbleiterbauelement (der besseren Übersicht wegen ohne Gehäuseumspritzung) mit einer Bodenplatte 1, auf der beispielsweise durch Prägen eine Erhöhung 2 angeordnet ist. Beim Ausführungsbeispiel ist die Erhöhung rechteckförmig, sie kann jedoch in gleicher Weise auch andere zum Beispiel runde oder ovale Formen haben. Auf der Grundplatte 1 ist neben der Erhöhung 2 auch ein erster Halbleiterkörper, beispielsweise ein MOS-Feldeffekttransistor für höhere Spannungen und höhere Leistungen aufgelötet, so dass sich ein elektrischer Kontakt zwischen dem MOS-Feldeffekttransistor und einem Anschluss des MOS-Feldeffekttransistors 3 ergibt. Die anderen beiden Anschlüsse des MOS-Feldeffekttransistors 3 sind mit jeweils einem Anschlusskontakt 4 bzw. 5 durch Bondungen verbunden. Die Anschlusskontakte 4 und 5 sind gegenüber der Bodenplatte 1 ebenso wie ein Anschlusskontakt 6 elektrisch isoliert an dieser befestigt. Ein Anschlusskontakt 7 ist schließlich elektrisch leitend mit der Bodenplatte 1 verbunden und an dieser befestigt. 1 shows a semiconductor device according to the invention (for better clarity, without encapsulation of the housing) with a base plate 1 , on which an increase, for example by embossing 2 is arranged. In the exemplary embodiment, the elevation is rectangular, but it can also have other, for example, round or oval shapes in the same way. On the base plate 1 is next to the raise 2 also a first semiconductor body, for example a MOS field effect transistor for higher voltages and higher powers, so that there is an electrical contact between the MOS field effect transistor and a connection of the MOS field effect transistor 3 results. The other two connections of the MOS field effect transistor 3 are each with a connection contact 4 respectively. 5 connected by bonds. The connection contacts 4 and 5 are opposite the floor slab 1 as well as a connection contact 6 attached to this electrically insulated. A connection contact 7 is finally electrically conductive with the base plate 1 connected and attached to this.

Die nicht direkt mit der Bodenplatte 1 verbundenen Kontakte des MOS-Feldeffekttransistors 3 sind mittels Bonddrähten 8 und 9 mit den Anschlusskontakten 4 und 5 elektrisch verbunden. Auch der Anschlusskontakt 6 ist dabei für eine Bondung mit einem in 1 nicht dargestellten zweiten Halbleiterkörper, der auf die Erhöhung 2 aufgebracht ist, vorgesehen. Von dem Anschlusskontakt 6 geht dabei ein Bonddraht 10 zu der Oberseite eines Halbleiterkörpers, der in 2 näher dargestellt ist.The not directly with the bottom plate 1 connected contacts of the MOS field-effect transistor 3 are by means of bond wires 8th and 9 with the connection contacts 4 and 5 electrically connected. Also the connection contact 6 is here for a bond with an in 1 second semiconductor body, not shown, on the increase 2 is applied, provided. From the connection contact 6 goes a bond wire 10 to the top of a semiconductor body that in 2 is shown in more detail.

Als zweiter Halbleiterkörper ist eine Diode 11 vorgesehen, die neben der eigentlichen Halbleiterstruktur 12 (zum Beispiel PN-Übergang, Halbleiter-Metall-Übergang, Silizium-Carbid-Übergang etc.) an deren Oberseite eine bondfähige Kontaktierungfläche 13 sowie auf der der Erhöhung 2 zugewandten Seite eine lötbare Kontaktierungsfläche 14 aufweist. Die Kontaktierungsfläche ist dabei mit der Erhöhung 2 einerseits zum Zwecke einer elektrischen Verbindung und andererseits zum Zwecke der mechanischen Fixierung mit der Erhöhung 2 verlötet. Um die lötbare Kontaktierungsfläche 14 herum befindet sich eine Passivierungsschicht 15 (zum Beispiel 40 μm Polyimid), die im Bereich der lötbaren Kontaktierungsfläche 14 eine Aussparung aufweist dergestalt, dass ein Kontaktfenster entsteht, welches die Diode 11 vor dem Löten zuverlässig auf der Erhöhung justiert. Die Höhe h der Erhöhung 2 ist dabei so bemessen, dass sie ein Mehrfaches der Breite des Randabschlusses r beträgt (in der Zeichnung nicht maßstabsgetreu dargestellt). Die Höhe h bemisst sich dabei als Abstand zwischen der Unterseite der Passivierungsschicht 15 und der Oberseite der metallenen Bodenplatte 3.A diode is the second semiconductor body 11 provided in addition to the actual semiconductor structure 12 (for example PN junction, semiconductor-metal junction, silicon-carbide junction etc.) on the upper side a bondable contacting area 13 as well as on the increase 2 facing side a solderable contact area 14 having. The contact area is with the increase 2 on the one hand for the purpose of an electrical connection and on the other hand for the purpose of mechanical fixing with the elevation 2 soldered. To the solderable contact area 14 there is a passivation layer around it 15 (for example 40 μm polyimide) in the area of the solderable contact area 14 has a recess in such a way that a contact window is formed which is the diode 11 reliably adjusted on the elevation before soldering. The height h of the increase 2 is dimensioned so that it is a multiple of the width of the edge r (not shown to scale in the drawing). The height h is measured as the distance between the underside of the passivation layer 15 and the top of the metal bottom plate 3 ,

Ein Anwendungsbeispiel für ein erfindungsgemäßes Halbleiterbauelement ist in 3 dargestellt. Dort ist der zweiter Halbleiterkörper durch eine Diode 16 gegeben mit einer Kathode K als erstem Anschluss und einer Anode A als zweitem Anschluss. Sie ist in Reihe mit der gesteuerten Strecke eines MOS-Feldeffekttransistor 17 geschaltet und dient beim Ausführungsbeispiel als Freilaufdiode. Eine Last 20 liegt dabei parallel zur Diode 16, wobei die Speisung der Reihenchaltung aus Diode 16 und Transistor 17 durch eine Hochvoltpannungsquelle 21 erfolgt. Bei mit der Bodenplatte (Leadframe) verbundener Anode A und auf der Oberseite liegender Kathode K befindet sich die Anode A auf dem ruhenden Potential. Damit wird über die relativ große Kapazität 18 zwischen einer Kühlfahne und einem geerdeten Kühlkörper 19 beispielsweise kein Störstrom mehr in den Masse-Kreis eingekoppelt.An application example for a semiconductor component according to the invention is shown in 3 shown. There is the second semiconductor body through a diode 16 given with a cathode K as the first connection and an anode A as the second connection. It is in series with the controlled path of a MOS field effect transistor 17 switched and serves as a freewheeling diode in the embodiment. A burden 20 is parallel to the diode 16 , the supply of the series circuit from diode 16 and transistor 17 through a high-voltage voltage source 21 he follows. With anode A connected to the base plate (leadframe) and cathode K lying on the top, anode A is at the resting potential. This is about the relatively large capacity 18 between a cooling vane and a grounded heat sink 19 for example, no more interference current is coupled into the ground circuit.

Bei einem anderen, in 4 gezeigten Anwendungsbeispiel werden drei Halbleiterkörper in einem einzigen erfindungsgemäßen Halbleiterbauelement zusammengefasst. Dabei sind eine integrierte Schaltung 22, ein Kompensations-MOS-Feldeffekttransistor für hohe Leistungen und Spannungen (CoolMOS) 23 sowie eine Silizium-Carbid-Schottky-Diode 24 zu einem einzigen Halbleiterbauelement zusammengefasst. Der Kompensations-MOS-Feldeffekttransistor 23 ist dabei auf eine Bodenplatte 25 aufgebracht, die eine Erhöhung 26 (entsprechend den Ausgestaltungen in 1 und 2) aufweist, an der die Silizium-Carbid-Diode 24 (entsprechend 2) montiert ist. Die integrierte Schaltung 22 ist in Chip-on-Chip-Montage auf dem Schalter 23 montiert.Another, in 4 In the application example shown, three semiconductor bodies are combined in a single semiconductor component according to the invention. There are an integrated circuit 22 , a compensation MOS field effect transistor for high powers and voltages (CoolMOS) 23 and a silicon carbide Schottky diode 24 combined into a single semiconductor component. The compensation MOS field effect transistor 23 is on a base plate 25 angry that an increase 26 (according to the configurations in 1 and 2 ) on which the silicon carbide diode 24 (corresponding 2 ) is mounted. The integrated circuit 22 is in chip-on-chip mounting on the switch 23 assembled.

Intern sind die integrierte Schaltung 22, der Kompensations-MOS-Feldeffekttransistor 23 und die Silizium-Carbid-Diode 24 derart miteinander verschaltet, dass die integrierte Schaltung 22 das Gate G des Kompensations-MOS-Feldeffekttransistors 23 ansteuert, dessen Source S mit einem Anschluss einer Spannungsquelle und dessen Drain D unter Zwischenschaltung einer Drossel 27 mit dem anderen Anschluss einer Spannungsquelle verbunden ist. Die Spannungsquelle wird dabei durch einen Brückengleichrichter 28 gebildet, der mit einer Wechselspannung 29 gespeist wird. Der Drainanschluss des Kompensations-MOS-Feldeffekttransistor 23 ist zudem mit der Anode A der Silizium-Carbid-Diode 24 verbunden, deren Kathode K über einen Glättungskondensator 30 mit dem einen Pol der Versorgungsspannungsquelle gekoppelt ist. Die Verbindung der Anode der Silizium-Carbid-Diode 24 mit dem Drainanschluss des Kompensations-MOS-Feldeffekttransistors 23 erfolgt dabei über die Bodenplatte 25 in Verbindung mit der Erhöhung 26. Insgesamt zeigt das Ausführungsbeispiel eine Anordnung zur Korrektur des Leistungsfaktors (Power-Factor-Correction).Internal are the integrated circuit 22 , the compensation MOS field effect transistor 23 and the silicon carbide diode 24 interconnected such that the integrated circuit 22 the gate G of the compensation MOS field effect transistor 23 drives, the source S with a connection of a voltage source and the drain D with the interposition of a choke 27 is connected to the other connection of a voltage source. The voltage source is a bridge rectifier 28 formed with an AC voltage 29 is fed. The drain of the compensation MOS field effect transistor 23 is also the anode A of the silicon carbide diode 24 connected, the cathode K via a smoothing capacitor 30 is coupled to one pole of the supply voltage source. The connection of the anode of the silicon carbide diode 24 with the drain of the compensation MOS field effect transistor 23 takes place via the base plate 25 in connection with the increase 26 , Overall, the exemplary embodiment shows an arrangement for correcting the power factor (power factor correction).

Durch die Norm bzw. Bestimmung IEC/EN 61 000-3-2 sind nämlich die Grenzwerte für den Oberschwingungsgehalt für den Eingangsstroms für Verbraucher mit mehr als 75 W Eingangsleistung festgelegt. Das gilt für alle Geräte, die vom öffentlichen Netz versorgt werden. Bei Geräten mit Diodengleichrichter und nachfolgendem Zwischenkreiskondensator kommt es zu einem schlechten Leistungsfaktor (rund 0,6). Der Eingangsstrom ist stark nicht sinusförmig (pulsförmig verzerrt). Demnach ist eine Korrektur des Leistungsfaktors notwendig.The standard or regulation IEC / EN 61 000-3-2 specifies the limit values for the harmonic content for the input current for consumers with more than 75 W input power. This applies to all devices that are supplied by the public network. For devices with diodes rectifier and subsequent DC link capacitor, the power factor is poor (around 0.6). The input current is strongly not sinusoidal (distorted in pulse form). A correction of the power factor is therefore necessary.

Eine rein passive Lösung mit einer großen Eingangsdrossel bringt zwar einen leicht verbesserten Eingangsstromverlauf mit einem Leistungsfaktor von etwa 0,75. Die Forderungen bezüglich des Oberschwingungsgehaltes werden aber nur bedingt eingehalten.A purely passive solution with a large input choke brings with it a slightly improved input current curve Power factor of around 0.75. The demands regarding the Harmonic content is only observed to a limited extent.

Bessere Ergebnisse ermöglicht eine aktive Leistungsfaktor-Korrektur auf der Basis eines Hochsetzstellers wie er beispielsweise in 4 gezeigt ist. Mit dieser Anordnung kann ein Leistungsfaktor von über 0,98 erzielt werden. Bei der Realisierung einer Anordnung zur aktiven Leistungsfaktor-Korrektur werden in der Regel drei Halbleiter-Bauelemente benötigt: ein Leistungsschalter (zum Beispiel Leistungs-MOS-Feldeffekttransistor oder IGBT), eine Leistungsdiode und eine integrierte Steuereinheit. Diese drei Halbleiterbauelemente sind bisher üblicherweise in diskreter Form auf einer Platine aufgebaut worden, wobei jedes Halbleiterbauelement sein eigenes Gehäuse hatte. Dadurch waren der Platzbedarf und die Kosten erheblich.An active power factor correction based on a step-up converter such as that in, for example, enables better results 4 is shown. With this arrangement, a power factor of over 0.98 can be achieved. When implementing an arrangement for active power factor correction, three semiconductor components are generally required: a power switch (for example power MOS field-effect transistor or IGBT), a power diode and an integrated control unit. These three semiconductor components have hitherto usually been built up in discrete form on a circuit board, each semiconductor component having its own housing. As a result, the space requirement and the costs were considerable.

Bei der in 4 gezeigten Anordnung zur Leistungsfaktor-Korrektur wird ein erfindungsgemäßes Halbleiterbauelement mit Silizium-Carbid-Schottky-Diode und einem Kompensations-MOS-Feldeffekttransistor für hohe Leistungen und Spannungen (CoolMOS) auf Basis einer Hochsetzsteller-Topologie eingesetzt. Die einzelnen Elemente sind jedoch in einem einzigen Gehäuse mit geeigneter Verlustwärmeabfuhr wie beispielsweise TO-220 (auch Fullpack) oder TO-247 zusammengefasst.At the in 4 shown arrangement for power factor correction, a semiconductor device according to the invention with silicon carbide Schottky diode and a compensation MOS field effect transistor for high powers and voltages (CoolMOS) is used based on a step-up converter topology. However, the individual elements are combined in a single housing with suitable heat dissipation, such as TO-220 (also full pack) or TO-247.

Durch Zusammenwirken verschiedener Maßnahmen kann eine Gehäuseverkleinerung auch für sehr hohe Leistungen und/oder sehr hohe Spannungen erzielt werden.By Interaction of different measures can be a housing downsizing also for very high powers and / or very high voltages can be achieved.

So wird beispielsweise eine geringere Verlustleistung durch den Einsatz einer Silizium-Carbid-Schottky-Diode für hohe Spannungen erreicht. Die durch deren geringere Verlustleistung entstehende Wärme kann leichter abgeführt werden. Des Weiteren bietet der Einsatz eines Kompensations-MOS-Feldeffekttransistor für hohe Spannungen und Leistungen einen geringeren Platzbedarf, da dieser Transistortyp eine viel kleinere Chipfläche im Vergleich zu anderen Leistungstransistoren benötigt. Dadurch ist es möglich, auch die zur Steuerung vorgesehene integrierte Schaltung in das gemeinsame Gehäuse mit zu integrieren. Des Weiteren verfügt ein Kompensations-MOS-Feldeffekttransistor über kleinere Kapazitäten, was wiederum zu kleineren Schaltverlusten führt und dadurch ebenfalls die entstehende Verlustwärme reduziert.So for example, a lower power loss through the use achieved a silicon carbide Schottky diode for high voltages. The heat generated by their lower power loss dissipated more easily become. Furthermore, the use of a compensation MOS field-effect transistor offers for high Voltages and powers take up less space because of this Transistor type a much smaller chip area compared to others Power transistors needed. Thereby Is it possible, also the integrated circuit provided for control in the common housing to integrate with. Furthermore, a compensation MOS field effect transistor has smaller ones Capacities, which in turn leads to smaller switching losses and thus also the resulting heat loss reduced.

Schließlich kann durch optimale Abstimmung der einzelnen Komponenten aufeinander eine Reduzierung der Gesamtsystemkosten, eine Reduzierung des Volumens, eine Reduzierung des Gewichts, eine Reduzierung der Verlustleistung (kleinere Kühlkörper notwendig), Reduzierung des Montageaufwands sowie die Erhöhung des Wirkungsgrades erzielt werden.Finally, can through optimal coordination of the individual components a reduction in overall system costs, a reduction in volume, a reduction in weight, a reduction in power loss (smaller heatsink necessary), Reduction in assembly costs and an increase in efficiency achieved become.

11
Bodenplattebaseplate
22
Erhöhungincrease
33
MOS-FeldeffekttransistorMOS field effect transistor
44
Anschlusskontaktconnection contact
55
Anschlusskontaktconnection contact
66
Anschlusskontaktconnection contact
77
Anschlusskontaktconnection contact
88th
BonddrähteBond wires
99
BonddrähteBond wires
1010
Bonddrahtbonding wire
1111
Diodediode
1212
HalbleiterstrukturSemiconductor structure
1313
Kontaktierungsflächecontacting surface
1414
Kontaktierungsflächecontacting surface
1515
Passivierungsschichtpassivation
1616
Diodediode
1717
MOS-FeldeffekttransistorMOS field effect transistor
1818
Kapazitätcapacity
1919
Kühlkörperheatsink
2020
Lastload
2121
HochvollspannungsquelleHigh full power source
2222
integrierte Schaltungintegrated circuit
2323
Kompensations-MOS-FETCompensation MOS FET
2424
Silizium-Karbid-DiodeSilicon carbide diode
2525
Bodenplattebaseplate
2626
Erhöhungincrease
2727
Drosselthrottle
2828
BrückengleichrichterBridge rectifier
2929
WechselspannungAC
hH
Höheheight
rr
Randabschlussedge termination
AA
Anodeanode
KK
Kathodecathode
GG
Gategate
DD
Draindrain
SS
Sourcesource

Claims (15)

Halbleiterbauelement mit zwei räumlich voneinander getrennten, elektrisch miteinander verbundenen Halbleiterkörpern (3, 11); einer Bodenplatte (1), an der ein erster (3) der Halbleiterkörper (3, 11) befestigt ist; und einer auf der Bodenplatte (1) neben dem ersten Halbleiterkörper (3) angeordneten Erhöhung (2), an der ein zweiter (11) der Halbleiterkörper (3, 11) befestigt ist.Semiconductor component with two spatially separated, electrically interconnected semiconductor bodies ( 3 . 11 ); a base plate ( 1 ) on which a first ( 3 ) the semiconductor body ( 3 . 11 ) is attached; and one on the bottom plate ( 1 ) next to the first half conductor body ( 3 ) ordered increase ( 2 ) on which a second ( 11 ) the semiconductor body ( 3 . 11 ) is attached. Halbleiterbauelement nach Anspruch 1, bei dem die Erhöhung (2) eine Grundfläche aufweist, die kleiner ist als die Grundfläche des an ihr befestigten zweiten Halbleiterkörpers (11), ist.A semiconductor device according to claim 1, wherein the increase ( 2 ) has a base area that is smaller than the base area of the second semiconductor body attached to it ( 11 ), is. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die Erhöhung (2) im Bereich des zweiten Halbleiterkörpers (11) eine elektrisch leitende Kontaktierungsfläche (2) aufweist; der zweite Halbleiterkörper (11) im Bereich der Erhöhung (2) eine elektrisch leitende Kontaktierungsfläche (14) aufweist; und die Kontaktierungsflächen (2, 14) von Erhöhung (2) und zweitem Halbleiterkörper (11) miteinander verlötet oder elektrisch leitend verklebt sind.Semiconductor component according to Claim 1 or 2, in which the increase ( 2 ) in the area of the second semiconductor body ( 11 ) an electrically conductive contact surface ( 2 ) having; the second semiconductor body ( 11 ) in the area of increase ( 2 ) an electrically conductive contact surface ( 14 ) having; and the contact surfaces ( 2 . 14 ) of increase ( 2 ) and second semiconductor body ( 11 ) are soldered together or glued in an electrically conductive manner. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der zweite Halbleiterkörper (11) auf einer der Erhöhung (2) abgewandten Seite eine weitere Kontaktierungsfläche (13) aufweist, an der eine Bondverbindung vorgesehen ist.Semiconductor component according to one of the preceding claims, in which the second semiconductor body ( 11 ) on one of the elevation ( 2 ) facing away from another contact surface ( 13 ) on which a bond connection is provided. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der zweite Halbleiterkörper (11) auf der der Erhöhung (2) zugewandten Seite eine Passivierungsschicht (15) mit einem Kontaktfenster aufweist und das Kontaktfenster so gestaltet ist, dass der zweite Halbleiterkörper (11) auf der Erhöhung (2) justiert wird.Semiconductor component according to one of the preceding claims, in which the second semiconductor body ( 11 ) on the increase ( 2 ) facing side a passivation layer ( 15 ) with a contact window and the contact window is designed such that the second semiconductor body ( 11 ) on the increase ( 2 ) is adjusted. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem die Erhöhung (2) und die Bodenplatte (1) aus Metall gefertigt sind und die Erhöhung durch Prägen während des Stanzens der Bodenplatte (1) realisiert wird.Semiconductor component according to one of the preceding claims, in which the increase ( 2 ) and the base plate ( 1 ) are made of metal and the increase by stamping while punching the base plate ( 1 ) is realized. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem die Erhöhung (2) gegenüber der Bodenplatte (1) eine Höhe (h) aufweist, die ein Mehrfaches der Breite (r) des Randabschlusses des zweiten Halbleiterkörpers (11) beträgt.Semiconductor component according to one of the preceding claims, in which the increase ( 2 ) opposite the base plate ( 1 ) has a height (h) which is a multiple of the width (r) of the edge termination of the second semiconductor body ( 11 ) is. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem als zweiter Halbleiterkörper (11) ein Diodenelement vorgesehen ist.Semiconductor component according to one of the preceding claims, in which the second semiconductor body ( 11 ) a diode element is provided. Halbleiterbauelement nach Anspruch 8, bei dem der zweite Halbleiterkörper (11) eine lötfähige Anodenkontakt-Metallisierung und eine bondfähige Kathodenkontakt-Metallisierung aufweist.Semiconductor component according to Claim 8, in which the second semiconductor body ( 11 ) has a solderable anode contact metallization and a bondable cathode contact metallization. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem als zweiter Halbleiterkörper (11) eine Diode und als erster Halbleiterkörper (3) ein Halbleiterschalter vorgesehen sind und die zwei Halbleiterkörper (3, 11) einen Leistungsschalter bildend aufgebaut und miteinander verschaltet sind.Semiconductor component according to one of the preceding claims, in which the second semiconductor body ( 11 ) a diode and as the first semiconductor body ( 3 ) a semiconductor switch is provided and the two semiconductor bodies ( 3 . 11 ) a circuit breaker is constructed and interconnected. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem ein zusätzlich dritter Halbleiterkörper (22) vorgesehen ist, der an der Bodenplatte (1) oder auf dem ersten oder zweiten Halbleiterkörper (3, 11) befestigt ist.Semiconductor component according to one of the preceding claims, in which an additional third semiconductor body ( 22 ) is provided on the base plate ( 1 ) or on the first or second semiconductor body ( 3 . 11 ) is attached. Halbleiterbauelement nach Anspruch 11, bei dem als zweiter Halbleiterkörper eine Diode (24), als erster Halbleiterkörper ein Halbleiterschalter (23) und als dritter Halbleiterkörper eine integrierte Schaltung (22) vorgesehen sind und die drei Halbleiterkörper eine Tiefsetzsteller- oder eine Hochsetzstellerfunktion bildend miteinander verschaltet sind.Semiconductor component according to Claim 11, in which, as the second semiconductor body, a diode ( 24 ), as the first semiconductor body, a semiconductor switch ( 23 ) and as a third semiconductor body an integrated circuit ( 22 ) are provided and the three semiconductor bodies are interconnected to form a step-down converter or a step-up converter function. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, bei dem als Diodenelement bzw. als Diode eine Silizium-Carbid-Schottky-Diode vorgesehen ist.Semiconductor component according to one of claims 8 to 12, in which a silicon carbide Schottky diode is provided as the diode element or as the diode is. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, bei dem als Diodenelement bzw. als Diode eine Diode (16) vorgesehen ist, deren Kathode (K) an ein aktives Potential und deren Anode (A) an ein ruhendes Potential angeschlossen ist, wobei die Bodenplatte mit der Anode (A) verbunden ist.Semiconductor component according to one of Claims 8 to 12, in which a diode (as diode element or as diode) ( 16 ) is provided, the cathode (K) of which is connected to an active potential and whose anode (A) is connected to a static potential, the base plate being connected to the anode (A). Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem als erster Halbleiterkörper ein Kompensations-MOS-Feldeffekttransistor (23) für höhere Spannungen und/oder Leistungen vorgesehen ist.Semiconductor component according to one of the preceding claims, in which a compensation MOS field-effect transistor ( 23 ) is intended for higher voltages and / or powers.
DE2000122267 2000-05-08 2000-05-08 Semiconductor component with spatially separated semiconductor bodies Expired - Fee Related DE10022267B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000122267 DE10022267B4 (en) 2000-05-08 2000-05-08 Semiconductor component with spatially separated semiconductor bodies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000122267 DE10022267B4 (en) 2000-05-08 2000-05-08 Semiconductor component with spatially separated semiconductor bodies

Publications (2)

Publication Number Publication Date
DE10022267A1 DE10022267A1 (en) 2001-11-29
DE10022267B4 true DE10022267B4 (en) 2004-10-28

Family

ID=7641118

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000122267 Expired - Fee Related DE10022267B4 (en) 2000-05-08 2000-05-08 Semiconductor component with spatially separated semiconductor bodies

Country Status (1)

Country Link
DE (1) DE10022267B4 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (en) * 1996-09-02 1998-02-19 Siemens Ag Power semiconductor component for bridge circuits with high or low side switches

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (en) * 1996-09-02 1998-02-19 Siemens Ag Power semiconductor component for bridge circuits with high or low side switches

Also Published As

Publication number Publication date
DE10022267A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
DE102007013186B4 (en) Semiconductor module with semiconductor chips and method for producing the same
EP3942603B1 (en) Electronic switching circuit and method for producing same
EP0111659B1 (en) Power transistor module
DE10237561C1 (en) Power semiconductor circuit device has DC and AC terminal leads extending parallel to substrate and/or connector paths and provided with surface elements for bonding wire connections
DE102010000208B4 (en) Semiconductor device with monolithic semiconductor switch and method for its production
DE69431128T2 (en) Power transistor module
DE60214894T2 (en) Multi-chip module semiconductor devices
DE102015101086B4 (en) SEMICONDUCTOR POWER MODULE ARRANGEMENT
EP1318547B1 (en) Power semiconductor module
DE102006034679A1 (en) Semiconductor module with power semiconductor chip and passive component and method for producing the same
DE102012213407A1 (en) A semiconductor device
DE102019112935B4 (en) Semiconductor module
DE102020214045A1 (en) Half bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
EP0750345A2 (en) Power semiconductor module
EP1318545A1 (en) Power semiconductor submodule and power semiconductor module
DE102015104996A1 (en) Semiconductor devices with control and load lines of opposite direction
EP1265282B1 (en) Circuit Assembly
DE102004046806B4 (en) The power semiconductor module
DE102015104995B4 (en) Compound semiconductor device with a multi-stage carrier
DE102005049978A1 (en) Circuit arrangement for buck-converter, has half-bridges accommodated in semiconductor housing
DE102017108172B4 (en) SMD package and method for manufacturing an SMD package
DE102015115312B4 (en) Semiconductor module and method for operating a semiconductor module
DE102004027185B4 (en) Low-inductance semiconductor device with half-bridge configuration
DE10103144A1 (en) Half-bridge circuit
DE102018129689B4 (en) Semiconductor package and method for producing a semiconductor package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee