DE10007408A1 - Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter - Google Patents
Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converterInfo
- Publication number
- DE10007408A1 DE10007408A1 DE10007408A DE10007408A DE10007408A1 DE 10007408 A1 DE10007408 A1 DE 10007408A1 DE 10007408 A DE10007408 A DE 10007408A DE 10007408 A DE10007408 A DE 10007408A DE 10007408 A1 DE10007408 A1 DE 10007408A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital converter
- digital
- calibration
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1023—Offset correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/368—Analogue value compared with reference values simultaneously only, i.e. parallel type having a single comparator per bit, e.g. of the folding type
Abstract
Description
Die vorliegende Erfindung betrifft eine Analog/Digital-Wand lerschaltungsanordnung nach dem Oberbegriff des Anspruches 1.The present invention relates to an analog / digital wall Circuit arrangement according to the preamble of claim 1.
Analog/Digital-Wandler (A/D-Wandler) dienen zur Umsetzung ei nes analogen Eingangssignals in ein digitales Ausgangssignal. Das analoge Eingangssignals ist zeit- und amplitudenkontinu ierlich, während das digitale Ausgangssignal zeit- und ampli tudendiskret ist.Analog / digital converters (A / D converters) are used to implement ei nes analog input signal into a digital output signal. The analog input signal is continuous in time and amplitude ierlich, while the digital output signal time and ampli is discreet.
Bisher wurden A/D-Wandler als sogenannte "Stand-Alone- Systeme" konzipiert. Die nachfolgende Signalverarbeitung er folgte unabhängig von dem A/D-Wandler.So far, A / D converters have been known as "stand-alone" Systems ". The subsequent signal processing he followed regardless of the A / D converter.
A/D-Wandler werden in Form von hochintegrierten Schaltungen ausgebildet. Während sich digitale Strukturen sehr gut ver kleinern ("shrinken") lassen, wird mit zunehmender Hochinte gration eine Verkleinerung der Flächen analoger Strukturen immer schwieriger oder sogar unmöglich. Des weiteren ist mit der zunehmenden Hochintegration der A/D-Wandler eine Verrin gerung der Betriebsspannung verbunden. Durch die immer klei ner werdende Betriebsspannung wird es jedoch immer schwieri ger, eine gute analoge Qualität zu gewährleisten.A / D converters are in the form of highly integrated circuits educated. While digital structures work very well smaller ("shrink") becomes with increasing high ink gration a reduction in the area of analog structures increasingly difficult or even impossible. Furthermore is with the increasing high integration of the A / D converters a verrin connected to the operating voltage. By always small However, as the operating voltage grows, it becomes increasingly difficult to ensure good analog quality.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Analog/Digital-Wandlerschaltungsanordnung bereitzustel len, bei der eine hochqualitative A/D-Umsetzung bei geringem Flächenbedarf gewährleistet ist.The present invention is therefore based on the object to provide an analog / digital converter circuit arrangement len, where a high quality A / D implementation with low Space requirement is guaranteed.
Diese Aufgabe wird erfindungsgemäß durch eine Analog/Digital- Wandlerschaltungsanordnung mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren vorteilhafte und bevor zugte Ausführungsbeispiele der vorliegenden Erfindung. According to the invention, this object is achieved by an analog / digital Converter circuit arrangement with the features of claim 1 solved. The sub-claims define advantageous and before preferred embodiments of the present invention.
Die erfindungsgemäße Analog/Digital- Wandlerschaltungsanordnung umfaßt neben dem eigentlichen A/D- Wandler eine Kalibrierschaltung, vorzugsweise in Form einer digitalen Logik, welche zur Selbstkalibrierung des A/D-Wand lers vorgesehen ist. Die Kalibrierschaltung ist insbesondere derart ausgestaltet, daß sie dem A/D-Wandler einen vordefi nierten analogen Eingangssignalwert zuführt, das sich infolge dieses vordefinierten analogen Eingangssignalswerts einstel lende Verhalten des A/D-Wandlers auswertet und davon abhängig auf den A/D-Wandler einwirkt.The analog / digital Converter circuit arrangement includes in addition to the actual A / D Converter a calibration circuit, preferably in the form of a digital logic used for self-calibration of the A / D wall lers is provided. The calibration circuit is special designed in such a way that they predefine the A / D converter ned analog input signal value that results as a result this predefined analog input signal value evaluates the dependent behavior of the A / D converter acts on the A / D converter.
Gemäß einem ersten Ausführungsbeispiel der vorliegenden Er findung erfolgt die Kalibrierung bzw. Korrektur möglicher Fehler des A/D-Wandlers außerhalb des A/D-Wandlers, wobei dem A/D-Wandler vorzugsweise über einen D/A-Wandler ein vordefi nierter analoger Eingangssignalwert zugeführt, der sich dem zufolge einstellende digitale Ausgangssignalwert des A/D- Wandlers ausgewertet und davon abhängig das Ausgangssignal des A/D-Wandlers korrigiert wird. Die Korrektur des Ausgangs signals des A/D-Wandlers kann beispielsweise durch Zugriff auf eine sogenannte "Look-Up-Tabelle" erfolgen.According to a first embodiment of the present Er calibration or correction is possible A / D converter error outside the A / D converter, where A / D converter preferably via a D / A converter niert analog input signal value supplied, which is the according to the setting digital output signal value of the A / D Converter evaluated and depending on the output signal of the A / D converter is corrected. Correcting the output A / D converter signals can be accessed, for example on a so-called "look-up table".
Gemäß einem zweiten Ausführungsbeispiel der vorliegenden Er findung erfolgt die Kalibrierung bzw. Korrektur möglicher Fehler des A/D-Wandlers durch eine entsprechende Korrektur innerhalb des A/D-Wandlers. Da sich die Fehler bei vielen A/D-Wandlerarten auf Offsetfehler von in dem jeweiligen A/D- Wandler verwendeten analogen Bauteilen, insbesondere Verstär kern, zurückführen lassen, ist bei diesem Ansatz vorgesehen, mögliche Offsetfehler dieser Bauteile zu erfassen, um diese Offsetfehler anschließend mit Hilfe geeigneter Mittel redu zieren oder vollständig kompensieren zu können. Eine mögliche Realisierung dieser Offsetkompensation besteht bei einem Vor verstärker darin, den im Normalbetrieb des A/D-Wandlers mit dem analogen Eingangssignal verbundenen Eingang des Vorver stärkers mit dem zweiten Eingang desselben Vorverstärkers zu verbinden. Am Ausgang dieses Vorverstärkers sollte dann im offsetfreien Falle ein Nulldurchgang auftreten. Besitzt der Vorverstärker hingegen einen Offset, tritt an seinem Ausgang ein von Null verschiedenes Signal auf. Wird dies von der Ka librierschaltung erfaßt, erzeugt die Kalibrierschaltung ein entsprechendes Korrektursignal, über welches sie auf den je weiligen Vorverstärker einwirkt, um den Offset zu minimieren oder ganz zu beseitigen. Die diesem Korrektursignal entspre chende Korrektur- oder Kalibrierinformation wird vorzugsweise gespeichert, so daß sie über eine längere Zeitspanne zur Ver fügung steht und somit die zeitlichen Abstände zwischen den Selbstkalibrierungszyklen wesentlich verlängert werden kön nen.According to a second embodiment of the present Er calibration or correction is possible A / D converter error due to a corresponding correction inside the A / D converter. Because the mistake with many A / D converter types for offset errors of in the respective A / D Converter used analog components, especially amplifiers core, let it return, is provided with this approach, possible offset errors of these components to capture them Offset errors then reduced using suitable means grace or be able to fully compensate. A possible Realization of this offset compensation exists with a Vor amplifier in that with the normal operation of the A / D converter the input of the previous ver connected to the analog input signal amplifier with the second input of the same preamplifier connect. At the output of this preamplifier should then offset-free traps occur a zero crossing. Does he have Pre-amplifier, however, an offset, occurs at its output a non-zero signal. If the Ka calibration circuit detects, generates the calibration circuit Corresponding correction signal, by means of which they are based on the respective acts preamplifier to minimize the offset or eliminate it entirely. That corresponds to this correction signal Correct correction or calibration information is preferred saved so that they can be used for a longer period of time added and thus the time intervals between the Self-calibration cycles can be extended significantly nen.
Das zuvor erläuterte zweite Ausführungsbeispiel kann beson ders vorteilhaft auf die in einem sogenannten Faltungs- oder Folding-A/D-Wandler verwendeten Verstärker angewendet werden. Dabei ist eine Kompensation eines möglichen Offsets sowohl von Vorverstärkern als auch von den Vorverstärkern nachfol genden Schaltungsstufen des A/D-Wandlers möglich. Das zweite Ausführungsbeispiele eignet sich jedoch selbstverständlich auch für A/D-Wandler, bei denen kein Folding-Prozeß zur An wendung kommt, wie z. B. bei herkömmlichen Flash-A/D-Wandlern.The previously explained second exemplary embodiment can in particular advantageous to those in a so-called folding or Folding A / D converter amplifier used. There is both a compensation of a possible offset of preamplifiers as well as of the preamplifiers possible circuit levels of the A / D converter possible. The second However, embodiments are of course suitable also for A / D converters, where no folding process is required turn comes, such as B. in conventional flash A / D converters.
Bei der Kalibrierung des A/D-Wandlers wird das analoge Ein gangssignal für einen kurzen Moment unterbrochen. Damit den noch am Ausgang des A/D-Wandlers ein kontinuierliches digita les Ausgangssignal abgegriffen werden kann, wird vorzugsweise eine digitale Interpolation, beispielsweise durch Verwendung eines digitalen Filters, durchgeführt, mit deren Hilfe aus den benachbarten Abtastwerten der fehlende Abtastwert des di gitalen Ausgangssignals ermittelt werden kann.When calibrating the A / D converter, the analogue on signal interrupted for a short moment. So that a continuous digita at the output of the A / D converter les output signal can be tapped, is preferred digital interpolation, for example through use a digital filter, carried out with the help of the missing samples of the di gital output signal can be determined.
Mit Hilfe der vorliegenden Erfindung wird somit ein einfach zu implementierender A/D-Wandler bereitgestellt, der bei re lativ geringem Flächenbedarf eine sehr gute Qualität auf weist.With the help of the present invention is thus a simple A / D converter to be implemented, which at re relatively low space requirement a very good quality has.
Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungs beispiele näher erläutert.The present invention is hereinafter referred to on the attached drawing based on preferred execution examples explained in more detail.
Fig. 1 zeigt ein vereinfachtes Blockschaltbild einer erfin dungsgemäßen Analog/Digital-Wandlerschaltungsanordnung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, und Fig. 1 shows a simplified block diagram of an inventive analog / digital converter circuit arrangement according to a first embodiment of the present invention, and
Fig. 2 zeigt ein vereinfachtes Blockschaltbild einer erfin dungsgemäßen Analog/Digital-Wandlerschaltungsanordnung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Fig. 2 shows a simplified block diagram of an inventive analog / digital converter circuit arrangement according to a second embodiment of the present invention.
Bei der in Fig. 1 gezeigten Analog/Digital-Wandlerschaltungs anordnung erfolgt die Korrektur möglicher Fehler des A/D- Wandlers außerhalb des A/D-Wandlers.In the analog / digital converter circuit arrangement shown in FIG. 1, the correction of possible errors of the A / D converter takes place outside the A / D converter.
Die in Form einer integrierten Schaltung ausgebildete Ana log/Digital-Wandlerschaltungsanordnung umfaßt als wesentli ches Bauelement einen A/D-Wandler 1, der ein Zeit- und ampli tudenkontinuierliches analoges Eingangssignal x(t) abtastet und in ein Zeit- und amplitudendiskretes digitales Ausgangs signal y(k) umsetzt. Zur Kalibrierung des A/D-Wandlers 1 ist eine digitale Kalibrierungslogik 2 in Kombination mit einem D/A-Wandler 3 und einer digitalen Korrektureinheit 4 vorgese hen. Mit Hilfe von steuerbaren Schaltern 7-9 wird zwischen einem Normalbetrieb und einem Kalibrierbetrieb umgeschaltet.The trained in the form of an integrated circuit analog / digital converter circuit arrangement comprises as an essential component an A / D converter 1 which samples a time and ampli tudencontinuous analog input signal x (t) and in a time and amplitude discrete digital output signal y (k) implements. To calibrate the A / D converter 1 , a digital calibration logic 2 in combination with a D / A converter 3 and a digital correction unit 4 is provided. With the help of controllable switches 7-9 it is switched between normal operation and calibration operation.
Im Normalbetrieb befinden sich die steuerbaren Schalter 7-9 in der in Fig. 1 gezeigten Stellung. Der A/D-Wandler 1 tastet somit das analoge Eingangssignal x(t) ab und setzt die ein zelnen analogen Abtastwerte in entsprechende digitale Werte um. Das daraus resultierende digitale Ausgangssignal wird über die digitale Korrektureinheit 4 und eine digitale Verzö gerungsschaltung 6 der Ordnung N ausgegeben. Die digitale Verzögerungsschaltung 6 dient zur Ausgleichung der Gruppen laufzeit des digitalen Filters 5. Die digitale Korrektureinheit 4 ist beispielsweise in Form eines RAM-Speichers ausge staltet, in dem eine sogenannte "Look Up"-Tabelle gespeichert ist. Die "Look Up"-Tabelle umfaßt verschiedene Korrekturwer te, mit denen die einzelnen digitalen Abtastwerte des A/D- Wandlers 1 korrigiert werden. Die digitale Kalibrierungslogik legt den Inhalt der "Look Up"-Tabelle 4 während des nachfol gend beschriebenen Kalibrierbetriebs fest.In normal operation, the controllable switches 7-9 are in the position shown in FIG. 1. The A / D converter 1 thus samples the analog input signal x (t) and converts the individual analog sample values into corresponding digital values. The resulting digital output signal is output via the digital correction unit 4 and a digital delay circuit 6 of the order N. The digital delay circuit 6 serves to balance the group delay time of the digital filter 5 . The digital correction unit 4 is designed, for example, in the form of a RAM memory in which a so-called "look-up" table is stored. The "Look Up" table includes various correction values with which the individual digital samples of the A / D converter 1 are corrected. The digital calibration logic defines the content of the "Look Up" table 4 during the calibration operation described below.
Zur Kalibrierung schaltet die digitale Kalibrierungslogik 2 die steuerbaren Schalter 7-9 um, so daß der Eingang des A/D- Wandlers 1 mit dem Ausgang des D/A-Wandlers 3 und der Ausgang des A/D-Wandlers 1 mit der digitalen Kalibrierungslogik 2 verbunden ist. Der Schalter 9 wird jedoch erst einige Takte später mit dem Ausgang eines digitalen Filters 5 verbunden, um einen noch nachfolgend näher beschriebenen Interpolations wert auszugeben. Während des Kalibrierbetriebs speist die di gitale Kalibrierungslogik 2 den A/D-Wandler 1 über den D/A- Wandler 3 mit einem vordefinierten analogen Eingangswert und wertet den sich dabei einstellenden digitalen Ausgangswert des A/D-Wandlers 1 aus. Im fehlerfreien Fall sollte der digi tale Ausgangswert des A/D-Wandlers 1 dem vorgegebenen analo gen Eingangswert entsprechen. Stellt die digitale Kalibrie rungslogik 2 jedoch eine Abweichung fest, wird diese Abwei chung zur Kalibrierung des A/D-Wandlers 1 verwendet, indem die digitale Kalibrierungslogik 2 für den gemessenen Aus gangswert des A/D-Wandlers 1 einen entsprechenden Korrektur wert in der "Look Up"-Tabelle 4 speichert. Für den Kalibrier betrieb wird das analoge Eingangssignal x(t) lediglich für einen kurzen Moment unterbrochen. Während dieser Unterbre chung kann die digitale Kalibrierungslogik 2 entweder nur ei nen Eingangswert oder aber auch nacheinander mehrere Ein gangswerte für den A/D-Wandler 1 vorgeben, wobei im zweiten Fall während einer Unterbrechung des analoge Eingangssignals x(t) mehrere Korrekturwerte für die "Look Up"-Tabelle 4 er mittelt werden können. For calibration, the digital calibration logic 2 switches the controllable switches 7-9 so that the input of the A / D converter 1 with the output of the D / A converter 3 and the output of the A / D converter 1 with the digital calibration logic 2 is connected. However, the switch 9 is only connected a few clocks later to the output of a digital filter 5 in order to output an interpolation value which will be described in more detail below. During the calibration operation, the digital calibration logic 2 feeds the A / D converter 1 via the D / A converter 3 with a predefined analog input value and evaluates the digital output value of the A / D converter 1 which arises in the process. In the case of an error, the digital output value of the A / D converter 1 should correspond to the predetermined analog input value. However, if the digital calibration logic 2 detects a deviation, this deviation is used to calibrate the A / D converter 1 by the digital calibration logic 2 for the measured output value of the A / D converter 1 having a corresponding correction value in the " Look Up "table 4 stores. For calibration operation, the analog input signal x (t) is only interrupted for a short moment. During this interruption, the digital calibration logic 2 can either specify only one input value or also one after the other several input values for the A / D converter 1 , in the second case, during an interruption of the analog input signal x (t), several correction values for the " Look Up "table 4 he can be determined.
Da das analoge Eingangssignal x(t) für die zeitliche Dauer jedes Kalibriervorgangs unterbrochen wird, fehlt während die ser Zeitspanne ein Abtastwert für das digitale Ausgangssignal y(k). Dieser fehlende Abtastwert kann durch Interpolation aus den benachbarten Abtastwerten ermittelt werden, wobei zu die sem Zweck das bereits erwähnte digitale Filter 5 vorgesehen ist. Ist die Bandbreite des Eingangssignals kleiner als ein Viertel der Abtastfrequenz, kann die Interpolation nahezu perfekt ausgeführt werden, da der Interpolationsfehler mit entsprechendem Schaltungsaufwand stets kleiner gehalten wer den kann als der Quantisierungsfehler des Eingangssignals. Besitzt das Eingangssignal hingegen eine Bandbreite, die grö ßer als ein Viertel der Abtastfrequenz ist, erfolgt die In terpolation zwar mit einem geringen Fehler. Dieser Fehler wird jedoch durch die nach der Kalibrierung höhere Auflösung des A/D-Wandlers 1 mehr als kompensiert.Since the analog input signal x (t) is interrupted for the duration of each calibration process, a sample value for the digital output signal y (k) is missing during this period. This missing sample value can be determined by interpolation from the adjacent sample values, the aforementioned digital filter 5 being provided for this purpose. If the bandwidth of the input signal is less than a quarter of the sampling frequency, the interpolation can be carried out almost perfectly, since the interpolation error with corresponding circuitry can always be kept smaller than the quantization error of the input signal. On the other hand, if the input signal has a bandwidth that is greater than a quarter of the sampling frequency, the interpolation takes place with a small error. However, this error is more than compensated for by the higher resolution of the A / D converter 1 after calibration.
Die Kalibrierung des A/D-Wandlers 1 erfolgt vorzugsweise pe riodisch während jedes M-ten Abtastwerts des analogen Ein gangssignals x(t). Nach Durchführung einer Kalibrierung wer den die Schalter 7 und 8 wieder in die in Fig. 1 gezeigte Stellung umgeschaltet, so daß anschließend wieder die normale A/D-Umsetzung des analoge Eingangssignals x(t) erfolgen kann. Der Schalter 9 wird lediglich für die Dauer einer Abtastwert periode mit dem digitalen Filter 5 verbunden, um den von dem digitalen Filter 5 gelieferten Interpolationswert für den fehlenden Abtastwert des digitalen Ausgangssignal y(k) auszu geben.The calibration of the A / D converter 1 is preferably carried out periodically during every Mth sample of the analog input signal x (t). After performing a calibration, who the switches 7 and 8 switched back to the position shown in Fig. 1, so that the normal A / D conversion of the analog input signal x (t) can then take place again. The switch 9 is only connected to the digital filter 5 for the duration of a sample period in order to output the interpolation value supplied by the digital filter 5 for the missing sample value of the digital output signal y (k).
Bei vielen A/D-Wandlerarten läßt sich der Fehler des A/D- Wandlers auf Offsetfehler der den jeweiligen A/D-Wandler bil denden analogen Bauelemente zurückführen. Bei sogenannten Faltungs-A/D-Wandlern ("Folding-A/D-Wandlern") beruht der Fehler des Folding-A/D-Wandlers beispielsweise häufig auf Offsetfehlern der in dem jeweiligen Folding-A/D-Wandler ver wendeten Vorverstärker. Gelingt es, diese Offsetfehler mit geeigneten Mitteln zu reduzieren oder sogar vollständig zu kompensieren, wird ein nahezu idealer Folding-A/D-Wandler er halten, auch wenn Offsetfehler in den den Vorverstärkern nachfolgenden Stufen des Folding-A/D-Wandlers nicht kompen siert sind.With many types of A / D converter, the error of the A / D Converter to offset errors of the respective A / D converter bil end the analog components. With so-called Folding A / D converters ("Folding A / D converters") is based on Folding A / D converter errors, for example, frequently occur Offset errors of the ver in the respective folding A / D converter applied preamplifier. It succeeds in using this offset error appropriate means to reduce or even completely compensate, it becomes an almost ideal folding A / D converter hold, even if offset errors in the preamplifiers subsequent stages of the folding A / D converter are based.
Folding-A/D-Wandler benötigen im Vergleich zu anderen A/D- Wandlerarten, beispielsweise Flash-A/D-Wandlern, einen deut lich geringeren Schaltungsaufbau. Ein Flash-A/D-Wandler über wacht jeden Schwellenwert mit einem separaten Komparator oder Verstärker, so daß ein N-Bit-Flash-A/D-Wandler insgesamt 2N - 1 Komparatoren oder Verstärker benötigt. Ein Folding-A/D- Wandler unterteilt ("faltet") hingegen den Wertebereich des analogen Eingangssignals in m Teilbereiche und führt für je den Teilbereich eine n-Bit-Flash-Quantisierung mit n = N - log2(m) durch. Während für einen 4-Bit-Flash-A/D- Wandler insgesamt 15 Komparatoren benötigt werden, erfordert ein 4-Bit-Folding-A/D-Wandler insgesamt lediglich sechs Kom paratoren.Folding A / D converters require a significantly smaller circuit structure than other types of A / D converters, for example flash A / D converters. A flash A / D converter monitors each threshold with a separate comparator or amplifier, so that an N-bit flash A / D converter requires a total of 2 N - 1 comparators or amplifiers. A folding A / D converter, on the other hand, divides ("folds") the value range of the analog input signal into m subranges and performs an n-bit flash quantization for each subrange with n = N - log 2 (m). While a total of 15 comparators are required for a 4-bit flash A / D converter, a 4-bit folding A / D converter only requires a total of six comparators.
In Fig. 2 ist ein Ausschnitt aus einem Folding-A/D-Wandler dargestellt, bei dem eine Kalibrierung durch innerhalb des Wandlers vorhandene Mittel vorgesehen ist. Dabei handelt es sich um einen Folding-A/D-Wandler mit kaskadierten Fatungs verstärkern oder Faltungssstufen 21, 22, die von Vorverstär kern 20 angesteuert werden. Der Ausgang der zweiten Faltungs stufe 22 führt über ein Interpolationsnetzwerk 24 zu Kompara toren 23, denen Thermometercode-Korrekturgatter 25 und ein Encoder 26 nachgeschaltet sind. Die bisher beschriebenen Tei le entsprechen dem Stand der Technik und sind dem Fachmann in ihrer Wirkungsweise bekannt.In Fig. 2 is a detail of a folding A / D converter shown in which a calibration is provided by existing within the transducer means. This is a folding A / D converter with cascaded Fatungs amplifiers or folding stages 21 , 22 , which are controlled by preamplifiers 20 . The output of the second folding stage 22 leads via an interpolation network 24 to comparators 23 , which thermometer code correction gate 25 and an encoder 26 are connected downstream. The parts described so far correspond to the prior art and are known to the person skilled in the art in their mode of action.
Die für die interne Selbstkalibrierung des Wandlers vorgese henen zusätzlichen Mittel wirken folgendermaßen.The one provided for the internal self-calibration of the converter The additional funds work as follows.
Über jeweils einen Steuerbus 18 angesteuerte Multiplexer 10, 11 und 13 erlauben es, die Eingänge der Verstärker 20-22 bzw. Komparatoren 23 so umzuschalten und mit Hilfspotentialen 12 zu belegen, daß sich innerhalb des Wandlers eindeutige Si gnalpfade ergeben. Die Ausgangssignale dieser Signalpfade werden über Ausgänge 15 der Komparatoren 23 und einem Bus 19 einer digitalen Kalibrierungslogik oder Kalibrierungseinheit 2 zugeführt, welche die Werte dieser Ausgangssignale mit vor gegebenen Sollwerten vergleicht und abhängig von den Ver gleichsergebnissen die in den einzelnen Signalpfaden befind lichen Schaltungsstufen 20-23 über die Steuerbusse 18 und Stelleingänge 14 derart abgleicht, daß sich eine minimale Ab weichung zwischen den gemessenen Istwerten der Ausgangssigna le der einzelnen Signalpfade und den vorgegebenen Sollwerten, d. h. ein minimaler Offset, ergibt.Via a control bus 18 controlled multiplexers 10 , 11 and 13 allow the inputs of the amplifiers 20-22 or comparators 23 to be switched and to be assigned auxiliary potentials 12 such that there are clear signal paths within the converter. The output signals of these signal paths are fed via outputs 15 of the comparators 23 and a bus 19 to a digital calibration logic or calibration unit 2 , which compares the values of these output signals with predetermined target values and, depending on the comparison results, the circuit stages 20-23 located in the individual signal paths via the control buses 18 and control inputs 14 so that there is a minimal deviation between the measured actual values of the output signals of the individual signal paths and the predetermined target values, ie a minimal offset.
Eine mögliche Realisierung der beschriebenen Offsetkompensa tion könnte auch darin bestehen, über die Multiplexer 10, 11 und 13 die Eingänge des zu kompensierenden Bauteils 20-23 miteinander zu verbinden, so daß diesem Bauteil ein Nullspan nungs-Eingangssignal vorgegeben wird. Das daraus resultieren de Ausgangssignal der Komparatoren 23 wird von der Kalibrie rungslogik 2 überwacht und sollte im offsetfreien Fall einen Nulldurchgang bzw. eine Nullspannung aufweisen. Erkennt je doch die Kalibrierungslogik 2 am Ausgang des A/D-Wandlers 1 in diesem Fall eine von Null verschiedene Spannung, wirkt die Kalibrierungslogik 2 entsprechend auf das jeweilige Bauteil 20-23 ein, um den festgestellten Offset zu minimieren.A possible implementation of the offset compensation described could also consist in connecting the inputs of the component 20-23 to be compensated via the multiplexers 10 , 11 and 13 , so that this component is given a zero voltage input signal. The resulting output signal of the comparators 23 is monitored by the calibration logic 2 and should have a zero crossing or a zero voltage in the offset-free case. However, if the calibration logic 2 detects a voltage other than zero at the output of the A / D converter 1 , the calibration logic 2 acts accordingly on the respective component 20-23 in order to minimize the offset found.
Die Kalibrierungslogik 2 kann zur Offsetkompensation über ein geeignetes Stellglied auf den jeweiligen Verstärker 20-22 oder Komparator 23 einwirken. Als Stellglied kann beispiels weise ein D/A-Wandler verwendet werden, dessen Ausgang auf den entsprechenden Verstärker oder Komparator einwirkt.The calibration logic 2 can act on the respective amplifier 20-22 or comparator 23 for offset compensation via a suitable actuator. A D / A converter can be used as an actuator, for example, the output of which acts on the corresponding amplifier or comparator.
Die auf diese Weise von der Kalibrierungslogik 2 für die ein zelnen Verstärker 20-22 und Komparatoren 23 ermittelten Kor rektursignale werden vorzugsweise gespeichert, so daß die entsprechende Korrektur- oder Kalibrierungsinformation über einen längeren Zeitraum vorhanden ist und demzufolge die zeitlichen Abstände zwischen den Selbstkalibrierungszyklen des A/D-Wandlers 1 wesentlich verlängert werden können. So können die von der Kalibrierungslogik 2 ermittelten Korrek tursignale beispielsweise in analoger Form innerhalb des je weils verwendeten Stellglieds oder - bei Verwendung eines D/A-Wandlers als Stellglied - in digitale Form in Registern erfolgen.The correction signals determined in this way by the calibration logic 2 for the individual amplifiers 20-22 and comparators 23 are preferably stored so that the corresponding correction or calibration information is available over a longer period of time and, consequently, the time intervals between the self-calibration cycles of the A / D converter 1 can be significantly extended. For example, the correction signals determined by the calibration logic 2 can take place, for example, in analog form within the actuator used in each case or - when using a D / A converter as an actuator - in digital form in registers.
Gemäß einer bildlich nicht dargestellten Variante können die Multiplexer 13 auch durch Umschalter ersetzt werden, welche den Eingang 17 des A/D-Wandlers während der Kalibrierung auf ein geeignetes Hilfspotential umschalten. Wird dieses Hilfspotential aus einem D/A-Wandler abgeleitet, können auch sogenannte Mismatchfehler der Widerstände der Referenzkette 16 kompensiert werden, indem diese Fehler als Offsetspannung betrachtet und zusammen mit der Offsetspannung der Vorver stärker 20 durch entsprechende Ansteuerung ihrer Stelleingän ge 14 eliminiert werden.According to a variant not shown in the figure, the multiplexers 13 can also be replaced by changeover switches which switch the input 17 of the A / D converter to a suitable auxiliary potential during the calibration. If this auxiliary potential is derived from a D / A converter, so-called mismatch errors of the resistors of the reference chain 16 can also be compensated by considering these errors as offset voltage and, together with the offset voltage of the preamplifier 20, being eliminated by correspondingly controlling their actuating inputs 14 .
Besonders vorteilhaft ist es, wenn durch eine geeignete Um schaltung derjenigen Verstärker, welche neben dem jeweils zu kalibrierenden Vorverstärker in der Referenzkette liegen, diese derart betrieben werden, daß sie übersteuern, da dann der den Vorverstärkern nachfolgenden Teil des Folding-A/D- Wandlers als Komparator für die Selbstkalibrierung genutzt werden kann.It is particularly advantageous if by a suitable order circuit of those amplifiers next to each calibrating preamplifiers are in the reference chain, these are operated in such a way that they oversteer because then the part of the folding A / D Converter used as a comparator for self-calibration can be.
Wie bereits kurz zuvor erwähnt worden ist, kann das oben be schriebene Prinzip, bei dem die Korrektur möglicher Fehler des A/D-Wandlers 1 innerhalb des A/D-Wandlers 1 selbst er folgt, auch an den Eingängen der Folding-Verstärker 21 und 22 angewendet werden, um zuerst deren Offset zu kompensieren, so daß für die nachfolgende Kalibrierung der Vorverstärker 20 eine nahezu ideale Folding-A/D-Wandlerstufe zur Verfügung steht.As has already been mentioned shortly before, the principle described above, in which the correction of possible errors of the A / D converter 1 within the A / D converter 1 itself, is also carried out at the inputs of the folding amplifiers 21 and 22 are used to first compensate for their offset, so that an almost ideal folding A / D converter stage is available for the subsequent calibration of the preamplifier 20 .
Abschließend sei darauf hingewiesen, daß analog zu Fig. 1 auch bei dem in Fig. 2 gezeigten Ausführungsbeispiel eine Interpolation zur Ermittlung von wegen Kalibrierungsunterbre chungen fehlenden Abtastwerten des digitalen Ausgangssignals durchgeführt werden kann. Durch die bereits beschriebenen In terpolationsmittel wird die Selbstkalibrierung in der darge stellten Weise im laufenden Betrieb ermöglicht, ohne daß red undante Schaltungsteile innerhalb des A/D-Wandlers 1 vorgese hen werden müssen, die während der Kalibrierung an die Stelle der zu kalibrierenden Schaltungsteile treten. Auf diese Weise kann der Schaltungsaufwand innerhalb des selbstkalibrierenden A/D-Wandlers 1 entscheidend verringert und auch weitere Nach teile, wie beispielsweise eine geringere Geschwindigkeit auf grund höherer kapazitiver Lasten in den Signalpfaden, die bei einer Lösung mit redundanten Schaltungsteilen unausweichlich sind, vermieden werden.In conclusion, it should be pointed out that analogous to FIG. 1, interpolation can also be carried out in the exemplary embodiment shown in FIG. 2 to determine missing sample values of the digital output signal due to calibration interruptions. By the already described In terpolationsmittel the self-calibration in the Darge presented manner is made possible during operation, without red undant circuit parts within the A / D converter 1 hen hen vorgese, which take the place of the circuit parts to be calibrated during calibration. In this way, the circuit complexity within the self-calibrating A / D converter 1 can be decisively reduced and other after parts, such as a lower speed due to higher capacitive loads in the signal paths, which are inevitable in a solution with redundant circuit parts, can be avoided.
Somit ermöglicht die vorliegende Erfindung die Verwirklichung von selbstkalibrierenden Hochgeschwindigkeitswandlern, wobei die Erfindung selbstverständlich nicht auf Folding-A/D- Wandler beschränkt ist, sondern im Prinzip auf jede beliebige A/D-Wandlerart, wie beispielsweise Flash-A/D-Wandler, ange wendet werden kann.Thus, the present invention enables it to be realized of self-calibrating high-speed transducers, where the invention of course not on folding A / D Converter is limited, but in principle to any one A / D converter type, such as flash A / D converter can be applied.
Claims (19)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10007408A DE10007408A1 (en) | 2000-02-18 | 2000-02-18 | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter |
PCT/EP2001/001521 WO2001061861A2 (en) | 2000-02-18 | 2001-02-12 | Analog/digital converter circuit |
US10/217,009 US6621431B2 (en) | 2000-02-18 | 2002-08-12 | Analog-to-digital converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10007408A DE10007408A1 (en) | 2000-02-18 | 2000-02-18 | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10007408A1 true DE10007408A1 (en) | 2001-09-06 |
Family
ID=7631414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10007408A Ceased DE10007408A1 (en) | 2000-02-18 | 2000-02-18 | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter |
Country Status (3)
Country | Link |
---|---|
US (1) | US6621431B2 (en) |
DE (1) | DE10007408A1 (en) |
WO (1) | WO2001061861A2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9800252B2 (en) | 2014-07-11 | 2017-10-24 | Infineon Technologies Ag | Methods and devices for storing parameters |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE520277C2 (en) * | 2001-02-27 | 2003-06-17 | Ericsson Telefon Ab L M | Introduction of calibration sequence of an A / D converter |
DE10305972A1 (en) * | 2003-02-13 | 2004-09-02 | Micronas Gmbh | Compensation circuitry and compensation method for compensating for non-linear distortion of an AD converter |
US7173623B2 (en) * | 2003-05-09 | 2007-02-06 | Microsoft Corporation | System supporting animation of graphical display elements through animation object instances |
US7187310B2 (en) * | 2005-03-04 | 2007-03-06 | Kamal El-Sankary | Circuit calibration using voltage injection |
US7460045B1 (en) * | 2006-08-15 | 2008-12-02 | Pmc-Sierra, Inc. | Background calibration technique for pipelined A/D converters using simplified histogram-based testing |
US7369072B2 (en) * | 2006-08-31 | 2008-05-06 | Micron Technology, Inc. | Method and apparatus for calibrating imaging device circuits |
US8645094B2 (en) * | 2007-06-20 | 2014-02-04 | Altasens, Inc. | Accurate gain implementation in CMOS sensor |
US7710305B2 (en) | 2008-09-22 | 2010-05-04 | National Semiconductor Corporation | Unified architecture for folding ADC |
US7880650B2 (en) * | 2008-09-30 | 2011-02-01 | Freescale Semiconductor, Inc. | Method and apparatus for testing data converter |
US7868795B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Data conversion circuitry with an extra successive approximation step and method therefor |
US7868796B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Self-calibrating data conversion circuitry and method therefor |
US7876254B2 (en) * | 2008-09-30 | 2011-01-25 | Freescale Semiconductor, Inc. | Data conversion circuitry having successive approximation circuitry and method therefor |
US7733258B2 (en) * | 2008-09-30 | 2010-06-08 | Freescale Semiconductor, Inc. | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor |
US8477052B2 (en) | 2011-04-05 | 2013-07-02 | Freescale Semiconductor, Inc. | Method and apparatus for self-test of successive approximation register (SAR) A/D converter |
JP5684076B2 (en) * | 2011-09-06 | 2015-03-11 | 株式会社日立製作所 | Analog to digital converter and radio receiver |
TWI580194B (en) * | 2015-09-24 | 2017-04-21 | 瑞昱半導體股份有限公司 | Chip having self-calibration mechanism and calibration method thereof |
RU2656989C1 (en) * | 2017-05-02 | 2018-06-07 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Analogue-to-digital converter |
DE102018114092B4 (en) * | 2018-06-13 | 2021-04-29 | Infineon Technologies Ag | Methods, devices and systems for monitoring data converters which have a calibration data record |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947168A (en) * | 1988-05-23 | 1990-08-07 | Hughes Aircraft Company | Subranging analog-to-digital converter with calibration |
US5361067A (en) * | 1992-11-30 | 1994-11-01 | Motorola Inc. | Digital linearization calibration for analog to digital converter |
DE19531818C1 (en) * | 1995-08-15 | 1996-10-17 | Imc Messysteme Gmbh | Data acquisition with multiple signals passed through single sample and hold stage |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4999627A (en) * | 1989-09-25 | 1991-03-12 | At&T Bell Laboratories | Analog-to-digital converter using prescribed signal components to improve resolution |
US5266951A (en) * | 1991-12-30 | 1993-11-30 | Raytheon Company | Analog to digital converter calibration system and method of operation |
FR2697955B1 (en) * | 1992-11-06 | 1994-12-09 | Thomson Csf | Self-calibrating analog to digital conversion method and device. |
EP0866561A1 (en) | 1997-03-18 | 1998-09-23 | Koninklijke Philips Electronics N.V. | Analogue/digital converter with a calibration arrangement |
JPH10336487A (en) * | 1997-06-02 | 1998-12-18 | Sony Corp | A/d converter circuit |
SG71140A1 (en) * | 1997-08-15 | 2000-03-21 | Texas Instruments Inc | Differential pair-based folding interpolator circuit for an analog-to-digital converter |
SE517536C2 (en) * | 2000-03-14 | 2002-06-18 | Ericsson Telefon Ab L M | Device and method for background calibration of A / D converters |
-
2000
- 2000-02-18 DE DE10007408A patent/DE10007408A1/en not_active Ceased
-
2001
- 2001-02-12 WO PCT/EP2001/001521 patent/WO2001061861A2/en active Application Filing
-
2002
- 2002-08-12 US US10/217,009 patent/US6621431B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947168A (en) * | 1988-05-23 | 1990-08-07 | Hughes Aircraft Company | Subranging analog-to-digital converter with calibration |
US5361067A (en) * | 1992-11-30 | 1994-11-01 | Motorola Inc. | Digital linearization calibration for analog to digital converter |
DE19531818C1 (en) * | 1995-08-15 | 1996-10-17 | Imc Messysteme Gmbh | Data acquisition with multiple signals passed through single sample and hold stage |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9800252B2 (en) | 2014-07-11 | 2017-10-24 | Infineon Technologies Ag | Methods and devices for storing parameters |
DE102014109746B4 (en) * | 2014-07-11 | 2020-10-29 | Infineon Technologies Ag | Methods and devices for storing parameters |
Also Published As
Publication number | Publication date |
---|---|
WO2001061861A2 (en) | 2001-08-23 |
US20030052803A1 (en) | 2003-03-20 |
US6621431B2 (en) | 2003-09-16 |
WO2001061861A3 (en) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10007408A1 (en) | Analog-to-digital converter circuit arrangement - includes control device for supplying a given input signal value for calibration purposes and for evaluating the resultant digital output signal value of converter | |
DE10004996C2 (en) | Device and method for self-calibration of convolution analog / digital converters | |
EP0707383B1 (en) | Circuit for analogue-digital conversion of signals | |
EP2041874B1 (en) | Method for processing sensor signals subject to an offset and sensor arrangement designed to carry out the method | |
DE3136813C2 (en) | Calibration circuit | |
EP1568138B1 (en) | A/d converter with minimized switching error | |
DE3935617C2 (en) | ||
DE4127078A1 (en) | PHASE EQUALIZER FOR A DIGITAL / ANALOG CONVERTER | |
EP0243898A2 (en) | Circuit for series compensation of amplifier non-linearities | |
DE10117382B4 (en) | Circuit arrangement and sensor device | |
EP0349793B1 (en) | Circuit arrangement for analog-to-digital conversion | |
WO2001058019A1 (en) | A/d converter with lookup table | |
EP3224944B1 (en) | Sc amplifier circuit | |
EP0444233B1 (en) | Method and device for the analogue/digital conversion of a time-variant analogue input signal | |
EP2190121B1 (en) | Multi-channel A/D converter | |
EP0444234B1 (en) | Method and device for analogue/digital conversion | |
DE102020214732A1 (en) | A TWO-STAGE HIGH SPEED AUTO-ZERO AND SELF-CALIBRATING COMPARATOR | |
EP1643650B1 (en) | Method and arrangement for analogue-to-digital conversion | |
EP1378063B1 (en) | Method and circuit for linearising non-linear curves | |
DE2924746C2 (en) | ||
DE3920004A1 (en) | METHOD AND ARRANGEMENT FOR NOISE REDUCTION OF A DIGITAL SIGNAL | |
EP3042447B1 (en) | Measuring amplifier with background adjustment and method therefor | |
DE10233392B4 (en) | Analog / digital modulator | |
WO2023241868A1 (en) | Integrating a continuous measuring sensor into a numerical controller | |
DE202014010494U1 (en) | measuring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |