DE10006971C2

DE10006971C2 - Current mirror arrangement for higher voltages

Info

Publication number: DE10006971C2
Application number: DE2000106971
Authority: DE
Inventors: Andreas Schimpl
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-02-16
Filing date: 2000-02-16
Publication date: 2002-01-24
Anticipated expiration: 2020-02-17
Also published as: DE10006971A1

Description

Die Erfindung betrifft eine Stromspiegelanordnung für höhere Spannungen.The invention relates to a current mirror arrangement for higher Tensions.

Sinkt ein Anschluss eines integrierten Schaltkreises unter das Potential des Substrats des integrierten Schaltkreises ab, so bilden sich über Epitaxie-Wannen parasitäre NPN-Tran sistoren, die einen sogenannten "Querstrom" hervorrufen. Be troffen sind dabei vor allem die Kollektor-Bereiche von npn- Bipolartransistoren, die Basis-Bereiche von pnp-Bipolar-Tran sistoren, die Drainbereiche von DMOS-Transistoren sowie die Bulk-Bereiche von Hochvolt-PMOS-Transistoren und CMOS-Tran sistoren des P-Kanal-Typs. Des weiteren können Querströme auch bei Anoden von Low-Leakage-Dioden, Wannenanschlüssen von Kondensatoren und Widerständen (Body and P-Well Type) sowie je nach Typ bei Anoden oder Kathoden von Zenerdioden und ESD- Dioden auftreten.If an integrated circuit connection drops below the potential of the substrate of the integrated circuit parasitic NPN tran form over epitaxial wells sistors that cause a so-called "cross current". Be The collector areas of npn- Bipolar transistors, the base regions of pnp-bipolar-tran sistors, the drain areas of DMOS transistors and the Bulk areas of high-voltage PMOS transistors and CMOS trans P-channel type transistors. Furthermore, cross currents also for anodes of low leakage diodes, tub connections from Capacitors and resistors (Body and P-Well Type) as well depending on the type of anodes or cathodes of Zener diodes and ESD Diodes occur.

Querströme führen beispielsweise dazu, dass Stromspiegel durch den zusätzlichen Strom in ihrer Genauigkeit beeinträch tigt werden. Insbesondere sind die Übergänge zwischen masse bezogenen Stromeinprägungen und auf die Versorgungsleitung bezogenen Stromeinprägungen kritisch. Das bedeutet, dass ein durch eine massebezogene Schaltung erzeugter Strom nicht mit der geforderten Genauigkeit durch eine Stromspiegelschaltung in einen auf die Versorgungsleitung bezogenen Strom umgesetzt werden kann. Vor allem bei Hochvolt-Stromspiegeln spielen Querströme eine grössere Rolle, da bei diesen in der Regel zum Schutz der eingangsseitigen Stromquelle vor höheren Span nungen ein Hochvolt-Transistor vorgesehen ist, dessen Drain- Bereich hauptsächlich für die Querströme verantwortlich ist. Die auftretenden Querströme können bis zum Doppelten des Ein gangsstromes betragen, so dass der beim Spiegeln des Ein gangsstromes auftretende Fehler Werte bis zu 200% annehmen kann. Dies ist jedoch in den meisten Anwendungsfällen nicht tolerierbar.Cross currents, for example, cause current mirrors impaired in its accuracy by the additional current be done. In particular, the transitions between mass related current impressions and on the supply line related current impressions critical. That means a current generated by a ground-related circuit the required accuracy through a current mirror circuit converted into a current related to the supply line can be. Play especially with high-voltage current mirrors Cross currents play a major role, as with these usually to protect the input side power source from higher span a high-voltage transistor is provided, the drain Area is mainly responsible for the cross currents. The cross currents that occur can be up to double the one current, so that when mirroring the input current occurring errors assume values up to 200% can. However, this is not the case in most applications tolerable.

Aus der DE 43 40 924 C2 ist eine Oszillatorschaltung mit ei ner zwei Transistoren aufweisenden Stromspiegelanordnung be kannt, wobei in Reihe zu einem der Transistoren eine Strom senke geschaltet ist, die dem Stromspiegel einen Konstant strom entnimmt.From DE 43 40 924 C2 is an oscillator circuit with egg be two-transistor current mirror arrangement be knows, in series with one of the transistors a current sink is switched, the current mirror a constant takes electricity.

Aufgabe der Erfindung ist es, eine für höhere Spannungen ge eignete Stromspiegelanordnung anzugeben, die eine höhere Ge nauigkeit aufweist.The object of the invention is a ge for higher voltages Specify suitable current mirror arrangement that a higher Ge has accuracy.

Die Aufgabe wird durch eine Stromspiegelanordnung gemäss Pa tentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.The task is accomplished by a current mirror arrangement according to Pa Claim 1 solved. Refinements and training of the inventive concept are the subject of dependent claims.

Vorteil der Erfindung ist es, dass die erfindungsgemässe Stromspiegelanordnung trotz einer sehr hohen Genauigkeit nur einen geringen zusätzlichen Schaltungsaufwand erfordert und dass zu deren Realisierung nur Standard-Elemente und Stan dard-Verfahren benötigt werden. Damit eignet sich die erfin dungsgemässe Stromspiegelanordnung in hohem Masse für eine weitläufige Integration insbesondere für MOS-Technik oder auch Bipolartechnik.The advantage of the invention is that the inventive Current mirror arrangement despite a very high accuracy only requires little additional circuitry and that only standard elements and stan dard procedures are required. This makes the erfin suitable current mirror arrangement according to the invention to a large extent for a extensive integration especially for MOS technology or also bipolar technology.

Erreicht wird dies insbesondere durch eine Stromspiegelanord nung mit einer in Durchlassrichtung geschalteten Diode, die von einem ersten Strom durchflossen wird, und einem ersten Transistor, an dessen Steueranschluß ein Referenzpotential angelegt ist und dessen gesteuerte Strecke zwischen einen An schluss der Diode und einen Eingangsanschluss zur Einspeisung eines Eingangsstromes in die Diode geschaltet ist. Weiterhin ist ein zweiter Transistor vorgesehen, dessen Steueranschluß mit dem einen Anschluss der Diode gekoppelt ist und dessen gesteuerte Strecke zwischen den anderen Anschluss der Diode und einen Ausgangsanschluss zur Ausgabe eines in bestimmtem Verhältnis zum ersten Strom stehenden Ausgangsstromes ge schaltet ist. Ein dritter Transistor ist über seinen Steuer anschluss mit dem einen Anschluss der Diode gekoppelt und ü ber seine gesteuerte Strecke zwischen den anderen Anschluss der Diode und einen Anschluss geschaltet, der zur Ausgabe ei nes zum ersten Strom in einem bestimmten zweiten Verhältnis stehenden (z. B. identischen) zweiten Stromes vorgesehen ist. Bei einem vier ten Transistor wird schliesslich in dessen Steueranschluss der zweite Strom sowie ein zum Eingangsstrom in einem be stimmten zweiten Verhältnis stehender (z. B. identischer) dritter Strom eingespeist, wobei dessen gesteuerte Strecke zwischen den anderen Anschluss der Diode und den Eingangsan schluss geschaltet ist. Bevorzugt werden dabei Eingangsstrom und dritter Strom durch identisch ausgeführte Stromsenken er zeugt.This is achieved in particular by a current mirror arrangement voltage with a diode switched in the forward direction, the is flowed through by a first stream, and a first Transistor, at its control terminal a reference potential is created and its controlled route between an An connection of the diode and an input connection for feeding an input current is connected to the diode. Farther a second transistor is provided, the control terminal is coupled to one connection of the diode and its controlled distance between the other connection of the diode and an output port for outputting a particular one Ratio to the first current standing output current is switched. A third transistor is over its control connection coupled to one connection of the diode and ü Over its controlled route between the other connection the diode and a connector connected to ei for output nes to the first stream in a certain second ratio standing (e.g. identical) second current is provided. With a four Finally, the transistor is connected to its control connection the second stream and one to the input stream in one be agreed second ratio of standing (e.g. identical) third current fed, its controlled route between the other connection of the diode and the input an is switched. Input current is preferred and third current through identically designed current sinks testifies.

Zum Schutze des vierten Transistors vor Überspannungen an seinem Steueranschluss ist zwischen diesen und ein Bezugspo tential ein Spannungsbegrenzungselement geschaltet. Als Span nungsbegrenzungselement wird vorzugsweise eine Zenerdiode verwendet.To protect the fourth transistor from overvoltages its control connection is between these and a reference spo tential switched a voltage limiting element. As a chip voltage limiting element is preferably a Zener diode used.

Die Genauigkeit der Stromspiegelanordnung wird dadurch er höht, dass die Diode durch einen als Diode verschalteten fünften Transistor gebildet wird. Dieser ist bevorzugt iden tisch zum zweiten Transistor ausgeführt.The accuracy of the current mirror arrangement is thereby increases that the diode is connected by a diode fifth transistor is formed. This is preferably iden table to the second transistor.

Die Erfindung wird nachfolgend anhand des in der einzigen Fi gur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.The invention is based on the in the single Fi gur the drawing shown embodiment closer explained.

Bei der in der Zeichnung gezeigten Ausführungsform einer er findungsgemässen Stromspiegelanordnung wird ein Eingangsstrom i_e mittels einer steuerbaren Stromsenke 10 abhängig von einem Eingangssignal 14 erzeugt. Der Eingangsstrom wird über die gesteuerte Strecke, in diesem Fall die Drain-Source-Strecke eines DMOS-Feldeffekttransistors 1 vom N-Kanal-Typ einem durch Verbinden von Gate- und Source-Anschluss zu einer MOS- Diode in Durchlassrichtung verschalteten MOS-Feldeffekttran sistor 5 vom P-Kanal-Typ zugeführt. Dazu ist die Stromsenke 10 zwischen ein (beim Ausführungsbeispiel negatives) Bezugs potential 12 und einen Eingangsanschluss 7 geschaltet. Der Eingangsanschluss 7 ist mit dem Source-Anschluss des DMOS- Feldeffekttransistors 1 verbunden, an dessen Gate-Anschluss ein Refernzpotential 6 angelegt ist und dessen Drain-An schluss mit Source- und Gate-Anschluss des MOS-Feldeffekt transistors 5 verschaltet ist. In Source- und Gate-Anschluss des MOS-Feldeffekttransistors 5 fließt zudem auch ein Quer strom i_q, der am Drain-Anschluss des DMOS-Feldeffekttransis tors 1 durch parasitäre NPN-Transistorstrukturen erzeugt wird.In the embodiment of a current mirror arrangement according to the invention shown in the drawing, an input current i _{e is} generated by means of a controllable current sink 10 as a function of an input signal 14 . The input current is via the controlled path, in this case the drain-source path of a DMOS field-effect transistor 1 of the N-channel type, a MOS field-effect transistor connected in the forward direction by connecting the gate and source connection to a MOS diode 5 supplied of the P-channel type. For this purpose, the current sink 10 is connected between a (in the exemplary embodiment negative) reference potential 12 and an input terminal 7 . The input connection 7 is connected to the source connection of the DMOS field-effect transistor 1 , at the gate connection of which a reference potential 6 is applied and the drain connection of which is connected to the source and gate connection of the MOS field-effect transistor 5 . In the source and gate terminal of the MOS field effect transistor 5 also flows a cross current i _q , which is generated at the drain terminal of the DMOS field effect transistor 1 by parasitic NPN transistor structures.

An den aus dem Drain-Anschluss des DMOS-Feldeffekttransistors 1 sowie den Gate- und Source-Anschlüssen des MOS-Feldeffekt transistors 5 gebildeten Knotenpunkt sind zudem die Gate-An schlüsse zweier MOS-Feldeffekttransistoren 2, 3 vom P-Kanal- Typ angschlossen, deren Drain-Anschlüsse ebenso wie der Drain-Anschluss des MOS-Feldeffekttransistors 5 mit einem (beim Ausführungsbeispiel positiven) Versorgungspotential 15 verbunden sind. Der MOS-Feldefekttranssitor 2 ist dabei iden tisch zum MOS-Feldeffekttransistor 5 ausgeführt, um ein Stromübersetzungsverhältnis von 1 : 1 zwischen dem Strom i₁ und einem durch die Source-Drain-Strecke des MOS-Feldeffekttran sistors 2 fliessenden Strom i₂ zu erreichen. Der Strom i₁ ist damit gleich dem Strom i₂. Der die Source-Drain-Strecke des MOS-Feldeffekttransistors 3 durchfiessende Strom bildet einen Ausgangsstrom i_a, der abhängig von der Ausgestaltung des MOS- Feldeffekttransistors 3 ein Vielfaches bzw. einen Bruchteil n des Eingangsstroms i_e bilden soll.At the node formed from the drain connection of the DMOS field-effect transistor 1 and the gate and source connections of the MOS field-effect transistor 5 , the gate connections of two MOS field-effect transistors 2 , 3 of the P-channel type are also connected, whose drain connections as well as the drain connection of the MOS field-effect transistor 5 are connected to a supply potential 15 (positive in the exemplary embodiment). The MOS field effect transistor 2 is identical to the MOS field effect transistor 5 in order to achieve a current ratio of 1: 1 between the current i ₁ and a current flowing through the source-drain path of the MOS field effect transistor 2 current i ₂ . The current i ₁ is therefore equal to the current i ₂ . The current flowing through the source-drain path of the MOS field-effect transistor 3 forms an output current i _{a which} , depending on the configuration of the MOS field-effect transistor 3 , is intended to form a multiple or a fraction n of the input current i _e .

Zur Kompensation des anteiligen Querstromes i_q beim Ausgangs strom i_a wird erfindungsgemäss die Drain-Source-Strecke eines MOS-Feldeffekttransistors 4 vom N-Kanal-Typ zwischen den Ein gangsanschluss 7 und das Versorgungspotential 15 geschaltet derart, dass der Drain-Anschluss mit dem Eingangsanschluss 7 und der Source-Anschluss mit dem Versorgungspotential 15 ver bunden ist. Der Gate-Anschluss des MOS-Feldeffekttransistors 4 ist mit einem Anschluss 9 gekoppelt, an dem der Strom i₂ und ein Strom i₃ eingespeist werden. Der Strom i₂ wird dabei am Source-Anschluss des MOS-Feldeffekttransistors 2 abgenom men. Der Strom i₃ wird von einer Stromsenke 11 erzeugt, die zwischen das Bezugspotential 12 und den Anschluss 9 geschaltet ist. Die Stromsenke 11 wird dabei ebenfalls durch das Eingangssignal 14 gesteuert und liefert den zu dem Eingangs strom i_e identischen Strom i₃. Zum Schutz vor Überspannungen ist schliesslich eine Zenerdiode 13 in Sperrrichtung zwischen den Gate-Anschluss des MOS-Feldeffekttransistors 4 und das Bezugspotential 12 geschaltet, welche auftretende Spannungs spitzen auf einen zulässigen Wert begrenzt.To compensate for the proportional cross current i _q at the output current i _a , the drain-source path of a MOS field-effect transistor 4 of the N-channel type is connected between the input connection 7 and the supply potential 15 in such a way that the drain connection with the Input connection 7 and the source connection with the supply potential 15 is connected. The gate connection of the MOS field-effect transistor 4 is coupled to a connection 9 , to which the current i ₂ and a current i _{3 are} fed. The current i ₂ is abgenom men at the source terminal of the MOS field effect transistor 2 . The current i ₃ is generated by a current sink 11 which is connected between the reference potential 12 and the connection 9 . The current sink 11 is also controlled by the input signal 14 and supplies the current i ₃ identical to the input current i _e . To protect against overvoltages, a Zener diode 13 is finally connected in the reverse direction between the gate terminal of the MOS field-effect transistor 4 and the reference potential 12 , which peaks occurring limits to a permissible value.

Die Funktionsweise der erfindungsgemässen Stromspiegelanord nung beruht darauf, dass die auf Bezugspotential (Low Side) bezogene (Niedervolt-) Stromsenke 10 den auf Versorgungspo tential (High Side) zu transferierenden Strom erzeugt, wobei die Stromsenke 10 mittels des DMOS-Feldeffekttransistors 1 vor unzulässig hohen Spannungen geschützt wird. Niedervolt stromsenken sind wesentlich genauer zu realisieren als Hoch voltstromsenken und werden daher bevorzugt eingesetzt. Der als "Hochvolt-Blocker" eingesetzte DMOS-Feldeffekttransistor 1 entkoppelt die Stromsenke 10 von dem hohen Versorgungspo tential 15 dadurch, dass sein Gate-Anschluss an das weitaus niedrigere Referenzpotential 6 angeschlossen ist. Damit fällt über der Stromsenke 10 eine Spannung ab, die kleiner ist als die Differenz zwischen Referenzpotential 6 und Bezugspotenti al 12. Der Drain-Anschluss des DMOS-Feldeffekttransistors 1 kann jedoch im Injektionsfall mit dem Querstrom 19 beauf schlagt werden, so dass der Strom i₁ (ohne erfindungsgemäße Ausregelung des Querstromes i_q) gleich der Summe der Ströme i_e und i_q ist.
The functioning of the current mirror arrangement according to the invention is based on the fact that the reference potential (low side) related (low voltage) current sink 10 generates the current to be transferred to supply potential (high side), the current sink 10 using the DMOS field effect transistor 1 before impermissibly high Tensions is protected. Low-voltage current sinks are much more precise than high-voltage current sinks and are therefore preferred. The DMOS field-effect transistor 1 used as a "high-voltage blocker" decouples the current sink 10 from the high supply potential 15 in that its gate connection is connected to the much lower reference potential 6 . As a result, a voltage drops across the current sink 10 that is less than the difference between the reference potential 6 and the reference potential 12 . However, the drain connection of the DMOS field-effect transistor 1 can be subjected to the cross current 19 in the event of an injection, so that the current i ₁ (without regulation of the cross current i _q according to the invention) is equal to the sum of the currents i _e and i _q .

i₁ = i_e + i_q i ₁ = i _e + i _q

Der mit einem Fehler behaftete Strom i₁ wird im Verhältnis 1 : 1 als Strom i₂ auf eine den Strom i₃ ziehende Stromsenke 11 aufgeschaltet, wobei der Strom i₂ gleich dem Strom i₁ und der Strom 13 gleich dem Strom i_e ist. Der MOS-Feldeffekttransis tor 4 fliessende Strom dient als Regeltransistor, der einen Strom i₄ erzeugt, welcher gleich dem Strom i_q ist. Damit er gibt sich:

i₁ = i_e + i_q - i₄ mit i₄ = i_q
The current i ₁ , which has an error, is applied in a ratio of 1: 1 as current i ₂ to a current sink 11 drawing the current i ₃ , the current i ₂ being the current i ₁ and the current 13 being the current i _e . The MOS field effect transistor 4 flowing current serves as a control transistor that generates a current i ₄ , which is equal to the current i _q . So that he gives himself up:

i ₁ = i _e + i _q - i ₄ with i ₄ = i _q

i₁ = i_e i ₁ = i _e

Im Falle eines Querstroms i_q ist der Strom 12 immer größer als der Strom 13. Es wird demnach mehr Strom in den Anschluss 9 eingespeist (12) als abgezogen (13), wodurch der MOS-Feld effekttransitor 4 angesteuert wird. Dies führt zu einem Qua si-Regelvorgang um genau den Betrag des Querstroms i_q. Der MOS-Feldeffekttransistor 4 regelt also den Strom i₄ so, dass der Strom 14 im eingeschwungenen Zustand des Regelkreises gleich dem Querstrom i_q ist. Der Ausgangsstrom i_a ist damit gleich dem n-fachen des Eingangsstromes i_e und damit unabhän gig vom Querstrom i_q.In the case of a cross current i _q , the current 12 is always greater than the current 13 . Accordingly, more current is fed into the connection 9 ( 12 ) than drawn ( 13 ), as a result of which the MOS field effect transistor 4 is controlled. This leads to a quasi control process by exactly the amount of the cross current i _q . The MOS field effect transistor 4 thus regulates the current i ₄ such that the current 14 in the steady state of the control loop is equal to the cross current i _q . The output current i _a is therefore equal to n times the input current i _e and is therefore independent of the cross current i _q .

Es ist bei der Dimensionierung der Stromsenke 10 zu beachten, dass diese mehr als den auftretenden Querstrom i_q ziehen kann, um eine Ausregelung über den MOS-Feldeffekttransistor 4 zu ermöglichen. Um eine Skalierung zu kleinen Strömen hinzu ermöglichen, kann der MOS-Feldeffekttransistor 5 in der Größe gegenüber der eigentlichen Ausgangstromquelle mit dem MOS- Feldeffekttransistor 3 entsprechend vervielfacht werden. When dimensioning the current sink 10 , it should be noted that it can draw more than the cross current i _q that occurs in order to enable regulation via the MOS field-effect transistor 4 . In order to enable scaling to small currents, the size of the MOS field-effect transistor 5 can be correspondingly multiplied with the MOS field-effect transistor 3 compared to the actual output current source.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11

Transistor
transistor

22

Transistor
transistor

33

Transistor
transistor

44

Transistor
transistor

55

Transistor
transistor

66

Referenzpotential
reference potential

77

Eingangsanschluss
input port

88th

Ausgangsanschluss
output port

99

Anschluss
connection

1010

Stromsenke
current sink

1111

Stromsenke
current sink

1212

Bezugspotential
reference potential

1313

Zenerdiode
Zener diode

1414

Eingangssignal
input

1515

Versorgungspotential
i₁ supply potential
i ₁

Strom
i₂ electricity
i ₂

Strom
i₃ electricity
i ₃

Strom
i₄ electricity
i ₄

Strom
i_e electricity
i _e

Eingangsstrom
i_a input current
i _a

Ausgangsstrom
i_q output current
i _q

Querstrom
crossflow

Claims

1. Stromspiegelanordnung für höhere Spannungen mit
einer in Durchlassrichtung geschalteten Diode (5), die von einem ersten Strom (i₁) durchflossen wird,
einem ersten Transistor (1), an dessen Steueranschluss ein Referenzpotential (6) angelegt ist und dessen gesteuerte Strecke zwischen einen Anschluss der Diode (5) und einen Ein gangsanschluss (7) zur Einspeisung eines Eingangsstromes (i_e) in die Diode (5) geschaltet ist,
einem zweiten Transistor (2), dessen Steueranschluss mit dem einen Anschluss der Diode (5) gekoppelt ist und dessen gesteuerte Strecke zwischen den anderen Anschluss der Diode (5) und einen Ausgangsanschluss (8) zur Ausgabe eines in be stimmtem ersten Verhältnis zum ersten Strom (i₁) stehenden Ausgangsstromes (i_a) geschaltet ist,
einem dritten Transistor (3), dessen Steueranschluss mit dem einen Anschluss der Diode (5) gekoppelt ist und dessen gesteuerte Strecke zwischen den anderen Anschluss der Diode (5) und einen Anschluss (9) zur Ausgabe eines zum ersten Strom (i₁) in einem bestimmten zweiten Verhältnis stehenden zweiten Stromes (i₂) geschaltet ist, und
einem vierten Transistor (4), in dessen Steueranschluss der zweite Strom (i₂) sowie ein zum Eingangsstrom in dem be stimmten zweiten Verhältnis stehender dritter Strom (i₃) ein gespeist wird und dessen gesteuerte Strecke zwischen den an deren Anschluss der Diode (5) und den Eingangsanschluss (7) geschaltet ist.1. Current mirror arrangement for higher voltages with
a diode ( 5 ) switched in the forward direction, through which a first current (i ₁ ) flows,
a first transistor ( 1 ), to the control connection of which a reference potential ( 6 ) is applied and whose controlled path between a connection of the diode ( 5 ) and an input connection ( 7 ) for feeding an input current (i _e ) into the diode ( 5 ) is switched
a second transistor ( 2 ), the control connection of which is coupled to the one connection of the diode ( 5 ) and the controlled path between the other connection of the diode ( 5 ) and an output connection ( 8 ) for outputting a certain first ratio to the first current (i ₁ ) standing output current (i _a ) is switched,
a third transistor ( 3 ), the control connection of which is coupled to one connection of the diode ( 5 ) and the controlled path between the other connection of the diode ( 5 ) and a connection ( 9 ) for outputting a current (i ₁ ) in a certain second ratio of the second current (i ₂ ) is connected, and
a fourth transistor ( 4 ), in the control connection of which the second current (i ₂ ) and a third current (i ₃ ) standing in relation to the input current in the determined second ratio (i ₃ ) is fed and the controlled path between which the diode ( 5 ) and the input connection ( 7 ) is switched.

2. Stromspiegelanordnung nach Anspruch 1, bei der Eingangs strom (i_e) und dritter Strom (i₃) durch identisch ausgeführte Stromsenken (10, 11) erzeugt werden. 2. Current mirror arrangement according to claim 1, in which the input current (i _e ) and third current (i ₃ ) are generated by identically designed current sinks ( 10 , 11 ).

3. Stromspiegelanordnung nach Anspruch 1 oder 2, bei der zwischen den Steueranschluss des vierten Transistors (4) und ein Bezugspotential (12) ein Spannungsbegrenzungselement (13) geschaltet ist.3. Current mirror arrangement according to claim 1 or 2, in which a voltage limiting element ( 13 ) is connected between the control terminal of the fourth transistor ( 4 ) and a reference potential ( 12 ).

4. Stromspiegelanordnung nach Anspruch 3, bei der als Span nungsbegrenzungselement eine Zenerdiode (13) vorgesehen ist.4. current mirror arrangement according to claim 3, in which a Zener diode ( 13 ) is provided as voltage limiting element.

5. Stromspiegelanordnung nach einem der vorherigen Ansprü che, bei der die Diode durch einen als Diode verschalteten fünften Transistor (5) gebildet wird.5. Current mirror arrangement according to one of the preceding claims, in which the diode is formed by a fifth transistor ( 5 ) connected as a diode.

6. Stromspiegelanordnung nach Anspruch 5, bei der der fünfte Transistor (5) identisch zum zweiten Transistor (2) ausge führt ist.6. Current mirror arrangement according to claim 5, wherein the fifth transistor ( 5 ) is identical to the second transistor ( 2 ) out.