DE10005597A1

DE10005597A1 - Phase locked loop circuit for semiconductor integrated circuit, has selector which selects voltage controlled oscillation circuit of optimum oscillation frequency band from several oscillation circuits in oscillator

Info

Publication number: DE10005597A1
Application number: DE10005597A
Authority: DE
Inventors: Noriaki Takagi
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-02-09
Filing date: 2000-02-09
Publication date: 2000-10-19
Also published as: JP2000232356A

Abstract

A low pass filter (2) outputs control voltage signal (S2) based on the phase difference signals (S1) output from phase comparator (1). An oscillator (3) changes the oscillation frequency of each oscillator circuit (4) in it according to the control voltage signal. A selector (5) selects an oscillation circuit (4) of optimum oscillation frequency band from several oscillation circuits in oscillator. A phase comparator (1) compares the phase difference between external clock signal (CK1) and internal clock signal (CK2) and outputs a phase difference signal (S1). A low pass filter outputs control voltage (S2) based on phase difference signal. A voltage controlled oscillators circuit e.g. ring oscillator has several converters which are serially connected to frequency variable invertors to control frequency. Independent claim are also included for the following: (a) semiconductor integrated circuit; (b) voltage controlled oscillator

Description

Die vorliegende Erfindung betrifft allgemein eine PLL-(Phasenregelkreis-)Schaltung und insbesondere eine PLL-Schaltung, die eine Vielzahl von VCO-(spannungsge steuerten Oszillator-)Schaltungseinheiten hat und die über einen weiten Frequenz bereich kontinuierlich auf ein externes Taktsignal abstimmen kann.The present invention relates generally to a PLL (Phase Locked Loop) circuit and in particular a PLL circuit having a plurality of VCO (voltage Controlled oscillator) has circuit units and over a wide frequency continuously tuned to an external clock signal.

Mit dem größer werdenden Integrationsgrad und der höher werdenden Betriebsge schwindigkeit von integrierten Halbleiterschaltungsvorrichtungen in letzter Zeit ist ein Verfahren hoher Leistung zum Liefern eines Taktsignals zu jeder der integrier ten Halbleiterschaltungsvorrichtungen erforderlich. Als herkömmliches Verfahren zum Liefern eines Taktsignals ist eine Technik bekannt, bei welcher bei jeder der integrierten Halbleiterschaltungsvorrichtungen eine Phasenkorrekturschaltung, die PLL-Schaltung genannt wird, vorgesehen ist, und bei welcher durch Verwenden der PLL-Schaltung eine Phase eines Taktsignals innerhalb der integrierten Halblei terschaltungsvorrichtung auf eine Phase eines von außerhalb zugeführten Taktsi gnals eingestellt wird. Innerhalb der integrierten Halbleiterschaltungsvorrichtung sind Verdrahtungen zum Liefern des internen Taktsignals derart entworfen, daß sie dieselbe Länge haben, d. h. daß Verdrahtungen gleicher Länge werden verwendet, so daß das interne Taktsignal zu allen inneren Schaltungen, wie beispielsweise Flip-Flops und ähnlichem, mit derselben Phase geliefert wird.With the increasing degree of integration and the increasing Betriebsge speed of semiconductor integrated circuit devices recently a high power method for providing a clock signal to each of the integrated th semiconductor circuit devices required. As a conventional method For providing a clock signal, a technique is known in which each of the semiconductor integrated circuit devices, a phase correction circuit which PLL circuit is provided, and in which by using the PLL circuit one phase of a clock signal within the integrated Halblei Switching device to a phase of an externally supplied Taktsi gnals is set. Within the semiconductor integrated circuit device For example, wirings for providing the internal clock signal are designed to be have the same length, d. H. that wirings of equal length are used so that the internal clock signal to all internal circuits, such as Flip-flops and the like, supplied with the same phase.

In bezug auf die oben angegebene gleiche Länge einer Verdrahtung wird eine Grundeigenschaft einer elektromagnetischen Welle, nämlich diejenige, daß "jeder Leiter, der aus demselben Material hergestellt ist und die gleiche Länge hat, eine elektromagnetische Welle in gleicher Zeit ausbreitet", dazu verwendet, die Phase des zu allen Schaltungen innerhalb einer integrierten Halbleiterschaltungsvorrich tung gelieferten Taktsignals auszugleichen.With respect to the above-mentioned same length of wiring becomes a Fundamental property of an electromagnetic wave, namely the one that "everyone Ladder made of the same material and having the same length, one electromagnetic wave propagates at the same time ", used to phase of all circuits within a semiconductor integrated circuit device to compensate for the delivered clock signal.

Es gibt viele Dokumente, die eine PLL-Schaltungstechnologie offenbaren, und ein Beispiel für solche Dokumente ist das Buch "PLL frequency synthesizer, method of designing its circuit", Toshiyuki OZAWA, 1994, Japan, Seite 15, Fig. 2.3 (Basic structure of PLL). In diesem Buch ist auch eine mathematische Analyse einer Grundoperation eines PLL beschrieben.There are many documents which disclose PLL circuit technology, and an example of such documents is the book "PLL frequency synthesizer, method of designing its circuit", Toshiyuki OZAWA, 1994, Japan, page 15, Fig. 2.3 (Basic structure of PLL). This book also describes a mathematical analysis of a basic operation of a PLL.

Fig. 6 stellt eine Schaltungsstruktur einer in dem oben angegebenen Buch offen barten herkömmlichen PLL-Schaltung dar. Die PLL-Schaltung der Fig. 6 weist ei nen Phasenkomparator (COMP) 60, ein Tiefpaßfilter (LPF) 61 und einen span nungsgesteuerten Oszillator (VCO) 62 auf. Der Phasenkomparator vergleicht ein externes Taktsignal CK1 und ein internes Taktsignal CK2 und gibt ein Fehlersignal oder ein Phasendifferenzsignal aus. Das Phasendifferenzsignal wird durch das Tiefpaßfilter 61 geglättet und zum spannungsgesteuerten Oszillator 62 geliefert. Ein Ausgangssignal des spannungsgesteuerten Oszillators 62 wird als das interne Taktsignal CK2 ausgegeben und wird auch zum Phasenkomparator 60 rückgekop pelt. Durch eine solche geschlossene Schleifenstruktur werden das externe Taktsi gnal CK1 und das interne Taktsignal CK2 eingestellt. Fig. 6 illustrates a circuit structure of a conventional PLL circuit disclosed in the above-mentioned book. The PLL circuit of Fig. 6 comprises a phase comparator (COMP) 60 , a low pass filter (LPF) 61 and a voltage controlled oscillator (VCO) ) 62 on. The phase comparator compares an external clock signal CK1 and an internal clock signal CK2, and outputs an error signal or a phase difference signal. The phase difference signal is smoothed by the low-pass filter 61 and supplied to the voltage-controlled oscillator 62 . An output signal of the voltage-controlled oscillator 62 is output as the internal clock signal CK2, and is also fed back to the phase comparator 60 . By such a closed loop structure, the external clock signal CK1 and the internal clock signal CK2 are set.

Eines der wichtigsten Probleme, die dann entstehen, wenn die herkömmliche PLL- Schaltung bei einer integrierten Halbleiterschaltungsvorrichtung verwendet wird, besteht darin, daß die PLL-Schaltung aufgrund des Mangels an Toleranz oder Im munität der PLL-Schaltung in bezug auf Rauschen manchmal nicht normal arbeitet. Der Hauptgrund zum Veranlassen eines solchen Problems besteht darin, daß ein Integrationsgrad der integrierten Halbleiterschaltungsvorrichtung in letzter Zeit sehr groß geworden ist. Eine integrierte Halbleiterschaltungsvorrichtung, bei der eine Länge einer Seite eines Halbleiterchips beispielsweise 10 mm ist, enthält ungefähr einhunderttausend Flip-Flops. Wenn diese vielen Flip-Flops im wesentlichen gleichzeitig arbeiten, wird ein beachtlich großes Rauschen erzeugt, und ein solches Rauschen kann einen fehlerhaften Betrieb der PLL-Schaltung verursachen.One of the most important problems that arises when the conventional PLL Circuit is used in a semiconductor integrated circuit device, is that the PLL circuit due to the lack of tolerance or Im sometimes the PLL circuit does not operate normally with respect to noise. The main reason for causing such a problem is that a Degree of integration of the semiconductor integrated circuit device lately very much grew up. A semiconductor integrated circuit device in which a Length of a side of a semiconductor chip, for example, 10 mm, contains approximately One hundred thousand flip flops. When these many flip flops essentially work simultaneously, a considerable amount of noise is generated, and such Noise can cause erroneous operation of the PLL circuit.

Ebenso verschlechtert auch die höher werdende Betriebsgeschwindigkeit einer integrierten Halbleiterschaltungsvorrichtung in letzter Zeit die Toleranz gegenüber Rauschen oder eine Rauschimmunität einer integrierten Halbleiterschaltungsvor richtung. Beispielsweise hat ein Taktsignal von 500 MHz eine Periode von 2 ns (Nanosekunden). Eine Anstiegszeit (tr) und eine Abfallzeit (tf) eines solchen Takt signals sind wenigstens VDD/1 ns, und eine Anstiegsflanke und eine Abfallflanke von ihm werden sehr steil, so daß ein Strom, der durch eine Leistungsversorgungs leitung fließt, auch stark schwankt. Daher wird aufgrund einer Induktanzkomponen te einer Leistungsversorgungsleitung in einem Paket der integrierten Halbleiter schaltungsvorrichtung bei einer elektronischen Einrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und ähnlichem, eine beachtliche Men ge an Rauschen erzeugt, und ein solches Rauschen kann einen fehlerhaften Be trieb der PLL-Schaltung verursachen.Likewise, the increasing operating speed of a deteriorates Semiconductor integrated circuit device lately tolerance Noise or noise immunity of a semiconductor integrated circuit direction. For example, a clock signal of 500 MHz has a period of 2 ns (Nano seconds). A rise time (tr) and a fall time (tf) of such a clock signals are at least VDD / 1 ns, and a rising edge and a falling edge from him become very steep, so that a current through a power supply line flows, also fluctuates greatly. Therefore, due to an inductance component te a power supply line in a package of integrated semiconductors switching device in an electronic device that has the integrated Semiconductor circuit device used, and the like, a considerable Men noise, and such noise can cause erroneous loading cause the PLL circuit to operate.

Weiterhin hat die in einer integrierten Halbleiterschaltungsvorrichtung verwendete herkömmliche PLL-Schaltung einen derartigen strukturellen Nachteil, daß ihre Rauschimmunität mit der höher werden Betriebsgeschwindigkeit abnimmt. Zum Erklären des Grunds dafür ist es nötig, zuerst eine Umgebung zu betrachten, in welcher die PLL-Schaltung verwendet wird. Wenn ein Arbeitsbereich von Transi storen über einen gesamten Bereich einer Leistungsversorgungsspannung, einer Temperatur und ähnlichem betrachtet wird, streut beispielsweise unter Berücksich tigung eines Bereichs einer Herstellungsprozeßschwankung jeder Arbeitsparame ter in einer gewöhnlichen integrierten Halbleiterschaltungsvorrichtung von der Hälfte bis zum Doppelten des Mittenwertes. Anders ausgedrückt streut der Arbeit sparameter dann, wenn sie im Mittenzustand ist, d. h. in dem Zustand, in welchem VDD den Mittenwert hat, die Temperatur den Mittenwert hat, jeder Prozeßparame ter den Mittenwert hat, und ähnliches, und ein Arbeitsparameter beispielsweise 10 ns ist, in Abhängigkeit von dem Zustand, in welchem die integrierte Halbleiterschal tung verwendet wird und/oder Prozeßzuständen, bei welchen die integrierte Halb leiterschaltungsvorrichtung hergestellt worden ist, von 5 ns bis 20 ns.Furthermore, the one used in a semiconductor integrated circuit device has conventional PLL circuit has such a structural disadvantage that its Noise immunity with the higher operating speed decreases. To the Explaining the reason why it is necessary to first consider an environment in which the PLL circuit is used. If a workspace of Transi over an entire range of power supply voltage, a Temperature and the like is considered, for example, scatters a range of manufacturing process variability of each work parameter in a conventional semiconductor integrated circuit device of the Half up to double the middle value. In other words, work is scattered sparameter when it is in the middle state, d. H. in the state in which VDD has the center value, the temperature has the center value, every process parameter ter has the center value, and the like, and a working parameter, for example, 10 ns is, depending on the state in which the integrated semiconductor scarf is used and / or process states in which the integrated half conductor circuit device has been produced, from 5 ns to 20 ns.

Fig. 7 ist ein Schaltungsdiagramm, das eine Schaltungsstruktur eines herkömmli chen spannungsgesteuerten Oszillators (VCO) zeigt, die bei einer herkömmlichen PLL-Schaltung verwendet wird, wie beispielsweise derjenigen, die in Fig. 7 gezeigt ist. Wie es in Fig. 7 gezeigt ist, weist der herkömmliche VCO drei Gruppen von spannungsgesteuerten Invertern auf, d. h. einen ersten bis zu einen dritten span nungsgesteuerten Inverter 63a, 63b und 63c, die in Kaskadenform oder in Tan demform verbunden sind. Diese spannungsgesteuerten Inverter können auch In verter für eine Frequenzsteuerung genannt werden. Ein Ausgangsanschluß des dritten spannungsgesteuerten Inverters 63c ist mit einem Eingangsanschluß des ersten gesteuerten Inverters 63a gekoppelt, um einen Ringoszillator zu bilden. Je der der spannungsgesteuerten Inverter 63a, 63b und 63c weist einen P-Kanal- MOS-Transistor 60, einen N-Kanal-MOS-Transistor 61 und einen N-Kanal-MOS- Transistor 62 auf, die zwischen einer Leistungsversorgungsspannung VDD und der Erde GND in Reihe gekoppelt sind. Der P-Kanal-MOS-Transistor 60 und der N- Kanal-MOS-Transistor 61 bilden einen CMOS-Inverter. Der N-Kanal-MOS- Transistor 62 wird zum Steuern einer Oszillationsfrequenz des VCO verwendet. FIG. 7 is a circuit diagram showing a circuit structure of a conventional voltage controlled oscillator (VCO) used in a conventional PLL circuit, such as that shown in FIG. 7. As shown in Fig. 7, the conventional VCO three groups of voltage controlled inverters, ie, a first to a third voltage-controlled inverter 63 a, 63 b and 63 c which are connected demform in cascade form or in tan. These voltage-controlled inverters can also be called inverters for frequency control. An output terminal of the third voltage-controlled inverter 63 c is coupled to an input terminal of the first controlled inverter 63 a, to form a ring oscillator. Each of the voltage controlled inverters 63 a, 63 b and 63 c has a P-channel MOS transistor 60 , an N-channel MOS transistor 61 and an N-channel MOS transistor 62 connected between a power supply voltage VDD and earth GND are coupled in series. The P-channel MOS transistor 60 and the N-channel MOS transistor 61 constitute a CMOS inverter. The N-channel MOS transistor 62 is used to control an oscillation frequency of the VCO.

Ein Phasendifferenzsignal S10 wird zur Gate-Elektrode des N-Kanal-MOS- Transistors 62 jedes der spannungsgesteuerten Inverter 63a, 63b und 63c zuge führt. Das Phasendifferenzsignal S10 wird durch Glätten eines Phasendifferenzsi gnals zwischen einem externen Taktsignal CK1 und einem internen Taktsignal CK2 einer PLL-Schaltung erhalten. Wenn ein Signalpotentialpegel des Phasendiffe renzsignals S10 relativ hoch ist, wird jeder der N-Kanal-MOS-Transistoren 62 für eine Frequenzsteuerung mehr leitend, d. h. ein interner Widerstand jedes Transi stors 62 wird relativ klein. Daher wird eine Oszillationsfrequenz des Ringoszillators, d. h. des VCO, relativ hoch. Andererseits wird dann, wenn der Signalpotentialpegel des Phasendifferenzsignals S10 relativ niedrig ist, jeder der N-Kanal-MOS- Transistoren 62 für eine Frequenzsteuerung mehr nicht leitend, d. h. der interne Widerstand jedes Transistors 62 wird relativ große. Daher wird eine Oszillationsfre quenz des Ringoszillators relativ niedrig. Auf diese Weise kann die Oszillationsfre quenz des VCO durch Steuern des Signalpotentialpegels des Phasendifferenzsi gnals S10 geändert werden, und durch Ändern der Oszillationsfrequenz des VCO kann die Phasendifferenz zwischen dem externen Taktsignal CK1 und dem inter nen Taktsignal CK2 reduziert werden, so daß die Phase und die Frequenz der Taktsignale CK1 und CK2 schließlich miteinander übereinstimmen.A phase difference signal S10 to the gate electrode of the N-channel MOS transistor 62 of each of the voltage controlled inverter 63 a, 63 b and 63 c, respectively. The phase difference signal S10 is obtained by smoothing a phase difference signal between an external clock signal CK1 and an internal clock signal CK2 of a PLL circuit. When a signal potential level of the phase difference signal S10 is relatively high, each of the N-channel MOS transistors 62 for frequency control becomes more conductive, ie, an internal resistance of each transistor 62 becomes relatively small. Therefore, an oscillation frequency of the ring oscillator, ie, the VCO, becomes relatively high. On the other hand, when the signal potential level of the phase difference signal S10 is relatively low, each of the N-channel MOS transistors 62 for frequency control becomes more non-conductive, ie, the internal resistance of each transistor 62 becomes relatively large. Therefore, a Oszillationsfre frequency of the ring oscillator is relatively low. In this way, the oscillation frequency of the VCO can be changed by controlling the signal potential level of the phase difference signal S10, and by changing the oscillation frequency of the VCO, the phase difference between the external clock signal CK1 and the internal clock signal CK2 can be reduced, so that the phase and the phase Frequency of the clock signals CK1 and CK2 finally coincide with each other.

Jedoch ist es deshalb, weil bei der in Fig. 6 gezeigten herkömmlichen PLL- Schaltung nur ein VCO verwendet wird, nötig, eine Verstärkung jedes der N-Kanal- MOS-Transistoren 62 für eine Frequenzsteuerung groß zu machen. Daher schwankt die Oszillationsfrequenz des VCO dann, wenn ein Rauschen in das Pha sendifferenzsignal S10 eingeführt wird, stark.However, because only one VCO is used in the conventional PLL circuit shown in Fig. 6, it is necessary to make a gain of each of the N-channel MOS transistors 62 large for frequency control. Therefore, when noise is introduced into the phase difference signal S10, the oscillation frequency of the VCO largely fluctuates.

Beispielsweise ist es dann, wenn eine PLL-Schaltung von 50 MHz herzustellen ist, erforderlich, daß ein in der PLL-Schaltung verwendeter VCO bei irgendeinem ge gebenen Zustand bei 50 MHz oszillieren kann, bei welchem die PLL-Schaltung verwendet wird. Daher sollte der VCO, der eine Komponente bzw. ein Bauteil der PLL-Schaltung ist und der der empfindlichste Teil gegenüber Rauschen ist, im Mittenzustand in einem Bereich zwischen 25 MHz und 100 MHz oszillieren.For example, if a PLL circuit of 50 MHz is to be produced, required that a used in the PLL circuit VCO at any ge given state at 50 MHz can oscillate at which the PLL circuit is used. Therefore, the VCO, which is a component or component of the PLL circuit is the most sensitive part to noise in the Oscillate in the middle state in a range between 25 MHz and 100 MHz.

Wenn die Oszillationsfrequenz eines solchen VCO durch eine Steuerspannung zwischen 0 bis 3 V (Volt) gesteuert wird, wird die Empfindlichkeit des VCO wie folgt:

(100 - 25)/3 = 25 MHz/V.When the oscillation frequency of such a VCO is controlled by a control voltage between 0 to 3 V (volts), the sensitivity of the VCO becomes as follows:

(100 - 25) / 3 = 25 MHz / V.

Andererseits sollte gemäß der Erhöhung der Betriebsgeschwindigkeit einer inte grierten Halbleiterschaltungsvorrichtung dann, wenn eine PLL-Schaltung von 500 MHz herzustellen ist, ein VCO in einer solchen PLL-Schaltung von 250 MHz bis 1000 MHz oszillieren können. Wenn die Oszillationsfrequenz eines solchen VCO durch eine Steuerspannung zwischen 0 bis 3 V (Volt) gesteuert wird, wird die Emp findlichkeit des VCO wie folgt:
On the other hand, according to the increase in the operation speed of an integrated semiconductor circuit device, when a PLL circuit of 500 MHz is to be manufactured, a VCO in such a PLL circuit should be capable of oscillating from 250 MHz to 1000 MHz. When the oscillation frequency of such a VCO is controlled by a control voltage between 0 to 3 V (volts), the sensitivity of the VCO becomes as follows:

(1000 - 250)/3 = 250 MHz/V.(1000-250) / 3 = 250 MHz / V.

Daher wird der VCO sehr empfindlich gegenüber Rauschen. Wenn über eine ka pazitive Kopplung und ähnliches Rauschen an einen Schaltungsteil des VCO ange legt wird, gibt es eine Möglichkeit, daß die PLL fehlerhaft arbeiten kann.Therefore, the VCO becomes very sensitive to noise. If about a ka pacitive coupling and similar noise to a circuit part of the VCO there is a possibility that the PLL may malfunction.

Anders ausgedrückt wird es gemäß der Erhöhung der Betriebsgeschwindigkeit ei ner integrierten Halbleiterschaltungsvorrichtung nötig, die Empfindlichkeit einer VCO-Schaltung in einer PLL-Schaltung zu erhöhen, und als Ergebnis wird eine Rauschimmunität der PLL-Schaltung verschlechtert. Dies ist der strukturelle Nachteil der herkömmlichen PLL-Schaltung.In other words, according to the increase in the operating speed, it becomes ei ner integrated semiconductor circuit device, the sensitivity of a VCO circuit in a PLL circuit increase, and as a result, a Noise immunity of the PLL circuit degraded. This is the structural one Disadvantage of the conventional PLL circuit.

Zum Verbessern einer Rauschimmunität und zum Vergrößern eines Betriebsfre quenzbereichs einer PLL-Schaltung ist eine PLL-Schaltung mit einer Vielzahl von VCP-Schaltungseinheiten entsprechend einer Vielzahl von Oszillationsfrequenz bändern beispielsweise in der offengelegten japanischen Patentveröffentlichung Nr. 9-284130 offenbart. Fig. 8 ist ein Blockdiagramm, das eine Struktur einer sol chen herkömmlichen PLL-Schaltung zeigt.For improving a noise immunity and increasing an operating frequency range of a PLL circuit, a PLL circuit having a plurality of VCP circuit units corresponding to a plurality of oscillation frequency bands is disclosed in, for example, Japanese Laid-Open Patent Publication No. 9-284130. Fig. 8 is a block diagram showing a structure of such a conventional PLL circuit.

Die in Fig. 8 gezeigte herkömmliche PLL-Schaltung weist einen Frequenz- und Phasenkomparator (PFD) 50, eine Ladungspumpe (CHP) 51, ein Tiefpaßfilter (LPF) 52, einen spannungsgesteuerten Oszillator (VCO) 53, einen Frequenzzähler (FQC) 54 und einen Selektor 55 auf. Der Frequenz- und Phasenkomparator (PFD) 50 vergleicht ein externes Taktsignal CK1 und ein internes Taktsignal CK2 und er faßt eine Phasendifferenz und eine Frequenzdifferenz zwischen diesen Taktsigna len CK1 und CK2. Die Ladungspumpe (CHP) 51 lädt oder entlädt eine Schaltung des LPF 52 in Abhängigkeit vom Ergebnis eines Vergleichs des PFD 50. Das LPF 52 glättet das Phasen- und Frequenz-Fehlersignal und gibt ein zum VCO 53 zuge führtes Fehlersignal aus. Der VCO 53 weist eine Vielzahl von spannungsgesteuer ten Oszillatorschaltungseinheiten 53a auf, die einen Oszillationsbetrieb gemäß dem Fehlersignal vom LPF 52 durchführen und die einer Vielzahl von Oszillations frequenzbändern entsprechen. Der FQC 54 zählt eine Frequenz des externen Taktsignals CK1 und führt ein Auswahlsignal zum Selektor 55 zu. Der Selektor 55 wählt eine der spannungsgesteuerten Oszillatorschaltungseinheiten 53a im VCO 53 gemäß dem Auswahlsignal vom Selektor 55 aus. Im VCO 53 haben die span nungsgesteuerten Oszillatorschaltungseinheiten 53a entsprechend benachbarten Frequenzbändern Frequenzbandteile, die einander wechselseitig überlagert sind.The conventional PLL circuit shown in Fig. 8 comprises a frequency and phase comparator (PFD) 50 , a charge pump (CHP) 51 , a low pass filter (LPF) 52 , a voltage controlled oscillator (VCO) 53 , a frequency counter (FQC) 54 and a selector 55 . The frequency and phase comparator (PFD) 50 compares an external clock signal CK1 and an internal clock signal CK2, and detects a phase difference and a frequency difference between these clock signals CK1 and CK2. The charge pump (CHP) 51 charges or discharges a circuit of the LPF 52 depending on the result of a comparison of the PFD 50 . The LPF 52 smoothes the phase and frequency error signal and outputs an error signal supplied to the VCO 53 . The VCO 53 has a plurality of voltage-controlled oscillator circuit units 53 a, which perform an oscillation operation in accordance with the error signal from the LPF 52 and which correspond to a plurality of oscillation frequency bands. The FQC 54 counts a frequency of the external clock signal CK1 and supplies a selection signal to the selector 55 . The selector 55 selects one of the voltage-controlled oscillator circuit units 53 a in the VCO 53 in accordance with the selection signal from the selector 55 . In the VCO 53 , the voltage controlled oscillator circuit units 53 a have frequency band portions corresponding to adjacent frequency bands, which are mutually superimposed.

In der in Fig. 8 gezeigten PLL-Schaltung überwacht der Frequenzzähler 54 die Frequenz des externen Taktsignals CK1 und liefert ein Signal, das die Frequenz des externen Taktsignals CK1 anzeigt, zum Selektor 55. Gemäß dem Signal vom Frequenzzähler 54 wählt der Selektor 55 eine geeignete spannungsgesteuerte Oszillatorschaltungseinheit 53a aus, und die ausgewählte spannungsgesteuerte Oszillatorschaltungseinheit 53a wird zwischen den Ausgang des LPF 52 und den PFD 50 gekoppelt. Dadurch kann die PLL-Schaltung der Fig. 8 auf das externe Taktsignal CK1 regeln.In the PLL circuit shown in FIG. 8, the frequency counter 54 monitors the frequency of the external clock signal CK1 and supplies a signal indicative of the frequency of the external clock signal CK1 to the selector 55 . In accordance with the signal from the frequency counter 54 , the selector 55 selects a suitable voltage-controlled oscillator circuit unit 53 a, and the selected voltage-controlled oscillator circuit unit 53 a is coupled between the output of the LPF 52 and the PFD 50 . Thereby, the PLL circuit of FIG. 8 can control the external clock signal CK1.

Jedoch ist es beispielsweise dann, wenn die Frequenz des externen Taktsignals CK1 über oder in Frequenzbändern einer Vielzahl von spannungsgesteuerten Os zillatorschaltungseinheiten 53a schwankt, schwierig, der Schwankung der Fre quenz schnell zu folgen, weil die ausgewählte spannungsgesteuerte Oszillator schaltungseinheit 53a zwischen dem LPF 52 und dem PFD 50 fest gekoppelt ist.However, it is, for example, when the frequency of the external clock signal CK1 zillatorschaltungseinheiten above or in frequency bands of a plurality of voltage controlled Os 53a fluctuates, it is difficult to follow the fluctuation of the fre quency quickly because the selected voltage controlled oscillator circuit unit 53 a between the LPF 52 and the PFD 50 is fixedly coupled.

Wenn es für die PLL-Schaltung erforderlich ist, der Schwankung der Frequenz zwangsweise zu folgen, ist es nötig, den Frequenzzähler 54 einmal rückzusetzen, und dann, wenn der Frequenzzähler 54 rückgesetzt ist, gelangen das externe Taktsignal CK1 und das interne Taktsignal CK2 zu diesem Zeitpunkt vollständig aus einer Synchronisierung. Daher ist es nötig, durch Verwenden einer anderen spannungsgesteuerten Oszillatorschaltungseinheit 53a einen Synchronisationsbe trieb der PLL-Schaltung, einschließlich einer Zähloperation des Frequenzzählers 54, erneut zu starten. Als Ergebnis wird solange, bis die PLL-Schaltung wieder eine Synchronisation erhalten kann, das interne Taktsignal CK2 ausgegeben, das von einer Synchronisation weit entfernt ist. When it is necessary for the PLL circuit to forcibly follow the fluctuation of the frequency, it is necessary to reset the frequency counter 54 once, and when the frequency counter 54 is reset, the external clock signal CK1 and the internal clock signal CK2 come to it Time completely out of a sync. Therefore, by using another voltage-controlled oscillator circuit unit 53 a, it is necessary to restart a synchronization operation of the PLL circuit, including a counting operation of the frequency counter 54 . As a result, until the PLL circuit can obtain synchronization again, the internal clock signal CK2 that is far from synchronization is output.

Allgemein ist ein von einer mobilen Einheit gesendetes Kommunikationssignal ein Signal, das durch Modulieren eines Taktsignals und eines Datensignals vorbereitet ist. In einem solchen Fall schwankt eine Frequenz eines durch Demodulieren des empfangenen Kommunikationssignals erhaltenen Taktsignals andauernd. Daher gibt es als ein Beispiel für ein System, das ein externes Taktsignal erzeugt, dessen Frequenz über oder in einer Vielzahl von Frequenzbändern einer Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten schwankt, beispielsweise einen Satelliten mit einer elliptischen Umlaufbahn. Da eine Fluggeschwindigkeit eines solchen Satelliten sich andauernd ändert, schwankt die Frequenz des von einem solchen Satelliten empfangenen Signals aufgrund des Dopplereffekts an dauernd.Generally, a communication signal sent from a mobile unit is on Signal prepared by modulating a clock signal and a data signal is. In such a case, a frequency of one fluctuates by demodulating the received received signal continuously. Therefore As an example of a system that generates an external clock signal, its Frequency over or in a variety of frequency bands of a variety of voltage controlled oscillator circuit units, for example a satellite with an elliptical orbit. As an airspeed of such a satellite is constantly changing, the frequency of the signal received by such a satellite due to the Doppler effect permanently.

Die vorliegende Erfindung ist unter Berücksichtigung der oben angegebenen Nachteile der herkömmlichen PLL-Schaltung gemacht worden.The present invention is in consideration of the above Disadvantages of the conventional PLL circuit have been made.

Es ist eine Aufgabe der vorliegenden Erfindung, eine PLL-Schaltung zu schaffen, die mit einem externen Taktsignal über einen weiten Frequenzbereich des exter nen Taktsignals kontinuierlich synchronisieren kann.It is an object of the present invention to provide a PLL circuit with an external clock signal over a wide frequency range of the exter NEN clock signal can synchronize continuously.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine PLL-Schaltung zu schaffen, die mit einem externen Taktsignal kontinuierlich synchronisieren kann, selbst wenn eine Frequenz des externen Taktsignals über einen weiten Frequenz bereich schwankt.It is another object of the present invention to provide a PLL circuit which can continuously synchronize with an external clock signal, even if a frequency of the external clock signal over a wide frequency range varies.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine PLL-Schaltung zu schaffen, die eine Vielzahl von spannungsgesteuerten Oszillatorschaltungseinhei ten entsprechend einer Vielzahl von Frequenzbändern hat und die mit einem ex ternen Taktsignal kontinuierlich synchronisieren kann, selbst wenn eine Frequenz des externen Taktsignals über eine Vielzahl von Frequenzbändern schwankt.It is another object of the present invention to provide a PLL circuit to provide a variety of voltage controlled oscillator circuit th corresponding to a plurality of frequency bands and having an ex can synchronize the clock signal continuously, even if a frequency of the external clock signal fluctuates over a plurality of frequency bands.

Gemäß einem Aspekt der vorliegenden Erfindung ist eine phasenverriegelte Schleifenschaltung (PLL- bzw. Phasenregelkreis-Schaltung) geschaffen, die fol gendes aufweist: einen Phasenkomparator zum Vergleichen von Phasen eines ersten Signals und eines zweiten Signals und zum Ausgeben eines Phasendiffe renzsignals gemäß einer Differenz der Phasen des ersten Signals und des zweiten Signals; einen spannungsgesteuerten Oszillatorteil, der eine Vielzahl von span nungsgesteuerten Oszillatorschaltungseinheiten entsprechend jeweils wenigstens teilweise unterschiedlichen Oszillationsfrequenzbändern aufweist und der das zweite Signal mit einer Frequenz, die basierend auf dem Phasendifferenzsignal gesteuert wird, ausgibt; und einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten basierend auf dem Phasen differenzsignal, um das zweite Signal auszugeben.According to one aspect of the present invention is a phase-locked Loop circuit (PLL or phase locked loop circuit) created, the fol a phase comparator for comparing phases of a first signal and a second signal and for outputting a phase difference rence signal according to a difference of the phases of the first signal and the second signal; a voltage controlled oscillator part that has a variety of span voltage controlled oscillator circuit units corresponding to at least each Has partially different oscillation frequency bands and the the second signal having a frequency based on the phase difference signal is controlled, outputs; and a selector for selecting one of the plurality of voltage controlled oscillator circuit units based on the phases difference signal to output the second signal.

Es ist vorzuziehen, daß die PLL-Schaltung weiterhin ein Tiefpaßfilter zum Glätten des vom Komparator ausgegebenen Phasendifferenzsignals aufweist, um eine Steuerspannung zu erzeugen, die zum spannungsgesteuerten Oszillatorteil zuge führt wird.It is preferable that the PLL circuit further includes a low-pass filter for smoothing of the output from the comparator phase difference signal to a To generate control voltage supplied to the voltage controlled oscillator part leads.

Es ist auch Vorzuziehen, daß benachbarte Bänder der Oszillationsfrequenzbänder der Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten einander teilweise überlagern.It is also preferable that adjacent bands of the oscillation frequency bands the plurality of voltage controlled oscillator circuit units each other partially overlay.

Es ist weiterhin vorzuziehen, daß jede der spannungsgesteuerten Oszillatorschal tungseinheiten ein Ringoszillator ist, der eine Inverterkette aufweist, die einen In verter für eine Frequenzsteuerung und eine Vielzahl von in Tandemform gekoppel ten Invertern hat.It is further preferable that each of the voltage controlled oscillator scarf is a ring oscillator having an inverter chain having an In verter for a frequency control and a plurality of coupled in tandem ten inverters.

Es ist vorteilhaft, daß Eingangsanschlüsse aller Inverter für eine Frequenzsteue rung mit einem Knoten gekoppelt sind, der das zweite Signal empfängt.It is advantageous that input terminals of all inverters for a frequency control tion are coupled to a node that receives the second signal.

Es ist auch vorteilhaft, daß die Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten eine Inverterkette aufweist, die einen Inverter für eine Frequenz steuerung und eine Vielzahl von in Tandemform gekoppelten Invertern hat, und die Inverterkette bei einer Vielzahl von Knoten auf eine Weise von einem Eingang zu einem Ausgang der Inverterkette nach außen geführt ist, wobei die Vielzahl von Knoten mit dem Selektor verbunden ist.It is also advantageous that the plurality of voltage controlled oscillator scarf processing units comprises an inverter chain comprising an inverter for a frequency control and a variety of tandem-coupled inverters, and the Invert chain at a variety of nodes in a way from one entrance to an output of the inverter chain is led to the outside, wherein the plurality of Node is connected to the selector.

Es ist weiterhin vorteilhaft, daß ein Eingangsanschluß des Inverters für eine Fre quenzsteuerung mit einem Knoten gekoppelt ist, der das zweite Signal empfängt.It is also advantageous that an input terminal of the inverter for a Fre coupled to a node which receives the second signal.

Es ist vorzuziehen, daß der Selektor eine Steuerung aufweist, die die Steuerspan nung empfängt und die ein Auswahlsignal ausgibt, und einen Multiplexer, der die geeignetste spannungsgesteuerte Oszillatorschaltungseinheit basierend auf dem Auswahlsignal auswählt. It is preferable that the selector has a controller that controls the control chip receives and outputs a selection signal, and a multiplexer, the most suitable voltage controlled oscillator circuit unit based on the Selection signal selects.

Es ist auch vorzuziehen, daß die Steuerung einen A/D-Wandler aufweist.It is also preferable that the controller has an A / D converter.

Es ist weiterhin vorzuziehen, daß das erste Signal ein erstes Taktsignal ist, das von außerhalb einer integrierten Halbleiterschaltungsvorrichtung zugeführt wird, und das zweite Signal ein internes Taktsignal ist, das in der integrierten Halbleiterschal tungsvorrichtung verwendet wird.It is further preferable that the first signal is a first clock signal generated by is supplied outside of a semiconductor integrated circuit device, and the second signal is an internal clock signal that is in the integrated semiconductor circuit tungsvorrichtung is used.

Es ist auch vorzuziehen, daß der Selektor die spannungsgesteuerten Oszillator schaltungseinheiten kontinuierlich umschalten kann, die in einem Zustand sind, der Ausgangssignale ausgeben kann.It is also preferable that the selector be the voltage controlled oscillator continuously switch circuits that are in a state that Output signals can output.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein spannungsge steuerter Oszillator (VCO) geschaffen, der folgendes aufweist: einen spannungs gesteuerten Oszillatorteil, der eine Vielzahl von spannungsgesteuerten Oszillator schaltungseinheiten entsprechend jeweils wechselseitig unterschiedlichen Oszilla tionsfrequenzbändern aufweist und der ein Oszillationssignal mit einer Frequenz ausgibt, die basierend auf einem Steuersignal gesteuert wird; und einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten basierend auf dem Steuersignal, um das Oszillationssignal auszu geben.According to another aspect of the present invention is a spannungsge controlled oscillator (VCO), comprising: a voltage controlled oscillator part, which is a variety of voltage controlled oscillator circuit units corresponding to each mutually different Oszilla tion frequency bands and the one oscillation signal having a frequency output that is controlled based on a control signal; and a selector for selecting one of the plurality of voltage controlled oscillator scarf processing units based on the control signal to emit the oscillation signal give.

In diesem Fall ist es vorzuziehen, daß benachbarte Bänder der Oszillationsfre quenzbänder der Vielzahl von spannungsgesteuerten Oszillatorschaltungseinhei ten einander teilweise überlagern.In this case, it is preferable that adjacent bands of the oscillation freq frequency bands of the plurality of voltage controlled oscillator circuit units partially overlap each other.

Es ist auch vorzuziehen, daß jede der spannungsgesteuerten Oszillatorschal tungseinheiten ein Ringoszillator ist, der eine Inverterkette aufweist, die einen In verter für eine Frequenzsteuerung und eine Vielzahl von in Tandemform gekoppel ten Invertern hat.It is also preferable that each of the voltage controlled oscillator scarf is a ring oscillator having an inverter chain having an In verter for a frequency control and a plurality of coupled in tandem ten inverters.

Es ist weiterhin vorzuziehen, daß die Vielzahl von spannungsgesteuerten Oszilla torschaltungseinheiten eine Inverterkette aufweist, die einen Inverter für eine Fre quenzsteuerung und eine Vielzahl von in Tandemform gekoppelten Invertern hat, und die Inverterkette bei einer Vielzahl von Knoten auf eine Weise von einem Ein gang zu einem Ausgang der Inverterkette nach außen geführt ist, wobei die Viel zahl von Knoten mit dem Selektor verbunden ist. It is further preferable that the plurality of voltage controlled oscillators gate circuit units comprises an inverter chain having an inverter for a Fre frequency control and a plurality of inverters coupled in tandem, and the inverter chain at a plurality of nodes in a one-on-one manner led to an exit of the inverter chain to the outside, whereby the Viel number of nodes connected to the selector.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine integrierte Halbleiterschaltungsvorrichtung geschaffen, die eine phasenverriegelte Schleifen schaltung (eine PLL-Schaltung bzw. einen Phasenregelkreis) enthält, wobei die PLL-Schaltung folgendes aufweist: einen Phasenkomparator zum Vergleichen von Phasen eines ersten Signals und eines zweiten Signals und zum Ausgeben eines Phasendifferenzsignals gemäß einer Differenz von Phasen des ersten und des zweiten Signals; ein Tiefpaßfilter zum Glätten des vom Komparator ausgegebenen Phasendifferenzsignals, um eine Steuerspannung zu erzeugen; einen spannungs gesteuerten Oszillatorteil, der eine Vielzahl von spannungsgesteuerten Oszillator schaltungseinheiten entsprechend jeweils wechselseitig unterschiedlichen Oszilla tionsfrequenzbänder aufweist und der das zweite Signal mit einer Frequenz aus gibt, die basierend auf der Steuerspannung gesteuert wird; und einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteuerten Oszillatorschaltungsein heiten basierend auf der Steuerspannung, um das zweite Signal auszugeben.According to another aspect of the present invention is an integrated Semiconductor circuit device provided, the phase-locked loops circuit (a PLL circuit or a phase-locked loop), wherein the PLL circuit comprising: a phase comparator for comparing Phases of a first signal and a second signal and to output a Phase difference signal according to a difference of phases of the first and the second signal; a low-pass filter for smoothing the output from the comparator Phase difference signal to generate a control voltage; a tension controlled oscillator part, which is a variety of voltage controlled oscillator circuit units corresponding to each mutually different Oszilla tion frequency bands and the second signal with a frequency which is controlled based on the control voltage; and a selector for Selecting one of the plurality of voltage controlled oscillator circuits based on the control voltage to output the second signal.

Es ist vorzuziehen, daß benachbarte Bänder der Oszillationsfrequenzbänder der Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten einander teilwei se überlagern.It is preferable that adjacent bands of the oscillation frequency bands of the Variety of voltage controlled oscillator circuit units teilwei part superimpose it.

Bei der vorliegenden Erfindung ist eine Vielzahl von spannungsgesteuerten Oszilla torschaltungseinheiten entsprechend einer Vielzahl von unterschiedlichen Fre quenzbändern in einem spannungsgesteuerten Oszillatorteil vorgesehen, und eine spannungsgesteuerte Oszillatorschaltungseinheit des geeignetsten Oszillationsfre quenzbandes wird aus der Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten durch eine Selektoreinrichtung ausgewählt. Ebenso wird die span nungsgesteuerte Oszillatorschaltungseinheit aus der Vielzahl von spannungsge steuerten Oszillatorschaltungseinheiten ausgewählt, die in einem Zustand zum Zuführen von Ausgangssignalen sind. Daher kann die PLL-Schaltung selbst dann, wenn eine Frequenz des oben angegebenen ersten Signals über die Frequenz bänder einer Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten schwankt, ein geregeltes Ausgangssignal ausgeben, ohne eine Diskontinuität zu verursachen.In the present invention is a variety of voltage controlled oscillators gate circuit units corresponding to a plurality of different Fre quenched bands provided in a voltage-controlled oscillator part, and a Voltage-controlled oscillator circuit unit of the most suitable Oszillationsfre quenzbandes is from the variety of voltage-controlled oscillator scarf processing units selected by a selector device. Likewise, the span voltage controlled oscillator circuit unit of the plurality of spannungsge controlled oscillator circuit units selected in a state for Supplying output signals are. Therefore, even if the PLL circuit can if a frequency of the first signal above the frequency bands of a plurality of voltage controlled oscillator circuit units varies, output a regulated output signal without a discontinuity cause.

Diese und andere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Zusammenhang mit den beigefügten Zeichnungen klar verstanden werden, wobei gleiche Bezugszeichen identische und entsprechende Teile in allen Figuren bezeichnen, und wobei:These and other features and advantages of the present invention will become apparent the following detailed description in conjunction with the attached Drawings are clearly understood, wherein like reference numerals identical and designate corresponding parts in all figures, and wherein:

Fig. 1 ein Blockschaltungsdiagramm ist, das eine Struktur einer PLL- Schaltung gemäß der vorliegenden Erfindung zeigt; Fig. 1 is a block circuit diagram showing a structure of a PLL circuit according to the present invention;

Fig. 2 ein Blockschaltungsdiagramm ist, das eine detaillierte Struktur eines in der PLL-Schaltung der Fig. 1 verwendeten spannungsgesteuerten Oszillators zeigt; Fig. 2 is a block circuit diagram showing a detailed structure of a voltage controlled oscillator used in the PLL circuit of Fig. 1;

Fig. 3A ein Schaltungsdiagramm ist, das eine Schaltungsstruktur eines Inver ters für eine Frequenzsteuerung zeigt, der in dem in Fig. 2 gezeigten spannungsgesteuerten Oszillator verwendet wird; Fig. 3A is a circuit diagram showing a circuit structure of a frequency control inverter used in the voltage controlled oscillator shown in Fig. 2;

Fig. 3B ein Schaltungsdiagramm ist, das eine Schaltungsstruktur eines Inver ters zeigt, der in dem in Fig. 2 gezeigten spannungsgesteuerten Os zillator verwendet wird; Fig. 3B is a circuit diagram showing a circuit structure of an inverter used in the voltage controlled oscillator shown in Fig. 2;

Fig. 4 ein Blockschaltungsdiagramm ist, das eine Verbindung eines A/D- Wandlers zeigt, der in dem in Fig. 2 gezeigten spannungsgesteuerten Oszillator verwendet wird; Fig. 4 is a block circuit diagram showing a connection of an A / D converter used in the voltage controlled oscillator shown in Fig. 2;

Fig. 5 ein Blockschaltungsdiagramm ist, das eine detaillierte Struktur eines weiteren spannungsgesteuerten Oszillators zeigt, der in der PLL- Schaltung der Fig. 1 verwendet werden kann; Fig. 5 is a block circuit diagram showing a detailed structure of another voltage controlled oscillator which can be used in the PLL circuit of Fig. 1;

Fig. 6 ein Blockschaltungsdiagramm ist, das eine Struktur einer herkömmli chen PLL-Schaltung zeigt; Fig. 6 is a block circuit diagram showing a structure of a conventional PLL circuit;

Fig. 7 ein Schaltungsdiagramm ist, das eine Struktur eines spannungsge steuerten Oszillators zeigt, der in der ersten herkömmlichen PLL- Schaltung der Fig. 6 verwendet wird; und Fig. 7 is a circuit diagram showing a structure of a voltage-controlled oscillator used in the first conventional PLL circuit of Fig. 6; and

Fig. 8 ein Blockschaltungsdiagramm ist, das eine Struktur einer weiteren herkömmlichen PLL-Schaltung zeigt. Fig. 8 is a block circuit diagram showing a structure of another conventional PLL circuit.

Nun werden unter Bezugnahme auf die Zeichnungen Ausführungsbeispiele der vorliegenden Erfindung detailliert beschrieben. Fig. 1 zeigt eine schematische Struktur einer PLL-Schaltung 10 als ein Ausführungsbeispiel der vorliegenden Er findung. Die PLL-Schaltung 10 der Fig. 1 wird beispielsweise in einer integrierten Halbleiterschaltungsvorrichtung verwendet und weist allgemein einen Phasenkom parator 1, ein Tiefpaßfilter 2 und einen spannungsgesteuerten Oszillator 3 auf.Now, embodiments of the present invention will be described in detail with reference to the drawings. Fig. 1 shows a schematic structure of a PLL circuit 10 as an embodiment of the present invention. The PLL circuit 10 of FIG. 1 is used, for example, in a semiconductor integrated circuit device, and generally includes a phase comparator 1 , a low pass filter 2, and a voltage controlled oscillator 3 .

Der Phasenkomparator 1 nimmt als seine Eingaben ein externes Taktsignal CK1 und ein internes Taktsignal CK2 an. Das externe Taktsignal CK1 (hier auch erstes Signal genannt) wird von außerhalb der integrierten Halbleiterschaltungsvorrich tung zugeführt, und das interne Taktsignal CK2 (hier auch zweites Signal genannt) wird von innerhalb der integrierten Halbleiterschaltungsvorrichtung zugeführt. Der Phasenkomparator 1 vergleicht Phasen des externen Taktsignals CK1 und des internen Taktsignals CK2 miteinander und gibt ein Phasendifferenzsignal S1, das ein gepulstes Signal ist, das zum Tiefpaßfilter 2 zugeführt wird, entsprechend einer Phasendifferenz zwischen dem externen Taktsignal CK1 und dem internen Taktsi gnal CK2 aus.The phase comparator 1 accepts as its inputs an external clock signal CK1 and an internal clock signal CK2. The external clock signal CK1 (also referred to as a first signal) is supplied from outside the semiconductor integrated circuit device, and the internal clock signal CK2 (also referred to as a second signal) is supplied from within the semiconductor integrated circuit device. The phase comparator 1 compares phases of the external clock signal CK1 and the internal clock signal CK2 with each other, and outputs a phase difference signal S1 which is a pulsed signal supplied to the low-pass filter 2 in accordance with a phase difference between the external clock signal CK1 and the internal clock signal CK2.

Das Tiefpaßfilter 2 wandelt, d. h. glättet, das gepulste Phasendifferenzsignal S1, das vom Phasenkomparator 1 ausgegeben wird, in ein gleichstromartiges Pha sendifferenzsignal S2, d. h. ein geglättetes Phasendifferenzsignal S2, das eine Steuerspannung für den spannungsgesteuerten Oszillator 3 ist. Das Tiefpaßfilter 2 ist beispielsweise ein Verzögerungszeitleitungsfilter, das aus einem oder mehreren Widerständen und einem oder mehreren Kondensatoren gebildet ist.The low-pass filter 2 converts, ie, smooths, the pulsed phase difference signal S1 output from the phase comparator 1 into a DC-like phase difference signal S2, ie, a smoothed phase difference signal S2 which is a control voltage for the voltage-controlled oscillator 3 . The low-pass filter 2 is, for example, a delay-time line filter formed of one or more resistors and one or more capacitors.

Der spannungsgesteuerte Oszillator 3 gibt ein Oszillationssignal aus, dessen Fre quenz in Abhängigkeit von einem Potentialpegel des vom Tiefpaßfilter 2 zugeführ ten gleichstromartigen Phasendifferenzsignals S2 schwankt. Der spannungsge steuerte Oszillator 3 weist eine Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten 4 auf, die einer Vielzahl von unterschiedlichen Oszillationsfre quenzbändern entsprechen. Der spannungsgesteuerte Oszillator 3 weist auch ei nen Selektor 5 auf, der eine der spannungsgesteuerten Oszillatorschaltungseinhei ten 4 entsprechend dem geeignetsten Oszillationsfrequenzband auswählt. Der Selektor 5 kann zwischen den spannungsgesteuerten Oszillatorschaltungseinhei ten 4 kontinuierlich umschalten, von welchen jede zum Ausgeben eines Aus gangssignals bereit ist. The voltage-controlled oscillator 3 outputs an oscillation signal whose frequency varies depending on a potential level of the low-pass filter 2 supplied th DC-like phase difference signal S2. The voltage controlled oscillator 3 has a plurality of voltage controlled oscillator circuit processing units 4 , which correspond to a plurality of different oscillation frequency bands. The voltage controlled oscillator 3 also has a selector 5 which selects one of the voltage controlled oscillator circuit units 4 corresponding to the most suitable oscillation frequency band. The selector 5 can continuously switch between the voltage-controlled oscillator circuit units 4 , each of which is ready to output an output signal.

Im Betrieb vergleicht der Phasenkomparator 1 Phasen des externen Taktsignals CK1 und des internen Taktsignals CK2 miteinander und gibt das auf der Phasendif ferenz basierende gepulste Phasendifferenzsignal S1 aus. Das Tiefpaßfilter 2 er zeugt das gleichstromartige oder geglättete Phasendifferenzsignal S2 aus dem gepulsten Phasendifferenzsignal S1 und führt das gleichstromartige Phasendiffe renzsignal S2 zum spannungsgesteuerten Oszillator 3 zu. Im spannungsgesteuer ten Oszillator 3 wählt der Selektor 5 eine der spannungsgesteuerten Oszillator schaltungseinheiten 4 basierend auf dem gleichstromartigen Phasendifferenzsignal S2 aus, wie es später detailliert angegeben ist. Wenn eine Phase des internen Taktsignals CK2 einer Phase des externen Taktsignals CK1 nacheilt, wird eine Oszillationsfrequenz des spannungsgesteuerten Oszillators 3 angehoben. Ande rerseits wird dann, wenn eine Phase des internen Taktsignals CK2 einer Phase des externen Taktsignals CK1 voreilt, eine Oszillationsfrequenz des spannungs gesteuerten Oszillators 3 abgesenkt. Dadurch wird ein Betrieb einer geschlossenen Schleife durchgeführt, wobei das interne Taktsignal CK2 dem externen Taktsignal CK1 nachfolgt.In operation, the phase comparator 1 compares phases of the external clock signal CK1 and the internal clock signal CK2 with each other and outputs the phase difference-based pulsed phase difference signal S1. The low-pass filter 2 he testifies the DC-like or smoothed phase difference signal S2 from the pulsed phase difference signal S1 and performs the DC Phasendiffe signal signal S2 to the voltage controlled oscillator 3 to. In the voltage-controlled oscillator 3 , the selector 5 selects one of the voltage-controlled oscillator circuit units 4 based on the DC-phase difference signal S2, as will be detailed later. When one phase of the internal clock signal CK2 lags one phase of the external clock signal CK1, an oscillation frequency of the voltage controlled oscillator 3 is raised. On the other hand, when one phase of the internal clock signal CK2 leads one phase of the external clock signal CK1, an oscillation frequency of the voltage-controlled oscillator 3 is lowered. Thereby, a closed-loop operation is performed, with the internal clock signal CK2 following the external clock signal CK1.

Bei der vorliegenden Erfindung ist zum Verbessern einer Rauschimmunität der PLL-Schaltung eine Vielzahl von spannungsgesteuerten Oszillatorschaltungsein heiten 4 im spannungsgesteuerten Oszillator 3 vorgesehen, der der empfindlichste Teil gegenüber Rauschen ist. Ebenso wird die Empfindlichkeit einer Frequenz schwankung jeder der spannungsgesteuerten Oszillatorschaltungseinheiten 4 in bezug auf eine Eingangsspannung, d. h. eine Steuerspannung, auf einen niedrigen Wert eingestellt, beispielsweise einen Wert, der gleich oder kleiner als 1110 von demjenigen eines herkömmlichen spannungsgesteuerten Oszillators ist, wie bei spielsweise des in Fig. 6 und Fig. 7 gezeigten spannungsgesteuerten Oszillators. In einem solchen Fall kann eine Rauschimmunität der PLL-Schaltung gleich oder größer als das 10-fache von derjenigen der herkömmlichen PLL-Schaltung sein. Ebenso ist es in einem solchen Fall theoretisch ausreichend, daß die Anzahl der spannungsgesteuerten Oszillatorschaltungseinheiten 4 10 (zehn) ist. Jedoch ist es unter Berücksichtigung einer gewissen Frequenzüberlagerung vorzuziehen, daß die Anzahl der spannungsgesteuerten Oszillatorschaltungseinheiten 4 12 oder so ist.In the present invention, for improving a noise immunity of the PLL circuit, a plurality of voltage controlled oscillator circuit units 4 are provided in the voltage controlled oscillator 3 , which is the most sensitive part to noise. Also, the sensitivity of a frequency fluctuation of each of the voltage controlled oscillator circuit units 4 with respect to an input voltage, ie, a control voltage is set to a low value, for example, a value equal to or smaller than 1110 of that of a conventional voltage controlled oscillator, as in the example in Fig. 6 and Fig. 7 shown voltage controlled oscillator. In such a case, a noise immunity of the PLL circuit may be equal to or more than 10 times that of the conventional PLL circuit. Also, in such a case, it is theoretically sufficient that the number of voltage-controlled oscillator circuit units 4 is 10 (ten). However, considering a certain frequency superposition, it is preferable that the number of the voltage controlled oscillator circuit units 4 is 12 or so.

Fig. 2 zeigt ein Beispiel einer detaillierten Struktur des spannungsgesteuerten Os zillators 3, der auch den Selektor 5 enthält und der in der PLL-Schaltung der Fig. 1 verwendet wird. Fig. 3A zeigt eine Schaltungsstruktur eines Inverters für eine Fre quenzsteuerung oder eines spannungsgesteuerten Inverters. Fig. 3B zeigt eine Schaltungsstruktur eines normalen Inverters. Fig. 4 stellt eine Verbindung um einen A/D-Wandler im Selektor 5 dar. Fig. 2 shows an example of a detailed structure of the voltage controlled Os zillators 3 , which also contains the selector 5 and which is used in the PLL circuit of Fig. 1. Fig. 3A shows a circuit structure of an inverter for frequency control or a voltage controlled inverter. Fig. 3B shows a circuit structure of a normal inverter. Fig. 4 illustrates a connection to an A / D converter in the selector 5 .

Wie es in Fig. 2 gezeigt ist, weist der spannungsgesteuerte Oszillator 3 eine Viel zahl von in Reihe geschalteten oder in Tandemform verbundenen Inverterschal tungen, d. h. Inverterketten 4a, einen Multiplexer 9 und eine Steuerung 8 auf. Jede der Inverterketten 4a weist einen Inverter 6 für eine Frequenzsteuerung auf, und eine Vielzahl von Invertern 7, die zwischen einem Knoten N5 und einem Eingang des Multiplexers 9 in Reihe gekoppelt, d. h. in Tandemform verbunden, sind. Ein Ausgang des Multiplexers 9 ist zum Knoten N5 rückgekoppelt. Eine Anzahl von Inverterstufen in jeder der Inverterketten 4a ist eine ungerade Anzahl, und die An zahlen der Inverterstufen der Inverterketten 4a unterscheiden sich wechselseitig, so daß unterschiedliche Oszillationsfrequenzbänder erhalten werden. Daher bildet jede der Inverterketten 4a einen Ringoszillator, wenn sie durch den Multiplexer 9 ausgewählt wird, d. h. wenn ein Ausgang und ein Eingang jeder der Inverterketten elektrisch gekoppelt ist, um eine geschlossene Schleifenschaltung zu bilden.As shown in FIG. 2, the voltage-controlled oscillator 3 has a plurality of inverter circuits connected in series or connected in tandem, that is, inverter chains 4 a, a multiplexer 9, and a controller 8 . Each of the inverter chains 4 a includes an inverter 6 for a frequency control, and a plurality of inverters 7, which is coupled between a node N5 and an input of the multiplexer 9 in series, that is connected in tandem form, are. An output of the multiplexer 9 is fed back to node N5. A number of inverter stages in each of the inverter chains 4 a is an odd number, and the numbers of the inverter stages of the inverter chains 4 a are mutually different, so that different oscillation frequency bands are obtained. Therefore, each of the inverter chains 4 a forms a ring oscillator when selected by the multiplexer 9 , that is, when an output and an input of each of the inverter chains are electrically coupled to form a closed loop circuit.

Die Steuerung 8 und der Multiplexer 9 bilden den Selektor 5 der Fig. 1. Die Steue rung 8 empfängt als ihre Eingabe das gleichstromartige Phasendifferenzsignal S2 und gibt zwei Arten von Signalen S3 und S4 aus. Die Signale S3 sind VCO- Auswahlsignale, die zum Multiplexer 9 zugeführt werden und zum Auswählen einer der spannungsgesteuerten Oszillatorschaltungseinheiten 4 verwendet werden. Das Signal S4 ist ein VCO-Steuersignal, das zu allen Invertern 6 für eine Frequenz steuerung in den spannungsgesteuerten Oszillatorschaltungen 4 zugeführt wird und das zum Verändern einer Oszillationsfrequenz der ausgewählten spannungs gesteuerten Oszillatorschaltungseinheit 4 mit einer Empfindlichkeit von 1/10 des herkömmlichen VCO verwendet wird.The controller 8 and the multiplexer 9 constitute the selector 5 of Fig. 1. The controller 8 receives as its input the DC-phase difference signal S2 and outputs two kinds of signals S3 and S4. The signals S3 are VCO selection signals which are supplied to the multiplexer 9 and used to select one of the voltage controlled oscillator circuit units 4 . The signal S4 is a VCO control signal supplied to all the frequency control inverters 6 in the voltage controlled oscillator circuits 4 and used for varying an oscillation frequency of the selected voltage controlled oscillator circuit unit 4 with a sensitivity of 1/10 of the conventional VCO.

Wie es in Fig. 4 gezeigt ist, kann die Steuerung 8 durch einen 4-Bit-A/D-Wandler 10 gebildet sein, wenn die Anzahl der spannungsgesteuerten Oszillatorschal tungseinheiten 4 beispielsweise 12 ist. Der 4-Bit-A/D-Wandler 10 kann digitale Si gnale von 16 Arten von Werten ausgeben und kann eine von 16 spannungsge steuerten Oszillatorschaltungseinheiten 4 auswählen. Daher ist der 4-Bit-A/D- Wandler 10 ausreichend zum Auswählen einer von 12 spannungsgesteuerten Os zillatorschaltungseinheiten 4. Der A/D-Wandler 10 empfängt das gleichstromartige Phasendifferenzsignal S2 als analoge Eingabe und gibt die VCO-Auswahlsignale S3 aus. Das gleichstromartige Phasendifferenzsignal S2 wird zum A/D-Wandler 10 eingegeben und verzweigt, um als das VCO-Steuersignal S4 verwendet zu wer den.As shown in Fig. 4, the controller 8 may be formed by a 4-bit A / D converter 10 , when the number of voltage controlled oscillator scarf processing units 4, for example, 12 is. The 4-bit A / D converter 10 can output digital signals of 16 kinds of values, and can select one of 16 voltage-controlled oscillator circuit units 4 . Therefore, the 4-bit A / D converter 10 is sufficient for selecting one of 12 voltage-controlled oscillator circuit units 4 . The A / D converter 10 receives the DC phase difference signal S2 as an analog input and outputs the VCO selection signals S3. The DC-phase difference signal S2 is input to the A / D converter 10 and branched to be used as the VCO control signal S4 to who.

Der Multiplexer 9 wählt eine der spannungsgesteuerten Oszillatorschaltungseinhei ten 4 entsprechend dem geeignetsten Oszillationsfrequenzband basierend auf den von der Steuerung 8 zugeführten VCO-Auswahlsignalen S3 aus. Das bedeutet, daß der Multiplexer 9 eine Ausgabe des Inverters 7 der letzten Stufe einer der in Tandemform verbundenen Inverterketten 4a in der ausgewählten spannungsge steuerten Oszillatoreinheit 4 zu einem Ausgang des Multiplexers 9 koppelt und das interne Taktsignal CK1 von der ausgewählten spannungsgesteuerten Oszillator schaltungseinheit 4 ausgibt. Ebenso wird die Ausgabe des Multiplexers 9 über den Knoten N5 rückgekoppelt und als ein Eingangssignal zu jedem Inverter 6 für eine Frequenzsteuerung eingegeben.The multiplexer 9 selects one of the voltage-controlled oscillator circuit units 4 corresponding to the most suitable oscillation frequency band based on the VCO selection signals S3 supplied from the controller 8 . That is, the multiplexer 9 outputs an output of the last stage inverter 7 of one of the tandem-connected inverter chains 4 a in the selected voltage controlled oscillator unit 4 to an output of the multiplexer 9 and outputs the internal clock signal CK1 from the selected voltage controlled oscillator circuit unit 4 , Also, the output of the multiplexer 9 is fed back via the node N5 and input as an input to each inverter 6 for frequency control.

Obwohl es in der Zeichnung nicht gezeigt ist, kann der Multiplexer 9 irgendein Typ von Multiplexer sein. Beispielsweise wird das VCO-Auswahlsignal S3 über eine 12- Draht-Schaltung zum Multiplexer 9 geliefert, und der Multiplexer 9 kann eine der spannungsgesteuerten Oszillatorschaltungseinheiten 4 darauf basierend auswäh len, welcher der 12 Drähte aktiv ist. In einem solchen Fall ist es möglich, zu erwä gen, daß der A/D-Wandler 10 einen Signaldecodierer, wie einen Adressendecodie rer einer Halbleiterspeichervorrichtung, haben kann, der ein paralleles 4-Bit-Signal decodiert, das durch eine A/D-Wandlung in ein decodiertes 16-Draht-Signal erhal ten wird, wobei eine von 16 Leitungen aktiv wird, und bei diesem Ausführungsbei spiel nur 12 Leitungen unter den 16 Leitungen verwendet werden. Der Multiplexer 9 hat 12 UND-Gatter, von welchen jedes ein Ausgangssignal von dem letzten In verter 7 der Inverterketten 4a jeder der spannungsgesteuerten Schaltungseinheiten 4 und ein Signal von einer Leitung des decodierten 16-Draht-Signals empfängt. Ausgaben der UND-Gatter werden durch ein ODER-Gatter ODER-bearbeitet bzw. - verknüpft und als das interne Taktsignal CK2 ausgegeben.Although not shown in the drawing, the multiplexer 9 may be any type of multiplexer. For example, the VCO selection signal S3 is supplied via a 12-wire circuit to the multiplexer 9, and multiplexer 9, one of the voltage controlled oscillator circuit units 4 len based thereon auswäh, which is the 12 wires running. In such a case, it is possible to consider that the A / D converter 10 may have a signal decoder such as an address decoder of a semiconductor memory device that decodes a parallel 4-bit signal output by an A / D converter. Conversion is achieved in a decoded 16-wire signal, wherein one of 16 lines is active, and in this Ausführungsbei game only 12 lines among the 16 lines are used. The multiplexer 9 has 12 AND gates, each of which is an output signal from the last verter 7, the inverter chains 4 a each of the voltage-controlled circuit packages 4 and a signal of a line of the decoded 16-wire signal receives. Outputs of the AND gates are OR-ORed and output as the internal clock signal CK2.

Wie es in Fig. 3A gezeigt ist, weist der Inverter 6 für eine Frequenzsteuerung einen P-Kanal-MOS-Transistor 20, einen N-Kanal-MOS-Transistor 21 und einen N-Kanal- MOS-Transistor 22 auf, die zwischen einer Leistungsversorgungsspannung VDD und der Erdung GND in Reihe gekoppelt sind. Der P-Kanal-MOS-Transistor 20 und der N-Kanal-MOS-Transistor 21 bilden einen CMOS-Inverter. Die Source-Elektrode des P-Kanal-MOS-Transistors 20 ist mit der Leistungsversorgungsspannung VDD gekoppelt und seine Drain-Elektrode ist mit der Drain-Elektrode des N-Kanal-MOS- Transistors 21 gekoppelt. Die Gate-Elektroden des P-Kanal-MOS-Transistors 20 und des N-Kanal-Transistors 21 sind gemeinsam mit dem Knoten N5 verbunden. Der Knoten N5 empfängt das interne Taktsignal CK2, das vom Ausgang des Mul tiplexers 9 rückgekoppelt ist (Fig. 2). Ein Knoten N2, mit dem die Drain-Elektrode des P-Kanal-MOS-Transistors 20 und die Drain-Elektrode des N-Kanal-MOS- Transistors 21 gemeinsam verbunden sind, ist mit einem Knoten N1 verbunden, d. h. einem Eingang eines Inverters 7 der nächsten Stufe (Fig. 3B).As shown in Fig. 3A, the inverter 6 for a frequency control, a P-channel MOS transistor 20 , an N-channel MOS transistor 21 and an N-channel MOS transistor 22 , which between a Power supply voltage VDD and the ground GND are coupled in series. The P-channel MOS transistor 20 and the N-channel MOS transistor 21 constitute a CMOS inverter. The source of the P-channel MOS transistor 20 is coupled to the power supply voltage VDD, and its drain is coupled to the drain of the N-channel MOS transistor 21 . The gate electrodes of the P-channel MOS transistor 20 and the N-channel transistor 21 are commonly connected to the node N5. The node N5 receives the internal clock signal CK2, which is fed back from the output of the Mul tiplexers 9 ( Fig. 2). A node N2, to which the drain of the P-channel MOS transistor 20 and the drain of the N-channel MOS transistor 21 are commonly connected, is connected to a node N1, ie, an input of an inverter 7 the next stage ( FIG. 3B).

Die Source-Elektrode des N-Kanal-MOS-Transistors 21 ist mit der Drain-Elektrode des N-Kanal-MOS-Transistors 22 verbunden. Die Source-Elektrode des N-Kanal- MOS-Transistors 22 ist mit der Erde GND verbunden und seine Gate-Elektrode empfängt das VCO-Steuersignal S4. Der N-Kanal-MOS-Transistor 22 wird zum Steuern einer Oszillationsfrequenz einer spannungsgesteuerten Oszillatorschal tung 4 verwendet. Bei diesem Ausführungsbeispiel wird das gleichstromartige Pha sendifferenzsignal S2 als das VCO-Steuersignal S4 verwendet.The source of the N-channel MOS transistor 21 is connected to the drain of the N-channel MOS transistor 22 . The source of N-channel MOS transistor 22 is connected to ground GND and its gate receives VCO control signal S4. The N-channel MOS transistor 22 is used for controlling an oscillation frequency of a voltage-controlled oscillation circuit 4 . In this embodiment, the DC-type phase difference signal S2 is used as the VCO control signal S4.

Bei dem in Fig. 6A gezeigten Inverter 6 für eine Frequenzsteuerung wird dann, wenn der Potentialpegel des VCO-Steuersignals S4 relativ hoch ist, ein interner Widerstand des N-Kanal-MOS-Transistors 22 für eine Frequenzsteuerung relativ niedrig. Daher leitet der N-Kanal-MOS-Transistor 22 einen relativ großen Strom durch den P-Kanal-MOS-Transistor 20 und den N-Kanal-MOS-Transistor 21, die einen CMOS-Inverter bilden, und eine Betriebsgeschwindigkeit des CMOS- Inverters wird hoch, so daß eine Oszillationsfrequenz der spannungsgesteuerten Oszillatorschaltung 4 hoch wird. Gegensätzlich dazu wird dann, wenn der Poten tialpegel des VCO-Steuersignals S4 relativ niedrig ist, ein interner Widerstand des N-Kanal-MOS-Transistors 22 für eine Frequenzsteuerung relativ hoch. Daher leitet der N-Kanal-MOS-Transistor 22 einen relativ kleinen Strom durch den P-Kanal- MOS-Transistor 20 und den N-Kanal-MOS-Transistor 21, die den CMOS-Inverter bilden, und eine Betriebsgeschwindigkeit des CMOS-Inverters wird niedrig, so daß eine Oszillationsfrequenz der spannungsgesteuerten Oszillatorschaltung 4 niedrig wird. Somit wird durch Ändern des Potentialpegels des VCO-Steuersignals S4, d. h. des gleichstromartigen Phasendifferenzsignals S2, die Oszillationsfrequenz der spannungsgesteuerten Oszillatorschaltungseinheit gesteuert, und eine Phasendif ferenz zwischen dem externen Taktsignal CK1 und dem internen Taktsignal CK2 wird reduziert, um schließlich die Phase dieser zwei Taktsignale CK1 und CK2 ein zustellen. In the inverter 6 for frequency control shown in Fig. 6A, when the potential level of the VCO control signal S4 is relatively high, an internal resistance of the N-channel MOS transistor 22 for frequency control becomes relatively low. Therefore, the N-channel MOS transistor 22 conducts a relatively large current through the P-channel MOS transistor 20 and the N-channel MOS transistor 21 constituting a CMOS inverter and an operation speed of the CMOS inverter becomes high, so that an oscillation frequency of the voltage-controlled oscillator circuit 4 becomes high. Conversely, when the potential level of the VCO control signal S4 is relatively low, an internal resistance of the N-channel MOS transistor 22 for frequency control becomes relatively high. Therefore, the N-channel MOS transistor 22 conducts a relatively small current through the P-channel MOS transistor 20 and the N-channel MOS transistor 21 constituting the CMOS inverter and an operation speed of the CMOS inverter becomes low, so that an oscillation frequency of the voltage controlled oscillation circuit 4 becomes low. Thus, by changing the potential level of the VCO control signal S4, ie the DC-phase difference signal S2, the oscillation frequency of the voltage-controlled oscillator circuit unit is controlled, and a phase difference between the external clock signal CK1 and the internal clock signal CK2 is reduced, and finally the phase of these two clock signals CK1 and CK2.

Wie es in Fig. 3B gezeigt ist, weist der Inverter 7 einen P-Kanal-MOS-Transistor 30 und einen N-Kanal-MOS-Transistor 31 auf, die zwischen der Leistungsversor gungsspannung VDD und der Erdung GND in Reihe gekoppelt sind. Der P-Kanal- MOS-Transistor 30 und der N-Kanal-MOS-Transistor 31 bilden einen CMOS- Inverter. Die Source-Elektrode des P-Kanal-MOS-Transistors 30 ist mit der Lei stungsversorgungsspannung VDD gekoppelt und seine Drain-Elektrode ist mit der Drain-Elektrode des N-Kanal-MOS-Transistors 31 gekoppelt. Die Gate-Elektroden des P-Kanal-MOS-Transistors 30 und des N-Kanal-Transistors 31 sind gemeinsam mit einem Knoten N3 verbunden. Der Knoten N3 ist ein Eingang des Inverters 7. Ein Knoten N4, mit dem die Drain-Elektrode des P-Kanal-MOS-Transistors 30 und die Drain-Elektrode des N-Kanal-MOS-Transistors 31 verbunden sind, ist ein Aus gang des Inverters 7. Die Source-Elektrode des N-Kanal-MOS-Transistors 31 ist mit der Erdung GND verbunden.As shown in Fig. 3B, the inverter 7 has a P-channel MOS transistor 30 and an N-channel MOS transistor 31 , which are coupled in series between the power supply voltage VDD and the ground GND. The P-channel MOS transistor 30 and the N-channel MOS transistor 31 constitute a CMOS inverter. The source of the P-channel MOS transistor 30 is coupled to the power supply voltage VDD, and its drain is coupled to the drain of the N-channel MOS transistor 31 . The gate electrodes of the P-channel MOS transistor 30 and the N-channel transistor 31 are commonly connected to a node N3. The node N3 is an input of the inverter 7 . A node N4 to which the drain of the P-channel MOS transistor 30 and the drain of the N-channel MOS transistor 31 are connected is an output of the inverter 7th The source of N-channel MOS transistor 31 is connected to ground GND.

Der Knoten N4, mit dem die Drain-Elektrode des P-Kanal-MOS-Transistors 30 und die Drain-Elektrode des N-Kanal-MOS-Transistors 31 gemeinsam verbunden sind, ist mit dem Knoten N3 des nächsten Inverters 7 verbunden. Wenn der Inverter 7 der Inverter der letzten Stufe ist, ist der Knoten N4 mit einem Eingang des Multiple xers 9 verbunden.The node N4, to which the drain of the P-channel MOS transistor 30 and the drain of the N-channel MOS transistor 31 are commonly connected, is connected to the node N3 of the next inverter 7 . If the inverter 7 is the inverter of the last stage, the node N4 is connected to an input of the multiple xers 9 .

Bei der vorliegenden Erfindung kann deshalb, weil eine Vielzahl der spannungs gesteuerten Oszillatorschaltungseinheiten 4 vorgesehen ist, ein variabler Fre quenzbereich eines Ringoszillators, d. h. einer spannungsgesteuerten Oszillator schaltungseinheit 4, klein sein. Daher ist ein Inverter 6 für eine Frequenzsteuerung für einen Ringoszillator ausreichend, so daß der Inverter 6 für eine Frequenzsteue rung nur in der ersten Stufe verwendet wird und die anderen Stufen darauffolgend durch die gewöhnlichen Inverter 7 gebildet sind. Durch Verwenden einer solchen Struktur wird es möglich, eine Rauschimmunität jedes Ringoszillators in bezug auf das VCO-Steuersignal S4 stark zu verbessern.In the present invention, therefore, because a plurality of voltage controlled oscillator circuit units 4 is provided, a variable frequency range of a ring oscillator, ie, a voltage controlled oscillator circuit unit 4 , may be small. Therefore, an inverter 6 is sufficient for a frequency control for a ring oscillator, so that the inverter 6 is used for a Frequenzsteue tion only in the first stage and the other stages are subsequently formed by the ordinary inverter 7 . By adopting such a structure, it becomes possible to greatly improve a noise immunity of each ring oscillator with respect to the VCO control signal S4.

Nun wird unter Verwendung eines konkreten Beispiels ein Betrieb der PLL- Schaltung gemäß der vorliegenden Erfindung detailliert beschrieben. Hier ist ange nommen, daß die PLL-Schaltung von 500 MHz zu realisieren ist.Now, using a concrete example, an operation of the PLL Circuit according to the present invention described in detail. Here is on assuming that the PLL circuit of 500 MHz is to be realized.

Zuerst ist bei der vorliegenden Erfindung beabsichtigt, daß die Empfindlichkeit des spannungsgesteuerten Oszillators 3 erniedrigt wird. Es ist jedoch dann, wenn der spannungsgesteuerte Oszillator 3 aus nur einer spannungsgesteuerten Oszillator schaltungseinheit gebildet ist und die Empfindlichkeit der spannungsgesteuerten Oszillatorschaltungseinheit erniedrigt wird, möglich, den oben angegebenen Fre quenzbereich von 250 MHz bis 1000 MHz abzudecken. Daher ist der spannungs gesteuerte Oszillator 3 aus einer Vielzahl von spannungsgesteuerten Oszillator schaltungseinheiten 4 gebildet, die jeweils eine relativ niedrige Empfindlichkeit ha ben. Beispielsweise sind zehn spannungsgesteuerte Oszillatorschaltungseinheiten vorgesehen, deren Oszillationsfrequenzbereiche im Mittenzustand werden, wie es in nachfolgender Tabelle 1 gezeigt ist, d. h. in dem Zustand, daß VDD der Mitten wert ist, die Betriebstemperatur der Mittenwert ist und Prozeßparameter Mittenwer te sind:First, in the present invention, it is intended that the sensitivity of the voltage-controlled oscillator 3 is lowered. However, it is when the voltage controlled oscillator 3 is formed of only one voltage controlled oscillator circuit unit and the sensitivity of the voltage controlled oscillator circuit unit is lowered, it is possible to cover the frequency range specified above from 250 MHz to 1000 MHz. Therefore, the voltage controlled oscillator 3 is formed of a plurality of voltage controlled oscillator circuit units 4 each having a relatively low sensitivity. For example, there are provided ten voltage controlled oscillator circuit units whose oscillation frequency ranges become centered, as shown in Table 1 below, that is, in the state that VDD is at the center, the operating temperature is the center value, and process parameters are center values.

Tabelle 1Table 1

VCO-SchaltungsnummerVCO circuit number Frequenzbereichfrequency range Nr. 1Number 1 250 MHz- 325 MHz250 MHz - 325 MHz Nr. 2No. 2 325 MHz- 400 MHz325 MHz - 400 MHz Nr. 3No. 3 400 MHz- 475 MHz400 MHz to 475 MHz Nr. 4No. 4 475 MHz- 550 MHz475 MHz - 550 MHz Nr. 5No. 5 550 MHz- 625 MHz550 MHz-625 MHz Nr. 6No. 6 625 MHz- 700 MHz625 MHz - 700 MHz Nr. 7No. 7 700 MHz- 775 MHz700 MHz to 775 MHz Nr. 8No. 8 775 MHz- 850 MHz775 MHz - 850 MHz Nr. 9No. 9 850 MHz- 925 MHz850 MHz - 925 MHz Nr. 10No. 10 925 MHz-1000 MHz925 MHz-1000 MHz

In der Praxis gibt es in Abhängigkeit von einem Zustand, in welchem der span nungsgesteuerte Oszillator 3 verwendet wird, eine Möglichkeit, daß der span nungsgesteuerte Oszillator 3 bei einer Frequenz nahe der Grenze der Frequenz bänder von beispielsweise den spannungsgesteuerten Oszillatorschaltungseinhei ten 4 von Nr. 3 und Nr. 4 arbeitet. Wenn die spannungsgesteuerte Oszillatoreinheit 4 umgeschaltet wird, wie beispielsweise von der spannungsgesteuerten Oszillator schaltungseinheit Nr. 3 zur spannungsgesteuerten Oszillatorschaltungseinheit Nr. 4, ist die durch das Umschalten verursachte Phasenverschiebung höchstens gleich oder kleiner als 1 (eine) Wellenlänge. Jedoch dann, wenn die Frequenz des exter nen Taktsignals CK1 auf einen konstanten Wert festgelegt ist, ist es auch möglich, eine solche Phasenverschiebung gleich einer oder kleiner als eine Wellenlänge zu unterdrücken.In practice, depending on a state in which the voltage controlled oscillator 3 is used, there is a possibility that the voltage controlled oscillator 3 at a frequency near the limit of the frequency bands of, for example, the voltage controlled oscillator circuit unit 4 of No. 3 and No. 4 works. When the voltage-controlled oscillator unit 4 is switched, such as from the voltage-controlled oscillator circuit unit No. 3 to the voltage-controlled oscillator circuit unit No. 4, the phase shift caused by the switching is at most equal to or less than 1 (one) wavelength. However, when the frequency of the external clock signal CK1 is fixed at a constant value, it is also possible to suppress such a phase shift equal to or smaller than one wavelength.

Zum Erreichen eines solchen vorteilhaften Effekts ist es möglich, Oszillationsfre quenzbänder jeweiliger spannungsgesteuerter Oszillatorschaltungseinheiten 4 so zu bestimmen, daß benachbarte Oszillationsfrequenzbänder der spannungsge steuerten Oszillatorschaltungseinheiten 4 beim Mittenzustand einander überlagern. Beispielsweise sind 12 (zwölf) VCOs vorgesehen, deren Oszillationsfrequenzberei che im Mittenzustand werden, wie es in nachfolgender Tabelle 2 gezeigt ist:To achieve such an advantageous effect, it is possible to determine oscillation frequency bands of respective voltage-controlled oscillator circuit units 4 so that adjacent oscillation frequency bands of the voltage-controlled oscillator circuit units 4 are superimposed on each other at the center state. For example, there are provided 12 (twelve) VCOs whose oscillation frequency areas are in the center state, as shown in Table 2 below:

Tabelle 2 Table 2

VCO-SchaltungsnummerVCO circuit number Frequenzbereichfrequency range Nr. 1Number 1 250,0 MHz- 325,0 MHz250.0 MHz - 325.0 MHz Nr. 2No. 2 312,5 MHz- 387,5 MHz312.5 MHz - 387.5 MHz Nr. 3No. 3 375,0 MHz- 450,0 MHz375.0 MHz to 450.0 MHz Nr. 4No. 4 437,5 MHz- 512,5 MHz437.5 MHz - 512.5 MHz Nr. 5No. 5 500,0 MHz- 575,0 MHz500.0 MHz - 575.0 MHz Nr. 6No. 6 562,5 MHz- 637,5 MHz562.5 MHz - 637.5 MHz Nr. 7No. 7 625,0 MHz- 700,0 MHz625.0 MHz - 700.0 MHz Nr. 8No. 8 687,5 MHz- 762,5 MHz687.5 MHz-762.5 MHz Nr. 9No. 9 750,0 MHz- 825,0 MHz750.0 MHz-825.0 MHz Nr. 10No. 10 812,5 MHz- 887,5 MHz812.5 MHz-887.5 MHz Nr. 11No. 11 875,0 MHz- 950,0 MHz875.0 MHz - 950.0 MHz Nr. 12No. 12 937,5 MHz-1012,5 MHz937.5 MHz-1012.5 MHz

Unter diesen spannungsgesteuerten Oszillatorschaltungseinheiten 4 wird die ge eignetste ausgewählt, um eine Oszillation in der Nähe von 500 MHz in Abhängig keit von einem Zustand, in welchem die PLL-Schaltung verwendet wird, wie bei spielsweise VDD, der Temperatur und ähnlichem, und von dem Zustand, in wel chem die PLL-Schaltung hergestellt wurde, durchzuführen. Ebenso ist die Emp findlichkeit jeder der spannungsgesteuerten Oszillatorschaltungseinheiten 4 gleich oder kleiner als 1/10 des herkömmlichen VCO, und daher kann eine Rauschim munität der integrierten Halbleiterschaltungsvorrichtung, die die oben angegebene PLL-Schaltung enthält, sehr groß sein. Among these voltage controlled oscillator circuit units 4 , the most suitable one is selected to be an oscillation in the vicinity of 500 MHz depending on a state in which the PLL circuit is used, such as VDD, temperature and the like, and state in which the PLL circuit has been made to perform. Also, the sensitivity of each of the voltage-controlled oscillator circuit units 4 is equal to or smaller than 1/10 of the conventional VCO, and therefore, a noise immunity of the semiconductor integrated circuit device including the above-mentioned PLL circuit can be very large.

Dann wird bei der vorliegenden Erfindung dafür, daß die geeignetste spannungs gesteuerte Oszillatorschaltungseinheit 4 gemäß dem Zustand, in welchem die PLL- Schaltung verwendet wird, ausgewählt werden kann, das gleichstromartige Pha sendifferenzsignal S2 zum A/D-Wandler 10 der Steuerung 8 eingegeben, um das VCO-Auswahlsignal S3 zu erzeugen. Das VCO-Auswahlsignal S3 wird vom A/D- Wandler 10 zum Multiplexer 9 zugeführt, und der Multiplexer 9 wählt eine span nungsgesteuerte Oszillatorschaltungseinheit 4 des geeignetsten Oszillationsfre quenzbandes aus.Then, in the present invention, for the most suitable voltage controlled oscillator circuit unit 4 to be selected according to the state in which the PLL circuit is used, the DC phased signal S2 is input to the A / D converter 10 of the controller 8 to generate the VCO select signal S3. The VCO select signal S3 is supplied from the A / D converter 10 to the multiplexer 9 , and the multiplexer 9 selects a span voltage controlled oscillator circuit unit 4 of the most suitable Oszillationsfre frequency band from.

Ebenso wird zusätzlich zum Zuführen des gleichstromartigen Phasendifferenzsi gnals S2 zum A/D-Wandler 10 das Phasendifferenzsignal S2 zu allen Invertern 6 für eine Frequenzsteuerung der Vielzahl von spannungsgesteuerten Oszillator schaltungseinheiten 4 als VCO-Steuersignal V4 eingegeben.Also, in addition to supplying the DC phase difference signal S2 to the A / D converter 10, the phase difference signal S2 is input to all the inverters 6 for frequency control of the plurality of voltage controlled oscillator circuit units 4 as the VCO control signal V4.

Durch das VCO-Steuersignal V4 wird die Oszillationsfrequenz im oben angegebe nen engen Bereich variiert und schließlich stimmen Phasen des externen Taktsi gnals CK1 und des internen Taktsignals CK2 miteinander überein. Das bedeutet, daß in einem ersten Schritt eine spannungsgesteuerte Oszillatorschaltungseinheit 4 unter einer Vielzahl von Oszillatorschaltungseinheiten 4 zum groben Einstellen von Phasen der Taktsignale CK1 und CK2 ausgewählt wird. Nachdem die geeig netste spannungsgesteuerte Oszillatorschaltungseinheit 4 ausgewählt ist, werden die Phasen der Taktsignale CK1 und CK2 unter Verwendung des Inverters 6 für eine Frequenzsteuerung in einem zweiten Schritt fein eingestellt.By the VCO control signal V4, the oscillation frequency is varied in the above-mentioned narrow range, and finally, phases of the external clock signal CK1 and the internal clock signal CK2 coincide with each other. That is, in a first step, a voltage-controlled oscillator circuit unit 4 is selected from among a plurality of oscillator circuit units 4 for roughly setting phases of the clock signals CK1 and CK2. After the most suitable voltage-controlled oscillator circuit unit 4 is selected, the phases of the clock signals CK1 and CK2 are finely adjusted by using the inverter 6 for frequency control in a second step.

Bei dieser Operation bzw. diesem Betrieb kann deshalb, weil das gleichstromartige Phasendifferenzsignal S2 sowohl zum A/D-Wandler 10 als auch zu den Invertern 6 für eine Frequenzsteuerung eingegeben wird, erwägt werden, daß eine Interferenz einer Phaseneinstellung auftritt, weil der erste Schritt und der zweite Schritt, die oben angegeben sind, gleichzeitig weitergehen. Jedoch ist ein Frequenzvariations bereich des Inverters 6 für eine Frequenzsteuerung sehr schmal und vernachläs sigbar, wenn er mit einem Frequenzvariationsbereich im ersten Schritt der Pha seneinstellung verglichen wird. Daher wird bei der Phaseneinstellung des ersten Schritts eine der Vielzahl von spannungsgesteuerten Oszillatorschaltungen 4 ohne Interferenz durch Verwendung des A/D-Wandlers 10 ausgewählt. Durch einen sol chen ersten Schritt wird eine spannungsgesteuerte Oszillatorschaltungseinheit 4, die für den Zustand am geeignetsten ist, in welchem die integrierte Halbleiterschal tungsvorrichtung verwendet wird, ausgewählt, und dann wird durch den Inverter 6 für eine Frequenzsteuerung die schließliche Phaseneinstellung im zweiten Schritt durchgeführt. Daher tritt keine Interferenz einer Phaseneinstellung auf.In this operation, therefore, because the DC-phase difference signal S2 is input to both the A / D converter 10 and the frequency control inverters 6 , it is considered that phase adjustment interference occurs because the first step and the second step given above will continue at the same time. However, a frequency variation range of the inverter 6 for frequency control is very narrow and negligible when compared with a frequency variation range in the first step of the phase adjustment. Therefore, in the phase adjustment of the first step, one of the plurality of voltage controlled oscillator circuits 4 is selected without interference by using the A / D converter 10 . By such a first step, a voltage-controlled oscillator circuit unit 4 , which is most suitable for the state in which the semiconductor integrated circuit device is used, is selected, and then the frequency-control inverter 6 performs the final phase adjustment in the second step. Therefore, no interference of phase adjustment occurs.

Weiterhin ist ein Eingangsanschluß jeder der Vielzahl von spannungsgesteuerten Oszillatorschaltungseinheiten 4 mit einem Schaltungsknoten N5 verbunden, und das interne Taktsignal CK2 wird zum Knoten N5 geliefert. Das bedeutet, daß die Eingangsanschlüsse aller spannungsgesteuerten Oszillatorschaltungseinheiten 4 kurzgeschlossen werden und das interne Taktsignal CK2 empfangen. Dadurch ar beiten auch die spannungsgesteuerten Oszillatorschaltungseinheiten 4, die andere als die ausgewählte spannungsgesteuerte Oszillatorschaltungseinheit 4 sind, syn chron zu dem Signal an den kurzgeschlossenen Eingangsanschlüssen. Als Er gebnis tritt selbst dann, wenn die spannungsgesteuerten Oszillatorschaltungsein heiten 4 kontinuierlich ausgewählt werden, keine Diskontinuität im Ausgangssignal auf, d. h. im internen Taktsignal CK2, wenn die spannungsgesteuerten Oszillator schaltungseinheiten 4 umgeschaltet werden.Furthermore, one input terminal of each of the plurality of voltage controlled oscillator circuit units 4 is connected to a circuit node N5, and the internal clock signal CK2 is supplied to node N5. That is, the input terminals of all voltage controlled oscillator circuit units 4 are short-circuited and receive the internal clock signal CK2. Characterized ar BEITEN the voltage controlled oscillator circuit units 4, which are other than the selected voltage controlled oscillator circuit unit 4, synchronously to the signal at the shorted input terminals. As a result, even if the voltage controlled oscillator circuit units 4 are continuously selected, no discontinuity occurs in the output signal, ie, in the internal clock signal CK2, when the voltage controlled oscillator circuit units 4 are switched.

In diesem Fall unterscheiden sich die Phasen der Signale, die den Multiplexer 9 von den Inverterketten erreichen, voneinander, obwohl die Eingangsanschlüsse der Inverterketten der spannungsgesteuerten Oszillatorschaltungseinheiten 4 alle kurzgeschlossen sind. Dies ist so, weil die Anzahl von Inverterstufen jeder der In verterketten unterschiedlich voneinander ist und daher die Verzögerungszeit jeder der Inverterketten und eine Oszillationsfrequenz jeder der spannungsgesteuerten Oszillatorschaltungseinheiten 4 entsprechend den Inverterketten unterschiedlich voneinander sind. Jedoch übersteigt die Phasendifferenz zwischen benachbarten Inverterketten nicht höchstens eine Wellenlänge, und die oben angegebene Dis kontinuität wird im wesentlichen als vernachlässigbar angesehen.In this case, although the input terminals of the inverter chains of the voltage-controlled oscillator circuit units 4 are all short-circuited, the phases of the signals reaching the multiplexer 9 from the inverter chains are different from each other. This is because the number of inverter stages of each of the inverter chains is different from each other, and therefore the delay time of each of the inverter chains and an oscillation frequency of each of the voltage controlled oscillator circuit units 4 corresponding to the inverter chains are different from each other. However, the phase difference between adjacent inverter chains does not exceed at most one wavelength, and the above-mentioned discontinuity is considered substantially negligible.

Weiterhin wird deshalb, weil das VCO-Steuersignal S4 zu allen Invertern 6 für eine Frequenzsteuerung eingegeben wird und eine Verzögerungszeit in allen Invertern 6 für eine Frequenzsteuerung gleichzeitig gesteuert wird, keine Zeitverzögerung im internen Taktsignal CK2 erzeugt, selbst wenn beispielsweise die spannungsge steuerten Oszillatorschaltungseinheiten 4 kontinuierlich und sequentiell ausgewählt werden.Furthermore, because the VCO control signal S4 is input to all the frequency control inverters 6 and a delay time is simultaneously controlled in all the frequency control inverters 6 , no time delay is generated in the internal clock signal CK2 even if, for example, the voltage controlled oscillator circuit units 4 are continuous and selected sequentially.

Bei der vorliegenden Erfindung ist eine Vielzahl von spannungsgesteuerten Oszilla torschaltungseinheiten entsprechend einer Vielzahl von unterschiedlichen Fre quenzbändern in einem spannungsgesteuerten Oszillatorteil vorgesehen, und eine spannungsgesteuerte Oszillatorschaltungseinheit des geeignetsten Oszillationsfre quenzbandes wird aus der Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten durch eine Selektoreinrichtung ausgewählt. Ebenso wird die span nungsgesteuerte Oszillatorschaltungseinheit aus der Vielzahl von spannungsge steuerten Oszillatorschaltungseinheiten ausgewählt, die in einem Zustand zum Zuführen von Ausgangssignalen sind. Daher kann die PLL-Schaltung selbst dann, wenn eine Frequenz des oben angegebenen ersten Signals über oder in den Fre quenzbändern einer Vielzahl von spannungsgesteuerten Oszillatorschaltungsein heiten variiert, ein abgestimmtes Ausgangssignal ausgeben, ohne eine Diskontinui tät zu verursachen.In the present invention is a variety of voltage controlled oscillators gate circuit units corresponding to a plurality of different Fre quenched bands provided in a voltage-controlled oscillator part, and a Voltage-controlled oscillator circuit unit of the most suitable Oszillationsfre quenzbandes is from the variety of voltage-controlled oscillator scarf processing units selected by a selector device. Likewise, the span voltage controlled oscillator circuit unit of the plurality of spannungsge controlled oscillator circuit units selected in a state for Supplying output signals are. Therefore, even if the PLL circuit can if a frequency of the above first signal above or in the Fre of a plurality of voltage controlled oscillator circuits varies, outputting a tuned output without a discontinuity cause it.

Ebenso kann gemäß der vorliegenden Erfindung eine Rauschimmunität einer in einer integrierten Halbleiterschaltungsvorrichtung verwendeten PLL-Schaltung stark verbessert werden, und eine PLL-Schaltung und eine VCO-Schaltung, die jeweils eine hohe Präzision haben, können realisiert werden.Also, according to the present invention, a noise immunity of a a semiconductor integrated circuit device used PLL circuit be greatly improved, and a PLL circuit and a VCO circuit, the each have a high precision, can be realized.

Weiterhin kann deshalb, weil die PLL-Schaltung gemäß der vorliegenden Erfindung sogar bei einer hohen Betriebsfrequenz stabil arbeiten kann, eine Zuverlässigkeit der PLL-Schaltung, der VCO-Schaltung und der integrierten Halbleiterschaltungs vorrichtung stark verbessert werden.Furthermore, because the PLL circuit according to the present invention can work stably even at a high operating frequency, reliability the PLL circuit, the VCO circuit and the semiconductor integrated circuit device are greatly improved.

Fig. 5 zeigt eine detaillierte Struktur eines weiteren spannungsgesteuerten Oszilla tors, der auch in der PLL-Schaltung der Fig. 1 verwendbar ist. Beim spannungsge steuerten Oszillator der Fig. 5 wird nur eine Inverterkette 4b verwendet, die einen Inverter 6 für eine Frequenzsteuerung und eine Vielzahl von Invertern 7, die in Reihe geschaltet oder in Tandemform verbunden sind, aufweist. Die Inverterkette 4b ist zwischen einem Schaltungsknoten N5 und einem Eingang des Multiplexers 9 gekoppelt. Die Inverterkette 4b ist auf dem Weg von einem Eingang zu einem Aus gang davon bei einer Vielzahl von Knoten nach außen geführt. Eine Anzahl von Abgriffen ist beispielsweise 11 (elf), und die Abgriffe sind mit jeweiligen Eingängen des Multiplexers 9 verbunden. Andere Teile des spannungsgesteuerten Oszillators der Fig. 5 sind dieselben wie diejenigen des spannungsgesteuerten Oszillators der Fig. 2. Ebenso ist ein Betrieb des spannungsgesteuerten Oszillators der Fig. 5 im wesentlichen derselbe wie derjenige des spannungsgesteuerten Oszillators der Fig. 2. Fig. 5 shows a detailed structure of another voltage controlled Oszilla gate, which is also usable in the PLL circuit of Fig. 1. When voltage sensors controlled oscillator of FIG. 5, only an inverter chain 4 b is used, which has an inverter 6 for frequency control and a plurality of inverters 7, which are connected in series or in tandem. The inverter chain 4 b is coupled N5 and an input of the multiplexer 9 between a circuit node. The inverter chain 4 is gear on the path from an input to an off out of it at a plurality of nodes outwardly b. For example, a number of taps is 11 (eleven), and the taps are connected to respective inputs of the multiplexer 9 . Other parts of the voltage controlled oscillator of Fig. 5 are the same as those of the voltage controlled oscillator of Fig. 2. Similarly, an operation of the voltage controlled oscillator of Fig. 5 is substantially the same as that of the voltage controlled oscillator of Fig. 2.

Beim spannungsgesteuerten Oszillator der Fig. 5 kann deshalb, weil die Anzahl von Invertern kleiner als diejenige des spannungsgesteuerten Oszillators der Fig. 2 ist, ein Leistungsverbrauch des spannungsgesteuerten Oszillators kleiner sein. Ebenso kann ein durch den spannungsgesteuerten Oszillator der Fig. 5 auf einer integrierten Halbleiterschaltungsvorrichtung besetzter Bereich verringert sein.Therefore, in the voltage controlled oscillator of Fig. 5, because the number of inverters is smaller than that of the voltage controlled oscillator of Fig. 2, power consumption of the voltage controlled oscillator may be smaller. Also, a region occupied by the voltage controlled oscillator of FIG. 5 on a semiconductor integrated circuit device can be reduced.

In der vorangehenden Beschreibung ist die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben worden. Jedoch kann ein Fachmann auf dem Gebiet annehmen, daß verschiedene Modifikationen und Änderungen durchgeführt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen, wie sie in den nachfolgenden Ansprüchen aufgezeigt ist.In the foregoing description, the invention is with reference to specific embodiments have been described. However, a professional in the field assume that various modifications and changes can be carried out without departing from the scope of the present invention to deviate, as shown in the following claims.

Beispielsweise sind die Anzahl und die Frequenzbänder der oben gezeigten span nungsgesteuerten Oszillatorschaltungseinheiten 4 nur Beispiele und können auf verschiedene Weisen modifiziert werden. Ebenso ist der Selektor 5 bei jedem der oben angegebenen Ausführungsbeispiele im VCO 3 angeordnet. Jedoch ist es auch möglich, den Selektor 5 außerhalb des VCO 3 anzuordnen. Weiterhin ist eine Verwendung der PLL-Schaltung und des VCO 3 gemäß der vorliegenden Erfin dung nicht auf integrierte Halbleiterschaltungsvorrichtungen beschränkt, sondern sie können in verschiedenen anderen Vorrichtungen, Einrichtungen oder Geräten verwendet werden. Demgemäß sind die Beschreibung und die Figuren eher in ei nem illustrativen Sinn als in einem beschränkenden Sinn anzusehen, und alle sol che Modifikationen sollen innerhalb des Schutzumfangs der vorliegenden Erfin dung enthalten sein.For example, the number and frequency bands of the voltage controlled oscillator circuit units 4 shown above are only examples and may be modified in various ways. Similarly, the selector 5 is arranged in each of the above-mentioned embodiments in the VCO 3 . However, it is also possible to arrange the selector 5 outside the VCO 3 . Further, use of the PLL circuit and the VCO 3 according to the present invention is not limited to semiconductor integrated circuit devices, but may be used in various other devices, devices or devices. Accordingly, the description and figures are to be considered in an illustrative sense rather than in a limiting sense, and all such modifications are intended to be included within the scope of the present invention.

Daher ist beabsichtigt, daß diese Erfindung alle Variationen und Modifikationen umfaßt, wie sie in den Schutzumfang der beigefügten Ansprüche fallen.Therefore, this invention is intended to be all variations and modifications as they fall within the scope of the appended claims.

Claims

1. Phasenregelkreis (PLL), der folgendes aufweist:
einen Phasenkomparator zum Vergleichen von Phasen eines ersten Si gnals und eines zweiten Signals und zum Ausgeben eines Phasendifferenz signals gemäß einer Differenz von Phasen des ersten Signals und des zwei ten Signals;
einen spannungsgesteuerten Oszillatorteil, der eine Vielzahl von span nungsgesteuerten Oszillatorschaltungseinheiten entsprechend jeweils we nigstens teilweise unterschiedlichen Oszillationsfrequenzbänder aufweist und der das zweite Signal mit einer Frequenz ausgibt, das basierend auf dem Phasendifferenzsignal gesteuert wird; und
einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteu erten Oszillatorschaltungseinheiten basierend auf dem Phasendifferenzsignal, um das zweite Signal auszugeben.A phase locked loop (PLL) comprising:
a phase comparator for comparing phases of a first signal and a second signal and outputting a phase difference signal according to a difference of phases of the first signal and the second signal;
a voltage controlled oscillator portion having a plurality of voltage controlled oscillator circuit units corresponding to at least partially different oscillation frequency bands and outputting the second signal at a frequency controlled based on the phase difference signal; and
a selector for selecting one of the plurality of voltage controlled oscillator circuit units based on the phase difference signal to output the second signal.

2. PLL-Schaltung nach Anspruch 1, die weiterhin ein Tiefpaßfilter zum Glätten des Phasendifferenzsignals aufweist, das vom Komparator ausgegeben wird, um eine Steuerspannung zu erzeugen, die zum spannungsgesteuerten Oszil latorteil zugeführt wird.2. PLL circuit according to claim 1, further comprising a low-pass filter for smoothing the phase difference signal output from the comparator, to generate a control voltage that is for voltage controlled oscil latorteil is supplied.

3. PLL-Schaltung nach Anspruch 1, wobei benachbarte Bänder der Oszillations frequenzbänder der Vielzahl von spannungsgesteuerten Oszillatorschal tungseinheiten einander teilweise überlagern.3. PLL circuit according to claim 1, wherein adjacent bands of the oscillations frequency bands of the plurality of voltage controlled oscillator scarf partially overlap one another.

4. PLL-Schaltung nach Anspruch 1, wobei jede der spannungsgesteuerten Os zillatorschaltungseinheiten ein Ringoszillator ist, der eine Inverterkette auf weist, die einen Inverter für eine Frequenzsteuerung und eine Vielzahl von in Tandemform gekoppelten Invertern hat.4. PLL circuit according to claim 1, wherein each of the voltage controlled Os zillatorschaltungseinheiten is a ring oscillator, which has an inverter chain which has an inverter for frequency control and a variety of in Tandem form coupled inverters has.

5. PLL-Schaltung nach Anspruch 4, wobei Eingangsanschlüsse aller Inverter für eine Frequenzsteuerung mit einem Knoten gekoppelt sind, der das zweite Si gnal empfängt. 5. PLL circuit according to claim 4, wherein input terminals of all inverters for a frequency controller are coupled to a node having the second Si gnal receives.

6. PLL-Schaltung nach Anspruch 1, wobei die Vielzahl von spannungsgesteuer ten Oszillatorschaltungseinheiten eine Inverterkette aufweist, die einen Inver ter für eine Frequenzsteuerung und eine Vielzahl von in Tandemform gekop pelten Invertern hat, und die Inverterkette auf dem Weg von einem Eingang zu einem Ausgang der Inverterkette bei einer Vielzahl von Knoten nach au ßen geführt ist, wobei die Vielzahl von Knoten mit dem Selektor verbunden ist.The PLL circuit of claim 1, wherein the plurality of voltage controlled ten oscillator circuit units comprises an inverter chain having an inverter ter for frequency control and a variety of tandem-shaped pelten inverters, and the inverter chain on the way from an entrance to an output of the inverter chain at a plurality of nodes to the outside ßen, wherein the plurality of nodes connected to the selector is.

7. PLL-Schaltung nach Anspruch 6, wobei ein Eingangsanschluß des Inverters für eine Frequenzsteuerung mit einem Knoten gekoppelt ist, der das zweite Signal empfängt.7. A PLL circuit according to claim 6, wherein an input terminal of the inverter for a frequency control is coupled to a node which is the second Signal is received.

8. PLL-Schaltung nach Anspruch 2, wobei der Selektor eine Steuerung aufweist, die die Steuerspannung empfängt und die ein Auswahlsignal ausgibt, und ei nen Multiplexer, der die geeignetste spannungsgesteuerte Oszillatorschal tungseinheit basierend auf dem Auswahlsignal auswählt.8. PLL circuit according to claim 2, wherein the selector comprises a controller, which receives the control voltage and outputs a selection signal, and ei a multiplexer, the most suitable voltage-controlled oscillator scarf processing unit based on the selection signal selects.

9. PLL-Schaltung nach Anspruch 8, wobei die Steuerung einen A/D-Wandler aufweist.The PLL circuit of claim 8, wherein the controller is an A / D converter having.

10. PLL-Schaltung nach Anspruch 1, wobei das erste Signal ein externes Taktsi gnal ist, das von außerhalb einer integrierten Halbleiterschaltungsvorrichtung zugeführt wird, und das zweite Signal ein internes Taktsignal ist, das in der integrierten Halbleiterschaltungsvorrichtung verwendet wird.10. The PLL circuit of claim 1, wherein the first signal is an external clock is outside of a semiconductor integrated circuit device is supplied, and the second signal is an internal clock signal, in the integrated semiconductor circuit device is used.

11. PLL-Schaltung nach Anspruch 1, wobei der Selektor die spannungsgesteuer ten Oszillatorschaltungseinheiten kontinuierlich umschalten kann, die in einem Zustand sind, der Ausgangssignale ausgeben kann.11. The PLL circuit of claim 1, wherein the selector is voltage controlled th oscillator circuit units can switch continuously, which in one Condition are that can output signals.

12. Spannungsgesteuerter Oszillator (VCO), der folgendes aufweist:
einen spannungsgesteuerten Oszillatorteil, der eine Vielzahl von span nungsgesteuerten Oszillatorschaltungseinheiten entsprechend jeweils wech selseitig unterschiedlichen Oszillationsfrequenzbänder aufweist und der ein Oszillationssignal mit einer Frequenz ausgibt, das basierend auf einem Steu ersignal gesteuert wird; und
einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteu erten Oszillatorschaltungseinheiten basierend auf dem Steuersignal, um das Oszillationssignal auszugeben.12. A voltage controlled oscillator (VCO) comprising:
a voltage-controlled oscillator part having a plurality of voltage controlled oscillator circuit units corresponding to respective alternating oscillation frequency bands and outputting an oscillation signal having a frequency controlled based on a control signal; and
a selector for selecting one of the plurality of voltage controlled oscillator circuit units based on the control signal to output the oscillation signal.

13. VCO nach Anspruch 12, wobei benachbarte Bänder der Oszillationsfre quenzbänder der Vielzahl von spannungsgesteuerten Oszillatorschaltungs einheiten einander teilweise überlagern.13. VCO according to claim 12, wherein adjacent bands of Oszillationsfre Frequency bands of the variety of voltage controlled oscillator circuit partially overlap each other.

14. VCO nach Anspruch 12, wobei jede der spannungsgesteuerten Oszillator schaltungseinheiten ein Ringoszillator ist, der eine Inverterkette aufweist, die einen Inverter für eine Frequenzsteuerung und eine Vielzahl von in Tandem form gekoppelten Invertern hat.14. VCO according to claim 12, wherein each of the voltage controlled oscillator is a ring oscillator having an inverter chain, the an inverter for a frequency control and a variety of in tandem has form coupled inverters.

15. VCO nach Anspruch 12, wobei die Vielzahl von spannungsgesteuerten Oszil latorschaltungseinheiten eine Inverterkette aufweist, die einen Inverter für ei ne Frequenzsteuerung und eine Vielzahl von in Tandemform gekoppelten In vertern hat, und die Inverterkette auf dem Weg von einem Eingang zu einem Ausgang der Inverterkette bei einer Vielzahl von Knoten nach außen geführt ist, wobei die Vielzahl von Knoten mit dem Selektor verbunden ist.15. VCO according to claim 12, wherein the plurality of voltage controlled Oszil latorschaltungseinheiten an inverter chain having an inverter for egg ne frequency control and a variety of coupled in tandem In and the inverter chain on the way from one entrance to one Output of the inverter chain out at a variety of nodes to the outside with the plurality of nodes connected to the selector.

16. Integrierte Halbleiterschaltungsvorrichtung, die eine Phasenregelkreis-(PLL-) Schaltung enthält, wobei die PLL-Schaltung folgendes aufweist:
einen Phasenkomparator zum Vergleichen von Phasen eines ersten Si gnals und eines zweiten Signals zum Ausgeben eines Phasendifferenzsignals gemäß einer Differenz von Phasen des ersten Signals und des zweiten Si gnals;
ein Tiefpaßfilter zum Glätten des Phasendifferenzsignals, das vom Kom parator ausgegeben wird, um eine Steuerspannung zu erzeugen;
einen spannungsgesteuerten Oszillatorteil, der eine Vielzahl von span nungsgesteuerten Oszillatorschaltungseinheiten entsprechend jeweils wech selseitig unterschiedlichen Oszillationsfrequenzbänder aufweist und der das zweite Signal mit einer Frequenz ausgibt, das basierend auf der Steuerspan nung gesteuert wird; und
einen Selektor zum Auswählen einer der Vielzahl von spannungsgesteu erten Oszillatorschaltungseinheiten basierend auf der Steuerspannung, um das zweite Signal auszugeben. 16. A semiconductor integrated circuit device including a phase-locked loop (PLL) circuit, the PLL circuit comprising:
a phase comparator for comparing phases of a first signal and a second signal for outputting a phase difference signal according to a difference of phases of the first signal and the second signal;
a low-pass filter for smoothing the phase difference signal output from the comparator to generate a control voltage;
a voltage-controlled oscillator section having a plurality of voltage controlled oscillator circuit units corresponding to respective different oscillation frequency bands and outputting the second signal at a frequency controlled based on the control voltage; and
a selector for selecting one of the plurality of voltage controlled oscillator circuit units based on the control voltage to output the second signal.

17. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 16, wobei benach barte Bänder der Oszillationsfrequenzbänder der Vielzahl von spannungsge steuerten Oszillatorschaltungseinheiten einander teilweise überlagern.17. A semiconductor integrated circuit device according to claim 16, wherein subordinate bands of the oscillation frequency bands of the plurality of spannungsge controlled oscillator circuit units partially overlap each other.