DD264537A1 - CIRCUIT ARRANGEMENT FOR REALIZING A REDUNDANT PLANT BUS INTERCONNECTION WHEN USING INTELLIGENT BUS PORT MODULES WITH DUAL PORT STORAGE - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Realisierung einer redundanten Anlagenbusanschaltung unter Verwendung von intelligenten Busanschaltbaugruppen mit Dual-Port-Speichern, wie sie in komplexen dezentralen Prozessleitsystemen, zur Kopplung der Rechner-Funktionseinheiten an den redundant ausgelegten zentralen seriellen Datenbus, zur Anwendung kommen. Erfindungsgemaess werden zwei zueinander redundant geschaltete Busanschaltbaugruppen so miteinander verbunden, dass der Rechnersystembus und damit die Zentrale Verarbeitungseinheit jeweils mit dem unmittelbar zugeordneten Kanal des redundant ausgelegten seriellen Datenbusses verbunden ist. Weiterhin ist ueber Umschaltmodule innerhalb der einzelnen Busanschaltbaugruppen eine Verbindung mit dem der jeweils anderen Busanschaltbaugruppe unmittelbar zugeordneten Kanal des redundant ausgelegten seriellen Datenbusses realisiert. Fig. 1The invention relates to a circuit arrangement for the realization of a redundant Anlagenbusanschaltung using intelligent Busanschaltbaugruppen with dual-port memories, as they come in complex decentralized process control systems, for coupling the computer functional units to the redundant central serial data bus used. According to the invention, two mutually redundantly connected bus interface modules are connected to one another such that the computer system bus and thus the central processing unit are each connected to the directly assigned channel of the redundantly designed serial data bus. Furthermore, via switchover modules within the individual bus interface modules, a connection with the channel of the redundantly designed serial data bus directly assigned to the respective other bus interface module is realized. Fig. 1

Description

Hierzu 3 Seiten ZeichnungenFor this 3 pages drawings

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Schaltungsanordnung zur Realisierung von redundanten Anlagenbusanschaltungen, wie sie in komplexen dezentralen Prozeßleitsystemen zur Kopplung der Rechner-Funktionseinheiten an den redundant ausgelegten zentralen seriellen Datenbus zur Anwendung kommen.The invention relates to a circuit arrangement for the realization of redundant Anlagenbusanschaltungen as they come in complex decentralized process control systems for coupling the computer functional units to the redundant central serial data bus used.

Charakteristik der bekannton technischen LösungenCharacteristic of the bekannton technical solutions

Bei bekannten technischen Lösungen (z. B. Intelligentes Zwischenblockinterface für Einrichtungen ursadat 6000, ursatrans 5120, Kundeninformation des KEAW1/85) ist die redundante Realisierung der Busanschaltung mit Busanschaltbaugruppen, bestehend u.a. aus einem Prozessor und einem Dual-Port-Speicher, ohne Belastung der zentralen Verarbeitungseinheit (host prozessor) und des Rechnersysteinbusses der Rechnereinheit, die die Busanschaltbaugruppe an den seriellen Datenbus koppult, nicht möglich.In known technical solutions (eg intelligent inter-block interface for devices ursadat 6000, ursatrans 5120, customer information of the KEAW1 / 85), the redundant realization of the bus interface with bus interface modules, consisting i.a. from a processor and a dual-port memory, without loading the central processing unit (host processor) and the computer system bus of the computer unit, which koppult the bus interface module to the serial data bus, not possible.

Bei redundanter Auslegung des Anlagenbussystems erfolgt zur Datenbus-seitigen Verkopplung die programmäßige Realisierung der entsprechenden Datenübertragungsprotokollfunktion zur Ausvt/ahl und Kontrolle des Datenübertragungskanals. In Verbindung mit Dual-Port-Speichern auf den jeweiligen Busanschaltbaugruppen ergeben sich sehr komplizierte Funktionen, die softwaremäßig mit der zentralen Verarboitungseinheit (host prozessor) realisiert werden müssen. Dies wirkt sich sehr nachteilig aus, da damit ein hoher Zeitanteil verbraucht wird, der sonst dem Anwender zur Verfügung stehen würde.In the case of a redundant design of the system bus system, the program-related realization of the corresponding data transmission protocol function for the purpose of data bus-side coupling takes place for the purpose of evaluating and checking the data transmission channel. In conjunction with dual-port storage on the respective bus interface modules, very complicated functions result, which must be realized in software with the central processing unit (host processor). This has a very disadvantageous effect since it consumes a high proportion of time that would otherwise be available to the user.

Zlei dor ErfindungZlei dor invention

Ziel der Erfindung ist, in komplexen dezentralen Prozeßleitsystemen in denen Rechnereinheiten über einen zentralen redundant ausgelegten seriellen Datonbus gekoppelt sind, die redundante Busanschaltung unter Verwendung von intelligenten Busanschaltbaugruppen zu ermöglichen, ohne daß die jeweilige Zentrale Verarbeitungseinheit (host prozessor) der Rechnereinheit mit der softwaremäßigen Ausführung von Datenübertragungsprotokollfunktionen zur Auswahl und Kontrolle der redundanten Datenübertragungskanäle belastet wird.The aim of the invention is in complex decentralized process control systems in which computer units are coupled via a central redundant serial data bus to allow the redundant bus connection using intelligent Busanschaltbaugruppen without the respective central processing unit (host processor) of the computer unit with the software execution of Data transfer protocol functions are loaded to select and control the redundant data transfer channels.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, zwei Busanschaltbaugruppen zur Kopplung des Rechnersystambussos einer Rechnereinheit mit dem zentralen, redundanten Anlagenbus hardwaremäßig so miteinander zu verbinden, daß die Datenübertragungsprotokollfunktionen zur Auswahl und Kontrolle der redundanten Datenübertragungskanäle durch den jeweiligen Prozessor der Busanschaltbaugruppe selbst realisiert werden kann, wobei die ein Busanschaltbaugruppe jeweils die Redundanz für die andere Busanschaltbaugruppe darstellt.The invention has for its object to connect two Busanschaltbaugruppen for coupling the Rechnersystambussos a computer unit with the central redundant plant bus hardware together so that the data transmission protocol functions for selecting and controlling the redundant data transmission channels can be realized by the respective processor of the bus interface module itself, the one bus interface module represents the redundancy for the other bus interface module.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zwei zueinander redundant geschaltete Busanschaltbaugruppan den Rechnersystembus und damit die Zentralo Verarbeitungseinheit jeweils mit dem unmittelbar zugeordneten Kanal des redundant ausgelegten seriellen Datenbusses verbinden. Über Umschaltmodulo innerhalb der Busanschaltbaugruppen ist darüber hinaus die jeweils andere Busanschaltbaugruppu mit dem unmittelbar zugeordneten Kanal verbunden.According to the invention, this object is achieved in that two mutually redundantly connected Busanschaltbaugruppan connect the computer system bus and thus the Zentralo processing unit each with the directly associated channel of the redundantly designed serial data bus. About switching module within the Busanschaltbaugruppen the other Busanschaltbaugruppu is also connected to the directly associated channel beyond.

In vorteilhafter Ausgestaltung der erfindungsgemäßen Lösung sind die Umschaltmodule getrennt, jeweils für Empfangs- und Sendeweg, je Busanschaltbaugruppe vorhanden. Die Umschaltmodule sowohl für den Empfangs- als auch für den Sendeweg sihd jeweils zwischen den Modulen Empfänger/Sender und serielle Ein-/Ausgabe einer Busanschaltbaugruppe angeordnet.In an advantageous embodiment of the solution according to the invention, the switching modules are separated, each for receiving and transmitting path, depending Busanschaltbaugruppe available. The changeover modules for both the receive and the transmit path are each arranged between the modules receiver / transmitter and serial input / output of a bus interface module.

Weiterhin ist zwischen den Umschaltmodulen der Empfangswege beider Busanschaltbaugruppen ein serieller Empfangsverbindungskdna! und zwischen den Umschaltmodulen der Sendewege beider Busanschaltbaugruppen ein serieller Sendeverbindungskanal vorhanden.Furthermore, between the switching modules of the receive paths of both bus interface modules a serial Empfangsverbindungskdna! and between the switching modules of the transmission paths of both bus interface modules a serial transmission link channel available.

Im Empfangsweg besitzen die Umschaltmodule eine Richtun&serkennung der Empfangsdaten, so daß bei Empfang über einen Buskanal der jeweils andere Kanalempfang für die Empfangsdauer gesperrt ist.In the reception path, the switching modules have a directional detection of the reception data, so that when receiving via a bus channel, the respective other channel reception is blocked for the reception duration.

Weiterhin werden die Umschaltmodule im Sendeweg jeweils durch die Prozessormodule der Busanschaltbaugruppen gesteuert. Die Prozessormodule beider Busanschaltbaugruppen sind durch eine Ausfallmeldeleitung verbunden, wobei jeweils der eine Prozessormodul über den anderen die Funktionsfähigkeit der redundanten Busanschaltbaugruppe überwacht und wobei eine Busanschaltbaugruppe als „primär" gesetzt worden ist.Furthermore, the switching modules in the transmission path are each controlled by the processor modules of the bus interface modules. The processor modules of both bus interface modules are connected by a failure message line, with one processor module monitoring the functionality of the redundant bus interface module and the other with a bus interface module being set as "primary".

Anschließend soll die erfindungsgemäße Schaltungsanordnung kurz in Funktion beschrieben werden.Subsequently, the circuit arrangement according to the invention will be briefly described in function.

Zwischen den Modulen Empfänger/Sender und serielle Ein-/Ausgabe einer Busanschaltbaugruppe ist eine Kopplung derart roalisiert, daß einerseits die von einem ersten Empfängermodul, der an einem ersten Datenübertragungskanal des Anlagenbussystems angeschlossen ist, kommenden Empfangssignale zum nachgeschalteten Modul Serielle Ein-/Ausgabe Daten rangiert werden und daß andererseits diese Empfangssignale auch zu einom zweiten Modul Serielle Ein-/Ausgabe einer zweiten Busanschaltbaugruppe übertragen werden. Dabei ist diese zweite Busanschaltbaugruppe nicht wie die erste Busanschaltbaugruppe primär dem ersten, sondern einem zweiten Datenübertragungskanal des Anlagenbussystems zugeordnet.Between the modules receiver / transmitter and serial input / output of a Busanschaltbaugruppe a coupling is roalisiert so that on the one hand from a first receiver module, which is connected to a first data transmission channel of the system bus system, incoming received signals to the downstream module serial input / output data ranks On the other hand, these receive signals are also transmitted to a second module Serial I / O of a second bus interface module. In this case, this second bus interface module, like the first bus interface module, is not assigned primarily to the first but to a second data transmission channel of the system bus system.

Analog zu der Übertragung der Empfangssignale werden die Sendesignale vom Modul Serielle Ein-/Ausgabe der ersten Busanschaltbaugruppe wahlweise, je nachdem welcher Kanal des redundanten Anlagenbusses benutzt wird, entweder dem ersten Sendemodul oder dem zweiten Sendemodul des ersten bzw. zweiten Datenübertragungskonals des Anlagenbussystems aufgeschaltet.Analogous to the transmission of the received signals, the transmission signals from the module serial input / output of the first bus interface module are selectively switched depending on which channel of the redundant system bus is used, either the first transmission module or the second transmission module of the first or second data transmission Konkon the system bus system.

AusführungsbeisplolAusführungsbeisplol

Die Erfindung soll anschließend an einem Ausführungsbeispiel näher erläutert werden. Dabei zeigen:The invention will be explained in more detail in an exemplary embodiment. Showing:

Fig. 1: das Blockschaltbild der erfindungsgemäßen Schaltungsanordnung Fig. 2: ein Ausführungsbeispiel für die Empfangsschaltung Fig.3: ein Ausführungsbeispiel für die SendeschaltungFig. 1: the block diagram of the circuit arrangement according to the invention Fig. 2: an embodiment of the receiving circuit Figure 3: an embodiment of the transmission circuit

Die Beschreibung gemäß Ausführungsbeispiel erfolgt aufgrund besserer Übersichtlichkeit für die Empfangsschaltung gemäß Fig. 2 und für die Sendeschaltung gemäß Fig.3 getrennt.The description according to the embodiment is made on the basis of better clarity for the receiving circuit according to FIG. 2 and separated for the transmitting circuit according to FIG.

Letztendlich sind aber beide Schaltungen in einer gemeinsamen Schaltungsanordnung gem. Fig. 1 realisiert.Ultimately, however, both circuits in a common circuit according to. Fig. 1 realized.

Bei der Beschreibung wird von einem codierten Signal ausgegangen, welches über eine Leitung übertragbar ist, aber von einem seriellen Peripherieschaltkreis alt; Takt- und Informationssignal nur gesendet oder empfangen werden kann.The description assumes a coded signal which is transferable via a line but old from a serial peripheral circuit; Clock and information signal can only be sent or received.

Deshalb wird zur Aufwandreduzjorung nur das codierte Signal über verschiedene Wege von der Empfangsstufe 18 (20) zum Dekoder 24.7 (26.7) bzw. vom Codierer 25.2 (27.2) zur Sendestffe 19 (21) goleitet.Therefore, only the coded signal is routed via different paths from the receiving stage 18 (20) to the decoder 24.7 (26.7) or from the coder 25.2 (27.2) to the transmitting connector 19 (21) for reducing the expense.

Das Empfangssignal (Fig. 2) wird mittels Übertrager 22 bzw. 23 von den entsprechenden Kanälen des Anlagenbusses 1 bzw. 9 ausgekoppelt und über die jeweilige Eingangsstufe 18 bzw. 20, die die Signalverstärkung und Filterung realisiert, der internen Weiterverarbeitung zur Verfugung gestellt.The received signal (FIG. 2) is decoupled from the corresponding channels of the system bus 1 or 9 by means of transmitters 22 and 23, respectively, and made available to the internal further processing via the respective input stage 18 or 20, which implements the signal amplification and filtering.

Entsprechend der Beschallung dor Leitungen 24.8 (26.8) (durch host prozessor oder baugruppenintern erzeugt) ist es jetzt möglich, daß jeder Umschaltmodul 24,26 sein zugeordnetes Signal und zusätzlich auch das Signal der anderen Baugruppe empfangen kann. Durch das NAND-Gatter 24.6 (26.6) wird die Zusatzmöglichkeit freigegeben.According to the sound of dor 24.8 (26.8) (by host processor or module internally generated), it is now possible that each switching module 24,26 can receive its associated signal and also the signal of the other module. By the NAND gate 24.6 (26.6) the additional possibility is released.

Welches Empfangssignal der weiteren Verarbeitung zugeführt wird, entscheidet die Richtungssteuerung 24.1 (26.1). Diese erzeugt einen high-Pegel, wenn kein Empfangssignal von dem jeweils anderen Empfangsmodul zugeführt wird, bzw. wenn vorher auf der zugeordneten Datenbahn ein Empfangssignal aktiv wurde. Ein Iow-Pegel wird erzeugt und solange gehalten, wie von dem anderen Modul ein Empfangssignal eingespeist wird.Which receive signal is supplied to the further processing is decided by the direction controller 24.1 (26.1). This generates a high level when no received signal from the respective other receiving module is supplied, or if previously on the associated data path, a received signal was active. An Iow level is generated and held as long as a receive signal is input from the other module.

Der Ausgang dieser Richtungssteuerung 24.1 (26.1) erfüllt zwei Funktionen. Zum ersten wird dem jeweiligen modulinternen Prozessor 5 bzw. 13 signalisiert, von welcher Datenbahn 1 bzw. 9 ein Empfang erfolgt, zum anderen wird damit eines der beiden Empfangssignale dem Decoder 24.7 (26.7) und einem Empfangsschaltkreis 4(12) zugeführt.The output of this directional control 24.1 (26.1) fulfills two functions. First, the respective module-internal processor 5 or 13 is signaled, from which data highway 1 or 9, a reception takes place, on the other hand so that one of the two received signals to the decoder 24.7 (26.7) and a receiving circuit 4 (12) supplied.

Dazu wird das Ausgangssignal der Richtungssteuerung 24.1 (26.1) im Negator 24.3 (26.3) negiert. Damit ist bei high-Pegel des Richtungssteuersignals das Gatter 24.4 (26.4) für den Empfang des der Baugruppe zugeordneten Signals freigegeben.For this purpose, the output signal of the direction controller 24.1 (26.1) in the negator 24.3 (26.3) is negated. Thus, at high level of the direction control signal, gate 24.4 (26.4) is enabled to receive the signal associated with the module.

Im anderen Fall ist über das NAND-Gatter 24.5 (26.5) ein Empfang von der jeweils anderen Baugruppe möglich, sofern über die Leitung 24.8 (26.8) das NAND-Gatter 24.6 (26.6) freigegeben ist.In the other case, it is possible to receive from the respective other module via the NAND gate 24.5 (26.5) if the NAND gate 24.6 (26.6) is enabled via the line 24.8 (26.8).

Das Signal über die Leitung 24.8 (28.8) dient der Freigabe des Empfangs des Signals der jeweils anderen Baugruppe. Dieses Signal ist zweckmäßigerweise durch den host-prozessor 8 zu schalten, da dieser entsprechend der Funktionsfähigkeit boider Baugruppen 2,10 festlegen muß, ob jede Baugruppe ihren zugeordneten Kanal 1 bzw. 9 bedient oder zusätzlich auch noch den jeweils anderen.The signal on the line 24.8 (28.8) is used to enable the reception of the signal of the other module. This signal is expediently to be switched by the host processor 8, since it must specify the operability of boider modules 2, 10, whether each module operates its assigned channel 1 or 9 or additionally also the other one.

Die Verzögetungsstufe 24.2 (26.2) soll Störimpulse, die durch die Freigabetorung, bedingt durch die Laufzeitverzögerung der Richtungssteuerung, entstehen, unterdrücken.The Verzögetungsstufe 24.2 (26.2) is to suppress glitches caused by the Freigelforung due to the propagation delay of the direction control.

Bei der Sondeschaltung (Fig.3) wird ein aus Takt und Information bestehendes Sendesignal vom Seriellen Ein-/Ausgabemodul 4(12) in ein biphasen-codiertes Signal im Codierer 25.2 (27.2) umgewandelt. Dieses Signal beansprucht nur noch eine Leitung.In the probe circuit (Fig. 3), a transmit signal consisting of clock and information is converted by the serial input / output module 4 (12) into a biphase-coded signal in the encoder 25.2 (27.2). This signal takes up only one line.

Wird z. B. ein U 866-SIO als serieller Ein-/Ausg8bemodul eingesetzt, so stehen einige Schaltkeisleitungen zur Verfugung, die für Torungszwecke geschaltet werden könnon. Im Ruhezustand sind diese Leitungen RTSA, RTSB auf high-Pegel. Durch diese Ausgangsbelegung machen sich die Negatoren 25.3 (27.3) und 25.6 (27.6) erforderlich, deren Ausgangssignal die NAND-Gatter 25.1 (27.1) und 25.5 (27.5) sperren, so daß der Umschaltmodul 25 (27) kein Sendesignal nach außen abgibt. Dieses Sendesignal kann jetzt direkt dem baugruppeneigenen Sender 19 (21) zugeleitet werden, wenn ein Freigabesignal RTSA = low ist. Dieses RTSA-Signal gibt einerseits über das Gatter 25.1 (27.1) und den vorgeschalteten Negator 25.3 (27.3) den eigonen Sender frei, sperrt aber über das Gatter 25.4 (27.4) das Sondesignal der jeweils anderen Baugruppe.If z. B. a U 866-SIO used as a serial input / Ausg8bemodul, so are some Schaltkeisleitungen available, which could be switched for Torungszwecke. At rest, these lines RTSA, RTSB are at high level. Due to this output assignment, the inverters 25.3 (27.3) and 25.6 (27.6) become necessary whose output blocks the NAND gates 25.1 (27.1) and 25.5 (27.5) so that the switching module 25 (27) emits no transmission signal to the outside. This transmission signal can now be fed directly to the module-own transmitter 19 (21), if an enable signal RTSA = low. This RTSA signal releases the eigone transmitter via gate 25.1 (27.1) and the preceding inverter 25.3 (27.3), but blocks the probe signal of the respective other module via gate 25.4 (27.4).

Sofern die Signale über die Leitungen 25.7 (27.7) (durch den host-prozessor oder baugruppenintern geschaltet) high-Pegel führen, besteht die Möglichkeit des Sendens mittels des Sendeveistärkers 21 (19) der anderen Baugruppe.If the signals via the lines 25.7 (27.7) (by the host processor or module internally connected) lead high level, there is the possibility of sending by means of Sendeveistärkers 21 (19) of the other module.

Jede Baugruppe kann mittels der Signale RTSB = Iow-Pegel und RTSA = high-Pegel sein Sendesignal von dem Codierer 25.2 (27.2) über das NAND-Gatter 25.5 (27.5) auf die Leitung 17 aufschalten, so daß bei Freigabe durch die Leitungen 25.7 (27.7) das Sendesignalauf die entsprechende Datonbahn 1 (9) geleitet wird.Each module can switch its transmission signal from the encoder 25.2 (27.2) via the NAND gate 25.5 (27.5) on the line 17 by means of the signals RTSB = Iow level and RTSA = high level, so that when released through the lines 25.7 ( 27.7) the transmit signal is directed to the corresponding Datonbahn 1 (9).

Für die Steuersignal über die Leitungen 25.7 (27.7) der Sendeschaltung gemäß Fig. 3 gilt die gleiche Aussage wie für die Steuersignale über die Leitungen 24.8 (26.8) der Empfangsschaltung gemäß Fig. 2, wobei die Signale über die Leitungen 24.8 und 25.7 bzw. 26.8 und 27.7 jeweils identisch sein können. Damit wird erreicht, daß die Prozessoren 5,13 bei der Busanschaltbaugruppe sowohl mit den empfangenen Daten des primär zugeordneten als auch des jeweils anderen Buskanals versorgt werden und diese Daten im jeweiligen Dual-Port-Speicher 6,14 dem übergeordneten Prozessor 8 (host prozessor) am Rechnersystembus 7 bereitstehen, wobei der übergeordnete Prozessor 8 nur auf den Dual-Port-Speicher der Busanschaltbaugruppe zugreift, die sich über den Dual-Port-Speichor 6,14 als nicht defekt meldet, bzw. die durch den übergeordneten Prozessor 8 als nicht defekt erkannt wird.For the control signal on the lines 25.7 (27.7) of the transmission circuit of FIG. 3, the same statement applies as for the control signals via the lines 24.8 (26.8) of the receiving circuit of FIG. 2, wherein the signals via the lines 24.8 and 25.7 and 26.8 and 27.7 can be identical. This ensures that the processors 5,13 are supplied to the Busanschaltbaugruppe both with the received data of the primary assigned and the other bus channel and these data in the respective dual-port memory 6,14 the parent processor 8 (host processor) be available on the computer system bus 7, wherein the parent processor 8 accesses only the dual-port memory of the bus interface module, which reports on the dual-port memory 6,14 as not defective, or by the parent processor 8 as not defective is recognized.

Analog zu den empfangenen Daten wird erreicht, daß auch die vom übergeordneten Prozessor 8 auszugebenden Sendedaten an den Dual-Port-Speicher 6,14 der Busanschlußbaugruppe übergeben werden, die sich nicht als defekt gemeldet bzw. die der übergeordnete Prozessor 8 nicht als defekt diagnostiziert hat, bzw. die „aktiv" oder „primär" vom übergeordneten Prozessor 8 gesetzt wurden.Analogous to the received data, it is achieved that the transmission data to be output by the superordinate processor 8 are also transferred to the dual-port memory 6, 14 of the bus connection module, which has not been reported as defective or has not been diagnosed as defective by the superordinate processor 8 , or the "active" or "primary" were set by the parent processor 8.

Dabei können die Sendedaten sowohl der.i direkt zugeordneten Buskanal 1 bzw. 9 als auch dem Buskanal, der der anderen (redundanten) Busanschaltbaugruppe zugeordnet ist, übergeben warden, so daß der jeweils aktive (primäre) und nicht defekte Buskanal benutzbar ist.In this case, the transmission data both der.i directly associated bus channel 1 and 9 as well as the bus channel, which is assigned to the other (redundant) Busanschaltbaugruppe, warden, so that the respective active (primary) and non-defective bus channel is usable.

Diese erfindungsgemäße Schaltungsanordnung ermöglicht damit für jeweils eine der beiden, einander redundanten Busanschaltbaugruppen 2,10 den gleichzeitigen Empfang von beiden, einander redundanten Kanälen 1 bzw. 9 des Anlagenbusses und das wahlweise Senden zu einem ausgewählten Buskanal.This circuit arrangement according to the invention thus enables for each one of the two mutually redundant Busanschaltbaugruppen 2.10 the simultaneous reception of two mutually redundant channels 1 and 9 of the system bus and the optional transmission to a selected bus channel.

Durch die Struktur der erfindungsgemäßen Schaltungsanor jnung wird erreicht, daß die beiden Busanschaltbaugruppen 2.10 nur durch zwei serielle Kanäle 16,17 (Empfangsverbindung i-und Sendeverbindungskanal), bestehend jeweils aus Datenleitung und Taktleitung und einer Ausfallmeldeleitung 15 verbunden zu werden brauchen.Due to the structure of the invention Schaltungsanor jury is achieved that the two Busanschaltbaugruppen 2.10 need only be connected by two serial channels 16,17 (receive connection i and send connection channel), each consisting of data line and clock line and a failure report line 15.

Claims (7)

1. Schaltungsanordnung zur Realisierung einer redundanten Anlagenbusanschaltung bei Verwendung von intelligenten Busanschaltbaugruppen mit Dual-Port-Speicher, dadurch gekennzeichnet, daß zwei zueinander redundant geschaltete Busanschaltbaugruppen (2,10.) den Rechnersystembus (7) und damit die Zentrale Verarbeitungseinheit (8) jeweils mit dem unmittelbar zugeordneten Kanal (1 bzw. 9) des redundant ausgelegten seriellen Datenbusses und über Umschaltmodule (24, 25,26, 27) innerhalb der Busanschaltbaugruppen (2,10.) darüber hinaus mit den der jeweils anderen ßusanschaltbaugruppe (10,2.) unmittelbar zugeordneten Kanal verbinden.1. Circuit arrangement for implementing a redundant Anlagenbusanschaltung when using intelligent Busanschaltbaugruppen with dual-port memory, characterized in that two mutually redundantly connected Busanschaltbaugruppen (2,10.) The computer system bus (7) and thus the central processing unit (8) each with the directly assigned channel (1 or 9) of the redundantly designed serial data bus and via switching modules (24, 25, 26, 27) within the bus interface modules (2, 10) beyond that of the respective other external switching module (10, 2) connect directly assigned channel. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Umschaltmodule (24, 25,26,27) jeweils getrennt für Empfangs- (18,20)/und Sendeweg (19,21) je Busanschaltbaugruppe vorhanden sind.2. A circuit arrangement according to claim 1, characterized in that the switching modules (24, 25,26,27) are each separate for receiving (18,20) / and Sendeweg (19,21) per Busanschaltbaugruppe available. 3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Umschaltmodule (24,26,25,27) sowohl für den Empfangs- (18,20) als auch für den Sendeweg (19, 21) jeweils zwischen den Modulen Empfänger/Sender (3,11) und Serielle Ein-/Ausyabe (4,12) einer Busanschaltbaugruppe (2,10) angeordnet sind.3. Circuit arrangement according to claims 1 and 2, characterized in that the switching modules (24,26,25,27) both for the receiving (18,20) and for the transmission path (19, 21) respectively between the modules receiver / Transmitter (3,11) and serial input / Ausyabe (4,12) of a bus interface module (2,10) are arranged. 4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß zwischen den Umschaltmodulen der Empfangswege (24,26) beider Busanschaltbaugruppen (2,10) ein serieller Empfangsvarbindungskanal (16) und zwischen den Umschaltmodulen der Sendewege (25,27) beider Busanschaltbaugruppen (2,10) ein serieller Sendeverbindungskanal (17) vorhanden ist.4. A circuit arrangement according to claims 1 to 3, characterized in that between the switching modules of the reception paths (24,26) both Busanschaltbaugruppen (2,10) a serial Empfangsvarbindungskanal (16) and between the switching modules of the transmission paths (25,27) both Busanschaltbaugruppen (2,10) a serial transmission link channel (17) is present. 5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Umschaltmodule im Empfangsweg (24,26) eine Richtungserkennung (24.1,26.1) der Empfangsdaten derart besitzen, daß sie bei Empfang über den jeweiligen Buskanal (1,9) den jeweils anderen Buskanalempfang für die Empfangsdauer sperren.5. Circuit arrangement according to claims 1 to 4, characterized in that the switching modules in the receiving path (24,26) have a direction detection (24.1,26.1) of the reception data such that they receive the respective bus at reception via the respective bus channel (1,9) disable other bus channel reception for the reception period. 6. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Umschaltmodule im Sendeweg (25,27) jeweils durch die Prozessormodule (5,13) der Busanschaltbaugruppe (2,10) gesteuert werden.6. Circuit arrangement according to claims 1 to 4, characterized in that the switching modules in the transmission path (25,27) in each case by the processor modules (5,13) of the Busanschaltbaugruppe (2,10) are controlled. 7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Prozessormodule (5,13) beider Busanschaltbaugruppon (2,10) durch eine Ausfallmeldeleitung (15) verbunden sind, wobei jeweils der eine Prozessormodul über den anderen die Funktionstüchtigkeit der redundanten Busanschaltbaugruppe überwacht und wobei eine Busanschaltbaugruppe bei Systemstart als „primär" gesetzt worden ist.7. Circuit arrangement according to claims 1 to 6, characterized in that the processor modules (5,13) of both Busanschaltbaugruppon (2,10) are connected by a failure report line (15), wherein each of the one processor module on the other, the functionality of the redundant Busanschaltbaugruppe monitored and wherein a bus interface module has been set to "primary" at system startup.