DD260584A1 - SERIAL BUS SYSTEM WITH INTERFACEMODULE COUPLED MICRORE COMPUTERS - Google Patents

Abstract

Die Erfindung betrifft ein serielles Bussystem mit ueber Interfacemodule gekoppelten Mikrorechnern. Erfindungsgemaess sind die Mikrorechner jeweils paarweise ueber ihre Interfacemodule zusaetzlich zum seriellen Bus mit einem Nebenbus verbunden, wobei jeder Rechner selbst seine Umschaltung zwischen seriellem Bus und Nebenbus steuert. Fig. 1The invention relates to a serial bus system with microcomputers coupled via interface modules. According to the invention, the microcomputers are each connected in pairs via their interface modules in addition to the serial bus with a sub-bus, each computer itself controlling its switching between the serial bus and the sub-bus. Fig. 1

Description

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung wird in Mikrorechnersystemen eingesetzt, wo Steuerungen mit mehreren Rechnern durchgeführt werden, die über einen seriellen Bus miteinander verbunden sind, z.B. zur Steuerung eines aus zwei Rechnern bestehenden ständig aktiven Regelkreises durch andere Rechner, zur Steuerung von Verfahren mit mehreren Rechnern, zur Roboter- und Fertigungssteuerung, für intelligente Überwachungsanlagen u.a.m.The invention is used in microcomputer systems where multi-computer controllers are interconnected via a serial bus, e.g. for controlling a two-computer constantly active control loop by other computers, for controlling multi-computer processes, for robot and production control, for intelligent monitoring systems u.a.m.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Es ist in der Technik hinreichend bekannt, Mikrorechnersysteme mit mehreren Mikrorechnern aufzubauen, wobei die Mikrorechner über einen seriellen Bus und über Interfacemodule mit Adresserkennung linien- bzw. ringförmig miteinander in Verbindung stehen (z.B. DE 3427350, DE 3500264, DE 2702209, DE 3426902, DE 3608126, DE 3525046).It is well known in the art to construct microcomputer systems with a plurality of microcomputers, the microcomputers being linearly or annularly connected to one another via a serial bus and via interface modules with address recognition (eg DE 3427350, DE 3500264, DE 2702209, DE 3426902, DE 3608126, DE 3525046).

Über den seriellen Bus können nur jeweils zwei Rechner miteinander kommunizieren, wobei die Senderechte entweder zufällig oder über festgelegte Prioritäten erteilt werden. Die übrigen Rechner müssen warten bis der Bus wieder frei ist (ständiges Mithören) bzw. bis sie ein Senderecht erhalten, so daß ihr Datentransfer bis dahin blockiert ist.Only two computers can communicate with each other via the serial bus, whereby the transmission rights are granted either at random or via specified priorities. The other computers have to wait until the bus is free again (continuous listening) or until they receive a transmission right, so that their data transfer is blocked until then.

Dadurch wird die Kommunikation der Mikrorechner untereinander behindert und der Datenaustausch zeitlich effektiv eingeschränkt. Für viele Anwendungen, insbesondere für dynamische Meß- und Steuervorgänge, ist jedoch ein ständiger bzw. häufiger Datentransfer zwischen Mikrorechnern erforderlich, so daß eine Blockierung der Kommunikation nicht nur die Effektivität, sondern auch die Genauigkeit, Reproduzierbarkeit usw. der Meß- und Steuervorgänge beeinträchtigt.As a result, the communication of the microcomputer is hindered each other and the data exchange effectively limited in time. For many applications, in particular for dynamic measuring and control operations, however, a constant or frequent data transfer between microcomputers is required, so that blocking the communication not only affects the effectiveness, but also the accuracy, reproducibility, etc. of the measurement and control operations.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist die Vermeidung von Zeitverzögerungen, die bei universeller Kommunikation von Mikrorechnern untereinander über einen seriellen Bus auftreten und eine Vereinfachung des Datentransfers.The aim of the invention is the avoidance of time delays that occur in universal communication of microcomputers with each other via a serial bus and a simplification of the data transfer.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfindung liegt die Aufgabe zugrunde, ein Mikrorechnersystem mit mehreren Mikrorechnern und einem seriellen Bus zu schaffen, bei dem trotz einer Blockierung des Busses durch Datenanforderung bzw. -transfer eine Kommunikation mit geringem Hardwareaufwand und einfachem Datenformat vorbestimmter Mikrorechner unterein ander möglich ist. Erfindungsgemäß wird diese Aufgabe bei einem seriellen Bussystem mit über Interfacemodule gekoppelten Mikrorechnern, wobei jedes Interfacemodul über eine intern von einer Steuer- und Auswertestufe gesteuerten Torschaltung jeweils mit einem Mikrorechner gekoppelt ist, dadurch gelöst, daß jeweils zwei zugeordnete Interfacemodule zum Zweck einer paarweisen Kommunikation unabhängig vom seriellen Bus jeweils zusätzlich über einem fest verschalteten Nebenbus miteinander verbunden sind, daß in jedem Interfacemodul der Hauptbus und der Nebenbus über von einem Umschaltesignal des jeweiligen Mikrorechners gesteuerte Torschaltungen mit dem besagten Mikrorechner in Verbindung stehen und daß die Steuer- und Auswertestufe eines Interfacemoduls mit Nebenbus zur Erkennung einer Anforderung über den seriellen Bus zusätzlich direkt mit dem jeweiligen Mikrorechner gekoppelt ist.The invention has for its object to provide a microcomputer system with multiple microcomputers and a serial bus, in spite of a blockage of the bus by data request or transfer communication with little hardware and simple data format predetermined microcomputer unterein other is possible. According to the invention, this object is achieved in a serial bus system with microcomputers coupled via interface modules, wherein each interface module is in each case coupled to a microcomputer via a gate circuit controlled internally by a control and evaluation stage, in that in each case two assigned interface modules are used independently of each other for the purpose of a pairwise communication In each interface module, the main bus and the sub-bus are controlled by a switching signal of the respective microcomputer gate circuits with the said microcomputer in conjunction and that the control and evaluation stage of an interface module with auxiliary bus for Detection of a request via the serial bus is additionally coupled directly to the respective microcomputer.

Die Mikrorechner stehen in an sich bekannter Weise über einen seriellen Hauptbus und Interfacemodule mit Adreßerkennung miteinander in Verbindung. Senderechte eines beliebigen Mikrorechners werden bei freier Busleitung entweder zufällig erteilt oder nach Prioritäten festgesetzt. Zusätzlich dazu sind vorbestimmte Paare von Mikrorechnern jeweils über einen fest verschalteten Nebenbus miteinander gekoppelt. Der Nebenbus verläuft unmittelbar von Interfacemodul zu Interfacemodul. Ist der Hauptbus durch Kommunikation zweier Mikrorechner bzw. durch Sendeaufruf eines Mikrorechners blockiert, so können andere Mikrorechner unabhängig vom Hauptbus einen Datentransfer über den Nebenbus führen, wobei die Steuerung, insbesondere das Datenformat infolge der festgelegten Adressierung, sehr einfach ist. Jeder Mikrorechner kann entweder selbst die Entscheidung treffen, ob er sich auf den Haupt- oder Nebenbus schaltet, oder der Mikrorechner wird durch eine Kennung bei Vorliegen eine Rufanforderung zwingend aufgefordert, sich auf den Hauptbus zu schalten.The microcomputer are in a conventional manner via a serial main bus and interface modules with address recognition with each other. Transmission rights of any microcomputer are either granted randomly or prioritized if the bus is free. In addition, predetermined pairs of microcomputers are each coupled to one another via a permanently interconnected auxiliary bus. The sub-bus runs directly from interface module to interface module. If the main bus is blocked by communication between two microcomputers or by polling a microcomputer, then other microcomputers can carry out a data transfer via the sub-bus independently of the main bus, the control, in particular the data format, being very simple as a result of the specified addressing. Each microcomputer can either make the decision itself whether it switches to the main or sub-bus, or the microcomputer is urgently requested by an identifier in the presence of a call request to switch to the main bus.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend anhand eines in der Zeichnung dargestellten Mikrorechnersystems mit vier Mikrorechnern, die linienförmig über einen Hauptbus und paarweise über einen Nebenbus verbunden sind, aIs Ausführungsbeispiel näher erläutert werdenThe invention will be explained below with reference to a microcomputer system shown in the drawing with four microcomputers, which are linearly connected via a main bus and pairwise via a sub-bus, as an exemplary embodiment

Es zeigen: Show it:

Fig. 1: Blockschaltbild des Mikrorechnersystems mit Hauptbus und Nebenbussen Fig. 2: Schaltungsanordnung eines der vier Interfacemodule mit Hauptbus-, Nebenbus- und Mikrorechneranschluß1: block diagram of the microcomputer system with main bus and auxiliary buses FIG. 2: circuit arrangement of one of the four interface modules with main bus, sub-bus and microcomputer connection

Gemäß Figur 1 sind vier Mikrorechner 1,2,3,4 über vier Interfacemodule 5, 6,7,8 und über einen linienförmigen Hauptbus 9 miteinander verbunden. Jeder der Mikrorechner 1,2,3 oder 4 kann, sofern der Hauptbus 9 frei ist, eine Rufanforderung mit Adressierung über den Hauptbus 9 an einen beliebigen Mikrorechner 1,2,3 bzw. 4 starten. Das entsprechende Interfacemodul 5, 6,7 bzw. 8 erkennt die adressierte Rufanforderung und gibt eine Kennung an den jeweiligen Mikrorechner 1,2,3 bzw. 4. Zusätzlich zum Hauptbus 9 stehen die Mikrorechner 1 und 2 über ihre Interfacemodule 5, 6 und über einen fest verschalteten Nebenbus 10 miteinander in Verbindung. In gleicherweise besteht ein Nebenbus 11 zwischen den Mikrorechnern 3,4 über die Interfacemodule 7,8. In Figur 2 ist die Schaltungsanordnung der Interfacemodule 5, 6,7,8 am Beispiel des Interfacemoduls 5 dargestellt.According to FIG. 1, four microcomputers 1, 2, 3, 4 are connected to one another via four interface modules 5, 6, 7, 8 and via a line-shaped main bus 9. If the main bus 9 is free, each of the microcomputers 1, 2, 3 or 4 can start a call request with addressing via the main bus 9 to any microcomputer 1, 2, 3 or 4. The corresponding interface module 5, 6, 7 or 8 recognizes the addressed call request and gives an identifier to the respective microcomputer 1, 2, 3 or 4. In addition to the main bus 9, the microcomputers 1 and 2 are connected via their interface modules 5, 6 and a fixed interconnected auxiliary bus 10 with each other. Likewise, there is a slave bus 11 between the microcomputers 3,4 via the interface modules 7,8. FIG. 2 shows the circuit arrangement of the interface modules 5, 6, 7, 8 using the example of the interface module 5.

Über den Eingang E_Hb gelangen die Daten des Hauptbusses 9 an eine Steuer- und Auswertestufe 12 sowie über ein ODER-Gatter 13 an einen Ausgang A_Hb und von diesem zum nächsten Interfacemodul 6,7 bzw. 8. Die Steuer-und Auswertestufe 12 schaltet bei Vorliegen einer an den Mikrorechner adressierten Busanforderung eine Torschaltung 14 durch, welche den Kanal vom Hauptbus 9 zum Mikrorechner 1 öffnet. Gleichzeitig kann mit der Adressierung des Interfacemodul 5 eine Kennung gesendet werden, weichein derÄuswertelogik 12 erkannt und über Ausgang A1 an den Mikrorechner 1 gelangt. Diese Kennung veranlaßt den Mikrorechnersich vom Hauptbus 9 auf den Nebenbus 10 zu schalten. Ist der Mikrorechner aufden Nebenbus 10 geschaltet, so bewirkt ein Empfang der Kennung das Zurückschalten vom Nebenbus 10 aufden Hauptbus 9. Desgleichen hat der Mikrorechner 1 die Möglichkeitsich programmgesteuert vom Hauptbus 9 aufden Nebenbus 10 bzw. vom Nebenbus 10 auf den Hauptbus 9 zu schalten. Darüber hinaus besteht die Möglichkeit daß bei Vorliegen einer adressierten Ruf meldung über den Ausgang A1 lediglich ein Kennsignal ohne zwingenden Umschaltcharakter für den Mikrorechner 1 gesendet wird. Daraufhin kann der Mikrorechner 1 in Kenntnis der Rufmeldung selbst entscheiden, oberweiterauf Neben bus 10 geschaltet bleibt, oder ob er sich auf den Hauptbus 9 zurückschaltet.Via the input E _H b enter the data of the main bus 9 to a control and evaluation stage 12 and an OR gate 13 to an output A _H b and from this to the next interface module 6,7 and 8. The control and evaluation 12 switches on in the presence of a addressed to the microcomputer bus request a gate 14, which opens the channel from the main bus 9 to the microcomputer 1. At the same time, with the addressing of the interface module 5, an identifier can be sent which is recognized by the value-added logic 12 and passed to the microcomputer 1 via the output A1. This identifier causes the microcomputer to switch from the main bus 9 to the sub-bus 10. If the microcomputer is connected to the sub-bus 10, a reception of the identifier causes the switching back from the sub-bus 10 to the main bus 9. Likewise, the microcomputer 1 has the option of programmably switching from the main bus 9 to the sub-bus 10 or from the sub-bus 10 to the main bus 9. In addition, there is the possibility that in the presence of an addressed call message via the output A1 only a characteristic signal without mandatory switching character for the microcomputer 1 is sent. Thereupon, the microcomputer 1 can decide in knowledge of the call message itself, remains switched on next bus 10, or whether it switches back to the main bus 9.

Der Mikrorechner 1 erzeugt ein entsprechendes logisches Signal zur Umschaltung, das über einen Eingang E, zum Interfacemodul 5 gelangt und dort unmittelbar zwei Torschaltungen 15,16 und über einen Negator 17 zwei Torschaltungen 18, 19 steuert. Mit den Torschaltungen 16,18 schaltet sich der Mikrorechner 1 über ein ODER-Gatter 20 eingangsseitig (über einen Ausgang A_MR) entweder an den Hauptbus 9 (Eingang E_Mb) oder an den Nebenbus 10 (Eingang E_NB). Analog dazu verbinden die Torschaltungen 15,19 den Mikrorechner 1 ausgangsseitig (über einen Eingang Emr) mit dem Hauptbus 9 (Ausgang A_Hb) bzw. mit dem Nebenbus 10 (Ausgang A_NB).The microcomputer 1 generates a corresponding logic signal for switching, which passes via an input E, to the interface module 5 and controls there directly two gate circuits 15,16 and an inverter 17 two gate circuits 18, 19. With the gate circuits 16,18, the microcomputer 1 via an OR gate 20 on the input side (via an output A _MR ) either to the main bus 9 (input E _M b) or to the auxiliary bus 10 (input E _NB ). Analogously, the gate circuits 15, 19 connect the microcomputer 1 on the output side (via an input Emr) to the main bus 9 (output A _H b) or to the auxiliary bus 10 (output A _NB ).

Claims (1)

Serielles Bussystem aus über Interfacemodüle gekoppelten Mikrorechnern, wobei jedes Interfacemodul über eine von einer Steuer- oder Auswertestufe gesteuerten Torschaltung jeweils mit einem Mikrorechner gekoppelt ist, gekennzeichnet dadurch, daß jeweils zwei zugeordnete Interfacemodule zum Zweck einer paarweisen Kommunikation unabhängig vom seriellen Bus jeweils zusätzlich über einen fest verschalteten Nebenbus miteinander verbunden sind, daß in jedem Interfacemodul der Hauptbus und der Nebenbus über von einem Umschaltesignal des jeweiligen Mikrorechners gesteuerte Torschaltungen mit dem besagten Mikrorechner in Verbindung stehen und daß die Steuer- und Auswertestufe eines Interfacemoduls mit Nebenbus zur Erkennung einer Anforderung über den seriellen Bus zusätzlich direkt mit dem jeweiligen Mikrorechner gekoppelt ist.A serial bus system comprising microcomputers coupled via an interface module, each interface module being coupled to a microcomputer via a gate circuit controlled by a control or evaluation stage, characterized in that in each case two assigned interface modules each additionally have a fixed connection independently of the serial bus for the purpose of a pairwise communication interconnected sub-bus are connected to each other, that in each interface module, the main bus and the sub-bus controlled by a switching signal of the respective microcomputer gate circuits with the said microcomputer in communication and that the control and evaluation of a sub-bus interface module for detecting a request over the serial bus additionally coupled directly to the respective microcomputer. Hierzu 1 Seite ZeichnungenFor this 1 page drawings