DD255003A1 - FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE - Google Patents
FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE Download PDFInfo
- Publication number
- DD255003A1 DD255003A1 DD29635686A DD29635686A DD255003A1 DD 255003 A1 DD255003 A1 DD 255003A1 DD 29635686 A DD29635686 A DD 29635686A DD 29635686 A DD29635686 A DD 29635686A DD 255003 A1 DD255003 A1 DD 255003A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- signal
- current
- full
- constant current
- comparator
- Prior art date
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Die Erfindung betrifft eine Vollweggleichrichterschaltung fuer Signale mit grossem Frequenzbereich und bezieht sich auf die Verarbeitung elektrischer Signale vornehmlich fuer die Messtechnik. Ein bevorzugtes Anwendungsgebiet stellt die im Rahmen der Effektivwertbildung erforderliche Absolutwertbildung eines Schwingungsereignisses dar. Das Ziel der Erfindung besteht in der Bildung des Absolutwertes einer Spannungs-Zeit-Funktion ueber einen grossen Frequenz- und Dynamikbereich, wobei frequenz- und dynamikbegrenzende Spannungsspruenge gegengekoppelter Verstaerker vermieden werden sollen. Die wesentlichen Merkmale der Erfindung bestehen darin, dass die Eingangsspannung einer Parallelschaltung, bestehend aus einem Komparator und einem Differenzverstaerker, zugefuehrt wird. Der Differenzverstaerker wandelt das Eingangssignal in zwei Stroeme, die sich aus einem Konstantstrom und einem Signalstrom zusammensetzen, wobei der Signalstrom einmal addiert beziehungsweise subtrahiert wird. Eine nachfolgende Umschalteinrichtung wird vom Komparator gesteuert, und durch Subtraktion ihrer Ausgangsstroeme entsteht das gleichgerichtete Signal. Fig. 1The invention relates to a full-wave rectifier circuit for signals with a large frequency range and relates to the processing of electrical signals primarily for metrology. The aim of the invention is the formation of the absolute value of a voltage-time function over a large frequency and dynamic range, frequency and dynamic limiting voltage jumps of negative feedback amplifiers should be avoided , The essential features of the invention are that the input voltage of a parallel circuit, consisting of a comparator and a Differenzverstaerker, supplied. The difference amplifier converts the input signal into two streams, which are composed of a constant current and a signal current, the signal current being added or subtracted once. A subsequent switching device is controlled by the comparator, and the rectified signal is produced by subtracting its output currents. Fig. 1
Description
Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings
Die Erfindung bezieht sich auf die elektronische Meßtechnik und betrifft die Verarbeitung elektrischer Signale. Die Erfindung kann zur Bildung des Absolutwertes einer Signal-Zeitfunktion mit hoher Genauigkeit bei geringem Aufwand eingesetzt werden. Eine derartige Aufgabe stellt beispielsweise die Bildung des zur Effektivwertermittlung benötigten Absolutwertes eines Schwingungsereignisses dar.The invention relates to the electronic measuring technique and relates to the processing of electrical signals. The invention can be used to form the absolute value of a signal-time function with high accuracy with little effort. Such a task represents, for example, the formation of the absolute value of a vibration event required for determining the effective value.
Die meisten bisher bekannten Lösungen beruhen auf dem Prinzip der wechselweisen Umschaltung des Signalstromes auf zwei Signalpfade entsprechend der augenblicklichen Signalpolarität.Most previously known solutions are based on the principle of alternating the signal current to two signal paths corresponding to the instantaneous signal polarity.
Eine technische Realisierung dieser Lösungsmöglichkeit gibt die DE-OS 2527658 an, bei der als Umschalter zwei gegenpolig eingesetzte Dioden benutzt werden. Einen Nachteil dieser Lösung stellen die Flußspannungen der Dioden dar, die der Operationsverstärker bei Wechsel der Polarität zunächst überwinden muß. Eine befriedigende Funktion dieser Gleichrichteranordnung setzt voraus, daß die zur Überwindung der Flußspannungen erforderlichen Zeiten vernachlässigbar sind. Auf Grund der notwendigen Frequenzgangkompensation des Operationsverstärkers läßt sich diese Bedingung nur bei niedrigen Frequenzen einhalten. Bei großem Dynamikumfang entstehen für kleine Signalpegel zusätzliche Probleme durch die nach dem Spannungssprung auftretenden Nachschwingungen.A technical realization of this solution is described in DE-OS 2527658, in which two reversed polarity diodes are used as a switch. A disadvantage of this solution are the forward voltages of the diodes, which the operational amplifier must first overcome when changing the polarity. A satisfactory function of this rectifier arrangement requires that the times required to overcome the forward voltages are negligible. Due to the necessary frequency response compensation of the operational amplifier, this condition can be met only at low frequencies. With a large dynamic range, additional problems arise for small signal levels due to the ringing occurring after the voltage jump.
Im DD-WP 151 227 wird eine spezielle Frequenzkompensationsvariante beschrieben, die den Frequenzgang der Gleichrichterschaltung erweitert. Diese verzichtet für die Dauer des Spannungssprungs auf eine Frequenzkompensation des Operationsverstärkers. Die Folge ist jedoch, daß eine große Schwingungsneigung entsteht und daß der Operationsverstärker nach jedem Spannungsprung stark überschwingt.DD-WP 151 227 describes a special frequency compensation variant that extends the frequency response of the rectifier circuit. This waives for the duration of the voltage jump on a frequency compensation of the operational amplifier. The consequence, however, is that a large tendency to oscillate arises and that the operational amplifier greatly overshoots after each voltage jump.
In einer Schaltungsanordnung nach dem DD-WP 147421 wird die Vollweggleichrichtung dadurch realisiert, daß ein Analogschalter die Verstärkung eines Operationsverstärkers bei Polaritätswechsel des Signals zwischen +1 und -1 umschaltet. Diese Schaltungsanordnung ist jedoch für hohe Frequenzen ungeeignet, da keine Transistoren als Stromschalter eingesetzt werden können.In a circuit arrangement according to DD-WP 147421, the full-wave rectification is realized in that an analog switch, the gain of an operational amplifier with polarity change of the signal between +1 and -1 switches. However, this circuit arrangement is unsuitable for high frequencies, since no transistors can be used as a current switch.
Das Ziel der Erfindung besteht allgemein in der Vermeidung von Nachteilen bisher bekannter Schaltungsanordnungen. Dabei soll vorrangig der Anwendungsbereich von Vollweg-Signalgleichrichtern auf einen größeren Frequenzbereich erweitert werden. Die Verbesserungen sollen mit einem kleinen zusätzlichen Schaltungsaufwand erreicht werden.The object of the invention is generally to avoid disadvantages of previously known circuit arrangements. The main aim is to extend the scope of full-wave signal rectifiers to a wider frequency range. The improvements are to be achieved with a small additional circuit complexity.
Die Erfindung löst die Aufgabe, eine Schaltungsanordnung für einen Vollweg-Signalgleichrichter mit großem Arbeitsfrequenzbereich anzugeben. Dazu wird der Absolutwert der Spannungs-Zeitfunktion des Signals gebildet, ohne daß notwendige Spannungssprünge im Signalweg den Frequenzgang begrenzen. Zur Realisierung der Schaltung bedarf es keiner Kapazitäten; also auch die Umschaltung des Signalpfades erfolgt kapazitätsfrei.The invention solves the problem of specifying a circuit arrangement for a full-wave signal rectifier with a large operating frequency range. For this purpose, the absolute value of the voltage-time function of the signal is formed, without that necessary voltage jumps in the signal path limit the frequency response. The implementation of the circuit requires no capacity; So also the switching of the signal path takes place without capacity.
Erfindungsgemäß wird das gleichzurichtende Signal einer Differenzstufe zugeführt, die die Eingangsspannung in zwei Ströme wandelt. Jeder Strom besteht aus einem konstanten Anteil und einem signalabhängigen Anteil. Bei beiden Strömen sind die beiden konstanten Anteile gleichgroß und auch die signalabhängigen Anteile gleichgroß. Jedoch wird beim ersten Strom der signalabhängige Anteil zum konstanten Anteil addiert, während beim zweiten Strom der signalabhängige Anteil subtrahiert wird. Die Größe der konstanten Anteile ist so gewählt, daß die Polarität der beiden Gesamtströme auf zwei Signalpfade. Beide Umschalter werden durch die gleiche Steuergröße betätigt, wobei bei der erfindungsgemäßen Anordnung die Umschaltung durch Polaritätswechsel des gleichzurichtenden Signals ausgelöst wird. Jeder der beiden benötigten Umschalter besitzt zwei Ausgangskontakte, die paarweise miteinander verbunden sind. Dabei fließt in einem Ausgang die Summe von Konstantstrom und Betrag des Signalstromes und im zweiten Ausgang die Differenz von Konstantstrom und Betrag des Signalstromes. In einem dem Umschalterfolgenden Subtrahiererwerden die Ströme beider Ausgänge voneinander subtrahiert. In dem dadurch entstehenden Ausgangsstrom fehlen die Konstantströme; er enthält wahlweise den doppelten positiven oder negativen Betrag des Signalstromes. Es wäre auch möglich, vor dem Subtrahierer eine Strom-Spannungs-Wandlung vorzunehmen und dann im Subtrahierer Spannungen zu verarbeiten. Die Steuergröße zur Ansteuerung der Umschalteinrichtung, entsprechend der momentanen Signalpolarität, erzeugt ein Komparator.According to the invention, the signal to be rectified is fed to a differential stage, which converts the input voltage into two currents. Each stream consists of a constant component and a signal-dependent component. For both currents, the two constant components are the same size and the signal-dependent components are the same size. However, in the first stream, the signal-dependent component is added to the constant component, while in the second current the signal-dependent component is subtracted. The size of the constant portions is chosen so that the polarity of the two total currents on two signal paths. Both switches are actuated by the same control variable, wherein in the inventive arrangement, the switching is triggered by polarity change of the rectified signal. Each of the two required switches has two output contacts, which are connected in pairs. In this case, the sum of the constant current and the amount of the signal current flows in one output and the difference between the constant current and the magnitude of the signal current in the second output. In a subtracter following the switch, the currents of both outputs are subtracted from each other. In the resulting output current, the constant currents are missing; it optionally contains twice the positive or negative magnitude of the signal current. It would also be possible to perform a current-voltage conversion before the subtractor and then to process voltages in the subtractor. The control variable for controlling the switching device, corresponding to the instantaneous signal polarity, generates a comparator.
Ausführungsbeispieleembodiments
Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigt:The invention will be explained in more detail below using an exemplary embodiment. In the accompanying drawing shows:
— Figur 1 ein Blockschaltbild der Vollweggleichrichterschaltung für Signale mit großem Frequenzbereich,FIG. 1 shows a block diagram of the full-wave rectifier circuit for signals with a large frequency range,
— Figur 2 eine praktische Realisierung einer derartigen Vollweggleichrichterschaltung undFIG. 2 shows a practical realization of such a full-wave rectifier circuit and
— Figur 3 eine vorteilhafte Ausführung eines Subtrahierers.FIG. 3 shows an advantageous embodiment of a subtractor.
In Figur 1 wird die Eingangsspannung uE einem Komperator K und einem Differenzverstärker DV zugeführt. Das Ausgangssignal des Komparators K steuert in Abhängigkeit von der Polarität der Eingangsspannung uE eine Umschalteinrichtung US. Der Differenzverstärker DV stellt als Ausgangssignal zwei Ströme bereit, wobei der erste Strom die halbe Summe aus einem Konstantstrom lKi und dem Signalstrom is, während der zweite Strom die halbe Differenz zwischen dem Konstantstrom lKi und dem Signalstrom is darstellen. Die dem Differenzverstärker folgende Umschalteinrichtung US besteht aus zwei synchron zu betätigenden Wechselschaltern, wobei die beiden inneren und die beiden äußeren Schaltkontakte jeweils miteinander verbunden sind. Durch diese Art der Verbindung führt der eine ausgangsseitige Signalpfad — unabhängig von der momentanen Polarität der Eingangsspannung uE — stets die halbe Summe aus Konstantstrom lKi und Betrag des Signalstromes | is | , während der zweite Signalpfad die entsprechende Differenz aufweist. Beide Signalpfade gelangen an einen Subtrahierer SUB. Sein Ausgang liefert den Ausgangsstrom iA.In FIG. 1, the input voltage u E is supplied to a comparator K and to a differential amplifier DV. The output signal of the comparator K controls a switching device US depending on the polarity of the input voltage u E. The differential amplifier DV provides two currents as an output signal, the first current being half the sum of a constant current I K i and the signal current i s , while the second current represents half the difference between the constant current I K i and the signal current i s . The differential amplifier following switching device US consists of two synchronously operated toggle switches, the two inner and the two outer switching contacts are connected to each other. By this type of connection, the one output signal path - regardless of the instantaneous polarity of the input voltage u E - always half the sum of constant current l K i and magnitude of the signal current | is | while the second signal path has the corresponding difference. Both signal paths reach a subtractor SUB. Its output provides the output current i A.
In einer technischen Realisierung des Erfindungsgedankens entsprechend Figur 2 wird die Eingangsspannung uE den Basisanschlüssen der npn-Transistoren T7 und T8 zugeführt, die als Differenzstufe angeordnet sind und deren Emitter zur Stromquelle SQ1 führen, die den Konstantstrom IK2 liefert. Die Kollektoren der npn-Transistoren T7 und T8 sind mit den Kollektoren derpnp-TransistorenT9undT10 verbunden, deren Emitter die Betriebsspannung UB erhalten. Die Basen der pnp-TransistorenT9 und T10 sind miteinander und außerdem mit dem Kollektor des pnp-Transistors T9 verbunden. Die Stromquelle SQ1 bildet zusammen mit den npn-Transistoren T7 und T8 sowie den pnp-Transistoren T9 und T10 den Komparator K. Vom Kollektor des npn-Transistors T8 führt eine Verbindung zu den Basisanschlüssen von zwei weiteren npn-Transistoren T3 und T6, wobei der Emitter des npn-Transistors T3 mit dem Emitter eines weiteren npn-Transistors T4 und entsprechend der Emitter des npn-Transistors T6 mit dem Emitter des npn-Transistors T5 verbunden sind. Von der Basis des npn-Transistors T4führt eine in Durchlaßrichtung angeordnete Diode D1 zur Basis des npn-Transistors T3. Entsprechend ist die Basis des npn-Transistors T6 über eine in Durchlaßrichtung angeordnete weitere Diode D 2 mit der Basis des npn-Transistors T5 verbunden. Den Basisanschlüssen der npn-Transistoren T4 und T5 wird die halbe BetriebsspannungIn a technical realization of the inventive idea according to FIG. 2, the input voltage u E is supplied to the base terminals of the npn transistors T7 and T8, which are arranged as a differential stage and whose emitters lead to the current source SQ1, which supplies the constant current I K 2. The collectors of the npn transistors T7 and T8 are connected to the collectors of the pnp transistors T9 and T10 whose emitters receive the operating voltage U B. The bases of the PNP transistors T9 and T10 are connected to each other and also to the collector of the PNP transistor T9. The current source SQ1, together with the NPN transistors T7 and T8 and the PNP transistors T9 and T10, the comparator K. From the collector of the NPN transistor T8 connects to the base terminals of two further NPN transistors T3 and T6, wherein the Emitter of npn transistor T3 to the emitter of another npn transistor T4 and corresponding to the emitter of the npn transistor T6 are connected to the emitter of the npn transistor T5. From the base of the npn transistor T4, a forward-biased diode D1 leads to the base of the npn transistor T3. Accordingly, the base of the npn transistor T6 is connected via a further diode D 2 arranged in the forward direction to the base of the npn transistor T5. The base terminals of the npn transistors T4 and T5 become half the operating voltage
— Ub zugeführt. Außerdem sind die Kollektoren der npn-Transistoren T3 und T5- Ub supplied. In addition, the collectors of the npn transistors are T3 and T5
sowie die Kollektoren der npn-Transistoren T4 und T6 miteinander verbunden. In den Kollektor des npn-Transistors T3 oder T5 fließt der Ausgangsstrom der Umschalteinrichtung I1, der von einem Stromspiegel SP1 kommt. Entsprechend fließt in den Kollektor des npn-Transistors T4 oder T6 der von einem weiteren Stromspiegel SP2 kommende Ausgangsstrom der Umschalteinrichtung I2. Die npn-Transistoren T3...T6 sowie die Dioden D1 und D2 bilden die Umschalteinrichtung US. Die Eingangsspannung uE wird außer dem Komparator K noch dem Differenzverstärker DV zugeleitet. Dieser besteht aus zwei npn-Transistoren T1 und T2 sowie einer Stromquelle SQ2. Dabei liegen die Emitter der npn-Transistoren T1 und T2 über je einem Widerstand R1 bzw. R2 an der Stromquelle SQ2, durch die der Konstantstrom IK1 fließt. Der Kollektor des npn-Transistors T1 ist mit den beiden Emitteranschlüssen der npn-Transistoren T3 und T4 verbunden, während der Kollektor des npn-Transistors T2 mit den beiden Emitteranschlüssen der npn-Transistoren T5 und T6 verbunden ist.and the collectors of npn transistors T4 and T6 are connected together. In the collector of the npn transistor T3 or T5 flows the output current of the switching device I 1 , which comes from a current mirror SP1. Accordingly, the output current of the switching device I 2 flowing from a further current mirror SP2 flows into the collector of the npn transistor T4 or T6. The npn transistors T3 ... T6 and the diodes D1 and D2 form the switching device US. The input voltage U E is still fed to the differential amplifier DV except the comparator K. This consists of two npn transistors T1 and T2 and a current source SQ2. In this case, the emitters of the npn transistors T1 and T2 are each connected to the current source SQ2 via a respective resistor R1 or R2, through which the constant current I K1 flows. The collector of the npn transistor T1 is connected to the two emitter terminals of the npn transistors T3 and T4, while the collector of the npn transistor T2 is connected to the two emitter terminals of the npn transistors T5 and T6.
Der Ausgang des Stromspiegels SP1 führt zu einem weiteren Stromspiegel SP3. Die Ausgänge der Stromspiegel SP2undSP3 liegen in Reihe. Am Verbindungspunkt der Stromspiegel SP2 und SP3 wird der Ausgangsstrom iA abgenommen. Die drei Stromspiegel SP1 ...SP3 ergeben den Subtrahierer SUBThe output of the current mirror SP1 leads to a further current mirror SP3. The outputs of the current mirrors SP2 and SP3 are in series. At the connection point of the current mirror SP2 and SP3, the output current i A is removed. The three current mirrors SP1 ... SP3 yield the subtractor SUB
Während die Stromspiegel SP1 und SP2 die positive Betriebsspannung Ub erhalten, wird dem Stromspiegel SP3 sowie den While the current mirror SP1 and SP2 receive the positive operating voltage Ub, the current mirror SP3 and the
Stromquellen SQ1 und SQ2 die negative Betriebsspannung U8 zugeführt.Current sources SQ1 and SQ2 the negative operating voltage U 8 supplied.
Die in Figur 3 dargestellte Anordnung stellt eine vorteilhafte Variante eines Subtrahierers SUB dar. Dabei ist der invertierende Eingang über einen Widerstand R 3 mit der positiven Betriebsspannung U8 und über einen Widerstand R 5 mit dem Ausgang des Operationsverstärkers OV verbunden. Der nichtinvertierende Eingang steht über einem Widerstand R4 mit der positiven Betriebsspannung Ub und über einem Widerstand R 6 mit Masse in Verbindung. Aus dem durch den invertierenden Eingang des Operationsverstärkers OV zusammen mit den Widerständen R 3 und R 5 gebildeten Knotenpunkt fließt der Ausgangsstrom der Umschalteinrichtung 11, während aus dem durch den nichtinvertierenden Eingang und den Widerständen R4 und R6 gebildeten Knotenpunkt der Ausgangsstrom der Umschalteinrichtung 12 fließt. Am Ausgang des Operationsverstärkers OV liegt die Ausgangsspannung UAan. Die Widerstände R3und R4, die gleichgroß gewählt werden, realisieren eine Strom-Spannungs-Wandlung. Der als Subtrahierer wirkende Operationsverstärker OV nimmt die Differenzbildung vor. Die Ausgangsspannung Ua stellt das gleichgerichtete Meßsignal dar.The arrangement shown in FIG. 3 represents an advantageous variant of a subtracter SUB. In this case, the inverting input is connected via a resistor R 3 to the positive operating voltage U 8 and via a resistor R 5 to the output of the operational amplifier OV. The non-inverting input is connected to the positive operating voltage Ub via a resistor R4 and to ground via a resistor R6. The output current of the switching device 11 flows from the node formed by the inverting input of the operational amplifier OV together with the resistors R 3 and R 5, while the output current of the switching device 12 flows from the node formed by the non-inverting input and the resistors R 4 and R 6. At the output of the operational amplifier OV is the output voltage UAan. The resistors R3 and R4, which are chosen to be the same size, realize a current-to-voltage conversion. The operational amplifier OV, which acts as a subtracter, performs the subtraction. The output voltage Ua represents the rectified measurement signal.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29635686A DD255003A1 (en) | 1986-11-18 | 1986-11-18 | FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD29635686A DD255003A1 (en) | 1986-11-18 | 1986-11-18 | FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE |
Publications (1)
Publication Number | Publication Date |
---|---|
DD255003A1 true DD255003A1 (en) | 1988-03-16 |
Family
ID=5583935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD29635686A DD255003A1 (en) | 1986-11-18 | 1986-11-18 | FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD255003A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4316027A1 (en) * | 1993-05-13 | 1994-11-17 | Telefunken Microelectron | Circuit arrangement for rectifying AC signals |
-
1986
- 1986-11-18 DD DD29635686A patent/DD255003A1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4316027A1 (en) * | 1993-05-13 | 1994-11-17 | Telefunken Microelectron | Circuit arrangement for rectifying AC signals |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3418906C2 (en) | ||
DE3831454A1 (en) | FULL-WAY RECTIFIER SWITCHING | |
DE2230364B2 (en) | Temperature measuring device | |
DE3035272C2 (en) | ||
DE2821938A1 (en) | SIZE CHANGE AND OVERLAY ARRANGEMENT FOR CONVERTER | |
DE3100297A1 (en) | "AMPLITUDE LIMIT CIRCUIT" | |
DE3238302C2 (en) | Signal rectifier circuit | |
DE2207233C3 (en) | Electronic signal amplifier | |
DE3431732C2 (en) | Multi-level signal strength detector circuit | |
DE69320442T2 (en) | Device with signal strength indicator and circuit arrangement with logarithmic detector | |
DE69311507T2 (en) | Motor control arrangement and shaver with such a motor control arrangement | |
DE2411062B2 (en) | Dynamically biased differential amplifier arrangement | |
DE2363624A1 (en) | CIRCUIT ARRANGEMENT FOR SUBTRACTING A MULTIPLE FIRST INPUT CURRENT FROM A SECOND INPUT CURRENT | |
DE3486360T2 (en) | Differential switch. | |
DE3034940C2 (en) | ||
DE4140559A1 (en) | DIFFERENTIAL AMPLIFIER | |
DE3881948T2 (en) | Scale-to-scale voltage level conversion circuit. | |
DD255003A1 (en) | FULL-VOLTAGE RECTIFIER CIRCUIT FOR SIGNALS WITH LARGE FREQUENCY RANGE | |
DE3731130C2 (en) | Voltage / current converter arrangement | |
DE3243706C1 (en) | ECL-TTL signal level converter | |
DE69311684T2 (en) | Full wave rectifier with current mirror bridge | |
DE3115051C2 (en) | Voltage / current converter circuit | |
DE2719200A1 (en) | Speed control circuit for DC motor - has bridge consisting of four control components regulated by differential amplifiers, with motor in its diagonal | |
EP0046878A2 (en) | Feedback amplifier or threshold switch for a current-fed differential stage | |
DE2943012C2 (en) | Linear differential amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |