DD246856A1 - COUNTER DEVICE FOR READING AND WRITING IN A TEST ARRANGEMENT - Google Patents

Abstract

Zuschalteinrichtung fuer Lesen und Schreiben in einer Testanordnung zur Testung von mikrorechnergesteuerten Geraeten und deren Programme, wobei die gesamte Anordnung ueber einen Monitor und eine Tastatur verfuegt. Ziel ist es, Speicher- und E/A-Bereiche in dem Anwendersystem unter Benutzung der vorhandenen BUS-Leitungen zu lesen und zu beschreiben. Aufgabe ist es, fuer genau einen Lese- bzw. Schreibbefehl eine Umschaltung zwischen Anwender- und Steuersystem vorzunehmen, wobei ausgeloest durch einen Aktivierungsbefehl nach dem Befehlslesezyklus des Lese- oder Schreibbefehls bei der Befehlsausfuehrung das Anwendersystem zugeschaltet werden soll. Die Merkmale sind darin zu sehen, dass durch entsprechende Auswahl der Befehle und durch das Einfuegen eines NOP-Befehls beim Zugriff zu Speicherbereichen die gleiche Befehlslaenge wie beim Zugriff zu E/A-Bereichen erreicht wird. Dadurch ist nur eine logische Zuschalteinrichtung, die mit Flipflops und einem Zaehler realisiert wird, notwendig. Fig. 1Switching device for reading and writing in a test arrangement for testing microcomputer-controlled devices and their programs, the entire device having a monitor and a keyboard. The goal is to read and write memory and I / O areas in the user system using the existing BUS lines. The task is to make a switchover between the user and the control system for exactly one read or write command, the user system being triggered by an activation command after the instruction read cycle of the read or write command during instruction execution. The features reside in the fact that by selecting the appropriate commands and inserting a NOP instruction while accessing memory areas, the same command length is achieved as when accessing I / O areas. As a result, only a logical switching device, which is realized with flip-flops and a counter, necessary. Fig. 1

Description

Hierzu 4 Seiten Zeichnungen Anwendungsgebiet der ErfindungFor this purpose 4 pages drawings Field of application of the invention

Die Erfindung betrifft eine Zuschalteinrichtung einerTestanordnung zurTestung von mikrorechnergesteuerten Geräten zum Lesen und Schreiben in einer zu testenden Anordnung sowie dem dazugehörigen Programm, wobei die gesamte Testanordnung über einen Monitor und eine Tastatur für die Ein- und Ausgabe verfügt.The invention relates to a connection device of a test arrangement for testing microcomputer-controlled devices for reading and writing in a device under test and the associated program, the entire test device having a monitor and a keyboard for input and output.

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Die bekannten Mikrorechnerentwicklungssysteme sind für die Testung von Software entwickelt worden. Sie beinhalten u.a.The known microcomputer development systems have been developed for the testing of software. They include u.a.

Monitorprogramme, mit deren Hilfe solche Aktionen, wie das Lesen und Schreiben der Speicher, Register und Ports sowie Programmabarbeitung im Echtzeit-, Testpunkt- oder Schrittbetrieb, möglich sind. Allerdings werden durch das Monitorprogramm Speicher- und E/A-Bereiche und eventuell Steuersignale des Mikrorechnersystems belegt, die vom Anwender nicht mehr benutzt werden können. Darausfolgt, daß die Anwenderprogramme zur Testung auf solchen Entwicklungshilfen besitmmten Konventionen unterliegen, die unter bestimmten Umständen zur nur teilweisen Testbarkeit der Anwenderprogramme führen können.Monitor programs that enable such actions as reading and writing of memory, registers and ports as well as program execution in real-time, test point or step mode. However, the monitor program occupies memory and I / O areas and possibly control signals of the microcomputer system which the user can no longer use. It follows that the user programs for testing on such development tools are subject to conventions which under certain circumstances may lead to only partial usability of the application programs.

Weiterhin ist ein Zusammenwirken zwischen Programm und anzusteuernder Hardware kaum möglich.Furthermore, an interaction between the program and the hardware to be controlled is hardly possible.

Ebenso sind Bedieneinheiten zur Unterstützung der Kommunikation mit dem Rechner bei der Inbetriebnahme, Wartung und bei derTestung von Systemprogrammen bekannt.Likewise, operating units are known for assisting communication with the computer during start-up, maintenance and testing of system programs.

Über Adreß- und Datenregister, die durch Tastenschalter betätigt werden, können die gewünschten Adressen und Daten geladen werden. Weitere Steuerdaten ermöglichen dann ein Anzeigen und Setzen des Speichers, das Anzeigen und Setzen von Testpunkten sowie eine Programmabarbeitung im Echtzeit-, Testpunkt- und Schrittbetrieb.Via address and data registers, which are actuated by key switches, the desired addresses and data can be loaded. Further control data can then be used to display and set the memory, to display and set test points, and to execute a program in real-time, test point and step mode.

Diese Testmöglichkeit ist jedoch nicht universell durch den Anwender nutzbar und setzt Grenzen durch die umständliche Bedienung.However, this test option is not universally usable by the user and sets limits by the cumbersome operation.

So wurde bereits eine Testanordnung vorgeschlagen, die eine effektive Inbetriebnahme von Hard- und Software für mikroprogrammgesteuerte Geräte gestattet, wobei eine übersichtliche und schnelle Darstellung des aktuellen Standes der Abarbeitung des Mikroprogramms, welches getestet wird, gewährleistet ist. Die Testanordnung arbeitet mit einem Mikroprozessor und gestattet es, die Speicherbereiche des zu testenden mikroprozessorgesteuerten Systems (Anwendersystem) darzustellen.Thus, a test arrangement has already been proposed, which allows effective commissioning of hardware and software for microprogram-controlled devices, with a clear and quick representation of the current state of the execution of the microprogram that is tested, is guaranteed. The test arrangement works with a microprocessor and makes it possible to represent the memory areas of the microprocessor-controlled system (user system) to be tested.

Hierzu wird die Anwender-CPU vom BUS abgeschaltet, und das gesamte System arbeitet mit der Steuersystem(Test)-CPU, wobei das Signalspiel mit dem Anwendersystem über entsprechende Verbindungen realisiert wird. Die Umschaltung zwischen Anwender-und Steuersystem realisiert eine Umschaltlogik synchron zur Befehlsabarbeitung, wobei sie die System umschaltung zur Abarbeitung von Anwenderprogrammen bzw. zu vom Monitorprogramm ausgelösten einzelnen Aktionen im Anwendersystem gestattet. Die Steuersignale für die Umschaltung werden vom Moriitorprogramm sowie einer Testpunkt- und Schrittlogik entsprechend dem jeweiligen Betriebszustand generiert.For this purpose, the user CPU is switched off by the bus, and the entire system works with the control system (test) CPU, whereby the signal play with the user system is realized via corresponding connections. The switching between the user and control system implements a switching logic synchronous to the command processing, where it allows the system switching to the processing of user programs or triggered by the monitor program individual actions in the user system. The control signals for the changeover are generated by the Moriitor program and a test point and step logic according to the respective operating state.

Für dieses von einem übergeordneten (Steuersystem) Mikrorechner gesteuertes Mikrorechnersystem mußte eine einfach zu realisierende Möglichkeit zum Lesen und zum Schreiben der Speicher- und E/A-Bereiche des Anwendersystems geschaffen werden.For this microcomputer system controlled by a higher-level (control system) microcomputer, it was necessary to provide an easy-to-implement way to read and write the memory and I / O areas of the user system.

Dazu ist es notwendig, für genau eine Lese-bzw. Schreibbefehl eine Zuschaltung des Anwendersystems vorzunehmen.For this it is necessary for exactly one read or. Write command to make a connection of the user system.

Ziel der ErfindungObject of the invention

Ziel der Erfindung ist es, eine Zuschalteinrichtung in einer mikrorechnergesteuerten Testanordnung zu schaffen, mit der, gesteuert durch den übergeordneten Mikrorechner, Speicher- und E/A-Bereiche im Anwendersystem unter Benutzung der vorhandenen Daten-, Adreß- und Steuerleitungen gelesen und beschrieben werden können.The aim of the invention is to provide a switching device in a microcomputer-controlled test arrangement, with which, controlled by the higher-level microcomputer, memory and I / O areas in the user system using the existing data, address and control lines can be read and written ,

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Aufgabe der Erfindung ist es, für genau einen Lese- bzw. Schreibbefehl eine Umschaltung zwischen Anwender- und Steuersystem vorzunehmen, wobei, ausgelöst durch einen Aktivierungsbefehl'nach dem Befehlslesezyklus des Lese- und Schreibbefehls bei der Befehlsausführung, das Anwendersystem zugeschaltet werden soll.The object of the invention is to make a switch between the user and the control system for exactly one read or write command, wherein, triggered by a Aktivierungsbefehl'after the instruction read cycle of the read and write command in the instruction execution, the user system is to be activated.

Erfindungsgemäß wird die Aufgabe durch die im Kennzeichen des Anspruches dargelegten Merkmale gelöst.According to the invention the object is achieved by the features set out in the characterizing part of the claim.

Das Wesen der Erfindung ist darin zu sehen, daß unter Ausnutzung der gegebenen Befehle nach dem Befehlslesezyklus bei der Befehlsausführung das Anwendersystem zugeschaltet wird. Dabei werden folgende Ein- und Ausgabebefehle notwendig:The essence of the invention is to be seen in that, utilizing the given commands after the instruction read cycle in the instruction execution, the user system is switched on. The following input and output commands are necessary:

OUTA,(n)OUTA, (n)

OUT r,(c)OUT r, (c)

IN(n),AIN (n), A

IN(c),rIn (c), r

Der Aufbau dieser Befehle ist in Fig. 4 veranschaulicht. Daraus ergibt sich, daß zwei Befehlslesezyklen erforderlich sind, bevor die eigentliche Befehlsausführung erfolgt. Zum Zugriff auf Speicherbereiche wurden die Ladebefehle LD (rr),rThe structure of these commands is illustrated in FIG. As a result, two instruction read cycles are required before the actual instruction execution occurs. To access memory areas, the load instructions LD (rr), r

LD r,(rr) (rr = Doppelregister) ausgewählt, deren Aufbau in Fig. 5 dargestellt ist.LD r, (rr) (rr = double register) selected, whose structure is shown in Fig. 5.

Für diese Befehlsgruppe ist nur ein Befehlslesezyklus erforderlich. Um auf eine gleiche Abarbeitungslänge wie bei den Ein- und Ausgabebefehlen zu kommen, wird ein NOP-Befehl eingefügt. Die Befehlsausführung zeigt Fig. 6.This instruction group requires only one instruction read cycle. To get the same execution length as the input and output commands, a NOP command is inserted. The instruction execution is shown in FIG. 6.

Durch die Einführung des NOP-Befehls haben die Signale /MREQ ± /RD und lORQ + /RFSH MREQ prinzipiell das gleiche Aussehen und die Umschaltlogik, die mit diesen beiden Signalen gesteuert wird, kann für beide Befehlsgruppen gleich sein und ist somit nur einmal vorhanden.With the introduction of the NOP command, the signals / MREQ ± / RD and lORQ + / RFSH MREQ have basically the same appearance and the switching logic controlled by these two signals can be the same for both groups of commands and thus exists only once.

Entsprechend der Befehlsdarstellung laut Fig.4... Fig. 6 erfolgt nach dem Aktivierungsbefehl mit derzweiten fallenden Flanke des Signals /MREQ + /RD die Zuschaltung des Anwendersystems und nachfolgend mit der zweiten steigenden Flanke des Signals lORQ + /RFSH · MREQ die Rückschaltung zum Steuersystem. Somit ist gewährleistet, daß das Anwendersystem für genau einen Lese- bzw. Schreibzyklus, ausgelöst durch einen vorangestellten Aktivierungsbefehl, zugeschaltet wird.According to the command representation according to FIG. 4... FIG. 6, after the activation command with the second falling edge of the signal / MREQ + / RD the connection of the user system takes place and subsequently with the second rising edge of the signal lORQ + / RFSH * MREQ the downshift to control system. This ensures that the user system is switched on for exactly one read or write cycle triggered by a preceding activation command.

Die Refreshlogik bleibt davon unbeeinflußt, da der Adreßbus und die Signale /MREQ und /RFSH ständig mit dem Anwendersystem verbunden sind.The refresh logic remains unaffected since the address bus and the signals / MREQ and / RFSH are permanently connected to the user system.

Der Vorteil ist darin zu sehen, daß durch den gesonderten Speicher- und E/A-Bereich des Monitorprogramms eine uneingeschränkte Testung des Anwenderprogramms zusammen mit der zugehörigen Hardware ermöglicht wird.The advantage lies in the fact that the separate memory and I / O area of the monitor program allows an unrestricted testing of the user program together with the associated hardware.

Ausführungsbeispielembodiment

Die Erfindung soll nachstehend an einem Ausführungsbeispiel erläutert werden. In der zugehörigen Zeichnung zeigen:The invention will be explained below using an exemplary embodiment. In the accompanying drawing show:

Fig^i: das Blockschaltbild der vorgeschlagenen Schaltung,Fig ^ i: the block diagram of the proposed circuit,

Fig.2: die Schaltung zur Umschaltlogik,2 shows the circuit for switching logic,

Fig.3: das Impulsdiagramm zu Fig.2,3 shows the pulse diagram to Fig.2,

Fig.4: Befehlsaufbau bei Zugriff zu E/A-Bereichen,Fig. 4: Command structure when accessing I / O areas,

Fig. 5: Befehlsaufbau bei Ladebefehlen für Doppelregister,5: instruction structure for load instructions for double registers,

Fig. 6: Befehlsaufbau bei Zugriff zu Speicherbereichen.Fig. 6: Command structure when accessing memory areas.

In Fig. 1 ist das Blockschaltbild der vorgeschlagenen Schaltung dargestellt.In Fig. 1, the block diagram of the proposed circuit is shown.

Der Mikrorechner 2 stellt das Anwendersystem mit CPU 6, Takterzeugung 7, E/A-Ports 8 und Speicherbereich 9 dar. Die Steuerung des Anwendersystems 2 erfolgt mittels eines Steuersystems 1, welches ebenfalls CPU 3, Taktversorgung 4 und Speicherbereich 5 beinhaltet.The microcomputer 2 represents the user system with CPU 6, clock generation 7, I / O ports 8 and memory area 9. The control of the user system 2 takes place by means of a control system 1, which also includes CPU 3, clock supply 4 and memory area 5.

Die Anwender-CPU 6 wird über die Umschaltlogik 11 über das Signal /BUSRQ außer Betrieb gesetzt. Die Umschaltlogik 11 beinhaltet ebenfalls die Steuerung der Taktversorgung beider Systeme, die wahlweise vom System- (TAKT-S) oder Anwendertakt (TAKT-U) erfolgen kann.The user CPU 6 is put out of operation via the switching logic 11 via the signal / BUSRQ. The switching logic 11 also includes the control of the clock supply of both systems, which can be done either from the system (TAKT-S) or user clock (TAKT-U).

Die Umschaltung zwischen Anwender- und Steuersystem erfolgt ebenfalls mittels der Umschaltlogik 11, die mit/USEN die Treiberstufe für den Datenbus zum Anwendersystem und mit MEMDI das Steuersystem aktiviert. Mit dem Signal /RET, welches von der Schritt- und Testpunktlogik 10 gebildet wird, wird ein Rückstellimpuls zur Umschaltlogik 11 ausgelöst, derein Rückschalten zum Steuersystem zur Folge hat. Zur Gewährleistung von Refresh-Zyklen für dynamische Speicher des Anwendersystems sind Adreß- und Steuerbus auch während der Arbeit des Steuersystems 1 mit dem Anwendersystem 2 verbunden. Beim Rückschalten vom Anwendersystem zum Steuersystem muß der gegenwärtige Programmzähierstand hardwaremäßig aufgefangen werden. Das geschieht im PC-Register 13, gesteuert über die Leitungen NWPC und HWPC.The switching between user and control system is also carried out by means of the switching logic 11, which activates the driver stage for the data bus to the user system with / USEN and the control system with MEMDI. With the signal / RET, which is formed by the step and test point logic 10, a reset pulse to the switching logic 11 is triggered, which results in a switch back to the control system. To ensure refresh cycles for dynamic memories of the user system, address and control buses are also connected to the user system 2 during the operation of the control system 1. When switching back from the user system to the control system, the current program counter must be caught in hardware. This happens in the PC register 13, controlled via the lines NWPC and HWPC.

In Fig. 2 ist das Schaltbild der Umschaltlogik dargestellt. Auf die Umschaltlogik 11 werden Daten-, Adreß- und Steuerbus geführt.2, the circuit diagram of the switching logic is shown. On the switching logic 11 data, address and control bus are performed.

Weiterhin erhält sie ein Signal /RET von der Schritt-oder Testpunktlogik 10, die Takte A.und S vom Anwender- und Steuersystem 1,2 sowie das Signal /BUSAK vom Anwendersystem 2. Die Umschaltlogik 11 enthält eine Zuschalteinrichtung 16 für das Anwendersystem bei Lesen/Schreiben in Speicher- oder E/A-Bereiche, auf die die Steuersignale /SETRW, /RESET, /MREQ + /RDund/IORQ + /RFSH MREQ geschaltet sind. Ihr Ausgang S2 ist auf ein NOR-Glied 20 geführt, dessen Ausgang auf eine Anwendersystemsteuerung 17 geschaltet ist. Diese Steuerung erzeugt ein Signal /USEN, mit welchem das Anwendersystem 2 aktiviert wird. Auf eine weitere Umschalteinrichtung 15 für Programmstart werden die Signale M1 · MREQ, /RESET, /SETGO, MREQ WR, /M 1, /MREQ und der Datenbus geschaltet. Ihr erster Ausgang S1 ist mit dem erstenIt also receives a signal / RET from the step or test point logic 10, the clocks A. and S from the user and control system 1, 2, and the signal / BUSAK from the user system 2. The switch logic 11 includes a user system switch 16 when read / Write in memory or I / O areas to which the control signals / SETRW, / RESET, / MREQ + / RD and / IORQ + / RFSH MREQ are connected. Its output S2 is fed to a NOR gate 20 whose output is connected to a user system controller 17. This control generates a signal / USEN with which the user system 2 is activated. On a further switching means 15 for program start the signals M1 · MREQ, / RESET, / SETGO, MREQ WR, / M 1, / MREQ and the data bus are switched. Its first output S1 is with the first one

NOR-Glied 19 verbunden. Ihr zweiter Ausgang R1 ist auf das zweite NOR-Glied 20 geschaltet, dessen dritter Eingang durch das Rücksetzsignal /RESET belegt ist. Die Steuersystemzuschaltung 18 wird direkt über die Steuersignale RESGO, M1 · MREQ, /RESET und das Ausgangssignal /USEN der Anwendersystemsteuerung 17 beeinflußt. Sie erzeugt das Signal /SYSEN. Einer der Takte A und S der beiden Systeme 1 und 2 wird in einer Taktumschaltung 22 ausgewählt und als Takt für die Gesamteinrichtung genutzt. In einer Auswertesehaltung 21 für das Signal/BUSAK kann das Rücksetzsignal /RESETerzeugtwerden. Mit dem Signal /RESET wird die gesamte Schaltung in den Grundzustand versetzt. Über das NOR-Glied 20 wird das Flipflop 17 rückgesetzt. Damit ist der Ausgang /USEN inaktiv. Durch gleichzeitiges Rücksetzen des Flipflops 18.1 wird über das NAND-Glied 18.3 der Ausgang System-Enable /SYSEN aktiviert, d. h. das Steuersystem der Konfiguration ist zugeschaltet.NOR gate 19 connected. Its second output R1 is connected to the second NOR gate 20 whose third input is occupied by the reset signal / RESET. The control system connection 18 is influenced directly via the control signals RESGO, M1 · MREQ, / RESET and the output signal / USEN of the user system controller 17. It generates the signal / SYSEN. One of the clocks A and S of the two systems 1 and 2 is selected in a clock switching 22 and used as a clock for the entire device. In an evaluation position 21 for the signal / BUSAK, the reset signal / RESET can be generated. With the signal / RESET, the entire circuit is set to the ground state. About the NOR gate 20, the flip-flop 17 is reset. This makes the output / USEN inactive. By simultaneously resetting the flip-flop 18.1, the system-enable / SYSEN output is activated via the NAND gate 18.3, i. H. the control system of the configuration is switched on.

Die Aktivierung der Systemumschaltung bei Lesen oder Schreiben erfolgt über das Signal /SETRW. Das Flipflop 16.1 gibt damit den Zähler 16.6 frei, der die folgenden Maschinenzyklen zählt und die Systemsteuerung vornimmt. Gleichzeitig mit dem ' Flipflops 16.1 wird das Flipflop 16.2 gesetzt, und die Impulse auf Leitung /MREQ + /RD können über das NAND-Glied 16.3 zum NAND-Gatter 16.5 und von dort zum Vorwärtszähleingang des Zählers 16.6 gelangen. Nach zweimaligem Speicherlesevorgang im Steuersystem, was den Befehlslesezyklen des nächsten Befehls entspricht, schaltet der Zähler 16.6 am Ausgang 1 von Low auf High. Damit wird über das NOR-Glied 19 das Flipflop 17.1 gesetzt und der Ausgang /USEN zugeschaltet. Gleichzeitig wird über das NAND-Glied 18.3 der Ausgang /SYSEN inaktiviert, d.h. das Anwendersystem wird zugeschaltet. Der Zähler 16.6 kippt gleichzeitig das Flipflop 16.2 in seine Ausgangslage zurück. Der nächste Maschinenzyklus, der einen Lese- oder Schreibzyklus auf Speicher- oder E/A-Bereich beinhaltet, kommuniziert mit dem Anwendersystem, d.h. der Zähler 16.6 erhält über NAND-Glied 16.4 und 16.5 einen weiteren Zählimpuls. Durch Verknüpfung von MREQ mit /RFSH wird die Refreshautomatik unbeachtet gelassen. Der nächste Impuls auf Leitung lORQ + /RFSH · MREQ schaltet Zähler 16.6 am Ausgang 1 auf Low und Ausgang 2 auf High. Dieses Signal R2 dient über das NOR-Gatter 20 zum Rücksetzen von Flipflop 17 und damit zum Abschalten des Signals /USEN. Da die Signale /SETGO und RESGO ständig inaktiv sind, erfolgt über das NAND-Glied 18.3 die sofortige Zuschaltung des Steuersystems durch Aktivierung des Signals /SYSEN, d. h. der nächste Befehl des Steuersystems wird abgearbeitet. Die Signale S1 und R1 sind während des gesamten beschriebenen Zyklus Low, d.h. inaktiv. In Fig.3 und 4 ist der Impulsplan zum beschriebenen Ablauf dargestellt. Der Befehl 0UT(n),A stellt ein Beispiel für einen möglichen Befehl dar. Zusammenfassend sei nochmals die Arbeitsweise der Umschaltlogik erläutert.Activation of the system changeover during reading or writing takes place via the signal / SETRW. The flip-flop 16.1 thus releases the counter 16.6, which counts the following machine cycles and performs the system control. Simultaneously with the flip-flop 16.1, the flip-flop 16.2 is set, and the pulses on line / MREQ + / RD can pass through the NAND gate 16.3 to the NAND gate 16.5 and from there to the count-up input of the counter 16.6. After two memory reads in the control system, which corresponds to the instruction read cycles of the next instruction, counter 16.6 on output 1 switches from low to high. Thus, the flip-flop 17.1 is set via the NOR gate 19 and the output / USEN switched. At the same time the output / SYSEN is inactivated via the NAND gate 18.3, i. the user system is switched on. The counter 16.6 simultaneously tilts the flip-flop 16.2 back to its original position. The next machine cycle involving a memory or I / O read or write cycle communicates with the user system, i. the counter 16.6 receives via NAND gate 16.4 and 16.5 another count. By linking MREQ with / RFSH, the refractive index is ignored. The next pulse on line lORQ + / RFSH · MREQ switches counter 16.6 at output 1 to low and output 2 to high. This signal R2 is used via the NOR gate 20 to reset flip-flop 17 and thus to turn off the signal / USEN. Since the signals / SETGO and RESGO are constantly inactive, via the NAND gate 18.3, the immediate connection of the control system by activation of the signal / SYSEN, d. H. the next command of the control system is processed. The signals S1 and R1 are low throughout the described cycle. inactive. In Fig. 3 and 4, the timing chart for the described procedure is shown. The command 0UT (n), A represents an example of a possible command. In summary, the operation of the switching logic is explained again.

Nach dem Einschalten bzw. nach extern ausgelöstem /RESET ist das Steuersystem zugeschaltet, und das im Steuersystem implementierte Programm arbeitet. Zum Abschalten der Anwender-CPU wird das Signal /BUSRQ auf Low-Pegel gelegt, da die gesamte Konfiguration mit der System-CPU arbeitet. Mittels der Auswertesehaltung 21 kann das Signal /BUSAK von der Anwender-CPU zum Zuschalten des Gesamtsystems genutzt werden. Die Taktversorgung kann vom Steuer- oder vom Anwendersystem, ausgewählt über die Taktumschaltung 22, erfolgen.-After powering up or externally triggered / RESET, the control system is switched on and the program implemented in the control system operates. To turn off the user CPU, the signal / BUSRQ is set to low level because the entire configuration works with the system CPU. By means of evaluation position 21, the signal / BUSAK can be used by the user CPU to connect the entire system. The clock supply can be done by the control or by the user system, selected via the clock changeover 22.

Die Abarbeitung eines Anwenderprogramms wird mit der Umschaltung bei-GO/RES 15 gesteuert. Der Start erfolgt durch Aktivierung des Signales/SETGO. Mit Eintreffen eines /RET-Impulses, der von der Testpunkt-und Schrittlogik generiert wird, erfolgt beim nächsten M 1-Zyklus die Abschaltung des Anwendersystems und Einprägung eines Restart-Befehles. Das anschließende Kellern des PC wird im PC-Register hardwaremäßig aufgefangen. Mit der anschließenden Zuschaltung des Steuersystems erfolgt die Auswertung und Anzeige des Abarbeitungsstandes des Anwenderprogrammes. Das Lesen und Schreiben von Anwender-RAM und E/A-Ports wird von der Umschaltung bei RD/WR16 gesteuert. Nach der Aktivierung über das Signal /SETRW erfolgt mit dem Ausführungszyklus des nächsten Befehls ein Zuschalten des Anwendersystems, was anschließend sofort wieder abgeschaltet wird. Somit erfolgt die Befehlsausführung im Anwendersystem und wird auf dem angeschlossenen Monitor angezeigt.The processing of a user program is controlled by the changeover to GO / RES 15. The start takes place by activating the signal / SETGO. Upon arrival of a / RET pulse, which is generated by the test point and step logic, the shutdown of the user system and the embossment of a restart command takes place at the next M 1 cycle. The subsequent basement of the PC is collected in the PC register in terms of hardware. With the subsequent connection of the control system, the evaluation and display of the processing status of the user program. The reading and writing of user RAM and I / O ports is controlled by RD / WR16 switching. After activation via the / SETRW signal, the application cycle is switched on with the execution cycle of the next command, which is then immediately switched off again. This means that the command is executed in the user system and displayed on the connected monitor.

Claims (2)

-1- 246-1- 246 Patentanspruch:Claim: Zuschalteinrichtung in einerTestanordnung zurTestung von mikrorechnergesteuerten Geräten zum Lesen und Schreiben in einer zu testenden Anordnung sowie dem dazugehörigen Programm, wobei die gesamte Testanordnung über einen Monitor und eine Tastatur für die Ein- und Ausgabe verfügt und in der an die Busleitungen eine Schritt- und Testpunktlogik und eine Umschaltlogik angeschlossen ist, der ein PC-Register und ein Datenbustreiber nachgeschaltet ist und in der die Umschaltlogik eine Abschalteinrichtung und eine Anwendersystemsteuerung enthält, dadurch gekennzeichnet, daß ein Aktivierungssignal (/SETRW) auf die Setzeingänge zweier Flipflops (16.1,16.2) und auf ein drittes NAND-Glied (16.5) geführt wird, wobei die Dateneingänge dieser Flipflops (16.1,16.2) auf LOW-Potential liegen, daß ein Zuschaltsignal (/MREQ + /RD) auf ein erstes NAND-Glied (16.3) und ein Abschaltsignal (lORQ + /RFSH MREQ) auf ein zweites NAND-Glied (16.4) geschaltet ist, wobei, wenn auf Speicherbereiche zugegriffen werden soll, um die gleiche Befehlslänge wie beim Zugriff auf E/A-Bereiche zu erreichen, ein NOP-Befehle eingeschoben wird, daß das erste NAND-Glied (16.3) mit dem wahren Ausgang und das zweite NAND-Glied (16.4) mit dem negierten Ausgang des zweiten Flipflops (16.2) belegt ist und deren Ausgänge auf das dritte NAND-Glied (16.5) geschaltet sind, dessen Ausgang auf einen Zähler (16.6) geschaltet ist, dessen Rücksetzeingang vom negierten Ausgang des ersten Flipflops (16.1) belegt ist, und daß zwei Ausgänge (SSwitching device in a test arrangement for testing of microcomputer-controlled devices for reading and writing in a device under test and the associated program, wherein the entire test arrangement has a monitor and keyboard for input and output and in the step to the bus lines and test point logic and a switching logic is connected, which is followed by a PC register and a data bus driver and in which the switching logic includes a shutdown and a user system control, characterized in that an activation signal (/ SETRW) on the set inputs of two flip-flops (16.1,16.2) and on a third NAND gate (16.5) is guided, wherein the data inputs of these flip-flops (16.1,16.2) are at LOW potential that a turn-on signal (/ MREQ + / RD) to a first NAND gate (16.3) and a shutdown signal (lORQ + / RFSH MREQ) is connected to a second NAND gate (16.4), wherein when supplied to memory areas In order to achieve the same command length as when accessing I / O areas, a NOP instruction is inserted that the first NAND gate (16.3) with the true output and the second NAND gate (16.4) with the negated output of the second flip-flop (16.2) is occupied and their outputs are connected to the third NAND gate (16.5) whose output is connected to a counter (16.6) whose reset input is occupied by the negated output of the first flip-flop (16.1) , and that two outputs (S. 2, R 2) des Zählers auf die Takteingänge der Flipflops (16.1,16.2) und über NOR-Glieder (19, 20) auf die Anwendersystemsteuerung (17) geschaltet sind.2, R 2) of the counter are connected to the clock inputs of the flip-flops (16.1, 16.2) and via NOR elements (19, 20) to the user system controller (17).