DD221297A1

DD221297A1 - Verfahren zur herstellung von duennschichtwiderstaenden hoher praezision

Info

Publication number: DD221297A1
Application number: DD25793083A
Authority: DD
Inventors: Karl-Heinz Baether; Wilfried Hinueber; Jens-Ingolf Moench; Winfried Brueckner; Felix Lange
Original assignee: Adw Ddr
Priority date: 1983-12-14
Filing date: 1983-12-14
Publication date: 1985-04-17
Also published as: DE3445420A1

Abstract

Die Erfindung betrifft das Gebiet der Mikroelektronik und ist bei integrierten Schaltkreisen mit Duennschichtwiderstaenden oder Hybridschaltkreisen mit Widerstandsnetzwerken oder diskreten Duennschicht-Chipwiderstaenden anwendbar. Ziel ist es, die Qualitaet und die Ausbeute aus dem technologischen Prozess zu erhoehen. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren, bei dem auf isolierenden Substraten Widerstands-Duennschichten, Schichten fuer das Erzeugen von Leitbahnen und Kontakten sowie eventuell weitere Zwischenschichten zunaechst ganzflaechig abgeschieden und danach subtraktiv durch Aetzen strukturiert werden, so zu gestalten, dass die Streubreiten der relativen Bauelementeeigenschaften verringert werden. Die Aufgabe wird dadurch geloest, dass bei Strukturierung leitfaehige Stege, welche die Widerstaende galvanisch verbinden, oder um einzelne oder mehrere Widerstaende leitfaehige Rahmen, die durch leitfaehige Stege galvanisch verbunden sind, erzeugt werden. Nach Beendigung der Strukturierung aller Widerstaende und dem Erzeugen der Leitbahnen und Kontakte werden die Stege zwischen den Widerstaenden wieder entfernt oder unterbrochen.

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft das Gebiet der Mikroelektronik. Objekte, bei denen die Erfindung anwendbar ist, sind integrierte Schaltkreise mit Dünnschichtwiderständen oder Hybridschaltkreise mit Widerstandsrietzwerken oder diskrete Dünnschicht-Chipwiderstände. Das Verfahren ist besonders vorteilhaft anwendbar bei geforderter hoher Präzision der Widerstände.

Charakteristik der bekannten technischen Lösungen * ^:

Dünne Schichten als Widerstands-, Leitbahn- oder Kontakt- sowie Zwischenschichtmaterial werden üblicherweise mit physikalischen oder chemischen Schichtabscheideverfahren, gewöhnlich auf isolierendem Substrat, zunächst gahzflächig abgeschieden. Durch eine nachfolgende subtraktive Strukturierung unter Verwendung von Maskierungen werden die einzelnen Strukturen, wie z. B. Leitbahnen, Kontaktzonen, Widerstandsbahnen, erzeugt. Dabei sind Verfahren bekannt, bei denen zunächst alle erforderlichen Schichten nacheinander ohne Unterbrechung des Beschichtungsiyklusses auf das. Substrat aufgebracht werden, bei physikalischen Beschichtungsverfahren z. B. ohne Unterbrechung des Vakuums. Die Strukturierung der einzelnen Schichten erfolgt dann anschließend in.umgekehrter Reihenfolge. Es sind auch Verfahren bekannt, bei denen jede Schicht unmittelbar nach ihrer Abscheidung strukturiert wird. . :

Aus Gründen der besseren Wirtschaftlichkeit ist es üblich, großflächige Substrate zu beschichten und wiederholende Strukturen (Chips) zu erzeugen/die Großsubstrate anschließend in die einzelnen Chips zu schneiden, zu brechen oder zu sägen. Ein wesentlicher Mangel der bekannten Verfahren besteht darin, daß sich die Eigenschaften der Widerstände in Abhängigkeit vom Ort auf dem Großsubstrat (und auch bereits innerhalb eines Chips) ändern. Das bedeutet eine mehr oder weniger starke Streuung der Widerstandsparameter über das Großsubstrat und damit eine Verringerung der Ausbeuten. Das wirkt sich um so drastischer aus, je höher die geforderte Präzision ist, d.h. je geringer die zulässigen Toleranzbreiten sind. i

Eine wesentliche Ursache für derartige Mängel sind Streuungen der spezifischen Materialparameter, z. B. des spezifischen Widerstandes, sowie der relativen Schichteigenschaften, wie z. B. des Temperaturkoeffizienten des Widerstandes oder der Alterungsrate. Die Streuungen der relativen Schichteigenschaften sind nicht die Folge der Toleranz der Strukturgrößen, die durch Schablonen-, Positionierungs-oder Strukturierungsfehler entstehen.

Ziel der Erfindung

'Ziel der Erfindung ist es, bei der Herstellung von Dünnschichtwiderständen auf insbesondere großflächigen Substraten die Qualität der Bauelemente und die Ausbeute aus dem technologischen Prozeß zu erhöhen.

Darlegung des Wesens'der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Dünnschichtwiderständen, bei dem auf isolierenden Substraten Widerstands^:Dünnschichten, Schichten für das Erzeugen von Leitbahnen und Kontakten sowie eventuell notwendige weitere Zwischenschichten zunächst ganzflächig abgeschieden und danach subtraktiv durch Ätzen strukturiert werden, so zu gestalten, daß die Streubreiten der relativen Bauelementeeigenschaften, insbesondere des Flächenwiderstandes und des Temperaturkoeffizienten, verringert werden.

Diese Aufgabe ist nach der Erfindung dadurch gelöst, daß bei der Strukturierung leitfähige Stege, welche die Widerstände galvanisch verbinden, oder um einzelne oder mehrere Widerstände leitfähige Rahmen, die durch leitfähige Stege galvanisch verbunden sind, erzeugt werden, und daß nach Beendigung der Strukturierung aller Widerstände und dem Erzeugen der Leitbahnen und Kontakte die Stege zwischen den Widerständen wieder entfernt oder unterbrochen werden. Nach der Erfindung werden Stege erzeugt, deren Widerstand kleiner 50 Ohm pro mm Länge ist. Dieser Wert ist als Richtwert anzusehen und im konkreten Fall nach der geforderten Präzision (Streubreite) zu optimieren. Zweckmäßig ist es, das Entfernen beziehungsweise Unterbrechen der Stege mittels Ätzen durchzuführen. Bei integrierten Dünnschichtwiderständen und Dünnschicht-Widerstandsnetzwerken ist es möglich, die zur Realisierung der Schaltung erforderlichen Leitbahnen und Kontakt-Verbindungselemente zur galvanischen Verbindung an Stelle von leitfähigen Stegen mit zu verwenden. Dadurch kann das lay out relativ einfach gestaltet werden. Bei Vorhandensein von leitfähigen Zwischenschichten, z. B. niederohmigen Diffusionsbarrieren/kann dieses Material für das Erzeugen der Stege und Rahmen verwendet werden. Bei Substraten, die mehrere Chips enthalten, werden die Rahmen zweckmäßig an der Innenkante des Ritz- oder Trenngrabens der einzelnen Chips erzeugt. . ' . ' f

-2- 257 930 6

Ausführungsbeispiel " Beispiel 1 ,

Ein CrSi/AI-Schichtsystem wird auf thermisch oxydierte 2-Zoll-Si-Scheiben (d_Si02 = 1,2^m) gesputtert. Die CrSi-Schicht ist 40nm dick und besteht aus Cr (38At %) — Si (60At %) — W (2 At %). Die Al-Schicht ist 1,5/*m dick. Die Strukturierung des Schichtsystems erfolgt mit den üblichen fotolithografischen Prozeßschritten und naßchemischem Ätzen. Es werden Chips erzeugt, die Dünnschicht-Widerstände unterschiedlicher Geometrie und Größe enthalten. Die Bahnbreiten der CrSi-Widerstandsbahnen variieren von 25/xm bis 500μτη und die Bahnlängen (Kontaktabstände) variieren von 25μνη bis 1 ÖOO^m.

Das lay out der Chips ist so angelegt, daß zusätzlich alle Dünnschicht-Widerstände auf der gesamten Si-Scheibe untereinander mit Al Stegen verbunden sind. Die Stege werden in einem letzten Strukturierungsprozeß wieder entfernt. Die Si-Scheibe wird in Chips vereinzelt und diese werden in Gehäuse montiert, gebondet und gemessen.

Gegenüber herkömmlichen Verfahren sind die Streubreiten der Flächenwiderstände der Dünnschicht-Widerstände über die gesamte Si-Scheibe auf 43% reduziert (100% ^ Streubreite bei herkömmlichen Verfahren). Die Streuung der Temperaturkoeffizienten der Widerstände ist auf 8 bis 10% verringert.

Beispiel 2

. Die Herstellung, Strukturierung und Montierung der Chips erfolgt wie im Beispiel 1. Das lay out der Testchips enthält einen Al-Leitbahnrahmen von 40μπ\ Breite, der 20μΐτι innen vom Ritz- oder Trenngraben entfernt angeordnet ist. Alle Al-Leitbahnrahmen sind auf der Si-Scheibe miteinander über Al-Stege verbunden.

Gegenüber herkömmlichen Verfahren sind die Streubreiten der Flächenwiderstände der Dünnschichtwiderstände auf 57% reduziert (100% £ Streubreite bei herkömmlichen Verfahren). Die Streuung der Temperatürkoeffizienten der Widerstände sind auf 34% verringert. .

Claims

; . " · · '. , ^: ' .'. ' -1- ;;2S7 930 6;

Erfindungsansprüche: .

1. Verfahren zur Herstellung von Dünnschichtwiderständen hoher Präzision auf isolierenden Substraten, bei dem Widerstands-Dünnschichten, Schichten für das Erzeugen von Leitbahnen und Kontakten sowie eventuell notwendige weitere Zwischenschichten zunächst ganzflächig abgeschieden und danach subtraktiv durch Ätzen strukturiert werden, gekennzeichnet dadurch, daß bei der Strukturierung leitfähige Stege, welche die Widerstände galvanisch verbinden, oder um einzelne oder mehrere Widerstände leitfähige Rahmen, die durch leitfähige Stege galvanisch verbunden sind, erzeugt werden, und daß nach Beendigung der Strukturierung aller Widerstände und dem Erzeugen der Leitbahnen Und Kontakte die Stege zwischen den Widerständen wieder entfernt oder unterbrochen werden. ;
2. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß Stege erzeugt werden, deren Widerstand kleiner 50Ohm pro mm Länge ist. ' ]. ' ;:
3. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß die Stege mittels Ätzen entfernt oder unterbrochen werden.
4. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß bei integrierten Dünnschichtwiderständen und Dünnschicht-Widerslandsnetzwerken die zur Realisierung der Schaltung erforderlichen Leitbahnen und Kontakt-Verbindungselemente zur galvanischen Verbindung an Stelle von leitfähigen Stegen mit verwendet werden.
5. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß bei Vorhandensein von leitfähigen Zwischenschichten, z.B. niederohmigen Diffusionsbarrieren, dieses Material für das Erzeugen der Stege und Rahmen verwendet wird.
6. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß bei Substraten, die mehrere Chips enthalten, die Rahmen unmittelbar an der Innenkante des Ritz-oder Trenngrabens der einzelnen Chips erzeugt werden.